KR20230066541A - 회로기판 - Google Patents

회로기판 Download PDF

Info

Publication number
KR20230066541A
KR20230066541A KR1020230059373A KR20230059373A KR20230066541A KR 20230066541 A KR20230066541 A KR 20230066541A KR 1020230059373 A KR1020230059373 A KR 1020230059373A KR 20230059373 A KR20230059373 A KR 20230059373A KR 20230066541 A KR20230066541 A KR 20230066541A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
pattern
pad
disposed
Prior art date
Application number
KR1020230059373A
Other languages
English (en)
Inventor
조성오
김윤태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of KR20230066541A publication Critical patent/KR20230066541A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

실시 예에 따른 인쇄회로기판은, 절연층; 상기 절연층의 제 1 면 상에 배치되는 제 1 패드; 상기 제 1 패드 상에 배치되며, 금(Au)을 포함하는 제 1 도전층; 상기 절연층의 제 2 면 상에 배치되는 제 2 패드; 및, 상기 제 2 패드 상에 배치되며, 금(Au)을 포함하는 제 2 도전층;을 포함하고, 상기 제 1 도전층은, 와이어와 연결되는 도전층이고, 상기 제 2 도전층은, 솔더와 연결되는 도전층이며, 상기 제 1 도전층은, 상기 제 2 도전층보다 두껍다.

Description

회로기판{CIRCUIT BOARD}
본 발명은 회로기판에 관한 것으로, 특히 상부 및 하부에 서로 다른 두께를 가지는 상부 도전층 및 하부 도전층을 포함하는 회로기판에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
일반적으로, 상기와 같은 인쇄회로기판에 포함된 회로 패턴의 표면처리 방법으로, OSP(Organic Solderability Preservative), 전해 니켈/골드, 전해 니켈/골드-코발트 합금, 무전해 니켈/팔라듐/골드 등이 사용되고 있다.
이때, 상기 사용되는 표면 처리 방법들은 그의 용도에 따라 달라지는데, 예를 들어, 상기 용도에는 솔더링 용도, 와이어 본딩 용도 및 커넥터 용도 등이 있다.
도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 도면이다.
도 1을 참조하면, 인쇄회로기판(10)은 복수의 절연층(11)과, 상기 복수의 절연층(11)의 표면에 배치되는 회로 패턴(12)과, 상기 복수의 절연층(11) 중 적어도 하나의 절연층을 관통하며 서로 다른 층에 배치되는 회로 패턴을 전기적으로 연결하는 비아(13)를 포함한다.
그리고, 상기 복수의 절연층(11) 중 최상층에 배치된 절연층 위에는 제 1 패드(14)가 배치되고, 상기 제 1 패드(14) 위에는 상부 도전층(15)이 배치된다.
또한, 상기 복수의 절연층(11) 중 최하층에 배치된 절연층 아래에는 제 2 패드(16)가 배치되고, 상기 제 2 패드(16) 아래에는 하부 도전층(17)이 배치된다.
또한, 상기 최하층에 배치된 절연층 아래에는 상기 하부 도전층(17)의 표면을 적어도 일부 노출하는 개구부를 가지는 보호층(18)이 배치된다.
상기와 같은 인쇄회로기판(10)은, 복수의 절연층(11)의 최상부 및 최하부에 각각 서로 다른 기능을 하는 패드가 배치된다. 즉, 상기 제 1 패드(14)는 전자 부품(도시하지 않음)과 와이어를 통해 전기적으로 연결되는 와이어 본딩 용도의 패드일 수 있다. 또한, 상기 제 2 패드(16)는 접착 부재(도시하지 않음)를 통해 외부 기판과 전기적으로 연결되는 솔더링 용도의 패드일 수 있다.
또한, 상기 제 1 패드(14)와 상기 제 2 패드(16)의 표면에는 각각 상부 도전층(15)과 하부 도전층(17)이 배치된다. 상기 상부 도전층(15)과 하부 도전층(17)은 상기 패드의 산화 방지를 위한 목적과 함께 상기 와이어 본딩이나 솔더링을 위해 배치된다.
그러나, 상기 패드의 용도에 따라 상기 상부 도전층 및 하부 도전층이 가져야 하는 두께가 서로 다름에도 불구하고, 종래에는 상기 상부 도전층(15)과 하부 도전층(17)을 서로 동일한 두께로 형성하였다. 이때, 상기 상부 도전층(15)과 하부 도전층(17)은 일반적으로 금(Au)을 포함하고 있다. 따라서, 종래에는 상기 상부 도전층(15)에서 요구되는 두께를 기준으로 상기 하부 도전층(17)의 두께를 형성하고 있으며, 이에 따른 불필요한 금 소모에 따른 제작 비용이 상승하는 문제점이 있다. 또한, 종래에는 상기 금을 포함하는 상부 도전층 또는 하부 도전층의 도금 두께를 낮추기 위해서 하지층으로 구리/니켈을 주로 형성하였으며, 이에 따른 레이어 증가로 제품 두께가 증가하는 문제점이 있다.
본 발명에 따른 실시 예에서는, 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는, 패드의 형성 시에 사용한 도금 시드층을 이용하여 상부 도전층 및 하부 도전층을 전해 도금할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 패드의 사용 용도에 따라 서로 다른 두께를 가지는 상부 도전층 및 하부 도전층을 형성할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 구리를 포함하는 패드 위에 금을 포함하는 상부 도전층 및 하부 도전층을 직접 형성할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 상면의 적어도 일부가 곡률을 가지는 제 1 패턴과, 상기 제 1 패턴의 상기 곡률 부분을 채우는 제 2 패턴을 포함하는 패드를 가지는 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에서는 패드 위에 상기 패드의 측면으로부터 바깥쪽으로 돌출되며, 상기 패드와 적어도 일부가 접촉되지 않는 부분을 가지는 상부 도전층 및 하부 도전층을 포함한 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은, 절연층; 상기 절연층의 제 1 면 상에 배치되는 제 1 패드; 상기 제 1 패드 상에 배치되며, 금(Au)을 포함하는 제 1 도전층; 상기 절연층의 제 2 면 상에 배치되는 제 2 패드; 및, 상기 제 2 패드 상에 배치되며, 금(Au)을 포함하는 제 2 도전층;을 포함하고, 상기 제 1 도전층은, 와이어와 연결되는 도전층이고, 상기 제 2 도전층은, 솔더와 연결되는 도전층이며, 상기 제 1 도전층은, 상기 제 2 도전층보다 두껍다.
또한, 상기 절연층은, 복수의 절연층을 포함하고, 상기 제 1 패드는, 상기 복수의 절연층 중 최상부에 배치된 절연층의 상면 위에 배치되고, 상기 제 2 패드는, 상기 복수의 절연층 중 최하부에 배치된 절연층의 하면 아래에 배치된다.
또한, 상기 제 1 패드는, 상기 제 2 패드보다 좁은 폭을 가진다.
또한, 상기 제 1 도전층은, 0.2㎛~0.8㎛ 사이 범위의 두께를 가지고, 상기 제 2 도전층은, 0.05㎛~0.3㎛ 사이 범위의 두께를 가진다.
또한, 상기 제 1 패드 및 상기 제 2 패드 각각은, 상기 최상부의 절연층 또는 상기 최하부의 절연층의 표면에 배치되며, 구리를 포함하는 도금 시드층과, 상기 도금 시드층 상에 배치되고, 구리를 포함하는 제 1 패턴과, 상기 제 1 패턴 상에 배치되고, 구리를 포함하는 제 2 패턴을 포함한다.
또한, 상기 제 1 패턴은, 상기 제 2 패턴보다 두껍다.
또한, 상기 제 1 패턴의 상면은, 중앙 부분이 외곽부분보다 낮게 위치한다.
또한, 상기 제 2 패턴의 하면의 일부는, 상기 제 1 패턴의 상면의 일부보다 낮게 위치한다.
또한, 상기 제 1 및 2 도전층 각각은, 상기 제 2 패턴과 접촉하는 제 1 영역과, 상기 제 1 영역으로부터 연장되고, 상기 도금 시드층, 상기 제 1 패턴 및 상기 제 2 패턴으로부터 이격되는 제 2 영역을 포함하며, 상기 제 2 영역은, 상기 도금 시드층, 상기 제 1 패턴 및 상기 제 2 패턴과 비접촉한다.
또한, 상기 제 2 영역은, 상기 제 2 패턴의 상면과 직접 접촉하는 제 1 부분과, 상기 제 2 패턴의 측면과 직접 접촉하는 제 2 부분을 포함한다.
또한, 상기 제 1 도전층은, 상기 절연층의 상기 제 1 면 위에 복수 개 배치되고, 상기 제 2 도전층은, 상기 절연층의 상기 제 2 면 아래에 복수 개 배치된다.
또한, 실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 상에 배치되는 패드; 및 상기 패드 상에 배치되는 도전층을 포함하고, 상기 도전층은, 상기 패드의 상면과 직접 접촉하는 제 1 영역과, 상기 제 1 영역으로부터 연장되고, 상기 패드의 측면과 직접 접촉하는 제 2 영역과, 상기 제 2 영역으로부터 연장되고, 상기 패드로부터 이격되는 제 3 영역을 포함한다.
또한, 상기 패드는, 상면의 폭이 하면의 폭보다 크다.
또한, 상기 패드는, 상기 절연층의 제 1면 상에 배치되는 제 1 패드와, 상기 제 1면과 반대되는 상기 절연층의 제 2면 상에 배치되는 제 2 패드를 포함하고, 상기 도전층은, 상기 제 1 패드 상에 배치되며, 금(Au)을 포함하는 제 1 도전층과, 상기 제 2 패드 상에 배치되며, 금(Au)을 포함하는 제 2 도전층을 포함하며, 상기 제 1 및 2 도전층 각각은, 상기 제 1 내지 3 영역을 포함한다.
또한, 상기 제 1 도전층의 상기 제 1 영역의 세로 방향의 두께는, 상기 제 2 도전층의 상기 제 1 영역의 세로 방향의 두께보다 두껍다.
또한, 상기 제 1 도전층의 상기 제 2 영역의 가로 방향의 두께는, 상기 제 2 도전층의 상기 제 2 영역의 가로 방향의 두께보다 두껍다.
또한, 상기 제 1 패드 및 상기 제 2 패드 각각은, 상기 절연층의 상기 제 1 면 또는 상기 제 2면 상에 배치되며, 구리를 포함하는 도금 시드층과, 상기 도금 시드층 상에 배치되고, 구리를 포함하는 제 1 패턴과, 상기 제 1 패턴 상에 배치되고, 구리를 포함하는 제 2 패턴을 포함한다.
또한, 상기 제 1 도전층의 상기 제 3 영역의 단부는, 상기 제 1 패드를 구성하는 제 1 패턴의 상면의 외곽 영역보다 높게 위치하고, 상기 제 2 도전층의 상기 제 3 영역의 단부는, 상기 제 2 패드를 구성하는 제 1 패턴의 하면의 외곽 영역보다 낮게 위치한다.
또한, 상기 제 1 도전층의 상기 제 3 영역의 세로 방향의 두께는, 상기 제 2 도전층의 상기 제 3 영역의 세로 방향의 두께와 다르다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 복수의 절연층을 적층하고, 상기 복수의 절연층의 표면에 회로 패턴을 형성하는 단계; 상기 복수의 절연층 중 최상부에 배치된 절연층 및 최하부에 배치된 절연층에 각각 제 1 및 2 도금 시드층을 형성하는 단계; 상기 제 1 및 2 도금 시드층 위에 각각 제 1 패드 및 제 2 패드를 형성하는 단계; 및 상기 제 1 패드가 형성된 면과 상기 제 2 패드가 형성된 면의 도금 공간이 분리된 도금조 내에서 전해 도금을 진행하여 상기 제 1 패드 상에 제 1 도전층을 형성하고, 상기 제 2 패드 상에 제 2 도전층을 형성하는 단계를 포함하고, 상기 제 1 도전층은, 상기 제 2 도전층이 형성되는 동일 도금조 내에서 상기 제 2 도전층보다 두꺼운 두께를 가지며 형성된다.
또한, 상기 제 1 도전층 및 제 2 도전층을 형성하는 단계는, 상기 제 1 도전층이 형성되는 도금 조건과, 상기 제 2 도전층이 형성되는 도금 조건을 다르게 적용하여 두께가 서로 다른 상기 제 1 도전층 및 상기 제 2 도전층을 동시에 형성하는 단계를 포함한다.
또한, 상기 제 1 및 2 도전층 각각은, 금을 포함하는 금속으로 형성된다.
또한, 상기 제1 패드 및 상기 제 2 패드를 형성하는 단계는, 상기 제 1 및 2 도금 시드층 위에 각각 구리를 포함하는 금속으로 제 1 패턴을 형성하는 단계와, 상기 형성된 제 1 패턴의 상면이 곡률을 가지도록 전처리하는 단계와, 상기 전처리된 상기 제 1 패턴 위에 구리를 포함하는 금속으로 상기 제 1 패턴보다 얇은 두께의 제 2 패턴을 형성하는 단계를 포함한다.
또한, 상기 제 2 패턴의 하면의 일부는, 상기 제 1 패턴의 상면의 일부보다 낮게 위치한다.
또한, 상기 제 1 및 2 도전층 각각은, 상기 제 2 패턴과 접촉하는 제 1 영역과, 상기 제 1 영역으로부터 연장되고, 상기 도금 시드층, 상기 제 1 패턴 및 상기 제 2 패턴으로부터 이격되는 제 2 영역을 포함하며, 상기 제 2 영역은, 상기 도금 시드층, 상기 제 1 패턴 및 상기 제 2 패턴과 비접촉한다.
본 발명에 따른 실시 예에 의하면, 제 1 패턴 위에 상기 제 1 패턴의 가장자리 영역을 채우는 제 2 패턴을 형성하고, 상기 형성된 제 2 패턴 위에 상부 도전층 및 하부 도전층을 형성함으로써, 상기 상부 도전층 또는 하부 도전층이 마스크 사이로 침투하여 발생하는 신뢰성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 상부 도전층 및 하부 도전층을 형성함으로써, 상기 상부 도전층 및 하부 도전층 중 패드의 측면에서 바깥쪽으로 돌출된 부분을 최소화함으로써 상기 상부 도전층 및 하부 도전층의 구조적 신뢰성(안정성)을 확보할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 상부 도전층 및 하부 도전층을 형성함으로써, 상기 제 2 패턴 하면의 일부가 상기 제 1 패턴의 상면보다 낮게 배치되며, 상기 제2 패턴의 두께는 상기 제1 패턴의 두께보다 얇고, 이에 따른 상기 상부 도전층 및 하부 도전층의 번짐 자체를 방지할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면 상기 제 1 패턴 및 상기 제 2 패턴의 형성 시에 사용된 도금 시드층을 이용하여 금(Au)을 포함하는 상부 도전층 및 하부 도전층을 형성함으로써, 종래기술에서 금(Au) 도전층의 시드층(seed layer) 역할을 수행한 니켈(Ni) 시드층을 제거할 수 있으며, 이에 따라 인쇄회로 기판 제품의 두께를 낮출 수 있을 뿐 아니라, 공정의 효율화에 따른 기술적 효과에 의해 제품의 경제성도 향상될 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 패턴 구조에서 니켈층을 제거할 수 있으며, 이에 따른 패턴의 전기 전도성을 향상시킬 수 있을뿐 아니라, 패턴을 구성하는 구리와 상기 니켈 사이에 발생하는 계면 특성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 와이어 본딩 용도의 패드 위에 배치되는 상부 도전층과, 솔더링 용도의 패드 위에 배치되는 하부 도전층의 두께를 서로 다르게 적용함으로써, 상기 상부 도전층 및 하부 도전층으로 사용되는 금(Au)의 소모 비용을 절감할 수 있으며, 이에 따른 두께를 감소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 한 번의 동시 공정을 통해 서로 다른 두께를 가지는 상부 도전층 및 하부 도전층을 형성함으로써, 제조 공정상의 효율성을 향상시킬 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판(100)을 나타낸 도면이다.
도 3은 도 2에 도시된 제 1 패드(120) 및 상부 도전층(130)을 구체적으로 나타낸 도면이다.
도 4는 도 2에 도시된 제 2 패드(140) 및 하부 도전층(150)을 구체적으로 나타낸 도면이다.
도 5는 도 3 및 4에 도시된 오버행 구조의 변형 예를 나타낸 도면이다.
도 6은 본 발명의 실시 예에 따른 도금 장치를 나타낸 도면이고, 도 7은 도 6에 도시된 도금 장치의 기판 받침대의 상세 구조를 보여주는 도면이다.
도 8 내지 도 15는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정순으로 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명에서는 전처리 공정에 의해 식각된 패턴의 모서리 부분을 플래시 공정을 토대로 채운 후에 표면 처리 공정을 진행할 수 있도록 한 새로운 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에서는 기판의 상부에 배치되는 와이어 본딩 용도의 패드와 기판의 하부에 배치되는 솔더링 용도의 패드에 각각 상부 도전층 및 하부 도전층을 동시에 형성하면서 서로 다른 두께를 가지도록 하는 인쇄회로기판 및 이의 제조 방법을 제공한다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판(100)을 나타낸 도면이다.
도 2를 참조하면, 인쇄회로기판(100)은 절연기판(110), 제 1 패드(120), 상부 도전층(130), 제 2 패드(140), 하부 도전층(150), 제 1 보호층(160), 제 2 보호층(170), 접착부재(175), 솔더 페이스트(180), 전자 부품(190), 와이어(195)를 포함한다. 여기에서, 상기 상부 도전층(130)은 제 1 도전층이라고 할 수 있고, 상기 하부 도전층(140)은 제 2 도전층이라 할 수도 있다. 다만, 이하에서는 각각의 도전층의 구분을 위해, 절연기판(110)을 중심으로 각각의 도전층이 배치된 위치에 따라 상부 도전층 및 하부 도전층으로 이름하여 설명하기로 한다.
도 2를 참조하면, 절연기판(110)은 평판 구조를 가질 수 있다. 상기 절연기판(110)은 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다. 여기에서, 상기 절연기판(110)은 단일 기판으로 구현될 수 있으며, 이와 다르게 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
이에 따라, 상기 절연기판(110)은 복수의 절연층(111)을 포함한다. 도 2에 도시된 바와 같이, 상기 복수의 절연층(111)은 최상부에서부터 제 1 절연층, 제 2 절연층, 제 3 절연층, 제 4 절연층, 제 5 절연층 및 제 6 절연층을 포함할 수 있다. 그리고, 상기 제 1 내지 6 절연층의 표면 각각에는 회로 패턴(112)이 배치될 수 있다.
상기 복수의 절연층(111)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 절연층의 표면에 회로 패턴(112)을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 복수의 절연층(111)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(111)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(111)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 절연층(111)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(111)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 절연층(111)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(111)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(111)의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 절연층(111)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 절연층(111)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층(111)은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
상기 절연층(111)의 표면에는 각각 회로패턴(112)이 배치된다. 상기 회로패턴(112)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로패턴(112)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 회로패턴(112)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로패턴(112)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로패턴(112)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 절연층(111)에는 적어도 하나의 비아(113)가 형성된다. 상기 비아(113)는 상기 복수의 절연층(111) 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 비아(113)는 상기 복수의 절연층(111) 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층(111) 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 비아(113)는 서로 다른 절연층의 표면에 배치되어 있는 회로패턴을 상호 전기적으로 연결한다.
상기 비아(113)는 상기 복수의 절연층(111) 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(111)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(113)를 형성한다. 상기 비아(113)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 복수의 절연층(111) 중 최상부에 배치된 절연층 위에는 제 1 패드(120)가 배치되고, 상기 복수의 절연층(111) 중 최하부에 배치된 절연층 아래에는 제 2 패드(140)가 배치된다.
다시 말해서, 상기 복수의 절연층(111) 중 전자부품(190)이 형성될 최상부의 절연층(111) 위에는 제 1 패드(120)가 배치된다. 상기 제 1 패드(120)는 상기 최상부의 절연층 위에 복수 개 형성될 수 있다. 그리고, 상기 제 1 패드(120) 중 일부는 신호 전달을 위한 패턴 역할을 하며, 다른 일부는 상기 전자부품(190)과 와이어(195)를 통해 전기적으로 연결되는 이너 리드 역할을 할 수 있다. 다시 말해서, 상기 제 1 패드(120)는 와이어 본딩 용도를 위한 와이어 본딩 패드를 포함한다.
그리고, 상기 복수의 절연층(111) 중 외부 기판(도시하지 않음)이 부착될 최하부의 절연층 아래에는 제 2 패드(140)가 배치된다. 상기 제 2 패드(140)도 상기 제 1 패드(120)와 마찬가지로, 일부는 신호 전달을 위한 패턴 역학을 하며, 나머지 일부는 상기 외부 기판의 부착을 위해 접착부재(175)가 배치되는 아우터 리드 역할을 할 수 있다. 다시 말해서, 상기 제 2 패드(140)는 솔더링 용도를 위한 솔더링 패드를 포함한다.
그리고, 상기 제 1 패드(120) 위에는 상기 상부 도전층(130)이 배치되고, 상기 제 2 패드(140) 아래에는 하부 도전층(150)이 배치된다. 상기 상부 도전층(130) 및 상기 하부 도전층(150)은 서로 동일한 물질로 형성되며, 각각 상기 제 1 패드(120) 및 상기 제 2 패드(140)를 보호하면서, 상기 와이어 본딩 또는 상기 솔더링 특성을 증가시킨다.
이를 위해, 상기 상부 도전층(130) 및 상기 하부 도전층(150)은 금(Au)을 포함하는 금속으로 형성된다. 바람직하게, 상기 상부 도전층(130) 및 상기 하부 도전층(150)은 순수 금(순도 99% 이상)만을 포함할 수 있으며, 이와 다르게 금(Au)을 포함하는 합금으로 형성될 수 있다. 상기 상부 도전층(130) 및 상기 하부 도전층(150)이 금을 포함하는 합금으로 형성되는 경우, 상기 합금을 코발트를 포함하는 금 합금으로 형성될 수 있다.
상기 복수의 절연층 중 상기 최상부에 배치된 절연층 위에는 솔더페이스트(180)가 배치된다. 상기 솔더 페이스트는 상기 절연기판(110)에 부착되는 전자부품(190)을 고정시키는 접착제이다. 이에 따라, 상기 솔더페이스트(180)는 접착제라 이름할 수도 있을 것이다. 상기 접착제는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다. 즉, 상기 인쇄회로기판(100)은 와이어 본딩 방식으로 상기 전자부품(190)이 부착되는 기판일 수 있으며, 이에 따라 상기 접착제 상에는 상기 전자부품(190)의 단자(도시하지 않음)가 배치되지 않는다. 또한, 상기 접착제는 상기 전자부품(190)과 전기적으로 연결되지 않는다. 따라서, 상기 접착제는 비전도성 접착제를 사용할 수 있으며, 이와 다르게 전도성 접착제를 사용할 수도 있다.
상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulating resin)로 구성된다.
또한, 비전도성 접착제는 폴리머 접착제일 수 있으며, 바람직하게, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.
또한, 상기 최상부의 절연층 위에는 상기 상부 도전층(130)의 표면을 적어도 일부 노출하는 제 1 보호층(160)이 배치된다. 상기 제 1 보호층(160)은 상기 최상부의 절연층의 표면을 보호하기 위해 배치되며, 예를 들어 솔더레지스트일 수 있다.
그리고, 상기 상부 도전층(130)에는 와이어(195)가 본딩되며, 그에 따라 상기 제 1 패드(120)와 상기 전자부품(190)은 전기적으로 연결될 수 있다.
여기에서, 상기 전자부품(190)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.
결론적으로, 상기 전자부품(190)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.
그리고, 상기 최상부의 절연층 위에는 수지 몰딩부가 형성되며, 그에 따라 상기 전자부품(190), 상기 와이어(195) 및 상기 와이어 본딩이 이루어진 상부 도전층(130)은 상기 수지 몰딩부에 의해 보호될 수 있다.
한편, 상기 복수의 절연층 중 최하부의 절연층 아래에는 제 2 보호층(170)이 배치된다. 상기 제 2 보호층(170)은 접착부재(175)가 배치될 상기 하부 도전층(150)의 표면을 노출하는 개구부를 갖는다. 상기 제 2 보호층(170)을 솔더레지스트로 형성될 수 있다.
상기 제 2 보호층(170)의 개구부를 통해 노출된 상기 하부 도전층(150) 아래에는 접착부재(175)가 배치된다. 상기 접착부재(175)는 솔더링을 위한 부재이다.
상기 접착부재(175)는 상기 인쇄회로기판(100)과 외부 기판 사이에 접착력을 제공한다. 상기 접착부재(175)는 솔더볼로 형성될 수 있으며, 이와 다르게 접착 페이스트나 구리 코어 솔더 볼을 이용하여 형성될 수도 있다.
또한, 상기 접착 페이스트는 전기 도통을 위한 전도성 물질로 이루어질 수 있는데, 이때 상기 전도성 물질로 상기 접착 페이스트가 이루어지는 경우, 바람직하게는 구리, 은, 금, 알루미늄, 탄소나노튜브 및 이들의 조합으로 이루어진 군에서 선택된 전도성 물질로 이루어질 수 있다.
이하에서는, 상기 제 1 패드(120), 상기 제 2 패드(140), 상기 상부 도전층(130) 및 상기 하부 도전층(150)에 대해 보다 구체적으로 설명하기로 한다.
도 3은 도 2에 도시된 제 1 패드(120) 및 상부 도전층(130)을 구체적으로 나타낸 도면이고, 도 4는 도 2에 도시된 제 2 패드(140) 및 하부 도전층(150)을 구체적으로 나타낸 도면이다.
도 3 및 도 4를 참조하면, 상기 상부 도전층(130) 및 상기 하부 도전층(150)은 각각 상기 제 1 패드(120) 및 상기 제 2 패드(140)에 대해 오버행(overhang)구조를 갖는다.
먼저, 도 3을 참조하면, 상기 제 1 패드(120)는 상기 복수의 절연층 중 최상부에 배치된 절연층 위에 배치된다.
상기 제 1 패드(120)는 상기 최상부의 절연층 위에 배치되는 도금 시드층(121)과, 상기 도금 시드층(121) 위에 배치되는 제 1-1 패턴(122)과, 상기 제 1-1 패턴(122) 위에 배치되는 제 1-2 패턴(123)을 포함한다. 그리고, 상기 상부 도전층(130)은 상기 제 1-2 패턴(123) 위에 배치된다.
도금 시드층(121)은 상기 최상부의 절연층 위에 배치된다. 바람직하게, 상기 도금 시드층(121)의 하면은 상기 최상부의 절연층의 상면과 직접 접촉한다. 상기 도금 시드층(121)은 상면 및 하면이 동일한 폭을 가진다.
다시 말해서, 상기 도금 시드층(121)의 상면의 폭은, 상기 도금 시드층(121)의 상면의 일단에서 타단까지의 실제 길이를 의미하고, 상기 하면의 폭은 상기 도금 시드층(121)의 하면의 일단에서 타단까지의 실제 길이를 의미한다. 따라서, 이하에서 기재되는 폭은 상기와 같은 일단에서 타단까지의 실제 길이로 정의될 수 있다.
그리고, 상기 도금 시드층(121)의 수평 단면은 원 형상, 사각 형상, 삼각 형상, 타원 형상, 부채꼴 형상, 별 형상 등 다양한 형상 중 어느 하나의 형상을 가질 수 있다.
상기 도금 시드층(121)은 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)의 전해 도금을 위한 시드층이며, 이와 함께 상기 상부 도전층(130)의 전해 도금을 위한 시드층일 수 있다. 다시 말해서, 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123) 뿐 아니라, 상기 상부 도전층(130)도 상기 도금 시드층(121)을 시드층으로 전해 도금하여 형성될 수 있다.
상기 도금 시드층(121) 위에는 회로 패턴부가 배치된다. 상기 회로 패턴부는 제 1-1 패턴(122) 및 제 1-2 패턴(123)을 포함한다. 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)은 서로 동일한 금속 물질로 형성된다. 바람직하게, 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)은 구리(Cu)로 형성되거나, 상기 구리(Cu)를 포함하면서 전도성을 가지는 금속 물질을 더 포함할 수 있다.
상기 제 1-1 패턴(122)은 상기 도금 시드층(121) 위에 형성된다. 상기 제 1-1 패턴(122)은 상면이 곡률을 가진다. 이에 따라, 상기 제 1-1 패턴(122)의 하면의 폭은 상기 제 1-1 패턴(122)의 상면의 폭과 다르다. 여기에서, 상기 폭은 상기 설명한 바와 같이 일단에서 타단까지의 실제 길이를 의미하며, 이에 따라 상기 제 1-1 패턴(122)의 상면이 곡률을 가짐으로써, 상기 제 1-1 패턴(122)의 상면의 폭(실제 길이)는 상기 제 1-1 패턴(122)의 하면의 폭(실제 길이)보다 크다. 이때, 상기 제 1-1 패턴(122)의 상면의 일단에서 타단까지의 직선 거리는, 상기 제 1-1 패턴(122)의 하면의 일단에서 타단까지의 직선 거리와 같다.
상기 제 1-1 패턴(122) 위에는 제 1-2 패턴(123)이 배치된다. 상기 제 1-2 패턴(123)은 상기 제 1-1 패턴(122)의 상면을 덮으며 배치된다. 이에 따라, 상기 제 1-2 패턴(123)의 하면은 상기 제 1-1 패턴(122)의 상면에 대응하는 곡률을 가진다. 다시 말해서, 상기 제 1-1 패턴(122)의 상면은 상부로 돌출된 볼록 형상을 가질 수 있다. 그리고, 상기 제 1-2 패턴(123)의 하면은 상기 볼록한 제 1-1 패턴(122)의 상면을 덮도록, 내부로 함몰된 오목 형상을 가질 수 있다.
상기 제 1-2 패턴(123)은 상기 제 1-1 패턴(122)의 제거된 가장자리 영역을 채우며 배치된다. 따라서, 상기 제 1-2 패턴(123)의 하면의 적어도 일부는, 상기 제 1-1 패턴(122)의 상면의 적어도 일부보다 낮게 위치한다. 이때, 상기 제 1-2 패턴(123)은 상기 제 1-1 패턴(122)의 상면의 전체 영역을 덮는다. 따라서, 상기 제 1-2 패턴(123)의 하면은 상기 제 1-1 패턴(122)의 상면과 접촉하는 부분 중 적어도 일부가 상기 제 1-1 패턴(122)의 상면의 적어도 일부보다 낮게 위치한다.
이에 따라, 상기 제 1-2 패턴(123)의 하면의 외곽 부분은, 상기 제 1-1 패턴(122)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다. 즉, 상기 제 1-2 패턴(123)의 하면의 최외곽 부분은, 상기 제 1-1 패턴(122)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
또한, 상기 제 1-2 패턴(123)의 하면의 최외곽 부분과, 상기 제 1-1 패턴의 상면의 최외곽 부분은 상기 제 1-1 패턴(122)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
또한, 상기 제 1-2 패턴(123)의 하면의 최외곽 부분과 상기 제 1-1 패턴(122)의 상면의 최외곽 부분은 모두 상기 제 1-1 패턴(122)의 상면의 외곽 부분을 제외한 나머지 중앙 부분과, 상기 제 1-2 패턴(123)의 하면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
그리고, 상기 제 1-2 패턴(123)은 외곽 부분의 두께가 상기 제 1-2 패턴(123)의 중앙 부분의 두께보다 두껍다.
따라서, 상기 최상부의 절연층의 상면에서부터 수직한 제 1 방향으로, 상기 제 1-2 패턴(123)의 하면의 외곽 부분에서부터 상기 최상부의 절연층까지의 거리는, 상기 제 1-2 패턴(123)의 하면의 외곽부분을 제외한 나머지 중앙 부분에서부터 상기 최상부의 절연층까지의 거리보다 짧다.
그리고, 상기 제 1-2 패턴(123)의 두께는 상기 제 1-2 패턴(123)의 중앙 부분에서 외곽 부분으로 갈수록 점차 증가한다. 이와 반대로, 상기 제 1-1 패턴(122)의 두께는 상기 제 1-1 패턴(122)의 중앙 부분에서 외곽 부분으로 갈수록 점차 감소한다.
또한, 상기 제 1-2 패턴(123)은 상부로 갈수록 폭이 점차 증가할 수 있다. 다시 말해서, 상기 제 1-2 패턴(123)의 측면의 적어도 일부분은 상기 제 1 패턴(122)의 측면보다 길이 방향으로 돌출된다. 다시 말해서, 상기 제 1-2 패턴(123)의 좌측면의 적어도 일부분은, 상기 제 1-1 패턴(122)의 좌측면보다 좌측 길이 방향으로 더 돌출된 부분을 포함한다. 또한, 상기 제 1-2 패턴(123)의 우측면의 적어도 일부분은, 상기 제 1-1 패턴(122)의 우측면보다 우측 길이 방향으로 더 돌출된 부분을 포함한다.
한편, 상기 제 1-1 패턴(122)은 제 1 높이(H1)를 가지며, 상기 제 1-2 패턴(123)은 제 2 높이(H2)를 가질 수 있다. 여기에서, 상기 높이는, 상기 도금 시드층(121), 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123) 각각이 수직 방향으로 가지는 두께를 의미할 수 있다.
상기 도금 시드층(121)이 가지는 높이는 상기 제 1-1 패턴(122)이 가지는 제 1 높이(H1)보다 낮다. 즉, 도금 시드층(121)의 두께는 상기 제 1-1 패턴(122)의 두께보다 얇다.
또한, 상기 제 1-1 패턴(122)이 가지는 제 1 높이(H1)는 상기 제 1-2 패턴(123)은 제 2 높이(H2)보다 높을 수 있다. 다시 말해서, 상기 제 1-1 패턴의 두께는 상기 제 1-2 패턴의 두께보다 두껍다.
이때, 상기 제 1-2 패턴(123)이 가지는 두께는 1㎛~13㎛ 사이의 범위를 만족할 수 있다. 바람직하게, 상기 제 1-2 패턴(123)이 가지는 두께는 3㎛~10㎛ 사이의 범위를 만족할 수 있다. 더욱 바람직하게, 상기 제 1-2 패턴(123)이 가지는 두께는 3㎛~6㎛ 사이의 범위를 만족할 수 있다.
즉, 상기 제 1-2 패턴(123)의 두께가 1㎛를 초과하는 경우에 본 발명에 따른 상부 도전층의 번짐 현상을 방지할 수 있으며, 상기 제 1-2 패턴(123)의 높이가 3㎛~6㎛ 사이의 범위를 가지는 경우, 상기 상부 도전층(130)의 오버행 부분을 최소화하면서, 상기 상부 도전층(130)의 번짐 현상을 완벽하게 방지할 수 있다. 여기에서, 상기 번짐 현상은, 상기 상부 도전층(130)의 도금 과정에서, 상기 상부 도전층(130)의 금속이 하지층의 제 2 패턴(123) 내부로 번지는 현상을 포함할 수 있다. 또한, 상기 번짐 현상은, 상기 상부 도전층(130)의 도금 과정에서, 마스크와 상기 제 1-2 패턴(123) 사이의 공간으로 상기 상부 도전층(130)을 구성하는 금속 물질이 침투하는 현상을 포함할 수 있다.
상기 상부 도전층(130)은 상기 제 1-2 패턴(123) 위에 배치된다. 이때, 상기 상부 도전층(130)은, 상기 제 1 패드(120)와 접촉하지 않는 비접촉 영역과, 상기 제 1 패드(120)와 접촉하는 접촉 영역을 포함한다.
다시 말해서, 상기 상부 도전층(130)은 상기 도금 시드층(121), 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123) 중 적어도 어느 하나와 접촉하고 있는 접촉 영역을 포함한다. 이때, 상기 상부 도전층(130)의 상기 접촉 영역은, 상기 제 1-2 패턴(123)과 접촉할 수 있다. 다시 말해서, 상기 상부 도전층(130)의 하면은, 상기 제 1-2 패턴(123)의 상면 및 상기 제 1-2 패턴(123)의 측면과 접촉하는 접촉 부분을 포함한다.
또한, 상기 상부 도전층(130)은 상기 도금 시드층(121), 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)으로부터 이격되어, 상기 도금 시드층(121), 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)과 모두 비접촉하는 비접촉 영역을 포함한다. 다시 말해서, 상기 상부 도전층(130)의 하면은, 상기 도금 시드층(121), 상기 제 1-1 패턴(122) 및 상기 제 1-2 패턴(123)과 비접촉함에 따라 공중에 부유(floating)하고 있는 비접촉 부분을 포함한다. 이때, 상기 상부 도전층(130)의 하면의 비접촉 부분은, 상기 상부 도전층(130)의 하면의 외곽 부분일 수 있다. 또한, 상기 상부 도전층(130)의 하면의 접촉 부분은, 상기 상부 도전층(130)의 하면의 외곽 부분을 제외한 나머지 중앙 부분일 수 있다.
상기와 같이, 상기 상부 도전층(130)은 상기 제 1-2 패턴(123)의 상면에만 배치되는 것이 아니라, 적어도 1회 절곡되어 상기 제 1-2 패턴(123)의 측면에도 배치된다. 그리고, 상기 상부 도전층(130) 중 상기 제 1-2 패턴(123)의 측면에 배치된 부분의 끝부분은, 상기 제 1-2 패턴(123)으로부터 이격되어 있다. 결론적으로, 상기 상부 도전층(130)은 오버행 구조를 가지며 상기 제 1 패드(120), 보다 명확하게는 상기 제 1-2 패턴(123) 위에 배치된다.
한편, 상기 상부 도전층(130)의 상기 비접촉 부분의 폭은 3㎛~7㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 상부 도전층(130)의 상기 비접촉 부분의 폭은 3㎛~4㎛ 사이의 범위를 가질 수 있다. 여기에서, 상기 비접촉 부분의 폭은, 도면 상에서 상기 비접촉한 부분의 세로 방향의 두께(또는 길이 또는 높이 또는 폭)를 의미할 수도 있다.
한편, 상기 상부 도전층(130)의 높이(H3)는 상기 상부 도전층(130)에서 요구되는 특성에 의해 결정될 수 있다. 다시 말해서, 상기 상부 도전층(130)의 두께는 상기 상부 도전층(130) 아래에 배치되는 제 1 패드(120)의 기능에 의해 결정된다.
이때, 상기 제 1 패드(120)는 상기 전자부품(190)과 전기적으로 연결되는 와이어(195)가 본딩되는 와이어 본딩 용도로 형성된다. 따라서, 상기 상부 도전층(130)은 와이어 본딩성을 만족할 수 있는 두께를 가져야 한다. 이에 따라, 상기 상부 도전층(130)은 0.2㎛~0.8㎛ 사이의 범위를 만족하는 두께를 가질 수 있다. 이때, 상기 상부 도전층(130)이 0.2㎛ 이하의 두께를 가지는 경우, 와이어 본딩 후에 BPT에서 요구하는 기준(BPT 스펙 5g 이상)을 충족하지 못하게 된다. 또한, 상기 상부 도전층(130)이 0.8㎛를 초과하는 두께를 가지는 경우, 상기 상부 도전층(130)을 형성하는 금(Au)의 과다 사용에 따른 재료비가 상승하는 문제점이 있다. 따라서, 본 발명에서는 상기 상부 도전층(130)은 0.2㎛~0.8㎛ 사이의 범위를 만족하는 두께를 가지도록 한다. 여기에서, 상기 상부 도전층(130)의 두께는 도면 상에서 상기 상부 도전층(130)의 가로 방향의 두께를 의미할 수 있다.
한편, 상기와 같이 본 발명에서의 상부 도전층(130)는 금(Au)을 포함하는 층만을 포함한다. 다시 말해서, 상기 구리를 포함하는 금속으로 형성된 상기 제 1-2 패턴(123) 위에는 금을 포함하는 상기 상부 도전층(130)이 바로 배치된다.
즉, 본 발명에서는, 일반적인 종래의 상부 도전층이 가지는 구리층과 금(Au) 사이에 배치되는 니켈층을 제거하였다. 이는, 상기 제 1-1 패턴 위에 상기 제 1-2 패턴(123)을 형성함에 따라 상기 상부 도전층(130)이 가지는 번짐 현상(상기에서 명확히 설명)을 해결할 수 있으며, 또한 상기 제 1-1 패턴(122)과 상기 제 1-2 패턴(123)의 형성 시에 사용한 도금 시드층(121)을 시드층으로 상기 상부 도전층(130)을 형성하였기 때문이다.
이때, 일반적인 구리는 니켈에 비해 전기 전도성이 매우 높다. 즉, 상기 니켈이 가지는 전기 전도성은 상기 구리가 가지는 전기 전도성에 비해 약 14.9%에 불과하다. 따라서, 본 발명에서는 상기 니켈층 대신에 상기 제 1-2 패턴(123)을 형성함으로써, 구리층 위에 금(Au)층을 바로 형성할 수 있으며, 이에 따라 상기 니켈이 형성됨에 따라 나타나는 신뢰성 문제를 모두 해결할 수 있다. 즉, 기존에는 구리와 니켈 사이에 발생하는 금속간의 특성 차이로 인해, 상기 제 1-1 패턴과 니켈층 사이의 계면 특성에 문제가 있었으며, 상기 니켈층으로 인한 전기 전도도가 낮아지는 문제가 있었다. 그러나, 본 발명에서는 상기 제 1-1 패턴 및 상기 제 1-2 패턴의 형성 시에 사용된 도금 시드층을 이용하여 금(Au)을 포함하는 상부 도전층을 형성함으로써, 종래기술에서 금(Au) 도전층의 시드층(seed layer) 역할을 수행한 니켈(Ni) 시드층을 제거할 수 있으며, 이에 따라 인쇄회로 기판 제품의 두께를 낮출 수 있을 뿐 아니라, 공정의 효율화에 따른 기술적 효과에 의해 제품의 경제성도 향상시킬 수 있다. 또한, 본 발명에 따른 실시 예에 의하면, 패턴 구조에서 니켈층을 제거할 수 있으며, 이에 따른 패턴의 전기 전도성을 향상시킬 수 있을뿐 아니라, 패턴을 구성하는 구리와 상기 니켈 사이에 발생하는 계면 특성 문제를 해결할 수 있다.
한편, 도 4를 참조하면, 상기 제 2 패드(140)는 상기 복수의 절연층 중 최하부에 배치된 절연층 아래에 배치된다. 이때, 도 4에서는 상기 제 2 패드(140) 위에 하부 도전층(150)이 배치되는 것으로 도시하였으나, 실질적으로 도 4는 실제 제품을 거꾸로 뒤집은 상태를 보여준다. 이하에서는, 설명의 편의를 위하여, 상기 제 2 패드(140)가 복수의 절연층 중 최하부의 절연층의 위에 형성되는 것으로 한다. 그러나, 실제 상기 제 2 패드(140)는 상기 최하부의 절연층의 하면 아래에 배치되고, 상기 하부 도전층(150)은 상기 제 2 패드(140) 아래에 배치된다.
상기 제 2 패드(140)는 상기 최하부의 절연층 위에 배치되는 도금 시드층(141)과, 상기 도금 시드층(141) 위에 배치되는 제 2-1 패턴(142)과, 상기 제 2-1 패턴(142) 위에 배치되는 제 2-2 패턴(123)을 포함한다. 그리고, 상기 하부 도전층(150)은 상기 제 2-2 패턴(143) 위에 배치된다.
도금 시드층(141)은 상기 최하부의 절연층 위에 배치된다. 바람직하게, 상기 도금 시드층(141)의 하면은 상기 최하부의 절연층의 상면과 직접 접촉한다. 상기 도금 시드층(141)은 상면 및 하면이 동일한 폭을 가진다.
상기 도금 시드층(141)은 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)의 전해 도금을 위한 시드층이며, 이와 함께 상기 하부 도전층(150)의 전해 도금을 위한 시드층일 수 있다. 다시 말해서, 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143) 뿐 아니라, 상기 하부 도전층(150)도 상기 도금 시드층(141)을 시드층으로 전해 도금하여 형성될 수 있다.
상기 도금 시드층(141) 위에는 제 2 패드(140)의 회로 패턴부가 배치된다. 상기 회로 패턴부는 제 2-1 패턴(142) 및 제 2-2 패턴(143)을 포함한다. 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)은 서로 동일한 금속 물질로 형성된다. 바람직하게, 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)은 구리(Cu)로 형성되거나, 상기 구리(Cu)를 포함하면서 전도성을 가지는 금속 물질을 더 포함할 수 있다.
상기 제 2-1 패턴(142)은 상기 도금 시드층(141) 위에 형성된다. 상기 제 2-1 패턴(142)은 상면이 곡률을 가진다. 이에 따라, 상기 제 2-1 패턴(142)의 하면의 폭은 상기 제 2-1 패턴(142)의 상면의 폭과 다르다. 여기에서, 상기 폭은 상기 설명한 바와 같이 일단에서 타단까지의 실제 길이를 의미하며, 이에 따라 상기 제 2-1 패턴(142)의 상면이 곡률을 가짐으로써, 상기 제 2-1 패턴(142)의 상면의 폭(실제 길이)는 상기 제 2-1 패턴(142)의 하면의 폭(실제 길이)보다 크다. 이때, 상기 제 2-1 패턴(142)의 상면의 일단에서 타단까지의 직선 거리는, 상기 제 2-1 패턴(142)의 하면의 일단에서 타단까지의 직선 거리와 같다.
상기 제 2-1 패턴(142) 위에는 제 2-2 패턴(143)이 배치된다. 상기 제 2-2 패턴(143)은 상기 제 2-1 패턴(142)의 상면을 덮으며 배치된다. 이에 따라, 상기 제 2-2 패턴(143)의 하면은 상기 제 2-1 패턴(142)의 상면에 대응하는 곡률을 가진다. 다시 말해서, 상기 제 2-1 패턴(142)의 상면은 상부로 돌출된 볼록 형상을 가질 수 있다. 그리고, 상기 제 2-2 패턴(143)의 하면은 상기 볼록한 제 2-1 패턴(142)의 상면을 덮도록, 내부로 함몰된 오목 형상을 가질 수 있다.
상기 제 2-2 패턴(143)은 상기 제 2-1 패턴(142)의 제거된 가장자리 영역을 채우며 배치된다. 따라서, 상기 제 2-2 패턴(143)의 하면의 적어도 일부는, 상기 제 2-1 패턴(142)의 상면의 적어도 일부보다 낮게 위치한다. 이때, 상기 제 2-2 패턴(143)은 상기 제 2-1 패턴(142)의 상면의 전체 영역을 덮는다. 따라서, 상기 제 2-2 패턴(143)의 하면은 상기 제 2-1 패턴(142)의 상면과 접촉하는 부분 중 적어도 일부가 상기 제 2-1 패턴(142)의 상면의 적어도 일부보다 낮게 위치한다.
이에 따라, 상기 제 2-2 패턴(143)의 하면의 외곽 부분은, 상기 제 2-1 패턴(142)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다. 즉, 상기 제 2-2 패턴(143)의 하면의 최외곽 부분은, 상기 제 2-1 패턴(142)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
또한, 상기 제 2-2 패턴(143)의 하면의 최외곽 부분과, 상기 제 2-1 패턴의 상면의 최외곽 부분은 상기 제 2-1 패턴(142)의 상면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
또한, 상기 제 2-2 패턴(143)의 하면의 최외곽 부분과 상기 제 2-1 패턴(142)의 상면의 최외곽 부분은 모두 상기 제 2-1 패턴(142)의 상면의 외곽 부분을 제외한 나머지 중앙 부분과, 상기 제 2-2 패턴(143)의 하면의 외곽 부분을 제외한 나머지 중앙 부분보다 낮게 위치한다.
그리고, 상기 제 2-2 패턴(143)은 외곽 부분의 두께가 상기 제 2-2 패턴(143)의 중앙 부분의 두께보다 두껍다.
따라서, 상기 최하부의 절연층의 상면에서부터 수직한 제 1 방향으로, 상기 제 2-2 패턴(143)의 하면의 외곽 부분에서부터 상기 최하부의 절연층까지의 거리는, 상기 제 2-2 패턴(143)의 하면의 외곽부분을 제외한 나머지 중앙 부분에서부터 상기 최하부의 절연층까지의 거리보다 짧다.
그리고, 상기 제 2-2 패턴(143)의 두께는 상기 제 2-2 패턴(143)의 중앙 부분에서 외곽 부분으로 갈수록 점차 증가한다. 이와 반대로, 상기 제 2-1 패턴(142)의 두께는 상기 제 2-1 패턴(142)의 중앙 부분에서 외곽 부분으로 갈수록 점차 감소한다.
또한, 상기 제 2-2 패턴(143)은 상부로 갈수록 폭이 점차 증가할 수 있다. 다시 말해서, 상기 제 2-2 패턴(143)의 측면의 적어도 일부분은 상기 제 2-1 패턴(142)의 측면보다 길이 방향으로 돌출된다. 다시 말해서, 상기 제 2-2 패턴(143)의 좌측면의 적어도 일부분은, 상기 제 2-1 패턴(142)의 좌측면보다 좌측 길이 방향으로 더 돌출된 부분을 포함한다. 또한, 상기 제 2-2 패턴(143)의 우측면의 적어도 일부분은, 상기 제 2-1 패턴(142)의 우측면보다 우측 길이 방향으로 더 돌출된 부분을 포함한다.
한편, 상기 제 2-1 패턴(142)은 제 4 높이(H4)를 가지며, 상기 제 2-2 패턴(143)은 제 5 높이(H5)를 가질 수 있다. 여기에서, 상기 높이는, 상기 도금 시드층(141), 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143) 각각이 수직 방향으로 가지는 두께를 의미할 수 있다.
상기 도금 시드층(141)이 가지는 높이는 상기 제 2-1 패턴(142)이 가지는 제 4 높이(H4)보다 낮다. 즉, 도금 시드층(141)의 두께는 상기 제 2-1 패턴(142)의 두께보다 얇다.
또한, 상기 제 2-1 패턴(142)이 가지는 제 4 높이(H4)는 상기 제 2-2 패턴(143)은 제 5 높이(H5)보다 높을 수 있다. 다시 말해서, 상기 제 2-1 패턴의 두께는 상기 제 2-2 패턴의 두께보다 두껍다.
이때, 상기 제 2-2 패턴(143)이 가지는 두께는 1㎛~13㎛ 사이의 범위를 만족할 수 있다. 바람직하게, 상기 제 2-2 패턴(143)이 가지는 두께는 3㎛~10㎛ 사이의 범위를 만족할 수 있다. 더욱 바람직하게, 상기 제 2-2 패턴(143)이 가지는 두께는 3㎛~6㎛ 사이의 범위를 만족할 수 있다.
즉, 상기 제 2-2 패턴(143)의 높이가 1㎛를 초과하는 경우에 본 발명에 따른 하부 도전층의 번짐 현상을 방지할 수 있으며, 상기 제 2-2 패턴(143)의 높이가 3㎛~6㎛ 사이의 범위를 가지는 경우, 상기 하부 도전층(150)의 오버행 부분을 최소화하면서, 상기 하부 도전층(150)의 번짐 현상을 완벽하게 방지할 수 있다. 여기에서, 상기 번짐 현상은, 상기 하부 도전층(150)의 도금 과정에서, 상기 하부 도전층(150)의 금속이 하지층의 제 2-2 패턴(143) 내부로 번지는 현상을 포함할 수 있다. 또한, 상기 번짐 현상은, 상기 하부 도전층(150)의 도금 과정에서, 마스크와 상기 제 2-2 패턴(143) 사이의 공간으로 상기 하부 도전층(150)을 구성하는 금속 물질이 침투하는 현상을 포함할 수 있다.
상기 하부 도전층(150)은 상기 제 2-2 패턴(143) 위에 배치된다. 이때, 상기 하부 도전층(150)은, 상기 제 2 패드(140)와 접촉하지 않는 비접촉 영역과, 상기 제 2 패드(140)와 접촉하는 접촉 영역을 포함한다.
다시 말해서, 상기 하부 도전층(150)은 상기 도금 시드층(141), 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143) 중 적어도 어느 하나와 접촉하고 있는 접촉 영역을 포함한다. 이때, 상기 하부 도전층(150)의 상기 접촉 영역은, 상기 제 2-2 패턴(143)과 접촉할 수 있다. 다시 말해서, 상기 하부 도전층(150)의 하면은, 상기 제 2-2 패턴(143)의 상면 및 상기 제 2-2 패턴(143)의 측면과 접촉하는 접촉 부분을 포함한다.
또한, 상기 하부 도전층(150)은 상기 도금 시드층(141), 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)으로부터 이격되어, 상기 도금 시드층(141), 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)과 모두 비접촉하는 비접촉 영역을 포함한다. 다시 말해서, 상기 하부 도전층(150)의 하면은, 상기 도금 시드층(141), 상기 제 2-1 패턴(142) 및 상기 제 2-2 패턴(143)과 비접촉함에 따라 공중에 부유(floating)하고 있는 비접촉 부분을 포함한다. 이때, 상기 하부 도전층(150)의 하면의 비접촉 부분은, 상기 하부 도전층(150)의 하면의 외곽 부분일 수 있다. 또한, 상기 하부 도전층(150)의 하면의 접촉 부분은, 상기 하부 도전층(150)의 하면의 외곽 부분을 제외한 나머지 중앙 부분일 수 있다.
상기와 같이, 상기 하부 도전층(150)은 상기 제 2-2 패턴(143)의 상면에만 배치되는 것이 아니라, 적어도 1회 절곡되어 상기 제 2-2 패턴(143)의 측면에도 배치된다. 그리고, 상기 하부 도전층(140) 중 상기 제 2-2 패턴(143)의 측면에 배치된 부분의 끝부분은, 상기 제 2-2 패턴(143)으로부터 이격되어 있다. 결론적으로, 상기 하부 도전층(150)은 오버행 구조를 가지며 상기 제 2 패드(140), 보다 명확하게는 상기 제 2-2 패턴(143) 위에 배치된다.
한편, 상기 하부 도전층(150)의 상기 비접촉 부분의 폭은 2㎛~6㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 하부 도전층(150)의 상기 비접촉 부분의 폭은 2㎛~3㎛ 사이의 범위를 가질 수 있다.
여기에서, 상기 하부 도전층(150)의 상기 비접촉 부분의 폭은 도면 상에서 세로 방향의 두께(또는 길이 또는 높이 또는 폭)를 의미할 수 있다.
이때, 상기 하부 도전층(150)이 가지는 두께와, 상기 상부 도전층(130)이 가지는 두께는 서로 다르다. 이에 따라, 상기 하부 도전층(150)에서의 상기 비접촉 부분의 폭은, 상기 상부 도전층(150)에서의 상기 비접촉 부분의 폭과 다르다. 바람직하게, 상기 상부 도전층(130)이 상기 하부 도전층(150)보다 두꺼우며, 이에 따라, 상기 상부 도전층(130)에서의 상기 비접촉 부분의 폭보다 상기 하부 도전층(150)에서의 상기 비접촉 부분의 폭이 작을 수 있다.
다시 말해서, 상기 상부 도전층(130)과 상기 하부 도전층(150) 각각은, 상기 제 1 또는 2 패드의 상면과 직접 접촉하는 제 1 영역과, 상기 제 1 영역으로부터 연장되어 상기 제 1 또는 2 패드의 측면과 직접 접촉하는 제 2 영역과, 상기 제 2 영역으로부터 연장되어 상기 제 1 및 2 패드로부터 이격되는 제 3 영역을 포함할 수 있다.
그리고, 상기 상부 도전층(130)의 상기 제 1 영역의 세로 방향의 두께는, 상기 하부 도전층(150)의 상기 제 1 영역의 세로 방향의 두께보다 두꺼울 수 있다. 또한, 상기 상부 도전층(130)의 상기 제 2 영역의 가로 방향의 두께는, 상기 하부 도전층(150) 의 상기 제 2 영역의 가로 방향의 두께보다 두꺼울 수 있다.
또한, 상기 상부 도전층(130)의 상기 제 3 영역의 단부는, 상기 제 1 패드를 구성하는 제 1-1 패턴의 상면의 외곽 영역보다 높게 위치하고, 상기 하부 도전층(150)의 상기 제 3 영역의 단부는, 상기 제 2 패드를 구성하는 제 2-1 패턴의 하면의 외곽 영역보다 낮게 위치한다.
또한, 상기 상부 도전층(130)의 상기 제 3 영역의 세로 방향의 두께는, 상기 하부 도전층(150)의 상기 제 3 영역의 세로 방향의 두께와 다를 수 있다.
본 발명에서는 상기와 같이 상기 두께의 차이에 의해 상기 상부 도전층 또는 하부 도전층에서의 상기 제 3 영역의 두께를 최소화할 수 있으며, 이에 따라 상기 제 3 영역이 상기 제 2 영역으로부터 이탈됨에 따라 발생하는 문제를 최소화할 수 있다.
한편, 상기 하부 도전층(150)의 높이(H6)는 상기 하부 도전층(150)에서 요구되는 특성에 의해 결정될 수 있다. 다시 말해서, 상기 하부 도전층(150)의 두께는 상기 하부 도전층(150) 아래에 배치되는 제 2 패드(140)의 기능에 의해 결정된다.
이때, 상기 제 2 패드(140)는 외부 기판과 결합되는 솔더링 본딩 용도로 형성된다. 따라서, 상기 하부 도전층(150)은 솔더링 특성을 만족할 수 있는 두께를 가져야 한다. 이에 따라, 상기 하부 도전층(150)은 0.05㎛~0.3㎛ 사이의 범위를 만족하는 두께를 가질 수 있다. 이때, 상기 하부 도전층(150)이 0.05㎛ 이하의 두께를 가지는 경우, 하지층인 상기 제 2-2 패턴이 노출될 수 있다. 또한, 상기 하부 도전층(150)이 0.3㎛를 초과하는 두께를 가지는 경우, 상기 하부 도전층(150)을 형성하는 금(Au)의 과다 사용에 따른 재료비가 상승하는 문제점이 있다. 따라서, 본 발명에서는 상기 하부 도전층(150)은 0.05㎛~0.3㎛ 사이의 범위를 만족하는 두께를 가지도록 한다. 한편, 상기 하부 도전층(150)이 가지는 두께의 범위에는 상기 상부 도전층(130)이 가지는 두께가 포함되어 있다. 이때, 상기 두께 범위 중 일부 수치가 중복된다 하더라도, 상기 하부 도전층(150)과 상기 상부 도전층(130)의 두께는 서로 다르게 형성된다. 예를 들어, 상기 하부 도전층(150)의 두께가 0.3㎛인 경우, 상기 상부 도전층(130)은 상기 0.2㎛~0.8㎛ 범위가 아닌 상기 0.3㎛보다 큰 0.31㎛~0.8㎛ 범위의 두께를 가질 수 있다.
한편, 상기와 같이 본 발명에서의 하부 도전층(150)는 금(Au)을 포함하는 층만을 포함한다. 다시 말해서, 상기 구리를 포함하는 금속으로 형성된 상기 제 2-2 패턴(143) 위에는 금을 포함하는 상기 하부 도전층(150)이 바로 배치된다.
한편, 상기와 같이 상기 상부 도전층(130)과 하부 도전층(150)은 서로 동일한 금속 물질로 형성되면서, 서로 동일한 공정에서 형성되지만, 서로 다른 두께를 가진다. 다시 말해서, 상기 와이어 본딩 용도로 형성되는 제 1 패드(120) 위에 형성된 상기 상부 도전층(130)이 상기 솔더링 용도로 형성되는 제 2 패드(140) 위에 형성된 하부 도전층(150)보다 두껍다.
이때, 본 발명에서는 상기와 같은 상부 도전층(130)과 상기 하부 도전층(150)을 하나의 도금조 내에 투입하고, 그에 따라 동시에 절연기판(110)의 양면에 도금 공정을 진행함으로써, 서로 다른 두께를 가지는 상기 상부 도전층(130)과 상기 하부 도전층(150)을 형성한다.
한편, 상기 도 3 및 도 4에 개시된 상부 금속층의 오버행 구조는 일 실시 예에 불과하며, 상기 오버행의 구조는 다양하게 변형될 수 있다.
도 5는 도 3 및 4에 도시된 오버행 구조의 변형 예를 나타낸 도면이다.
도 5를 참조하면, 상기 상부 도전층(130)의 하면은 상기 제 1-2 패턴(123)의 상면하고만 접촉할 수 있다. 다시 말해서, 도 3에서는 상기 상부 도전층(130)이 상기 제 1-2 패턴(123)의 상면뿐 아니라 측면하고도 접촉하였다. 그러나, 도 5의 (a)에서와 같이 상기 상부 도전층(130)의 하면은 상기 제 1-2 패턴(123)의 상면하고만 접촉하며, 그에 따라 상기 제 1-2 패턴(123)의 상면과 평행한 방향으로 연장될 수 있다.
또한, 도 5의 (b)에 도시된 바와 같이, 상기 상부 도전층(130)의 하면은 상기 제 1-2 패턴(123)의 상면 및 측면과 모두 접촉할 수 있다. 다만, 상기 상부 도전층(130)의 비접촉 영역은 상기 상부 도전층(130)의 상면과 수직한 방향으로 연장되는 것이 아니라, 바깥 방향으로 절곡되는 형상을 가질 수 있다.
또한, 도 5의 (c)에 도시된 바와 같이, 상기 상부 도전층(130)의 하면은 상기 제 1-2 패턴(123)의 상면 및 측면과 모두 접촉할 수 있다. 다만, 상기 상부 도전층(130)의 비접촉 영역은 상기 상부 도전층(130)의 상면과 수직한 방향으로 연장되는 것이 아니라, 안쪽 방향으로 절곡되는 형상을 가질 수 있다.
한편, 종래에는 상기와 같은 상부 도전층(130)과 상기 하부 도전층(150)을 동시에 형성하기도 하였지만, 제조 공정상의 문제로 인하여 상기 상부 도전층(130)과 상기 하부 도전층(150)이 서로 동일한 두께를 가졌다. 이는, 상기 각각의 도전층을 형성하는 금속 물질인 금 이온의 흡착량이 전류 변화에도 반응을 하지 않았기 때문이다. 다시 말해서, 종래에는 수직 도금조 내에 상기 절연기판(110)을 수직으로 세워진 상태로 투입하고, 그에 따라 상기 절연기판(110)의 상면 및 하면에 대해 각각 도금을 진행하였다.
이때, 상기 도금조 내에서 상기 절연기판(110)의 상면에 도금을 진행하는 공간과, 상기 절연기판(110)의 하면에 도금을 진행하는 공간이 서로 연결되어 있었으며, 이에 따른 상기 상면 영역과 하면 영역 간의 도금액의 이동이 자유로웠다. 이에 따라, 상기 금 도금액이 가지는 높은 전도성과, 도금 장치의 랙 설비 방식의 한계에 의해 상기 상면에 해당 도금 전류와 하면에 대한 도금 전류를 서로 다르게 적용하여도 각각의 영역에 형성되는 금 이온의 흡착량이 유사하게 나타났으며, 이에 따라 상기 상부 도전층(130)과 상기 하부 도전층(150)을 원하는 두께로 제어하기 힘들었다.
한편, 상기와 같은 종래의 도금 장치에서, 상기 금(Au)이 아닌 구리(Cu)나 니켈(Ni)의 도금액을 가지고 도금을 진행하는 경우, 상기 구리나 니켈이 가지는 전도성이나 이온 이동성이 상기 금에 비해 현저히 낮기 때문에, 상기와 같은 개방된 상태에서도 양면에 서로 다른 도금층을 각각 형성할 수 있었다.
그러나, 금을 도금하는 경우에는 상기 금 이온이 가지는 이동성이나 높은 전도성에 의해 서로 다른 전류 밀도에서도 반대면으로 이온이 넘어가는 상황이 발생하고 이에 따라 기존에는 상기 양면에 형성되는 상기 상부 도전층(130)과 하부 도전층(150)을 서로 동일한 두께로 형성하였다.
또한, 상기와 같이 상기 제 1 패드(120)의 면적이 상기 제 2 패드(140)의 면적보다 좁고, 그에 따라 상기 제 2 패드(140)에 대한 도금 면적이 상기 제 1 패드(120)의 도금 면적보다 크기 때문에, 종래에서는 도금 공정에서 동일한 전류 밀도를 인가하게 되면, 면적이 큰 상기 제 2 패드(140)에 대한 전류가 상기 면적이 좁은 상기 제 1 패드(120) 쪽으로 흘러들어가게 되며, 이에 따라 결론적으로 상기 제 1 패드(120)와 상기 제 2 패턴(122)에 동일한 두께의 도전층이 형성되었다.
반면, 본 발명에서는 새로운 방법으로 상기 상부 도전층(130)과 상기 하부 도전층(150)을 형성함으로써, 상기 절연기판(110)의 양면에 대해 동시에 도금을 진행하여도 상기 상부 도전층(130)과 상기 하부 도전층(150)을 서로 다른 두께로 형성할 수 있다.
도 6은 본 발명의 실시 예에 따른 도금 장치를 나타낸 도면이고, 도 7은 도 6에 도시된 도금 장치의 기판 받침대의 상세 구조를 보여주는 도면이다.
도 6을 참조하면, 도금 장치(200)는 금 도금액이 담기는 도금조(210)와, 복수의 전극(240, 250, 260, 270)과, 제 1 받침대(220)와 제 2 받침대(212)를 포함한다.
상기 도금조(210) 내에는 금(Au) 도금액이 담긴다. 그리고, 상기 도금조(210) 내는 제 1 도금 공간(211)과 제 2 도금 공간(212)으로 구분된다. 그리고, 상기 복수의 전극은 제 1 도금 공간(211) 내에 투입되는 적어도 하나의 기판의 상면 도금을 위한 제 1 애노드 전극(240)과, 상기 제 1 도금 공간(211) 내에 투입되는 적어도 하나의 기판의 하면 도금을 위한 제 2 애노드 전극(250)을 포함한다. 그리고, 상기 제 1 받침대(220)에는 상기 제 1 도금 공간(211) 내에 투압되는 기판의 도금을 위한 캐소드 전극이 배치된다.
또한, 상기 복수의 전극은 제 2 도금 공간(212) 내에 투입되는 적어도 하나의 기판의 상면 도금을 위한 제 3 애노드 전극(260)과, 상기 제 2 도금 공간(212) 내에 투입되는 적어도 하나의 기판의 하면 도금을 위한 제 4 애노드 전극(270)을 포함한다. 그리고, 상기 제 2 받침대(230)에는 상기 제 2 도금 공간(212) 내에 투압되는 기판의 도금을 위한 캐소드 전극이 배치된다.
한편, 상기 제 1 받침대(220)에는 적어도 하나의 기판을 수직으로 삽입할 수 있는 제 1 삽입부(221)가 형성된다. 또한, 상기 제 2 받침대(230)에도 적어도 하나의 기판을 수직으로 삽입할 수 있는 제 2 삽입부(231)가 형성된다.
그리고, 상기 제 1 삽입부(221) 및 상기 제 2 삽입부(231) 각각에는 도금을 위한 기판이 수직으로 삽입되고, 그에 따라 상기 기판의 상면 및 하면에 대한 도금 공정이 진행된다.
이때, 상기 도금 공정은 상기 기판의 상면 및 하면에 대해 순차적으로 진행될 수 있으며, 이와 다르게 동시에 진행될 수도 있다. 한편, 본 발명에서는 상기 제 1 애노드 전극(240) 및 제 3 애노드 전극(260)에 공급되는 전류와, 상기 제 2 애노드 전극(250) 및 상기 제 4 애노드 전극(270)에 공급되는 전류를 서로 다르게 한다. 이때, 종래에는 상기 제 1 받침대(220) 및 상기 제 2 받침대(230) 내에서 도금액이 이동이 자유로웠으며, 상기와 같은 전류 제어를 진행하였어도 상면 및 하면에 진행되는 도금의 두께가 서로 동일하게 나타났다.
또한, 상기 제 1 패드(120)의 폭과 상기 제 2 패드(140)의 폭은 서로 다르다. 바람직하게, 상기 제 1 패드(120)는 와이어 본딩 용도이기 때문에, 와이어 본딩 공간만이 확보될 수 있는 폭으로 형성될 수 있고, 상기 제 2 패드(140)는 상기 접착부재(175)가 배치될 수 있는 충분한 공간이 확보되어야 한다. 따라서 상기 제 1 패드(120)는 제 1 폭을 가지고 상기 제 2 패드(140)는 제 2 폭을 가지며, 이때 상기 제 1 폭은 상기 제 2 폭보다 좁다. 다시 말해서, 상기 제 1 패드(120)와 상기 제 2 패드(140)가 서로 다른 폭을 가지기 때문에, 종래에는 상기 제 1 패드(120)와 상기 제 2 패드(140) 위에 원하는 두께의 도전층을 각각 형성하기 힘들었다.
그러나, 본 발명에서는 상기 기판의 상면 및 하면에 대해 서로 독립적인 공간(상기 받침대에 의해 막혀있음에 따른 분리된 공간)에서 진행함에 따라 상기 전류 제어를 통한 원하는 두께의 정확한 제어가 가능하도록 한다.
도 7을 참조하면, 상기 제 1 받침대(220)는 상기 기판(100)이 타입되는 제 1 삽입부가 형성되고, 상기 형성된 삽입부에는 상기 기판이 삽입된다.
이때, 상기 기판이 삽입된 영역의 주위에는 제 1 실링부(280)가 둘러싸고 있으며, 상기 제 1 실링부(280)의 주변에도 상기 제 1 받침대(220)의 좌측 영역 및 우측 영역을 분리하기 위한 차단부(290)가 형성된다. 이때, 상기 차단부(290)는 상기 도금조 내에 투입되는 도금액보다 높은 위치로 형성된다.
이에 따라, 상기 제 1 실링부(280)와 상기 차단부(290)가 상기 제 1 받침대(220)에 삽입된 기판의 주위 공간을 둘러싸고 있으며, 이에 따라 상기 삽입된 기판의 상면 및 하면은 서로 독립된 공간, 다시 말해서 서로 분리된 도금액을 이용하여 도금이 진행될 수 있다.
따라서, 본 발명에서는 상기 기판의 상면에 도금을 진행하기 위한 전류 밀도 조건과, 상기 기판의 하면에 도금을 진행하기 위한 전류 밀도 조건을 서로 다르게적용하여, 상기 각각의 도전층에서 요구하는 정확한 두께로 도금이 진행되도록 한다.
본 발명에 따른 실시 예에 의하면, 제 1 패턴 위에 상기 제 1 패턴의 가장자리 영역을 채우는 제 2 패턴을 형성하고, 상기 형성된 제 2 패턴 위에 도전층을 형성함으로써, 상기 도전층이 마스크 사이로 침투하여 발생하는 신뢰성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 도전층을 형성함으로써, 상기 도전층 중 패드의 측면에서 바깥쪽으로 돌출된 부분을 최소화함으로써 상기 도전층의 구조적 신뢰성(안정성)을 확보할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 도전층을 형성함으로써, 상기 제 2 패턴 하면의 일부가 상기 제 1 패턴의 상면보다 낮게 배치되며, 상기 제2 패턴의 두께는 상기 제1 패턴의 두께보다 얇고, 이에 따른 상기 도전층의 번짐 자체를 방지할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면 상기 제 1 패턴 및 상기 제 2 패턴의 형성 시에 사용된 도금 시드층을 이용하여 금(Au)을 포함하는 도전층을 형성함으로써, 종래기술에서 금(Au) 도전층의 시드층(seed layer) 역할을 수행한 니켈(Ni) 시드층을 제거할 수 있으며, 이에 따라 인쇄회로 기판 제품의 두께를 낮출 수 있을 뿐 아니라, 공정의 효율화에 따른 기술적 효과에 의해 제품의 경제성도 향상될 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 패턴 구조에서 니켈층을 제거할 수 있으며, 이에 따른 패턴의 전기 전도성을 향상시킬 수 있을뿐 아니라, 패턴을 구성하는 구리와 상기 니켈 사이에 발생하는 계면 특성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 와이어 본딩 용도의 패드 위에 배치되는 상부 도전층과, 솔더링 용도의 패드 위에 배치되는 하부 도전층의 두께를 서로 다르게 적용함으로써, 상기 도전층으로 사용되는 금(Au)의 소모 비용을 절감할 수 있으며, 이에 따른 두께를 감소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 한 번의 동시 공정을 통해 서로 다른 두께를 가지는 복수의 도전층을 형성함으로써, 제조 공정상의 효율성을 향상시킬 수 있다.
이하에서는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 구체적으로 설명하기로 한다.
도 8 내지 도 15는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정순으로 설명하기 위한 도면이다.
먼저, 다층의 절연기판(110)을 제조한다. 이는, 절연층(111)을 준비하고, 상기 절연층(111) 위에 금속층(도시하지 않음)을 형성하고, 상기 형성한 금속층을 식각하여 회로패턴(112)을 형성한다. 그리고 상기 회로 패턴이 형성된 절연층(111)의 양면에 추가적인 절연층을 적층하고, 그에 따라 상기 금속층 형성 및 식각 공정을 반복적으로 진행하여 다층의 절연기판(110)을 제조할 수 있다. 이때, 상기 절연층의 적층 과정에서 비아(113)가 필요한 부분에는 비아 홀 형성 및 금속물질 충진 공정을 진행하여 비아(113)를 형성할 수도 있다.
이때, 상기와 같은 다층의 절연기판(110)을 제조하는 공정은 본 발명이 속하는 기술분야에서 이미 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다.
다음으로, 상기 다층의 절연기판(110) 중 최상부의 절연층과, 최하부의 절연층의 표면에 각각 금속층(125, 145)을 형성한다.
상기 금속층(125, 145)은 제 1 패드(120) 및 제 2 패드(140), 그리고 상부 도전층(130) 및 하부 도전층(150)의 전해 도금을 위한 시드층 역할을 한다.
상기 금속층(125, 145)은 무전해 도금으로 형성할 수 있다. 상기 금속층(125, 145)을 무전해 도금하여 형성하는 경우, 상기 최상부의 절연층 및 최하부의 절연층의 표면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.
무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 상기 금속층(125, 145)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.
이때, 상기 상기 금속층(125, 145)을 도금하기 이전에 상기 최상부의 절연층 및 최하부의 절연층의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 최상부의 절연층 및 최하부의 절연층의 표면에 조도를 부여하여, 상기 상기 금속층(125, 145)의 형성에 대한 도금력을 높이기 위해 수행된다.
다음으로, 도 9를 참조하면, 상기 금속층(125, 145) 위에 마스크(115)를 형성한다. 이때, 상기 마스크(115)는 상기 제 1 패드(120) 및 상기 제 2 패드(140)를 형성하기 위하여, 상기 금속층(125, 145)의 표면의 적어도 일부를 노출하는 개구부를 갖는다. 이때, 상기 마스크(115)는 드라이필름을 사용할 수 있다.
한편, 상기 제 1 패드(120)가 가지는 폭과, 상기 제 2 패드(140)가 가지는 폭이 서로 다르기 때문에, 상기 최상부의 절연층 위에 배치되는 마스크의 개구부와, 상기 최하부의 절연층 아래에 배치되는 마스크의 개구부의 폭은 서로 다를 수 있다.
이때, 상기 마스크에 대하여 플라즈마 처리 단계를 진행할 수 있다. 상기 플라즈마 처리 단계는 선택적으로 진행되며, 필수적으로 포함되어야 하는 공정은 아니다. 다만, 상기 플라즈마 처리 단계가 진행되면, 상기 상부 도전층(130) 및 상기 하부 도전층(150)의 비접촉 부분의 폭이나 형태가 다르게 나타나며, 상기 플라즈마 처리를 진행한 경우에 보다 나은 폭이나 형태가 나타났다. 따라서, 상기 보다 나은 결과물을 얻기 위하여, 상기 플라즈마 처리 단계를 진행하는 것이 바람직할 것이다.
다음으로, 상기 마스크(115)가 형성되면, 상기 금속층(125, 145)을 시드층으로 전해 도금하여, 상기 마스크(115)의 개구부 내부를 채우는 제 1 도금층(122a)과, 제 2 도금층(142a)을 형성한다. 상기 제 1 도금층(122a)과 상기 제 2 도금층(142a)은 전도성 물질, 예를 들어 구리를 포함하는 금속을 전해 도금하여 형성할 수 있다.
다음으로, 도 10을 참조하면, 연마 단계를 거쳐 상기 제 1 도금층(122a)가 제 2 도금층(142a)의 표면과 상기 마스크(115)의 표면을 연마하는 공정을 진행한다.
상기 연마 공정은 상기 도금된 제 1 도금층(122a)과 제 2 도금층(142a)의 표면을 평탄하게 깎는 작업을 의미하며, 이에 따라 연마된 제 1 도금층(122b)과 제 2 도금층(142b)을 형성한다.
이때, 상기 연마된 제 1 도금층(122b)과 상기 제 2 도금층(142b)은 상기 연마 공정에서, 상면이 길이 방향으로 길게 돌출되는 번짐 현상이 발생한다. 다시 말해서, 상기 연마 공정이 진행되면, 상기 제 1 도금층(122b)과 상기 제 2 도금층(142b)은 상기 마스크(115) 내부로 번지게 된다. 따라서, 상기 연마된 제 1 도금층(122b)은 상기 마스크 내부로 번진 제 1 번짐 영역(a)을 포함하고, 상기 제 2 도금층(142b)도 상기 마스크 내부로 번진 제 2 번짐 영역(b)을 포함한다.
다음으로, 도 11을 참조하면 상기 연마 단계가 진행되면, 전처리 단계를 거쳐 상기 연마된 제 1 도금층(122b)과 상기 제 2 도금층(142b)의 상부 영역을 식각한다. . 여기에서, 상기 전처리 공정이 진행되면, 상기 연마된 제 1 도금층(122b)과 상기 제 2 도금층(142b)의 상면만이 식각되는 것이 아니라, 상기 상면 및 측면의 경계면에서도 식각이 발생하게 된다.
따라서, 상기 전처리 공정이 완료되면, 상면이 일정 곡률을 가지는 제 1-1패턴(122)과, 제 2-1 패턴(142)이 형성된다.
다음으로, 도 12를 참조하면, 상기 전처리 공정이 완료되면, 플래시 도금 진행을 통해 상기 제 1-1패턴(122)과, 제 2-1 패턴(142) 상에 제 1-2패턴(123)과 제 2-2패턴(143)을 형성한다.
상기 플래시 도금 단계를 완료되면, 도 13에서와 같이 상기 제 1-2패턴(123) 위에 상부 도전층(130)을 형성하고, 상기 제 2-2패턴(143) 위에 하부 도전층(150)을 형성한다.
이때, 상기 상부 도전층(130)과 상기 하부 도전층(150)은 서로 다른 두께를 가지도록 형성된다.
다음으로, 도 14에서와 같이 상기 금속층 위에 배치된 마스크(115)를 제거한다.
그리고, 도 15에서와 같이 상기 금속층(125, 145)을 식각하여, 상기 제 1-1패턴(122) 및 상기 2-1패턴(142)의 아래에 배치된 시드층을 제외한 나머지 부분을 제거한다. 이때, 상기 금속층(125, 145)을 식각공정에서 상기 제 1-1 패턴(122), 상기 제 1-2 패턴(123), 상기 2-1 패턴(142) 및 상기 제 2-2 패턴(143)의 측면의 적어도 일부가 식각될 수 있다. 따라서 상기 상부 도전층(130) 및 상기 하부 도전층(150)은 도면 상에 도시된 바와 같은 오버행 구조를 가지게 된다.
본 발명에 따른 실시 예에 의하면, 제 1 패턴 위에 상기 제 1 패턴의 가장자리 영역을 채우는 제 2 패턴을 형성하고, 상기 형성된 제 2 패턴 위에 상부 도전층 및 하부 도전층을 각각 형성함으로써, 상기 상부 도전층이나 하부 도전층이 마스크 사이로 침투하여 발생하는 신뢰성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 상부 도전층이나 하부 도전층을 형성함으로써, 상기 상부 도전층 및 하부 도전층 중 패드의 측면에서 바깥쪽으로 돌출된 부분을 최소화함으로써 상기 상부 도전층 및 하부 도전층의 구조적 신뢰성(안정성)을 확보할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기 제 2 패턴을 형성한 이후에 상부 도전층 및 하부 도전층을 형성함으로써, 상기 제 2 패턴 하면의 일부가 상기 제 1 패턴의 상면보다 낮게 배치되며, 상기 제2 패턴의 두께는 상기 제1 패턴의 두께보다 얇고, 이에 따른 상기 상부 도전층 또는 하부 도전층의 번짐 자체를 방지할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면 상기 제 1 패턴 및 상기 제 2 패턴의 형성 시에 사용된 도금 시드층을 이용하여 금(Au)을 포함하는 상부 도전층 및 하부 도전층을 형성함으로써, 종래기술에서 금(Au) 도전층의 시드층(seed layer) 역할을 수행한 니켈(Ni) 시드층을 제거할 수 있으며, 이에 따라 인쇄회로 기판 제품의 두께를 낮출 수 있을 뿐 아니라, 공정의 효율화에 따른 기술적 효과에 의해 제품의 경제성도 향상될 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 패턴 구조에서 니켈층을 제거할 수 있으며, 이에 따른 패턴의 전기 전도성을 향상시킬 수 있을뿐 아니라, 패턴을 구성하는 구리와 상기 니켈 사이에 발생하는 계면 특성 문제를 해결할 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 와이어 본딩 용도의 패드 위에 배치되는 상부 도전층과, 솔더링 용도의 패드 위에 배치되는 하부 도전층의 두께를 서로 다르게 적용함으로써, 상기 상부 도전층 및 하부 도전층으로 사용되는 금(Au)의 소모 비용을 절감할 수 있으며, 이에 따른 두께를 감소시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 한 번의 동시 공정을 통해 서로 다른 두께를 가지는 복수의 도전층을 각각 형성함으로써, 제조 공정상의 효율성을 향상시킬 수 있다.
상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 절연층;
    상기 절연층 상에 배치된 제1 패드; 및
    상기 제1 패드 상에 배치된 제1 도전층을 포함하고,
    상기 제1 패드는,
    제1층; 및
    상기 제1층과 수직으로 중첩되도록 상기 제1층 상에 배치된 제2층을 포함하고,
    상기 제1 도전층은,
    상기 제1 패드와 수직으로 중첩되는 제1 부분과,
    상기 제1 패드의 상기 제2층과 수직으로 중첩되지 않도록 상기 제1 부분에서 외측으로 연장된 제2 부분을 포함하고,
    상기 제2 부분은 상기 절연층을 향해 연장되고, 상기 제2 부분의 최하부는 상기 제1 패드의 상기 제2층으로부터 이격되는,
    회로기판.
  2. 제1항에 있어서,
    상기 제1 도전층의 제2 부분은 상기 절연층을 향해 절곡되는 절곡부를 포함하는,
    회로 기판.
  3. 제2항에 있어서,
    상기 절곡부는 상기 제1 패드를 향하여 절곡되는,
    회로 기판.
  4. 제1항에 있어서,
    상기 절연층은, 상면 및 상기 상면과 반대되는 하면을 포함하고,
    상기 제1 패드는 상기 절연층의 상면에 배치되며,
    상기 절연층의 하면에 배치되는 제2 패드를 더 포함하는,
    회로 기판.
  5. 제4항에 있어서,
    상기 제2 패드는 상기 절연층의 하면에 대응하는 상면과, 상기 제2 패드의 상면에 대응하는 하면을 포함하고,
    상기 제2 패드의 하면에 배치되는 제2 도전층을 더 포함하는,
    회로 기판.
  6. 제5항에 있어서,
    상기 제1 도전층의 상면과 상기 절연층의 상면 사이의 제1 거리는,
    상기 제2 도전층의 하면과 상기 절연층의 하면 사이의 제2 거리와 상이한,
    회로 기판.
  7. 제6항에 있어서,
    상기 제1 거리는 상기 제2 거리보다 큰,
    회로 기판.
  8. 제7항에 있어서,
    상기 제1 도전층은 와이어에 연결되고,
    상기 제2 도전층은 솔더에 연결되는
    회로 기판.
  9. 제4항에 있어서,
    상기 제1 패드의 제2층은, 상기 제1 도전층에 대응하는 상면, 상기 제1 패드의 제1층에 대응하는 하면 및 상기 제1 패드의 제2층의 상면과 상기 제1패드의 제2층의 하면 사이에 배치된 측면을 포함하고,
    상기 절연층의 상면과 상기 제1 도전층의 최하부 사이의 제1 높이는,
    상기 절연층의 상면과 상기 제1 패드의 제2층의 상면 사이의 제2 높이보다 작은,
    회로 기판.
  10. 제1항에 있어서,
    상기 제1 도전층의 폭은 상기 제1 패드의 상기 제2층의 폭보다 크고,
    상기 제1 패드의 제2층의 폭은 상기 제1패드의 제1층의 폭보다 큰,
    회로 기판.
  11. 제9항에 있어서,
    상기 제1 도전층의 최하부는 상기 제1 패드의 상기 제2층의 측면과 이격되는,
    회로기판.
  12. 제1항에 있어서,
    상기 제1 도전층의 제2 부분의 일부는 상기 제1 패드의 제2층의 측면과 접촉하는,
    회로 기판.
  13. 절연층;
    상기 절연층 상에 배치된 제1 패드; 및
    상기 제1 패드 상에 배치된 제1 도전층을 포함하고,
    상기 제1 패드는,
    제1층; 및
    상기 제1층과 수직으로 중첩되도록 상기 제1층 상에 배치된 제2층을 포함하고,
    상기 제1 도전층은,
    상기 제1 패드와 수직으로 중첩되는 제1 부분과,
    상기 제1 패드의 상기 제2층과 수직으로 중첩되지 않도록 상기 제1 부분에서 외측으로 연장된 제2 부분을 포함하고,
    상기 제1 도전층의 제2 부분은 상기 절연층을 향해 절곡되는 절곡부를 포함하는,
    회로 기판.
  14. 제13항에 있어서,
    상기 제1 패드의 제1층의 폭은 상기 제1 패드의 제2층의 폭보다 작고,
    상기 제1 패드의 제2층의 폭은 상기 제1 도전층의 폭보다 작은,
    회로 기판.
  15. 제13항에 있어서,
    상기 제1 패드 제2층은 상기 제1 도전층에 대응하는 상면 및 상기 제1 패드의 제1층에 대응하는 하면을 포함하고,
    상기 절연층은 상기 제1 패드에 대응하는 상면 및 상기 절연층의 상면과 반대되는 하면을 포함하고,
    상기 제1 패드의 제2층의 상면과 상기 절연층의 상면 사이의 제1 높이는,
    상기 제1 도전층의 제2 부분과 상기 절연층의 상면 사이의 제2 높이보다 큰,
    회로 기판.
  16. 제15항에 있어서,
    상기 제1 패드는 상기 절연층의 상면에 배치되고,
    상기 절연층의 하면에 배치되는 제2 패드를 더 포함하는,
    회로 기판.
  17. 제16항에 있어서,
    상기 제2 패드는 상기 절연층의 하면에 대응하는 상면과, 상기 제2 패드의 상면과 반대되는 하면을 포함하고,
    상기 제2 패드의 하면에 배치되는 제2 도전층을 더 포함하는,
    회로 기판.
  18. 제17항에 있어서,
    상기 제1 도전층의 상면과 상기 절연층의 상면 사이의 제1 거리는,
    상기 제2 도전층의 하면과 상기 절연층의 하면 사이의 제2 거리와 상이한,
    회로기판.
  19. 제18항에 있어서,
    상기 제1 거리는 상기 제2 거리보다 큰,
    회로 기판.
  20. 제15항에 있어서,
    상기 제1 도전층의 제2 부분의 일부는, 상기 제1 패드의 제2층과 이격된,
    회로 기판.
KR1020230059373A 2017-09-29 2023-05-08 회로기판 KR20230066541A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20170127395 2017-09-29
KR1020170127395 2017-09-29
KR1020180063237A KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180063237A Division KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230066541A true KR20230066541A (ko) 2023-05-16

Family

ID=66164334

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180063237A KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법
KR1020230059373A KR20230066541A (ko) 2017-09-29 2023-05-08 회로기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180063237A KR102531762B1 (ko) 2017-09-29 2018-06-01 인쇄회로기판 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US11876004B2 (ko)
KR (2) KR102531762B1 (ko)
CN (2) CN113923851B (ko)
TW (2) TWI674820B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088227A (ko) 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437760A (en) * 1981-12-07 1984-03-20 The Perkin-Elmer Corp. Reusable electrical overlay measurement circuit and process
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Ｅｍｉ対策用回路基板
US5707902A (en) 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6080494A (en) 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
TW453141B (en) * 1998-09-28 2001-09-01 Ibiden Co Ltd Printed circuit board and its manufacture method
TW413874B (en) 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6372540B1 (en) * 2000-04-27 2002-04-16 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
US20040099961A1 (en) 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
KR100499006B1 (ko) 2002-12-30 2005-07-01 삼성전기주식회사 도금 인입선이 없는 패키지 기판의 제조 방법
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6972152B2 (en) 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
JP3800215B2 (ja) * 2003-09-29 2006-07-26 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板、半導体装置、及びそれらの製造方法
JP2006186321A (ja) * 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
CN1791311B (zh) 2004-12-01 2012-02-22 新光电气工业株式会社 制造电路基板的方法和制造电子部件封装结构的方法
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
TWI302426B (en) 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
TWI302813B (en) * 2006-01-11 2008-11-01 Via Tech Inc Circuit board and electronic assembly
TWI294678B (en) 2006-04-19 2008-03-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US20080093109A1 (en) 2006-10-19 2008-04-24 Phoenix Precision Technology Corporation Substrate with surface finished structure and method for making the same
JP2008243853A (ja) 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
CN101287331B (zh) * 2007-04-10 2010-12-08 全懋精密科技股份有限公司 电路板电性连接垫的导电结构
KR100826360B1 (ko) 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
US20080308307A1 (en) 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP4706690B2 (ja) * 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5623107B2 (ja) 2009-04-22 2014-11-12 キヤノン株式会社 半導体装置
FR2944985B1 (fr) * 2009-04-29 2011-07-01 Hms 634 Ltd Systeme mecanique de guidage automatique d'une ou plusieurs torches d'une unite de soudage
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
MY160373A (en) 2010-07-21 2017-03-15 Semiconductor Components Ind Llc Bonding structure and method
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
JP5675443B2 (ja) 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR101897013B1 (ko) 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
TWI444123B (zh) 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
JP5865771B2 (ja) 2012-04-26 2016-02-17 日本特殊陶業株式会社 多層配線基板
KR20140028906A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP2015159197A (ja) 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP2016021534A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法
JP5795415B1 (ja) * 2014-08-29 2015-10-14 新光電気工業株式会社 配線基板及びその製造方法
KR101758857B1 (ko) * 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈
KR102357937B1 (ko) * 2015-08-26 2022-02-04 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170040842A (ko) * 2015-10-05 2017-04-14 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
KR20170041333A (ko) * 2015-10-06 2017-04-17 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
TWI599283B (zh) * 2015-12-07 2017-09-11 南亞電路板股份有限公司 印刷電路板及其製作方法
KR101742433B1 (ko) * 2016-04-21 2017-05-31 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
EP4181421A1 (en) 2017-11-16 2023-05-17 Juniper Networks, Inc. Establishment of parallel communication links to a satellite and terrestrial network with different application instances

Also Published As

Publication number Publication date
TWI674820B (zh) 2019-10-11
KR102531762B1 (ko) 2023-05-12
TW201946510A (zh) 2019-12-01
CN113923851B (zh) 2023-12-22
CN113923851A (zh) 2022-01-11
KR20190038269A (ko) 2019-04-08
CN113923850A (zh) 2022-01-11
US11876004B2 (en) 2024-01-16
US20220246445A1 (en) 2022-08-04
CN113923850B (zh) 2023-12-15
TWI741325B (zh) 2021-10-01
TW201922069A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
US10490421B2 (en) Printed circuit board
US11039536B2 (en) Printed circuit board and printed circuit board strip
TWI759667B (zh) 印刷電路板
US20160254219A1 (en) Tape for electronic devices with reinforced lead crack
KR20230066541A (ko) 회로기판
KR20200015974A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
JP2022519075A (ja) 回路基板
KR102457304B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20230413425A1 (en) Circuit board
US11979985B2 (en) Printed circuit board
KR102119807B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2023529907A (ja) 回路基板｛ｃｉｒｃｕｉｔ ｂｏａｒｄ｝

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal