KR100241205B1 - 수지밀봉형 반도체장치 및 그 제조방법 - Google Patents

수지밀봉형 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100241205B1
KR100241205B1 KR1019970000968A KR19970000968A KR100241205B1 KR 100241205 B1 KR100241205 B1 KR 100241205B1 KR 1019970000968 A KR1019970000968 A KR 1019970000968A KR 19970000968 A KR19970000968 A KR 19970000968A KR 100241205 B1 KR100241205 B1 KR 100241205B1
Authority
KR
South Korea
Prior art keywords
plate
resin
bonding wire
resin sealing
semiconductor chip
Prior art date
Application number
KR1019970000968A
Other languages
English (en)
Other versions
KR970060463A (ko
Inventor
나오토 다케베
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970060463A publication Critical patent/KR970060463A/ko
Application granted granted Critical
Publication of KR100241205B1 publication Critical patent/KR100241205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4556—Disposition, e.g. coating on a part of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78743—Suction holding means
    • H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 있어서는, 반도체칩의 주면에 형성된 복수의 전극패드에 Al, Au등으로 이루어진 본딩와이어의 일단이 접속되어 있다. 이 본딩와이어의 타단은 이 반도체칩을 피복하는 수지밀봉체의 표면에 노출되어 있다. 이 본딩와이어의 노출부분상에는 Al로 이루어진 인출전극이 형성되어 있다. 이 인출전극을 매개로 반도체칩과 외부회로가 전기적으로 접속되도록 되어 있다.

Description

수지밀봉형 반도체장치 및 그 제조방법
본 발명은 반도체소자 표면의 외부전극과 직접 접속되는 본딩와이어를 외부회로와 접속하는 외부단자로서 이용하는 수지밀봉형 반도체장치 및 그 제조방법에 관한 것이다.
수지밀봉형 반도체장치는 웨이퍼에 형성된 반도체소자(반도체칩)를 각각 분할하는 다이싱(dicing)공정, 분할된 각각의 반도체칩을 리드프레임에 탑재하는 다이본딩(die bonding)공정, 반도체침상의 전극패드와 리드프레임의 내부리드를 Au선이나 Al선 등의 세선(細線)을 이용해서 결선하는 와이어본딩공정, 반도체칩 및 이것에 부수하는 세선이나 내부리드를 수지밀봉하는 패키징공정 등을 거쳐 형성된다. 일반적으로, 반도체칩을 수지밀봉하기 위해서는, 압축성형(成形)법, 포팅(potting)법 및 트랜스퍼성형(transfer mold)법 등이 이용된다.
제1도는 다른 종래의 수지밀봉형 반도체장치로, SOP(Small Outline Package)형 반도체장치이다. 반도체칩(1)은 리드프레임(2)의 반도체소자를 탑재하는 다이패드(die pad)부(3)에 도전성 접착제(4)로 고착되어 있다. 리드프레임(2)은 수지밀봉체(molding compound) 내부의 내부리드부(inner lead; 6)와 수지밀봉체 외부의 외부리드부(outer lead; 9)를 갖추고 있다. 반도체칩(1), 다이패드부(3), 내부리드부(6) 등은 수지밀봉체(8)에 의해 피복보호되어 있다.
수지밀봉체(8)는 예컨대 에폭시수지(에폭시 또는 에폭시수지) 등으로 이루어지고, 트랜스퍼 몰드법 등에 의해 성형된다. 또, 외부리드부(9)는 선단이 외부회로에 접속되기 쉽도록 성형되어 있다. 내부리드부(6)는 수지밀봉체(8) 내에 있어서 그 선단이 반도체칩(1)과 대향하도록 배치되어 있다. 그리고, 내부리드부(6)의 선단의 본딩부와 반도체칩 주면에 형성한 전극패드 등의 외부전극(5)과는 Au나 Al 등의 본딩와이어(7)에 의해 접속되어 있다. 외부전극(5)은 반도체칩(1)의 주면에 있어서 SiO2등의 절연막(15)으로 둘러 싸여 있다.
다음에, 제2도 및 제3도를 참조해서 종래의 칩을 탑재한 리드프레임을 이용한 수지밀봉공정을 설명한다. 제2도는 금형에 탑재한 리드프레임의 평면도, 제3도는 금형의 캐비티에 배치된 리드프레임의 단면도로, 제2도의 A-A′선에 따른 부분의 단면도이다. 리드프레임(2)은 Cu나 Fe-42wt% Ni합금 등의 시트재나 코일재 등의 소재의 에칭이나 커팅(cutting) 등에 의해 성형되어 이루어진다. 소재에 형성된 레지스트패턴에 따라 에칭하고, 내부리드 선단을 Au도금이나 Ag도금으로 표면처리를 실시해서 완성시킨다. 마찬가지로, 커팅법으로도 프레스 금형(cut die)에 의해 소재를 리드프레임의 형상으로 패터닝한다.
리드프레임(2)은 바깥틀(10), 반도체칩(1)을 탑재하는 다이패드(3), 수지밀봉체에 밀봉되는 내부리드(6) 및 수지밀봉체로부터 도출되는 외부리드(9)로 구성되어 있고, 이들을 1단위로 해서 반복형성되어 있는 장척상체(長尺狀體)이다. 반도체칩(1)은 다이패드(3)에 접착되고, 본딩와이어(7)에 의해 반도체칩(1)의 전극패드(외부전극; 도시하지 않음)와 내부리드(6)가 접속되어 있다. 리드프레임(2)이 수지밀봉용 금형(transfer molding die; 12)에 세트된 상태에서는 상부금형(top die; 13)과 하부금형(bottom die; 14)의 凹부로 구성되는 캐비티(cavity; 16)(제2도의 점선으로 나타낸 영역)내에 리드프레임(2)의 내부리드(6), 다이패드(3) 및 다이패드(3)를 지지하는 고리핀(11)이 수납되어 있다. 그리고, 이 캐비티(16)안에 수지밀봉체로 되는 수지(resin)가 충전된다. 수지를 캐비티(16)에 주입하는 입구의 게이트(17)는 장방형의 캐비티(16)의 단변에 형성되어 있다. 이것은 제2도의 A-A′선에 따른 부분에 배치되어 있다. 반도체장치의 수지밀봉 패키지는 반도체칩이 고밀도화해서 커지는 경향에 반하여 그다지 변화는 적다. 따라서, 수지밀봉체내에서의 반도체침의 수지밀봉체에 점하는 비율은 커지는 한편, 특히 박형 패키지를 이용하는 반도체장치에서 밀봉체내에서의 반도체칩의 수지밀봉체에 점하는 비율이 커져, 특히 박형 패키지를 이용하는 반도체장치에서는 균일하게 수지를 밀봉하는 것이 어렵게 되어있다.
또, 전술한 바와 같이 종래의 수지밀봉형 반도체장치에서는 리드프레임을 이용해서 반도체칩을 수지밀봉했다. 혹은, 기판을 패키징에 이용하는 경우, 반도체칩을 패키지를 구성하는 기판상에 납재로 고착한 후, 내부리드 또는 단자를 본딩와이어로 반도체칩상의 외부전극과 전기적으로 접속했다. 그런데, 제1도의 패키지에서는 리드프레임이나 기판을 이용하므로 제조마다 리드프레임 또는 기판의 제작이 필요하고, 이것을 설계해서 제작하는데 상당한 시간을 할애하고 있다. 또, 리드프레임 또는 기판의 두께가 패키지 전체와 비교해서 상당히 두껍고, 그 때문에 초박형 패키지의 성형은 곤란한 것이 현재의 상황이다.
본 발명은 저비용과 짧은 납기로 초박형화가 가능한 수지밀봉형 반도체장치를 제공하는 것을 그 목적으로 한다.
제1도는 종래의 SOP형 반도체장치의 단면도.
제2도는 종래의 리드프레임의 평면도.
제3도는 종래의 수지금형의 단면도.
제4도는 본 발명의 제1실시예의 수지밀봉형 반도체장치의 단면도.
제5도는 제1실시예의 수지밀봉형 반도체장치의 평면도.
제6도는 제2실시예의 수지밀봉형 반도체장치의 단면도.
제7도는 제2실시예의 수지밀봉형 반도체장치의 평면도.
제8도는 본 발명의 수지밀봉형 반도체장치의 제조공정 단면도.
제9도는 본 발명의 수지밀봉형 반도체장치의 제조공정 단면도.
제10도는 본 발명의 수지밀봉형 반도체장치의 제조공정 단면도.
제11도는 본 발명의 수지밀봉형 반도체장치의 제조공정 단면도.
제12도는 본 발명의 수지밀봉형 반도체장치의 부분 단면도.
제13도는 본 발명의 수지밀봉을 행하는 수지금형의 단면도.
제14도는 제3실시예의 수지밀봉형 반도체장치의 제조공정 단면도.
제15도는 제3실시예의 수지밀봉형 반도체장치의 제조공정 단면도.
제16도는 제4실시예의 수지밀봉형 반도체장치의 제조공정 단면도.
제17도는 제4실시예의 수지밀봉형 반도체장치의 제조공정 단면도.
제18도는 제5실시예의 수지밀봉형 반도체장치의 단면도.
제19도는 제17도의 수지밀봉형 반도체장치의 수지밀봉을 행하는 수지금형의 단면도이다.
상기의 목적을 달성하기 위해 본 발명은, 그 위에 복수의 전극패드가 형성되어 있는 반도체칩과, 상기 전극패드의 각각에 그 일단이 접속되어 있는 복수의 본딩와이어 및, 반도체칩과 본딩와이어를 피복하는 수지밀봉체를 구비하여 구성되고, 본딩와이어의 타단이 수지밀봉체의 표면에 노출되어 있는 수지밀봉형 반도체장치를 제공한다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
우선, 제4도 및 제5도를 참조해서 제1실시예를 설명한다. 제4도는 수지밀봉형 반도체장치의 단면도, 제5도는 수지밀봉형 반도체장치의 평면도이다. 제4도는 제5도의 A-A′선에 따른 부분의 단면도를 나타내고 있다. 웨이퍼로부터 절출된 반도체칩(1)은 예컨대 실리콘 반도체를 기판으로 하고 있다. 반도체칩(1)의 주면에 형성된 복수의 전극패드(electrode pad; 외부전극)(5)에 알루미늄 또는 금 등의 금속세선(金屬細線)으로 구성된 본딩와이어(20)의 일단이 접속되어 있다. 전극패드(5)는 반도체칩(1) 주면에 형성된 SiO2등의 절연막(15)으로 피복되어 있다. 본딩와이어(20)의 타단은 에폭시수지 등을 재료로 하는 수지밀봉체(8)의 표면에 노출되어 있다. 이 본딩와이어(20)의 노출부분 상에는 땜납볼(solder ball) 등으로 이루어진 인출전극(ball electrode; 21)을 형성하고, 이 인출전극을 매개로 반도체칩(1)에 형성된 집적회로와 외부회로가 전기적으로 접속되도록 되어 있다. 이 실시예에서는 본딩와이어(20)의 상기 타단은 수지밀봉체(8)의 저면에 노출하고 있다.
수지밀봉체에는 리드프레임이 포함되어 있지 않고, 본딩와이어가 수지밀봉체로부터 노출하여 인출전극과 직접 접속되어 있기 때문에, 수지밀봉체는 얇고 또한 고밀도로 인출전극을 배치할 수 있다. 리드프레임을 이용하지 않기 때문에, 그들을 형성하는 시간을 단축하고, 비용을 절감할 수 있다.
다음에, 제6도 및 제7도를 참조해서 제2실시예를 설명한다.
제7도는 수지밀봉형 반도체장치의 평면도, 제6(a)도는 수지밀봉형 반도체장치의 A-A′선에 따른 단면도, 제6(b)도는 B-B′선에 따른 단면도이다. 웨이퍼로부터 절출된 반도체칩(1)은 예컨대 실리콘반도체를 기판으로 하고 있다. 반도체칩(1)의 주면에 형성된 복수의 전극패드(외부전극; 5)에 알루미늄 또는 금 등의 금속세선으로 구성된 본딩와이어(20)의 일단이 접속되어 있다. 전극패드(5)는 반도체칩(1) 주면에 형성된 SiO2로 이루어진 절연막(15)으로 둘러 싸여있다. 본딩와이어(20)의 타단은 수지밀봉체(8)의 표면(저면)에 노출되어 있다. 이 본딩와이어(20)의 노출부분상에는 땜납볼 등의 인출전극(21)을 형성하고, 이 인출전극(21)을 매개로 반도체칩(1)에 형성된 집적회로와 외부회로가 전기적으로 접속되도록 되어 있다. 이 실시예에서는 본딩와이어(20)의 타단은 수지밀봉체(8)의 저면에 노출하고 있다.
수지밀봉체에는 리드프레임이 포함되어 있지 않고, 본딩와이어가 수지밀봉체로부터 노출하여 인출전극과 직접 접속되어 있기 때문에, 수지밀봉체는 얇고 또한 고밀도로 인출전극을 배치할 수 있다. 또, 리드프레임을 이용하지 않기 때문에, 그들을 형성하는 시간을 단축하고, 비용을 절감할 수 있다. 더욱이, 이 실시예에 있어서는 폴리이미드 등의 절연막으로 피복된 본딩와이어(20)를 사용하고, 그 타단은 수지밀봉체(8)의 표면에 노출하고 있으며, 이 부분에 인출전극(21)이 형성되어 있다. 그리고, 그 배열은 엇갈린 모양(물떼새 모양)으로 배열되어 있다. 엇갈린 모양으로 인출전극(21)을 배열하고 있기 때문에 본딩와이어(20)끼리의 접촉이 문제로 되지만, 본딩와이어(20)에는 절연막이 피복되어 있기 때문에 제조시에 있어서 본딩와이어끼리의 단락이 발생하지 않는다.
다음에, 제8도 내지 제13도를 참조해서 제1실시예의 수지밀봉형 반도체장치의 제조방법을 설명한다. 제8도 내지 제11도는 수지밀봉형 반도체장치의 제조공정에서의 수지밀봉형 반도체장치의 단면도, 제12도는 본딩와이어의 접속을 나타내는 단면도, 제13도는 수지금형의 단면도이다. 이 반도체장치의 제조에 이용하는 반도체제조장치의 플레이트(plate; 23)의 중앙부에는 플레이트(23)에 위치되는 반도체칩(1)보다 작은 관통구멍(24)이 개구되어 있고, 반도체칩(1)이 위치된 후, 관통구멍(24)으로부터 이 반도체칩(1)을 진공흡인하여 반도체칩(1)을 고정한 상태에서 전극패드(5)와 본딩와이어(20)의 일단을 본딩기구(bonding head; 도시하지 않음)로 접합하고, 본딩와이어(20)의 타단을 플레이트(23)에 가고정시킨다. 플레이트(23)는 내열성의 플라스틱판이나 글라스판 또는 금속판을 이용한다. 금속판으로서는, 예컨대 Cu합금이나 Fe-42wt% Ni합금을 재료로 하고, 금속판의 표면에 은도금을 한 것이 있다. 본딩와이어(20)의 선단을 플레이트(23)에 가고정시키기 위해서는, 예컨대 본딩와이어와 플레이트 표면의 도금처리의 금속결합에 의해 가고정을 행한다. 또, 땜납페이스트(solder)를 이용하는 방법도 있다. 제9도는 땜납페이스트를 이용해서 고정하는 방법을 나타낸 공정 단면도이다.
우선, 본딩기구(25)에 쌓여 있는 본딩와이어(20)의 선단(ball; 27)에 땜납페이스트(26)를 도포한다(제9(a)도). 이 선단(27)은 전의 본딩에서의 절단공정으로 볼형상으로 되어 있다. 이 선단(27)을 땜납조(槽)의 땜납페이스트에 담가 땜납페이스트막을 형성해도 좋다. 다음에, 선단(27)을 플레이트(23)의 표면에 꽉 누른다(제9(a)도). 그 후, 가열함으로서 땜납페이스트(26)가 용융하여 선단(27)을 플레이트(23)에 고정한다(제9(c)도).
다음에, 제10도를 참조해서 본딩와이어를 플레이트와 반도체칩에 접속하는 방법을 설명한다. 우선, 본딩기구(25)에 쌓여 있는 본딩와이어(20)의 선단(27)을 예컨대 제9도에 나타낸 방법으로 플레이트(23)에 고정한다. 다음에, 본딩와이어(20)를 본딩기구(25)로부터 인출하고, 반도체칩(1) 주면의 전극패드(5)상에 위치시킨다. 그리고, 본딩와이어(20)를 전극패드(5)에 꽉 누르고, 가열압착해서 양자를 접합함과 더불어 이 접합부와 본딩기구(25)에 쌓여 있는 부분의 사이를 절단해서 전극패드(5)와 플레이트(23)간을 본딩와이어(20)로 연결한다.
다음에, 전극패드(5)와 본딩와이어(20)의 일단을 접합하고, 본딩와이어(20)의 타단을 플레이트(23)에 가고정시킨 상태에서 반도체칩(1)을 고정한 플레이트(23)를 수지금형내에 삽입한다. 그 후, 예컨대 트랜스퍼 몰드법으로 금형내에 유동수지를 충전하고, 플레이트(23)상에 반도체칩(1)과 본딩와이어(20)가 봉입된 수지밀봉체(8)를 형성한다(제11(a)도). 금형으로부터 성형품(molding compound)을 취출한 후, 수지밀봉체(8)로부터 플레이트(23)를 분리한다. 이에 따라, 본딩와이어(20)와 플레이트(23)의 접합부가 수지밀봉체(8)의 표면에 노출한다(제11(b)도). 이 본딩와이어(20)의 선단의 노출부는 반도체장치의 인출전극으로 이용된다. 더욱이, 이 노출부에 땜납볼 등의 인출전극(21)을 형성해도 좋다(제11(c)도).
앞서 사용한 플레이트(23)는 본딩와이어와의 접합성을 가지고 수지밀봉체와 밀착하기 어려운 것이 바람직하다. 예컨대, 본딩와이어에 금와이어를 사용하고, 플레이트의 표면에는 얇은 은도금처리 등을 실시한 조합을 생각할 수 있다. 또, 플레이트(23)에 미리 회로형성을 할 필요는 없고, 따라서 반도체장치의 품종이 바뀌어도 사용하는 플레이트(23)를 바꿀 필요가 없어 공용화가 가능하기 때문에, 비용의 절감을 도모할 수 있다.
다음에, 제12도를 참조해서 플레이트와 반도체칩을 접속하는 본딩와이어의 접합부를 상세하게 설명한다. 본딩와이어의 접합에는 볼본딩(ball bonding)을 이용한다. 본딩와이어(20)의 제1접합(28)을 플레이트측, 다음 공정인 제2접합(29)을 반도체칩측으로 함으로써, 수지밀봉 후에 플레이트(23)를 분리한 때에 형성되는 전극의 크기를 균일하게 할 수 있다. 또, 수지밀봉체(8)로부터 노출하는 선단(27)에 생기는 찌부러짐부(deformed ball; 30)가 수지밀봉체(8)에 대해 쐐기부(31)를 형성하기 때문에, 플레이트(23)를 분리한 때에 전극으로서 형성되는 부분의 파손을 방지할 수 있다.
다음에, 제13도를 참조해서 제11도에 나타낸 플레이트상의 수지밀봉체를 형성하는 수지금형을 설명한다. 수지금형(12)은 상부금형(13)과 하부금형(14)으로 구성되어 있고, 양자를 합쳐서 캐비티(16)를 형성한다. 이 실시예의 금형에서는 하부금형(14)에 홈을 형성하는 점에 특징이 있다. 이 홈에 반도체칩(1)과 본딩와이어(20)를 탑재한 플레이트(23)를 배치하고, 이 플레이트(23)를 상부금형(13)으로 누른다. 이와 같은 상태로 해서, 캐비티(16)내에 게이트(17)로부터 에폭시수지를 트랜스터 몰드법에 의해 충전하여 수지밀봉체(8)를 형성한다.
다음에, 제14도 및 제15도를 참조해서 제3실시예를 설명한다.
도면은 수지밀봉형 반도체장치의 제조공정단면도이다. 미리 Cu합금 등의 금속판(32)을 반도체칩(1)에 고착한다(제14(a)도). 반도체칩(1) 주면의 전극패드는 제4도 등에 나타낸 반도체칩의 전극과 동일한 구조이기 때문에 생략한다. 이 반도체장치의 제조에 이용하는 반도체 제조장치의 플레이트(23)의 중앙부에는 반도체칩(1)보다 작은 관통구멍(24)이 개구되어 있다. 이 관통구멍(24)상에 반도체칩(1)이 금속판(32)을 매개로 위치된 후, 관통구멍(24)으로부터 이 금속판(32)을 진공흡인하여 반도체칩(1)과 금속판(32)을 플레이트(23)에 고정한다(제14(b)도). 반도체칩(1)은 접착제 등에 의해 금속판(32)에 고착되어 있다. 이 상태에서 전극패드(도시하지 않음)와 본딩와이어(20)의 일단을 본딩기구(도시하지 않음)로 접합하고, 본딩와이어(20)의 타단을 플레이트(23)에 가고정시킨다(제14(c)도). 플레이트(23)는 내열성의 플라스틱판이나 글라스판 또는 표면을 도금처리한 금속판을 이용한다. 본딩와이어(20)의 선단을 플레이트(23)에 가고정시키기 위해서는, 예컨대 본딩와이어와 플레이트 표면의 도금처리의 금속결합에 의해 고정한다. 또, 폴리이미드나 에폭시수지 등의 합성수지를 이용해서 이 선단을 플레이트(23)에 고정한다. 또, 제9도와 같이 땜납페이스트를 이용하는 방법도 있다.
다음에, 전극패드와 본딩와이어(20)의 일단을 접합하고, 본딩와이어(20)의 타단을 플레이트(23)에 가고정시킨 상태에서 반도체칩(1)을 고정한 플레이트(23)를 수지금형내에 삽입한다. 그 후, 트랜스퍼 몰드법 등에 의해 수지금형 내에 유동수지를 충전한다. 그 결과, 플레이트(23)상에 반도체칩(1), 금속판(32), 본딩와이어(20)가 봉입된 수지밀봉체(8)가 형성된다(제15(a)도). 금형으로부터 성형품을 취출한 후, 수지밀봉체(8)로부터 플레이트(23)를 분리한다. 이에 따라, 본딩와이어(20)와 플레이트(23)의 접합부가 수지밀봉체(8)의 표면에 노출한다. 그와 더불어, 금속판(32)의 저면도 수지밀봉체(8)로부터 노출하고 있다(제15(b)도). 이 본딩와이어(20)의 선단의 노출부는 반도체장치의 인출전극으로서 이용된다. 더욱이, 이 노출부에 땜납볼 등의 인출전극(21)을 형성해도 좋다(제15(c)도).
본 실시예에서는 미리 금속판(32)을 반도체칩(1)에 고착하고 있기 때문에, 반도체칩(1)의 이면이 노출하지 않아 신뢰성이 높은 패키지를 제공할 수 있다. 또, 금속판(32)이 노출하고 있기 때문에 이것을 방열수단으로 이용할 수 있다.
다음에, 제16도 및 제17도를 참조해서 제4실시예를 설명한다.
도면은 수지밀봉형 반도체장치의 제조공정 단면도이다. 우선, 미리 에폭시수지 등의 수지시트(33)를 플레이트(23) 중앙부에 위치시킨다. 이 중앙부에는 플레이트(23)에 위치되는 반도체칩(1)보다 작은 관통구멍(24)이 개구되어있다. 이 관통구멍(24)으로부터 수지시트(33)를 진공흡인하여 수지시트(33)를 플레이트(23)에 고정한다(제16(a)도). 다음에, 반도체칩(1)을 플레이트(23)상에 고정유지되어 있는 수지시트(33)상에 위치시킨다(제16(b)도). 반도체칩(1) 주면의 전극패드는 제5도 등에 나타낸 반도체칩의 전극과 동일한 구조이기 때문에 생략한다. 이 상태에서 반도체칩(1)상의 전극패드(도시하지 않음)와 본딩와이어(20)의 일단을 본딩기구(도시하지 않음)로 접합하고, 본딩와이어(20)의 타단을 플레이트(23)에 가고정시킨다(제16(c)도). 플레이트(23)는 내열성의 플라스틱판이나 글라스판 또는 표면을 도금처리한 금속판을 이용한다. 본딩와이어(20)의 선단을 플레이트(23)에 가고정시키기 위해서는, 예컨대 본딩와이어나 플레이트 표면의 도금처리의 금속결합에 의해 고정한다. 또, 폴리이미드나 에폭시 수지 등을 이용해서 이 선단을 플레이트(23)에 고정한다. 또, 제9도와 같이 땜납페이스트를 이용하는 방법도 있다.
다음에, 본딩와이어(20)를 플레이트(23)에 가고정시킨 상태에서 반도체칩(1)을 고정한 플레이트(23)를 수지금형내에 삽입한다. 그 후, 트랜스퍼 몰드법 등에 의해 수지금형내에 수지시트(33)와 같은 재료의 유동수지를 충전한다. 그 결과, 플레이트(23)상에 반도체칩(1), 수지시트(33), 본딩와이어(20)가 밀봉된 수지밀봉체(8)를 형성한다(제17(a)도). 수지금형으로부터 성형품을 취출한후, 수지밀봉체(8)로부터 플레이트(23)를 분리한다. 이에 따라, 본딩와이어(20)와 플레이트(23)의 접합부가 수지밀봉체(8)의 표면에 노출한다. 수지시트(33)는 재료가 동일하므로, 수지밀봉체(8)와 일체화한다(제17(b)도). 이 본딩와이어(20)의 선단의 노출부는 반도체장치의 인출전극으로서 이용된다. 더욱이, 이 노출부에 땜납볼 등의 인출전극(21)을 형성해도 좋다(제17(c)도).
수지시트(33)가 수지밀봉체(8)와 일체화되기 때문에 반도체칩(1) 전체가 수지밀봉체(8)로 피복됨으로써 패키지의 휨이 방지되어 신뢰성이 높은 패키지를 제공할 수 있다.
다음에, 제18도 및 제19도를 참조해서 제5실시예를 설명한다.
제18도는 수지밀봉형 반도체장치의 단면도, 제19도는 이 반도체장치를 수지밀봉하는 수지금형의 단면도이다. 이 수지밀봉형 반도체장치에서는, 인출전극(21)이 수지밀봉체(8)의 측면에 형성되어 있다. 측면에 인출전극을 형성하고 있기 때문에 회로기판으로의 배치의 자유도가 증대된다. 이와 같은 형상의 수지밀봉체(8)를 형성하기 위해서는, 제19도의 수지금형(12)에 장착하는 플레이트(34)를 이용한다. 플레이트(34)는 중앙부에 홈을 갖추고, 이 홈안에 반도체칩(1)이 위치된다. 이 상태에서 반도체칩(1)상의 전극패드(5)와 본딩와이어(20)의 일단은 본딩기구(도시하지 않음)로 접합되고, 본딩와이어(20)의 타단은 플레이트(34)에 가고정되어 있다. 반도체칩(1)은 플레이트(34)와 마찬가지로 하부금형(14)에 위치된다. 반도체칩(1), 하부금형(14) 및 플레이트(34)의 표면은 모두 동일평면에 있다. 이 하부금형(14)에 상부금형(13)을 합치고, 양자로 형성되는 캐비티(16)내에 에폭시수지 등의 유동수지를 트랜스퍼 몰드법 등에 의해 충전하고 경화시켜 제18도에 나타낸 수지밀봉체(8)를 형성한다.
이상과 같이, 본 발명에서는 반도체 칩을 피복하는 수지밀봉체를 플레이트 상에 형성하고 나서, 이것을 플레이트로부터 분리시킴으로써 본딩와이어의 선단을 수지밀봉체로부터 노출시키고 있다. 따라서, 수지밀봉체는 반도체칩을 수지밀봉하기까지는 적당한 접착강도를 갖고, 플레이트를 분리할 때에는 용이하게 접합부가 벗겨질 필요가 있다. 이와 같은 조건을 만족하는 방법으로서는, 예컨대 플레이트 표면에 도금표면을 산화시키는 방법이나 도금의 두께를 통상 5μm 정도의 부분을 1μm이하로 하는 방법 등이 있다. 또, 수지와의 밀착성을 떨어뜨릴 필요가 있으므로, 도금은 Ag도금이 적당하다.
이상 본 발명의 특정한 실시예에 대해 설명했지만, 본 발명은 이들 실시예에 한정되지 않고, 본 발명의 요지를 벗어나지 않는 범위에 있어서 다양하게 변형실시할 수 있음은 물론이다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 나타낸 실시예에 한정할 의도로 병기한 것은 아니다.
본 발명에 의하면, 리드프레임이나 기판의 형성시간을 없앨 수 있으므로, 납기를 단축하고, 비용을 절감하는 것이 가능하게 된다. 더욱이, 리드프레임이나 기판을 없앤 만큼 패키지의 박형화를 촉진한다. 구체적으로는, 세라믹기판 등은 0.5∼1mm의 두께가 있고, 리드프레임은 0.1∼0.2mm의 두께가 있지만, 본 발명의 수지밀봉형 반도체장치에 의하면 이들의 두께 만큼 박형화를 도모할 수 있다. 그와 동시에, 본딩와이어의 단부가 직접 수지밀봉체의 바깥에 노출하기 때문에, 최근의 리드프레임의 리드의 수의 증대라는 경향에 따를 수 있다.

Claims (26)

  1. 반도체칩(1)과, 각각의 일단이 상기 반도체칩(1)에 접속되어 있는 복수의 본딩와이어(20) 및, 상기 반도체칩(1)과 상기 본딩와이어(20)를 피복하는 수지밀봉체(8)를 구비하여 구성되고, 상기 각 본딩와이어의 타단이 상기 수지밀봉체(8)의 표면에 직접 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  2. 제1항에 있어서, 상기 본딩와이어(20)의 타단이 엇갈린 모양으로 되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  3. 제1항에 있어서, 상기 수지밀봉체(8)는 상면, 저면 및 측면을 갖추고, 상기 타단이 저면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체 장치.
  4. 제1항에 있어서, 상기 수지밀봉체(8)는 상면, 저면 및 측면을 갖추고, 상기 타단이 측면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  5. 제3항에 있어서, 상기 각 본딩와이어(20)의 타단에 접속되고, 외부 회로에 연결되는 인출전극(21)을 더 구비하여 구성된 것을 특징으로 하는 수지밀봉형 반도체장치.
  6. 제4항에 있어서, 상기 각 본딩와이어(20)의 타단에 접속되고, 외부 회로에 연결되는 인출전극(21)을 더 구비하여 구성된 것을 특징으로 하는 수지밀봉형 반도체장치.
  7. 지지판과, 상기 지지판상에 고착되어 있는 반도체칩(1), 각각의 일단이 상기 반도체칩(1)에 접속되어 있는 복수의 본딩와이어(20) 및, 상기 반도체칩(1), 상기 지지판 및 상기 본딩와이어(20)를 피복하는 수지밀봉체(8)를 구비하여 구성되고, 상기 본딩와이어(20) 각각의 타단이 상기 수지밀봉체(8)의 표면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  8. 제7항에 있어서, 상기 본딩와이어(20)의 타단이 엇갈린 모양으로 되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  9. 제7항에 있어서, 상기 수지밀봉체(8)는 상면, 저면 및 측면을 갖추고, 상기 타단이 저면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  10. 제7항에 있어서, 상기 수지밀봉체(8)는 상면, 저면 및 측면을 갖추고, 상기 타단이 측면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  11. 제7항에 있어서, 상기 지지판은 상기 수지밀봉체와 같은 재료로 이루어진 수지시트(33)로 구성되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  12. 제7항에 있어서, 상기 지지판은 금속판(32)으로 구성되어 있고, 상기 지지판의 저면이 상기 수지밀봉체(8)의 표면에 노출되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  13. 제11항에 있어서, 상기 본딩와이어(20)의 타단이 엇갈린 모양으로 되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  14. 제12항에 있어서, 상기 본딩와이어(20)의 타단이 엇갈린 모양으로 되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치.
  15. 제13항에 있어서, 상기 각 본딩와이어(20)의 타단에 접속되고, 외부회로에 연결되는 인출전극(21)을 더 구비하여 구성된 것을 특징으로 하는 수지 밀봉형 반도체장치.
  16. 제14항에 있어서, 상기 각 본딩와이어(20)의 타단에 접속되고, 외부회로에 연결되는 인출전극(21)을 더 구비하여 구성된 것을 특징으로 하는 수지 밀봉형 반도체 장치.
  17. 플레이트상에 반도체 칩을 위치시키는 공정과, 본딩와이어의 일단을 상기 반도체칩에 접속하는 공정, 상기 본딩와이어의 타단을 상기 플레이트에 고착하는 공정, 상기 반도체칩과 상기 본딩와이어를 수지밀봉체로 피복하는 공정 및, 상기 수지밀봉체 및 상기 본딩와이어의 타단을 상기 플레이트로부터 분리하는 공정을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  18. 금속판상에 반도체칩을 고착하는 공정과, 플레이트상에 상기 금속판을 위치시키는 공정, 본딩와이어의 일단을 상기 반도체칩에 접속하는 공정, 상기 본딩와이어의 타단을 상기 플레이트에 부착하는 공정, 상기 반도체칩, 상기 금속판 및 상기 본딩와이어를 수지밀봉체로 피복하는 공정 및, 상기 수지밀봉체 및 상기 본딩와이어의 타단을 상기 플레이트로부터 분리하는 공정을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  19. 수지판상에 반도체칩을 고착하는 공정과, 플레이트상에 상기 수지판을 위치시키는 공정, 본딩와이어의 일단을 상기 반도체칩에 접속하는 공정, 상기 본딩와이어의 타단을 상기 플레이트에 부착하는 공정, 상기 반도체칩, 상기 수지판 및 상기 본딩와이어를 수지밀봉체로 피복하는 공정 및, 상기 수지밀봉체 및 상기 본딩와이어의 타단을 상기 플레이트로부터 분리하는 공정을 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  20. 제19항에 있어서, 상기 수지밀봉체와 상기 수지판이 같은 재료로 구성되어 있는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  21. 제17항에 있어서, 상기 본딩와이어의 타단을 상기 플레이트에 부착하는 공정은, 낮은 접착강도로 수행되는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  22. 제18항에 있어서, 상기 본딩와이어의 타단을 상기 플레이트에 부착하는 공정은, 낮은 접착강도로 수행되는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  23. 제19항에 있어서, 상기 본딩와이어의 타단을 상기 플레이트에 부착하는 공정은, 낮은 접착강도로 수행되는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  24. 제17항에 있어서, 상기 본딩와이어의 타단에 상기 인출전극을 부착하는 공정을 더 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  25. 제18항에 있어서, 상기 본딩와이어의 타단에 상기 인출전극을 부착하는 공정을 더 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
  26. 제19항에 있어서, 상기 본딩와이어의 타단에 상기 인출전극을 부착하는 공정을 더 구비하는 것을 특징으로 하는 수지밀봉형 반도체장치의 제조방법.
KR1019970000968A 1996-01-15 1997-01-15 수지밀봉형 반도체장치 및 그 제조방법 KR100241205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02190096A JP3207738B2 (ja) 1996-01-15 1996-01-15 樹脂封止型半導体装置及びその製造方法
JP96-021900 1996-01-15

Publications (2)

Publication Number Publication Date
KR970060463A KR970060463A (ko) 1997-08-12
KR100241205B1 true KR100241205B1 (ko) 2000-02-01

Family

ID=12067990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000968A KR100241205B1 (ko) 1996-01-15 1997-01-15 수지밀봉형 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US5869905A (ko)
JP (1) JP3207738B2 (ko)
KR (1) KR100241205B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP3741184B2 (ja) * 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
KR100379835B1 (ko) * 1998-12-31 2003-06-19 앰코 테크놀로지 코리아 주식회사 반도체패키지및그제조방법
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100384335B1 (ko) * 1999-05-18 2003-05-16 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
JP3560869B2 (ja) * 1999-09-24 2004-09-02 シャープ株式会社 半導体装置の製造方法
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6770959B2 (en) 2000-12-15 2004-08-03 Silconware Precision Industries Co., Ltd. Semiconductor package without substrate and method of manufacturing same
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
US6921860B2 (en) 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
AU2003231137A1 (en) * 2003-04-29 2004-11-26 Semiconductor Components Industries L.L.C. Method of making a low profile packaged semiconductor device
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
DE102006033701B4 (de) * 2006-07-20 2012-02-23 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US7750465B2 (en) * 2007-02-28 2010-07-06 Freescale Semiconductor, Inc. Packaged integrated circuit
US20090042339A1 (en) * 2007-08-10 2009-02-12 Texas Instruments Incorporated Packaged integrated circuits and methods to form a packaged integrated circuit
US7932131B2 (en) * 2007-11-05 2011-04-26 Spansion Llc Reduction of package height in a stacked die configuration
KR20120119395A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
US9837385B1 (en) * 2017-03-16 2017-12-05 Powertech Technology Inc. Substrate-less package structure
JP6971908B2 (ja) * 2017-04-20 2021-11-24 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法
US11121467B2 (en) 2019-06-24 2021-09-14 Nxp Usa, Inc. Semiconductor package with compact antenna formed using three-dimensional additive manufacturing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122264A (ja) * 1988-09-30 1990-05-09 Miles Inc 蛋白を試験するための試験具及び試験方法
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS63249345A (ja) 1987-04-06 1988-10-17 Olympus Optical Co Ltd フレキシブル搭載基板
JPS6482656A (en) * 1987-09-25 1989-03-28 Nec Corp Sealing structure for hybrid integrated circuit
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH034543A (ja) * 1989-05-31 1991-01-10 Ricoh Co Ltd 半導体装置
JPH0324752A (ja) * 1989-06-22 1991-02-01 Matsushita Electric Ind Co Ltd 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH03249345A (ja) * 1990-02-28 1991-11-07 Hitachi Ltd 電子制御燃料噴射装置
JPH03297163A (ja) * 1990-04-16 1991-12-27 Mitsubishi Electric Corp 半導体装置用リードフレーム
MY111779A (en) * 1994-11-10 2000-12-30 Nitto Denko Corp Semiconductor device
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02122264A (ja) * 1988-09-30 1990-05-09 Miles Inc 蛋白を試験するための試験具及び試験方法
US5220489A (en) * 1991-10-11 1993-06-15 Motorola, Inc. Multicomponent integrated circuit package

Also Published As

Publication number Publication date
US5869905A (en) 1999-02-09
JPH09199637A (ja) 1997-07-31
JP3207738B2 (ja) 2001-09-10
KR970060463A (ko) 1997-08-12
US6258632B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
KR100241205B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JP3819574B2 (ja) 半導体装置の製造方法
KR0152901B1 (ko) 플라스틱 반도체 패키지 및 그 제조방법
EP0977251B1 (en) Resin sealed semiconductor device and method for manufacturing the same
JP3466785B2 (ja) 半導体素子およびその形成方法
US7271032B1 (en) Leadless plastic chip carrier with etch back pad singulation
US20080036056A1 (en) Flip chip in leaded molded package and method of manufacture thereof
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
US6943064B2 (en) Method of manufacturing a semiconductor package with elevated tub
KR100369203B1 (ko) 반도체 장치의 제조 방법
JP4073098B2 (ja) 半導体装置の製造方法
JP4334047B2 (ja) 半導体装置とその製造方法
JPH11307673A (ja) 半導体装置とその製造方法
JPH11176856A (ja) 半導体装置の製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JP2000150705A (ja) 半導体装置およびその製造方法
JP4162303B2 (ja) 半導体装置の製造方法
JP4215300B2 (ja) 半導体装置の製造方法
KR200159861Y1 (ko) 반도체 패키지
KR0152902B1 (ko) 버텀리드형 반도체 패키지의 구조 및 그 제조방법
JP3738144B2 (ja) 半導体装置の製造方法
JP3877448B2 (ja) 半導体装置の製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR100290783B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee