JPH03297163A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH03297163A JPH03297163A JP2100952A JP10095290A JPH03297163A JP H03297163 A JPH03297163 A JP H03297163A JP 2100952 A JP2100952 A JP 2100952A JP 10095290 A JP10095290 A JP 10095290A JP H03297163 A JPH03297163 A JP H03297163A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor device
- members
- lead frame
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 abstract description 2
- 238000007789 sealing Methods 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000005452 bending Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置用リードフレームに関するもので
ある。
ある。
（従来の技術）
第３図は従来の半導体装置用リードフレームの一部を示
す平面図であり、図において、（１）は半導体装置、（
２）は半導体装Ｍ（１）上に形成されたボンディングパ
ッド、（３）は半導体装置（１）を搭載するためのダイ
スパッド、（４）はインナーリードであり、（５）はボ
ンディングパッド（２）とインナーリード（４）を結線
するためのワイヤである。
す平面図であり、図において、（１）は半導体装置、（
２）は半導体装Ｍ（１）上に形成されたボンディングパ
ッド、（３）は半導体装置（１）を搭載するためのダイ
スパッド、（４）はインナーリードであり、（５）はボ
ンディングパッド（２）とインナーリード（４）を結線
するためのワイヤである。
従来の半導体装置用リードフレームは以上のような構造
をなしているので、インナーリードを中へ、すなわちダ
イスパッドへ近づけようとしても、インナーリードの先
端に近づくにつれ、先端幅やインナーリード間隔が狭く
なるため、ワイヤボンド時のステッチボンド領域が確保
できないことやインナーリード自体の強度が弱くなるこ
とによる変形が起こりやすい。
をなしているので、インナーリードを中へ、すなわちダ
イスパッドへ近づけようとしても、インナーリードの先
端に近づくにつれ、先端幅やインナーリード間隔が狭く
なるため、ワイヤボンド時のステッチボンド領域が確保
できないことやインナーリード自体の強度が弱くなるこ
とによる変形が起こりやすい。
そのためインナーリードをダイスパッドの方向へ近づけ
ることができず、ワイヤの長さが長くなることから生じ
るワイヤ曲がりやワイヤサグ、あるいはモール、ド時の
ワイヤ流れといったワイヤが変形するなどの問題点かあ
フた。
ることができず、ワイヤの長さが長くなることから生じ
るワイヤ曲がりやワイヤサグ、あるいはモール、ド時の
ワイヤ流れといったワイヤが変形するなどの問題点かあ
フた。
この発明は上記のような問題点を解消するためになされ
たもので、ワイヤ長を短くできることからワイヤポンド
工程でのワイヤ曲がりやワイヤサグ、あるいはモールド
工程でのワイヤ流れを軽減させることができる半導体装
置用リードフレームを得ることを目的とする。
たもので、ワイヤ長を短くできることからワイヤポンド
工程でのワイヤ曲がりやワイヤサグ、あるいはモールド
工程でのワイヤ流れを軽減させることができる半導体装
置用リードフレームを得ることを目的とする。
この発明に係る半導体装置用リードフレームは、ステッ
チボンド領域の部材をインナーリード先端の上下面に一
つおき交互に導電性接着剤で接着したものである。
チボンド領域の部材をインナーリード先端の上下面に一
つおき交互に導電性接着剤で接着したものである。
この発明における半導体装置用リードフレームは、イン
ナーリード先端にとりつけた部材により、インナーリー
ドをダイスパッドの方向へ入れたのと同様の構成になり
、ワイヤ長が短くなる。
ナーリード先端にとりつけた部材により、インナーリー
ドをダイスパッドの方向へ入れたのと同様の構成になり
、ワイヤ長が短くなる。
以下、この発明の一実施例を図について説明する。第１
図は半導体装置用リードフレームの一部を示す平面図、
第２図は第１図に示すＡ−Ａにおける断面図である。図
において、（１）〜（５）は第３図の従来例に示したも
のと同等であるので説明を省略する。（６ａ）はインナ
ーリード（４）の先端上面に、また（６ｂ）はインナー
リート（４）の先端下面にそれぞれ導電性接着剤で接着
しである部材であり、半導体装置（１）上に形成された
ボンディングパッド（２）とそれぞれワイヤ（５）で結
線されている。
図は半導体装置用リードフレームの一部を示す平面図、
第２図は第１図に示すＡ−Ａにおける断面図である。図
において、（１）〜（５）は第３図の従来例に示したも
のと同等であるので説明を省略する。（６ａ）はインナ
ーリード（４）の先端上面に、また（６ｂ）はインナー
リート（４）の先端下面にそれぞれ導電性接着剤で接着
しである部材であり、半導体装置（１）上に形成された
ボンディングパッド（２）とそれぞれワイヤ（５）で結
線されている。
次に動作について説明する。部材（６ａ）〜（６ｂ）は
第２図に示すごとくインナーリード（４）の先端の上下
面に１つおきに上下に接着されていて、相隣る部材間が
接近しても短絡することがないので、半導体装置（１）
の方向に部材を従来以上に近づけても、ワイヤ（５）に
よる接続を行うことができる。
第２図に示すごとくインナーリード（４）の先端の上下
面に１つおきに上下に接着されていて、相隣る部材間が
接近しても短絡することがないので、半導体装置（１）
の方向に部材を従来以上に近づけても、ワイヤ（５）に
よる接続を行うことができる。
以上のように、この発明によればインナーリードの先端
の上下面に一つおき交互に部材を取り付け、インナーリ
ードをダイスパッドの方向へ入れたのと同様の構成にし
たので、ワイヤ長を短くできる。ワイヤ長を短くするこ
とにより、ワイヤボンデインク工程でのループ形成時に
ワイヤ長が長い場合に発生しやすかったワイヤ曲がりや
ワイヤサグが抑えられ、又モールド工程での封止樹脂注
入時のワイヤ流れを軽減できるという効果がある。
の上下面に一つおき交互に部材を取り付け、インナーリ
ードをダイスパッドの方向へ入れたのと同様の構成にし
たので、ワイヤ長を短くできる。ワイヤ長を短くするこ
とにより、ワイヤボンデインク工程でのループ形成時に
ワイヤ長が長い場合に発生しやすかったワイヤ曲がりや
ワイヤサグが抑えられ、又モールド工程での封止樹脂注
入時のワイヤ流れを軽減できるという効果がある。
第１図はこの発明の一実施例による半導体装置用リード
フレームの一部を示す平面図、第２図は第１図に示すＡ
−Ａにおける断面図、第３図は従来の半導体装置用リー
ドフレームの一部を示す平面図である。 図において、（１）は半導体装置、（２）はボンディン
グパッド、（３）はダイスパッド、（４）はインナーリ
ード、（５）はワイヤ、（６ａ） 、 （６ｂ）は部
材である。なお、図中、同一符号は同一、又は相当部分
を示す。 第１図
フレームの一部を示す平面図、第２図は第１図に示すＡ
−Ａにおける断面図、第３図は従来の半導体装置用リー
ドフレームの一部を示す平面図である。 図において、（１）は半導体装置、（２）はボンディン
グパッド、（３）はダイスパッド、（４）はインナーリ
ード、（５）はワイヤ、（６ａ） 、 （６ｂ）は部
材である。なお、図中、同一符号は同一、又は相当部分
を示す。 第１図
Claims (1)
- 半導体装置を搭載するためのダイスパッドを半導体装
置上に形成されたボンディングパッドとワイヤを用いて
結線するためのインナーリードとを備えた半導体装置用
リードフレームにおいて、上記インナーリードの先端に
ステッチボンド領域の部材をインナーリードの上下面一
つおき交互に導電性接着剤で接着したことを特徴とする
半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100952A JPH03297163A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100952A JPH03297163A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03297163A true JPH03297163A (ja) | 1991-12-27 |
Family
ID=14287692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100952A Pending JPH03297163A (ja) | 1990-04-16 | 1990-04-16 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03297163A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869905A (en) * | 1996-01-15 | 1999-02-09 | Kabushiki Kaisha Toshiba | Molded packaging for semiconductor device and method of manufacturing the same |
| US6225685B1 (en) | 2000-04-05 | 2001-05-01 | Advanced Micro Devices, Inc. | Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins |
| DE102008051491A1 (de) * | 2008-10-13 | 2010-04-29 | Tyco Electronics Amp Gmbh | Leadframe für elektronische Bauelemente |
-
1990
- 1990-04-16 JP JP2100952A patent/JPH03297163A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869905A (en) * | 1996-01-15 | 1999-02-09 | Kabushiki Kaisha Toshiba | Molded packaging for semiconductor device and method of manufacturing the same |
| US6258632B1 (en) | 1996-01-15 | 2001-07-10 | Kabushiki Kaisha Toshiba | Molded packaging for semiconductor device and method of manufacturing the same |
| US6225685B1 (en) | 2000-04-05 | 2001-05-01 | Advanced Micro Devices, Inc. | Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins |
| DE102008051491A1 (de) * | 2008-10-13 | 2010-04-29 | Tyco Electronics Amp Gmbh | Leadframe für elektronische Bauelemente |
| US8927342B2 (en) | 2008-10-13 | 2015-01-06 | Tyco Electronics Amp Gmbh | Leadframe for electronic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898212A (en) | Lead frame and semiconductor package | |
| JP3570165B2 (ja) | 表示装置 | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JPH03297163A (ja) | 半導体装置用リードフレーム | |
| JP2624991B2 (ja) | リードフレーム | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR200155176Y1 (ko) | 반도체 패키지 | |
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JPS6195559A (ja) | リ−ドフレ−ム及びそれを用いた半導体装置 | |
| JP3055581B2 (ja) | 半導体装置 | |
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| KR100632256B1 (ko) | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 | |
| KR0135890Y1 (ko) | 리드온칩 패키지 | |
| KR100214489B1 (ko) | 플로팅 칩 패키지 | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11145179A (ja) | 半導体装置 | |
| JPH04196574A (ja) | リードフレーム | |
| JP2520612Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH04261056A (ja) | 半導体装置用リ−ドフレ−ム | |
| KR0150705B1 (ko) | 홈을 갖는 히터 블록 | |
| JPH10107198A (ja) | Ｉｃ封止パッケージ | |
| JPS62183547A (ja) | リ−ドフレ−ム | |
| JPH05326819A (ja) | 半導体装置用リードフレーム | |
| JPS63269557A (ja) | リ−ドフレ−ム | |
| JPH0650360U (ja) | 半導体装置用リードフレーム |