JPS63269557A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS63269557A
JPS63269557A JP62105059A JP10505987A JPS63269557A JP S63269557 A JPS63269557 A JP S63269557A JP 62105059 A JP62105059 A JP 62105059A JP 10505987 A JP10505987 A JP 10505987A JP S63269557 A JPS63269557 A JP S63269557A
Authority
JP
Japan
Prior art keywords
inner leads
adhesive tape
wires
mounting part
wire connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62105059A
Other languages
English (en)
Inventor
Hideyuki Nishikawa
秀幸 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62105059A priority Critical patent/JPS63269557A/ja
Publication of JPS63269557A publication Critical patent/JPS63269557A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関し、特に樹脂封止型の半導
体装置に用いるリードフレームに関する。
〔従来の技術〕
従来、この種のリードフレームを用いた半導体装置は、
第４図に示すように、半導体素子５を素子搭載部２に搭
載し、半導体素子５の電極パッドと内部リード１の接続
部をワイヤ６で接続し、半導体素子５と内部リード１と
を樹脂７で封止した後、樹脂７から導出された外部リー
ドを成形する構成になっていた。
〔発明が解決しようとする問題点〕
上述した従来のリードフレームは、小さい半導体素子を
搭載する場合、第５図に示すように、例えば、１辺の長
さが５ｍｍの半導体素子５に接続する内部リード１ａが
５０本あるとすると、内部リード１ａの先端の幅は単純
計算で０．１　ｍｍ以下としなければならない。このよ
うな細い内部リードは、半導体装置の製造工程中に変形
することもあり、隣接する内部リードがしばしば接触し
て歩留りを低下させている。
又、一般的なワイヤ接続装置は内部リードの位置を１本
１本認識しないので、ワイヤ接続工程において、変形し
た内部リードでは内部リードの接続すべき位置にワイヤ
接続治具が位置しないため、ワイヤが内部リードに接続
されず、この面でも歩留りを低下させるという問題点が
ある。
なお、この問題に対しては、内部リードの位置を１本１
本認識するワイヤ接続装置を用いれば解決できるが、装
置が高価になるのみならず、ワイヤ接続速度が遅いこと
から、大幅なコスト増大になるという問題点がある。
一方、内部リードを細くするといってもその細さには限
界があるため、第６図に示すように、内部リード１ｂの
先端と素子搭載部２との距離を広げて内部リード１ｂの
先端の幅を太くすることにより、内部リード１ｂに強度
を持たせている。しかしながら、内部リード１ｂの先端
と素子搭載部２との距離が広がると、半導体素子５と内
部り−ド１ｂを接続するワイヤ６ａが長くなり、第７図
に示すように、ワイヤ６ａが変形してワイヤ６ａと素子
搭載部２とがＡ点で接触し、短絡障害を発生して歩留り
を低下させる。更に、長いワイヤ６ａは樹脂封止時に矢
印の方向Ｂへの樹脂流からの圧力による変形が大きいの
で、第８図に示すように、ワイヤ６ａが隣の内部リード
１ｂと０点で接触して、この面でも歩留りを低下させる
という問題点がある。
〔問題点を解決するための手段〕
本発明のリードフレームは、素子搭載部と内部リードと
を備えるリードフレームにおいて、前記素子搭載部と内
部リードとの間に接着した内側粘着テープと、前記内部
リードのワイヤ接続部を除く樹脂封止部分に接着した外
側粘着テープとを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の平面図である。
第１図に示すように、内部リード１と、素子搭載部２と
、内部リード１と素子搭載部２との間に接着された内側
粘着テープ３と、内部リード１のワイヤ接続部を除き樹
脂封止される内部リード１上に接着された外側粘着テー
プ４とを含む。
このように構成することにより、内部リード１が外側粘
着テープ４に固定されて変形することがなく、隣接する
内部リードとの接触が防止できる。又、内部リード１の
変形がないので、内部リードの位置を１本１本認識しな
い一般的なワイヤ接続装置を用いても、内部リード１の
接続すべき位置にワイヤ接続治具が位置し、ワイヤと内
部リードが正確に接続できる。
第２図は第１図の実施例を用いて製造された半導体装置
の断面図である。
第２図に示すように、ワイヤ接続時にワイヤ６が内側粘
着テープ３に支持されるため、ワイヤ６が素子搭載部２
と接触することを防止できる。
第３図は本発明の第２の実施例を用いて製造された半導
体装置の断面図である。
第３図に示すように、内側粘着テープ３ａの内部リード
１に対向する辺にそれぞれの内部リードｌに対応する３
角形の切込み８を設けている。
・このように構成することにより、ワイヤ６が切込み８
にはまりこみ、上下方向のみならず左右方向に対しても
変形することを防止でき、樹脂封止時に隣接するワイヤ
が接触することら防止できるという利点がある。
〔発明の効果〕
以上説明したように本発明は、内部リード及びワイヤの
変形を防止できるので、半導体装置の歩留りを向上でき
るという効果がある
【図面の簡単な説明】
第１図は本発明の第１の実施例の平面図、第２図は第１
図の実施ρｊを用いて製造さｉ工な半導体装置の断面図
、第３図は本発明の第２の実施例を用いて製造された半
導体装置の断面図、第４図は従来のリードフレームの第
１の例を用いて製造された半導体装置の断面図、第５図
は第４図の半導体装置の平面図、第６図は従来のリード
フレームの第２の例を用いて製造された半導体装置の平
面図、第７図は第６図の半導体装置の断面図、第８図は
第６図の半導体装置の樹脂封止工程を説明するためのワ
イヤ部分の平面図である １、ｌａ、ｌｂ・・・内部リード、２・・・素子搭載部
、３，３ａ・・・内側粘着テープ、４・・・外側粘着テ
ープ、５・・・半導体素子、６，６ａ・・・ワイヤ、７
・・・樹脂、８・・・切込み。 帛１　図 早　２　洒 叢３　図 第４１Ｊ

Claims (1)

    【特許請求の範囲】
  1. 素子搭載部と内部リードとを備えるリードフレームにお
    いて、前記素子搭載部と内部リードとの間に接着した内
    側粘着テープと、前記内部リードのワイヤ接続部を除く
    樹脂封止部分に接着した外側粘着テープとを含むことを
    特徴とするリードフレーム。
JP62105059A 1987-04-27 1987-04-27 リ−ドフレ−ム Pending JPS63269557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62105059A JPS63269557A (ja) 1987-04-27 1987-04-27 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62105059A JPS63269557A (ja) 1987-04-27 1987-04-27 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63269557A true JPS63269557A (ja) 1988-11-07

Family

ID=14397402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62105059A Pending JPS63269557A (ja) 1987-04-27 1987-04-27 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63269557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144107A (en) * 1998-03-26 2000-11-07 Nec Corporation Solid state pickup device excellent in heat-resistance and method of manufacturing the device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144107A (en) * 1998-03-26 2000-11-07 Nec Corporation Solid state pickup device excellent in heat-resistance and method of manufacturing the device

Similar Documents

Publication Publication Date Title
US5072280A (en) Resin sealed semiconductor device
JPH03177060A (ja) 半導体装置用リードフレーム
JPS63269557A (ja) リ−ドフレ−ム
JP2788011B2 (ja) 半導体集積回路装置
JP3430204B2 (ja) 中空モールドパッケージ装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JP2587533B2 (ja) リードフレーム
JPS6276661A (ja) 樹脂封止型半導体装置
JPH0498861A (ja) 樹脂封止型半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS61240644A (ja) 半導体装置
JPH01179351A (ja) 樹脂封止型半導体装置の製造方法
JPS62183547A (ja) リ−ドフレ−ム
JPH02250338A (ja) 半導体装置
JPH03198356A (ja) 樹脂封止型半導体装置
JPS63288029A (ja) 樹脂封止型半導体装置
JPS61207038A (ja) 樹脂封止型半導体装置
JPH04174548A (ja) リードフレーム
JPH04201393A (ja) Ｉｃモジュールおよびそれを用いたｉｃカード
JPH03129869A (ja) リードフレーム
JPH03116769A (ja) 樹脂封止型半導体装置用リードフレーム
JPH07169891A (ja) 樹脂封止型半導体装置
JPH0513490A (ja) 樹脂封止型半導体装置
JPH02280366A (ja) 半導体装置
JPH01128440A (ja) 樹脂封止型半導体装置