JPH04261056A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPH04261056A
JPH04261056A JP3003952A JP395291A JPH04261056A JP H04261056 A JPH04261056 A JP H04261056A JP 3003952 A JP3003952 A JP 3003952A JP 395291 A JP395291 A JP 395291A JP H04261056 A JPH04261056 A JP H04261056A
Authority
JP
Japan
Prior art keywords
wire
inner lead
semiconductor device
lead frame
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3003952A
Other languages
English (en)
Inventor
Yukimitsu Ono
小野 如満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3003952A priority Critical patent/JPH04261056A/ja
Publication of JPH04261056A publication Critical patent/JPH04261056A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置用リ−ドフ
レ−ムに関するものである。
【0002】
【従来の技術】図4は従来のリ−ドフレ−ムを示す平面
図である。この図において、1はフレ−ム枠、2はイン
ナリ−ド、3はダイパッドを示す。
【0003】図5(a),(b)は図4の従来の半導体
装置用リ−ドフレ−ムを使用して半導体素子とインナリ
−ドをワイヤボンドした状態を示す要部の平面図および
側面図である。図5において、2,3は図4と同じもの
であり、4は前記ダイパッド3にダイボンドされた半導
体素子、5は前記半導体素子4とインナリ−ド2とがワ
イヤボンドされたワイヤ、6はこのワイヤ5が曲ってイ
ンナリ−ド2と接触した部分を示す。このように、ワイ
ヤボンド時のワイヤ5の屈曲や、モ−ルド樹脂注入時の
ワイヤ5の押し流しにより、ワイヤ5とインナリ−ド2
が接触してしまう。
【0004】
【発明が解決しようとする課題】従来の半導体装置用リ
−ドフレ−ムは以上のように構成されているため、ワイ
ヤ5がインナリ−ド2と接触してしまうという問題点が
あった。
【0005】本発明は、上記のような問題点を解決する
ためになされたもので、ワイヤが屈曲しても、インナリ
−ドと接触しない半導体装置用リ−ドフレ−ムを得るこ
とを目的とする。
【0006】
【課題を解決するための手段】本発明に係る半導体装置
用リ−ドフレ−ムは、インナリ−ド先端部にステッチワ
イヤボンド部のみ開口部を設けた絶縁テ−プを固定した
ものである。
【0007】
【作用】本発明においては、インナリ−ドのステッチワ
イヤボンド部以外は絶縁テ−プで覆われているので、ワ
イヤボンド後にワイヤが屈曲しても直接インナリ−ドに
接触することはない。
【0008】
【実施例】以下、本発明について説明する。図1は本発
明の一実施例を示す半導体装置用リ−ドフレ−ムの平面
図であり、図2に、図1の要部Aの拡大図を示す。これ
らの図において、1,2,3は図4,図5と同じもので
あり、7は前記インナリ−ド2の先端部に固着した絶縁
テ−プ、8はこの絶縁テ−プ7に穴を開けた開口部、9
はこの開口部8よりワイヤボンドを行うステッチワイヤ
ボンド部である。
【0009】次に、動作について説明する。図3(a)
,(b)に示すように、絶縁テ−プ7でインナリ−ド2
の先端部を覆い、開口部8に露出したステッチワイヤボ
ンド部9と、ダイパッド3にダイボンドされた半導体素
子4とをワイヤ5によりワイヤボンドする。このワイヤ
ボンド時にワイヤ5の屈曲やモ−ルド時のワイヤ流れが
発生しても、インンナリ−ド2とワイヤ5との間には絶
縁テ−プ7が介在するためインナリ−ド2とワイヤ5と
が直接接触することがなくなる。
【0010】
【発明の効果】以上説明したように、本発明によれば、
インナリ−ドの先端部をステッチワイヤボンド部の開口
部を設けた絶縁テ−プで覆ったので、インナリ−ドとワ
イヤが接触することがなくなり、信頼性の高い半導体装
置用リ−ドフレ−ムが得られる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す半導体装置用リ−ドフ
レ−ムの平面図である。
【図2】図1の要部の拡大図である。
【図3】本発明によるワイヤボンド後の半導体装置用リ
−ドフレ−ムの要部の拡大図である。
【図4】従来の半導体装置用リ−ドフレ−ムの平面図で
ある。
【図5】従来のワイヤボンド後の半導体装置用リ−ドフ
レ−ムの要部の拡大図である。
【符号の説明】
1  フレ−ム枠 2  インナリ−ド 3  ダイパッド 5  ワイヤ 7  絶縁テ−プ 8  開口部 9  ステッチワイヤボンド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子がダイボンドされるダイパ
    ッドと、前記半導体素子とワイヤボンドされるインナリ
    −ドとを備えた半導体装置用リ−ドフレ−ムにおいて、
    前記インナリ−ドの先端部のそれぞれにステッチワイヤ
    ボンド部の開口部を設けた絶縁テ−プを固定したことを
    特徴とする半導体装置用リ−ドフレ−ム。
JP3003952A 1991-01-17 1991-01-17 半導体装置用リ−ドフレ−ム Pending JPH04261056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3003952A JPH04261056A (ja) 1991-01-17 1991-01-17 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3003952A JPH04261056A (ja) 1991-01-17 1991-01-17 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPH04261056A true JPH04261056A (ja) 1992-09-17

Family

ID=11571447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3003952A Pending JPH04261056A (ja) 1991-01-17 1991-01-17 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPH04261056A (ja)

Similar Documents

Publication Publication Date Title
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JPH03177060A (ja) 半導体装置用リードフレーム
JPH04261056A (ja) 半導体装置用リ−ドフレ−ム
JPH05211192A (ja) 半導体装置のワイヤボンディング方法
JP3036339B2 (ja) 半導体装置
JPH01312866A (ja) 半導体装置用リードフレーム
JPH0621303A (ja) 半導体装置用リードフレーム及びその製造方法
JP2576678B2 (ja) 半導体装置用リードフレーム
KR0135890Y1 (ko) 리드온칩 패키지
JPH04277642A (ja) ワイヤーボンディング方法
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JPH04213864A (ja) 樹脂封止型半導体装置
JPS6155770B2 (ja)
KR0147232B1 (ko) 반도체용 패키지
JPH03297163A (ja) 半導体装置用リードフレーム
JPH0476504B2 (ja)
JPS59198744A (ja) 樹脂封止型半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPH07211850A (ja) 半導体装置
KR0179171B1 (ko) 반도체소자 패키지 공정용 리드프레임의 와이어 처짐 방지 장치
JPH01125964A (ja) リードフレーム
JPH07169891A (ja) 樹脂封止型半導体装置
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム
JPH04368140A (ja) 半導体装置
JPH0621111A (ja) 半導体装置及びその製造方法