JPH04213864A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04213864A
JPH04213864A JP40145790A JP40145790A JPH04213864A JP H04213864 A JPH04213864 A JP H04213864A JP 40145790 A JP40145790 A JP 40145790A JP 40145790 A JP40145790 A JP 40145790A JP H04213864 A JPH04213864 A JP H04213864A
Authority
JP
Japan
Prior art keywords
resin
bonding wire
semiconductor device
island
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40145790A
Other languages
English (en)
Inventor
Naoyuki Murai
村井　直幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP40145790A priority Critical patent/JPH04213864A/ja
Publication of JPH04213864A publication Critical patent/JPH04213864A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特にその樹脂封止部の内部構造に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は図２に示
すように、樹脂封止部内における半導体装置用リードフ
レームはアイランド１および内部リード２とからなり、
アイランド１に搭載された半導体ペレット６と、内部リ
ード２の先端をボンディングワイヤー４で結線した後に
樹脂封止部７により樹脂封止された構造となっている。
【０００３】
【発明が解決しようとする課題】この従来の樹脂封止型
半導体装置では、半導体ペレット６と内部リード２先端
とを結線するボンディングワイヤー４が、ペレット面と
内部リード先端面のみで固定されているだけなので、樹
脂封止を行う際にボンディングワイヤーが流されやすい
という欠点があった。
【０００４】本発明の目的は、樹脂封止を行う際にボン
ディングワイヤーの流れを防止できる樹脂封止型半導体
装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、半導体装置用リードフレームのアイランドの
周囲にアイランドおよび内部リードよりも低く窪んだ樹
脂固定用平面部を有し、この樹脂固定用平面部上にボン
ディングワイヤー固定用の樹脂をポッティングし、ボン
ディングワイヤーの一部がこの樹脂に埋めこまれた状態
でボンディングされた後に樹脂封止された構造となって
いる。
【０００６】
【実施例】次に本発明について図面を参照して説明する
。図１（ａ）は本発明の一実施例を説明するための半導
体装置用リードフレームの平面図、図１（ｂ）は本発明
の一実施例である樹脂封止型半導体装置の断面図である
。
【０００７】アイランド１の周囲にアイランド１および
内部リード２よりも低く窪んだ樹脂固定用平面部３を設
け、この平面部３にボンディングワイヤー固定用の樹脂
５としてチクソトロピーの高いシリコン樹脂をポッティ
ングしている。
【０００８】次にアイランド上の半導体ペレットと内部
リードの先端とを結線する際、ボンディングワイヤー４
の一部がボンディングワイヤー固定用の樹脂５に埋めこ
まれた状態で固定する様にボンディングされた後エポキ
シ樹脂による封止が行なわれる。
【０００９】
【発明の効果】以上説明したように本発明は、アイラン
ドの周囲にアイランドおよび内部リードよりも低く窪ん
だ樹脂固定用平面部を有し、この平面部にボンティング
ワイヤー固定用の樹脂をポッティングし、ボンディング
ワイヤーの一部がこの樹脂に埋めこまれた状態で固定さ
れる様にボンディングされた後にエポキシ樹脂により樹
脂封止するので、樹脂封止の際のボンディングワイヤー
の流れを防止できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例に使用する半導体装置用リー
ドフレームの平面図及び縦断面図である。
【図２】従来の半導体装置用リードフレームの平面図及
び縦断面図である。
【符号の説明】
１　　　　アイランド ２　　　　内部リード ３　　　　樹脂固定用平面部 ４　　　　ボンディングワイヤー ５　　　　ボンディングワイヤー固定用樹脂６　　　　
半導体ペレット ７　　　　樹脂封止部

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　アイランド周辺部に前記アイランドお
    よび内部リードよりも低く窪んだ樹脂固定用平面部と、
    この樹脂固定用平面部上に設けられたボンディングワイ
    ヤー固定用の樹脂と、一部がこの樹脂に埋めこまれた状
    態でボンディングされたボンディングワイヤーとを有す
    ることを特徴とする樹脂封止型半導体装置。
JP40145790A 1990-12-12 1990-12-12 樹脂封止型半導体装置 Pending JPH04213864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40145790A JPH04213864A (ja) 1990-12-12 1990-12-12 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40145790A JPH04213864A (ja) 1990-12-12 1990-12-12 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH04213864A true JPH04213864A (ja) 1992-08-04

Family

ID=18511282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40145790A Pending JPH04213864A (ja) 1990-12-12 1990-12-12 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH04213864A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
US6037652A (en) * 1997-05-29 2000-03-14 Nec Corporation Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
US6037652A (en) * 1997-05-29 2000-03-14 Nec Corporation Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same

Similar Documents

Publication Publication Date Title
JPH04214643A (ja) 樹脂封止型半導体装置
JPH05235228A (ja) 電子部品の製造方法
JPH05335474A (ja) 樹脂封止半導体装置
JPH04213864A (ja) 樹脂封止型半導体装置
JPS60171733A (ja) 半導体装置
JPS6086851A (ja) 樹脂封止型半導体装置
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JP3134445B2 (ja) 樹脂封止型半導体装置
JPH09321210A (ja) 半導体装置用リードフレーム
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JPS62119933A (ja) 集積回路装置
JPH07211850A (ja) 半導体装置
KR200169834Y1 (ko) 반도체 패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
JPS59155160A (ja) 樹脂封止型電子装置
JPH02146740A (ja) 半導体装置
JPS6333851A (ja) Ｉｃパツケ−ジ
JPH0739237Y2 (ja) 半導体装置
KR970007846B1 (ko) 패스트 디바이스용 반도체 패키지
JPH01286345A (ja) 樹脂封止半導体装置
JPH0371660A (ja) 半導体装置
JP2005268398A (ja) 樹脂封止型半導体装置
JPH04150065A (ja) 半導体パッケージ用リードフレーム
JPH04246849A (ja) 半導体装置
JPH01293526A (ja) 樹脂封止型半導体装置用リードフレーム