JP2009272378A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009272378A
JP2009272378A JP2008119823A JP2008119823A JP2009272378A JP 2009272378 A JP2009272378 A JP 2009272378A JP 2008119823 A JP2008119823 A JP 2008119823A JP 2008119823 A JP2008119823 A JP 2008119823A JP 2009272378 A JP2009272378 A JP 2009272378A
Authority
JP
Japan
Prior art keywords
package
window
semiconductor device
recognition mark
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008119823A
Other languages
English (en)
Inventor
Yuko Aoki
祐子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2008119823A priority Critical patent/JP2009272378A/ja
Publication of JP2009272378A publication Critical patent/JP2009272378A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】セラミックスのような光の吸収が顕著な材料を用いたパッケージに搭載された半導体装置においても、光の漏れ及び吸収を最小限にとどめ、簡便な構成により、光取り出し効率を向上させることができる半導体装置を提供する。
【解決手段】半導体素子17、18、19と、その半導体素子を配置し、該半導体素子の電極に接続される導体配線12、13、14が設けられたパッケージ10と、を備えた半導体装置1であって、前記導体配線は、前記パッケージを構成する絶縁部の一部が露出されて設けられた複数の切欠部15、16を有し、それらの切欠部は、大きさが異なる複数の認識マークとして備えられている。
【選択図】図1

Description

本件発明は、半導体素子をパッケージに配置させた半導体装置に関し、より詳細には、半導体素子の配置箇所を認識するための認識マークを備えた半導体装置に関する。
近年、半導体装置として、数十μmから数mm程度角の大きさのLEDチップがパッケージ内に収められたものが、電子機器、車両、各種の照明装置として用いられている。
この種の半導体装置は、例えば、LEDチップを、パッケージの所定の搭載箇所に正確に実装するため、パッケージに設けられた配線パターンと同時に形成されるような認識マークを目印として、LEDチップの搭載箇所が定められている(例えば、特許文献1)。
さらに、半導体素子と、リードフレームの一部に樹脂部が射出成型されてなるパッケージとを備え、樹脂部により形成された凹部の底面に露出されたリードフレームに半導体素子を配置させた半導体装置において、半導体素子を配置するリードフレームに切欠部を設け、その切欠部の角を、半導体素子を配置するときの目印とする。これにより、半導体素子がパッケージの所定の箇所に高精度に配置された半導体装置とすることができる(例えば、特許文献2)。
特開2004−2076556号公報 特開2002−314138号公報(段落 [0054])
しかし、複数のLEDチップを一つのパッケージに搭載しようとする場合、それぞれのLEDチップを搭載するときの目印となる認識マークをそれぞれのLEDチップについて設ける必要が生じる。
このような認識マークを有する配線パターンを形成した半導体装置では、配線パターンに認識マークとして設けた配線パターンの切欠部からLEDチップの光が洩れたり、パッケージを構成する材料により吸収されたりして、半導体装置の光取り出し効率が低下することがある。
特に、セラミックスを材料とするパッケージ(以下、「セラミックスパッケージ」と呼ぶ。)においては、配線パターンに認識マークとして設けた切欠部からセラミックスが露出しており、その露出するセラミックスから光が洩れやすく、あるいは、光が吸収されやすくなり、半導体装置の出力が低下するという課題がある。
本発明は、上記課題に鑑みなされたものであり、セラミックスのような光の吸収が顕著な材料を用いたパッケージに搭載された半導体装置においても、光の漏れ及び吸収を最小限にとどめ、簡便な構成により、光取り出し効率を向上させることができる半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体素子と、その半導体素子を配置し、該半導体素子の電極に接続される導体配線が設けられたパッケージとを備えた半導体装置であって、
前記導体配線は、前記パッケージを構成する絶縁部の一部が露出されて設けられた複数の切欠部を有し、それらの切欠部は、大きさが異なる複数の認識マークとして備えられていることを特徴とする。
この半導体装置では、前記パッケージは、長手方向に延長した窓を備え、前記認識マークの一方は、前記窓内周の長辺側に、認識マークの他方は、前記窓内周の短辺側に、それぞれ接触して配置されることが好ましい。
また、半導体素子が、前記窓内周の短辺側に設けられた認識マークの一端から前記パッケージの長手方向に延長させた仮想線と、前記窓内周の長辺側に設けられた認識マークから前記パッケージの短手方向に延長させた仮想線との交点に配置されることが好ましい。
さらに、半導体素子が、前記窓内周の短辺側に設けられた認識マークの他端から前記パッケージの長手方向に延長させた仮想線上に配置されることが好ましい。
また、前記導体配線が、前記窓の底面で複数に分割されており、その導体配線の分割部の端から前記パッケージの短手方向に延長させた仮想線上に、半導体素子が配置されることが好ましい。
前記パッケージは、前記窓の側面に反射膜を備えることが好ましい。
前記窓内周の長辺側に設けられた認識マークが、前記窓内周の短辺側に設けられた認識マークよりも小さく、長方形状の発光素子が、その長辺を前記窓内周の前記長辺側の認識マークに向けて配置されていることが好ましい。
本発明の半導体装置によれば、セラミックスのような光の吸収が顕著な材料を用いたパッケージに搭載された場合でも、光の漏れ及び吸収を最小限にとどめ、簡便な構成により、光取り出し効率を向上させることができる。
本発明を実施するための最良の形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するための半導体装置を例示するものであって、本発明は、半導体装置を以下に限定するものではない。
また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものではない。実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特に特定の記載がない限り、本発明の請求の範囲をそれのみに限定する趣旨ではなく、単なる例示にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一又は同質の部材を示しており、詳細な説明を適宜省略する。さらに、本発明の半導体装置を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
図1は、本形態の半導体装置を示す平面図である。図2は、図1に示された半導体装置の背面図である。
図1に示されるように、本形態の半導体装置1は、主として、複数の半導体素子17、18、19と、導体配線12、13、14及び窓11を備えるパッケージ10とから構成される。複数の半導体素子のうち、発光素子17、18は、パッケージ10の窓11の底面に露出された導体配線12に配置されており、発光素子17、18の電極は、ワイア20にて、極性が異なる導体配線12、導体配線13に接続されている。また、図2に示されるように、導体配線12は、パッケージの背面に延長して配置されており、導体配線13/14は、導体配線12から絶縁分離されてパッケージの背面に延長して配置されている。
半導体素子は、通常、発光素子17、18や保護素子19であり、特に、発光ダイオードやレーザダイオードと呼ばれる発光素子である。例えば、サファイア基板のような半導体成長用基板上に、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等の窒化物半導体、III-V族化合物半導体、II−VI族化合物半導体等、種々の半導体によって、活性層を含む積層構造が形成されたものが挙げられる。なかでも、窒化物半導体からなる青色系の光を発する活性層を有するものが好ましい。得られる発光素子の発光波長は、半導体の材料、混晶比、活性層のInGaNのIn含有量、活性層にドープする不純物の種類を変化させるなどによって、紫外領域から赤色まで変化させることができる。
半導体素子は、活性層に対して同じ側に正負電極の双方を有するもの、活性層に対して異なる側に正負電極をそれぞれ有するもののいずれであってもよい。例えば、半導体素子は、金属を材料とする支持基板と、その支持基板の一方の主面上に形成された接合層と、その接合層の上に形成されたp型半導体層と、そのp型半導体層の上に形成された活性層と、その活性層の上に形成されたn型半導体層と、n型半導体層に形成されたn側電極とを有する積層体からなる発光素子とすることができる。ここで、接合層は、p型半導体層と支持基板とを接着するための共晶材からなる層である。また、支持基板の金属材料として、例えば、Si、CuWを用いることができる。さらに、支持基板の他方の主面上に共晶材(例えば、Au、Sn等を材料とする共晶材)を配置し、パッケージに固定するときの接着材とすることができる。このように、金属材料を支持基板として形成した発光素子は、活性層に対して異なる側に正負電極を設けることができ、また、その支持基板の一方の面を実装面として利用することができる。すなわち、このような発光素子は、支持基板の一方の面をパッケージへの実装面として、パッケージの導体配線の上に配置される。これにより、発光素子の実装面側に配置された支持基板を放熱経路とすることができ、発光素子からの放熱性を向上させることができるため、半導体成長用基板としてのサファイア基板に実装面を設けた発光素子と比較して、発光出力が高い半導体装置を得ることができる。
半導体素子は、後述するパッケージにおける導体配線に接続する正又は負電極のいずれか、あるいは別途設けられた素子載置領域上に載置される。例えば、図1に示されるように、発光素子17、18は、負の極性を有する導体配線12に配置されている。半導体素子は、例えば、絶縁性接着材としてエポキシ樹脂、シリコーン等の樹脂、導電性接着材としてAu−Sn共晶などの半田、低融点金属等のろう材、銀、金、パラジウムなどの導電性ペースト等を用いて、パッケージの所定領域にダイボンディングすることができる。
また、半導体素子に形成された電極は、パッケージ10における導体配線12、13、14と電気的に接続される。半導体素子が同一面側に正及び負電極を有する場合には、半導体素子の正電極とパッケージの正電極、半導体素子の負電極とパッケージの負電極とをワイアボンディングする。また、半導体素子の正負電極が半導体素子の上面側と裏面側(実装面側)とに別々に設けられている場合には、通常、裏面側の電極は、半導体素子をパッケージ10の一方の導体配線に、導電性接着材によってダイボンディングすることにより、パッケージ10の一方の導体配線と接続される。
半導体装置に搭載させる発光素子は、1つのみならず、図1に示されたように、複数個とすることができる。この場合には、同じ発光色の光を発する発光素子を複数個組み合わせてもよいし、発光色の異なる発光素子を複数個組み合わせてもよい。発光素子が複数個搭載される場合、発光素子は、並列及び直列等のいずれの接続関係となるようにパッケージの電極と電気的に接続してもよい。
また、本形態の半導体装置1には、発光素子のみを搭載してもよいが、図1に示されたように、発光素子17、18とともに、その発光素子17、18を過電圧による破壊から守る保護素子19が搭載されていることが好ましい。保護素子は、1つでもよいし、発光素子の数に合わせて複数個でもよい。また、発光素子からの光を保護素子が遮光しないように、保護素子がパッケージの内部に埋め込まれていてもよいし、保護素子を収納する凹部を特別に設けたパッケージとしてもよい。ここで、保護素子は、特に限定されるものではなく、半導体装置に搭載される公知のもののいずれでもよい。例えば、過熱、過電圧、過電流、保護回路、静電保護素子等が挙げられる。具体的には、ツェナーダイオード、トランジスタ、コンデンサ等が利用できる。
本形態の半導体装置1を構成するパッケージ10は、この種の半導体装置を構成するために一般に用いられる形態であれば特に限定されない。特に、セラミックスを材料とする絶縁部と、半導体素子に接続される導体配線とから構成されたセラミックスパッケージが好適に利用される。
このようなセラミックスパッケージは、通常、貫通孔を設けたりして種々のパターン形状に形成した複数の未焼成セラミックスグリーンシートを積層させた後、焼成することにより構成されている。このようなセラミックスパッケージの製造工程を調整することにより、反りが少なく、ある一定の平坦度を確保することができ、耐半田クラック性や半導体素子の高精度な実装をすることができる。
セラミックスパッケージの絶縁部を構成するセラミックスの材料としては、例えば、アルミナ、ムライト、フォルステライト、窒化アルミニウム(AlN)、炭化ケイ素(SiC)等が挙げられる。なかでも、安価で、クラックが生じにくいアルミナを含むセラミックスが好ましい。
また、セラミックスパッケージの他、本発明のパッケージとして適用可能なパッケージには、絶縁部として、樹脂を材料とすることができる。このような樹脂材料としては、例えば、BTレジン、ガラスエポキシ樹脂、フェノール樹脂等が挙げられる。
パッケージの形状は、半導体素子を搭載することができる形状および大きさであれば、特に限定されない。例えば、平面形状が、円、正方形、多角形等、特に、長手方向に延長した形状、具体的には、楕円、長方形及びこれらの変形が例示される。なかでも、平面形状が長方形、つまり、パッケージの全体形状が直方体(例えば、角を丸めた又は切欠した形状、少なくとも一面にテーパを有する又は表面に凹凸等を有する形状等)の形状が好ましい。
パッケージは、その表面が平坦であってもよいが、図1に示されたように、半導体素子を搭載するために、凹部形状で、導体配線の一部を露出させる窓11が形成されていてもよい。これにより、窓内で半導体素子の表面に形成された電極と、後述する導体配線との距離を最小限とすることができ、ワイア等による両者の接続を確実に行うことが可能となる。
窓の大きさ及び深さは特に限定されるものではなく、搭載する半導体素子の大きさ、数、パッケージの大きさ等によって適宜調整することができる。例えば、深さは、半導体素子とそれを導体配線に接続するワイアとを内部に収容し得る深さであればよい。
窓の形状は、平面形状が、長手方向に延長した形状、具体的には、図1に示されたような平面形状が楕円、長方形及びこれらの変形が例示される。ただし、必ずしも、セラミックスパッケージと窓との形状が一致していなくてもよい。
パッケージは、その内部であって、半導体素子の下方に熱伝導性部材が埋設されていてもよい。これにより、半導体装置の放熱性を向上させることができる。
熱伝導性部材としては、例えば、100W/(m・K)程度以上、好ましくは200W/(m・K)程度以上の熱伝導率を有しているものが挙げられる。例えば、窒化アルミニウムのようなセラミックス、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、燐青銅、鉄入り銅、CuWあるいはこれらの表面に銀、アルミニウム、銅、金等の金属メッキ膜が施されたもの等によって形成することができるが、なかでも、CuWが好ましい。これにより、セラミックスパッケージのグリーンシートの形成又は積層、焼成等によって、パッケージと同時に形成することができる。
また、パッケージは、凹部形状の窓の内壁面に反射膜を備えていてもよい。これにより、半導体素子からの光を窓の内壁面によって吸収されることなく、より効率的に光を取り出すことができる。反射膜の材料は特に限定されることなく、半導体素子から出射される波長の光を反射し得るものであればよい。例えば、銀、アルミニウム、これらの合金等による膜が挙げられる。
パッケージに形成される導体配線は、半導体素子の載置面においては、半導体素子の正負の各電極と接続される正負一対の各電極として機能する部位と、パッケージの半導体素子の載置面から裏面側に貫通又は連続して形成される配線として機能する部位と、パッケージの裏面又は側面において、つまり、配線基板に実装される場合の外部接続端子として機能する部位とを備えている。ただし、1つの導体配線がこれらの全ての部位を備えてなくてもよく、少なくとも1以上の機能を備える導体配線が、2以上備えられていることが適している。
また、導体配線は、半導体素子の搭載面においては、パッケージの窓から、その一部が露出しており、露出した一部の領域に半導体素子が搭載されている。そして、この露出した導体配線に、大きさが異なる一対の切欠部による認識マークが形成されている。ここで大きさが異なるとは、通常、面積が異なることを指すが、窓から露出している認識マークの外周の長さ又は一辺の長さが異なることをも含む。例えば、大きい方の認識マークは、窓面積の2.6%以上、3.4%以下の面積を有し、小さい方の認識マークは、窓面積の0.4%以上、0.9%以下の面積を有していることが例示される。また、大きい方の認識マークは、0.06mm以上、0.08mm以下の面積を有し、小さい方の認識マークは、0.01mm以上、0.02mm以下の面積を有していることが例示される。切欠部とは、導体配線が、その厚さ方向に除去された部位を意味し、通常、その導体配線の下層に配置するパッケージの絶縁部自体が露出していることを指す。認識マークは、導体配線の露出した領域内に形成されていればよいが、窓内周に接触して配置されていることが好ましい。
認識マークとされる切欠部の個々の大きさは特に限定されないが、本形態においては、半導体素子に近い方が小さく、半導体素子に遠い方が大きいことが好ましい。認識マークは、上述したように、パッケージを構成する絶縁部自体が露出された部位であるために、半導体素子に近い方の切欠部の大きさを小さくすることにより、絶縁部による光の吸収をより小さくすることができる。
別の形態では、発光素子の外形が長方形である場合、その長辺側に近い認識マークが小さく、短辺側に近い認識マークが大きいことが好ましい。これにより、発光量が比較的多い発光素子の長辺方向において、パッケージの絶縁部の露出が小さいので、光の吸収をより小さくすることができる。
さらに、パッケージの窓が長手方向に延長した形状である場合には、小さい認識マークが窓内周の長辺側に、大きい認識マークが窓内周の短辺側に、それぞれ接触して配置されていることが好ましい。これにより、窓の底面のほぼ中央に配置された半導体素子からできるだけ認識マークを遠ざけることができるために、光の吸収を低減させることができる。
なお、本明細書において、パッケージあるいは窓における「長手側(長手方向)」、「短手側(短手方向)」、半導体素子の外形あるいは窓内周形状における「長辺側(長辺方向)」、「短辺側(短辺方向)」とは、厳密な意味のみならず、例えば、窓の形状によって、長手側は、長手方向に延びる輪郭線又は長手方向に延びる輪郭線から短手方向に向かう輪郭線の一部を含んで意味することがあり、また、短手側は、短手方向に延びる輪郭線又は短手方向に延びる輪郭線から長手方向に向かう輪郭線の一部を含んで意味することがある。
認識マークの形状は、特に限定されず、平面視したときの形状が、円、楕円、多角形等のいずれでもよいが、正方形、長方形又はこれらに近似する形状であることが好ましい。特に、認識マークは、窓の長手側に近い又は窓内周の長辺側に接触して配置されている場合、長手方向に延長するよりも、短手方向に延長した形状であることが好ましい。より小さい認識マークで効率的に位置決定することができるからである。一方、窓の短手側に近い又は窓内周の短辺側に接触して配置されている場合、長手方向に延長するよりも、短手方向に延長した形状であることが好ましい。短手方向に延長した形状とすることにより、その両端を別個の半導体素子の位置決定に利用することができるため、少ない数で多くの位置決定が可能となるからである。
言い換えると、認識マークの形状は、窓内周の短辺側に位置する認識マークの一端から窓の長手方向に平行に延長させた仮想線上に、少なくとも1つの半導体素子が配置し得るような形状とすることが好ましい。さらに、窓内周の短辺側に位置する認識マークの他端から窓の長手方向に平行に延長させた仮想線上に、少なくとも1つの半導体素子が配置し得るような形状とすることが好ましい。つまり、窓内周の短辺側に位置する認識マークは、その幅が、半導体装置に搭載する2つの半導体素子について窓内周の短辺方向に平行に測った中心間距離に対応する形状とすることが好ましい。これにより、1つの認識マークで、2つの半導体素子の配置箇所を認識することができるとともに、高精度で所定の箇所に半導体素子を搭載することが可能となる。
さらに、窓内周の長辺側に位置する認識マーク(特に、この認識マークの中心線)からパッケージの短手方向に延長する仮想線上に、少なくとも1つの半導体素子が配置し得るような形状とすることが好ましい。
正負一対の導体配線のうち、少なくとも一方が窓の底面で複数に分割されている場合には、窓内に配置された導体配線の分割部の端から短手方向に延長する仮想線上に、少なくとも1つの半導体素子が配置されることが適している。例えば、図1に示されるように、導体配線13と導体配線14は、同一極性であるが、窓の底面にパッケージの絶縁部が露出されてなる分割部を有しており、この分割部の端が窓の内周に接している。これにより、新たな認識マークを別途設けることなく、半導体素子の配置を決定することができ、パッケージの絶縁部の露出面積を増大させることなく、光の取り出し効率を向上させることが可能となる。なお、導体配線の分割は、直線状で行われるよりも、上述したような認識マークとして機能させるためには、平面視して、複数の領域に分割された導体配線パターンの輪郭線が、規則的又は不規則な曲線状、一部に突出又は凹んだ線を描く形状とすることが好ましい。
また、保護素子が搭載された半導体装置とするため、この保護素子をパッケージに載置するために、さらに別の導体配線が配置している場合には、上述した認識マークの一方、例えば、窓内周の短辺側に接触する認識マークの一端もしくは他端又は中点からパッケージの長手方向に平行に延長させた仮想線上に、少なくとも1つの保護素子が配置し得ることが好ましい。さらに、この別の導体配線の端部を利用して、この端部から短手方向に延長させた仮想線上に、少なくとも1つの保護素子が配置されることが適している。これにより、新たな認識マークを別途設けることなく、保護素子の配置を決定することができる。
これらの導体配線は、通常、Ni、Au、Cu、Ag等を主成分とする金属又は合金層をパッケージの絶縁部に配置することによって形成される。また、これらの導体配線は、パッケージ表面においては、蒸着又はスパッタ法とフォトリソグラフィー工程とにより、あるいは印刷法等により、あるいは電解めっき等により形成することができる。また、セラミックスパッケージの場合、パッケージを貫通するスルーホールや、その他の導体配線が、未焼成セラミックスグリーンシートの段階で、印刷法、積層等によって形成することができる。これにより、基板をダイシングする際に電極部分を切断することがない構造を容易に形成することができるため、電極部分の切断によるバリを発生させることなく、加工を容易かつ精度よく行うことができる。また、電極の配線をセラミックスパッケージの内部で行うことができる。そのため、リードフレームへ樹脂を射出成型することにより形成させた所謂フレームインサート型樹脂パッケージよりも、半導体装置をより小型化を実現することができる。
認識マークは、導体配線を絶縁部に形成した後、エッチングや切欠ツール(パンチ、金型等)を利用して切削してもよいし、パッケージへの導体配線パターンの形成と同時に、印刷法、や蒸着によるくり貫きパターン形成、スパッタリング、メッキの際のくり貫きパターン形成等により、形成することができる。
また、本発明の半導体装置では、パッケージに配置された半導体素子が、その上方から封止樹脂によって被覆されている。発光素子を被覆する封止樹脂は、発光素子からの光を、正面方向に集光させるための凸レンズ形状など、光学特性を考慮した種々の形状としてもよい。
このような封止樹脂の材料としては、透光性を有するものであれば、特に限定されるものではなく、例えば、エポキシ樹脂、アクリル樹脂、アクリレート樹脂、メタクリル樹脂(PMMA等)、ウレタン樹脂、ポリイミド樹脂、ポリノルボルネン樹脂、フッ素樹脂、シリコーン樹脂、変性シリコーン樹脂、変性エポキシ樹脂等の1種又は2種以上等の樹脂、液晶ポリマー等、当該分野で通常用いられる材料から選択することができる。なかでも、エポキシ樹脂、シリコーン樹脂、変成シリコーン樹脂等が適している。
ここで、透光性を有するとは、発光素子からの光を、封止樹脂を通して観察できる程度に光を透過させるものであればよい。このような樹脂には、例えば、蛍光体又は顔料、フィラー又は拡散材等の追加の成分が含有されていてもよい。これら追加の成分は、特に限定されず、例えば、WO2006/038502号、特開2006−229055号に記載の蛍光体又は顔料、フィラー又は拡散材等が挙げられる。
なお、封止部材は、半導体素子、窓内で露出した導体配線(例えば、正及び負電極)、半導体素子と導体配線とを接続するワイア全体を被覆するような形状、通常、パッケージの窓内をほぼ埋め込むような形状とすることが好ましい。
以下に、本発明の半導体装置の一実施例を図面に基づいて、具体的に説明する。
図1は、本実施例の半導体装置を示す平面図である。図2は、その半導体装置の背面図である。図3乃至図6は、図1の半導体装置を製造する各工程を説明するための平面図である。
本実施例の半導体装置1は、図1の平面図及び図2の背面図に示したように、アルミナを絶縁部の材料とし、平面視したときの外形が略長方形のセラミックスパッケージ10の正面に、セラミックスパッケージ10の長手方向に延長する楕円形状の窓11が形成されている。
セラミックスパッケージ10の窓11の底面には、発光素子17、18を配置する導体配線12と、その導体配線12とは極性が異なる電極として機能する導体配線13と、保護素子を載置する導体配線14とが絶縁分離されている。すなわち、導体配線12、13、14の外形を成す輪郭線の間からアルミナが露出されている。この輪郭線は、その一部において曲線、凹み又は突出形状を描くような形状とされている。
発光素子載置用の導体配線12には、セラミックスパッケージ10の長手方向(図1中、矢印Y方向)に延長する窓11内周に接触するように、外形寸法が0.10mm×0.15mmの第1の認識マーク15が、切欠部により設けられており、セラミックスパッケージ10の絶縁部を構成するアルミナが露出するように形成されている。同様に、短手方向(図1中、矢印X方向)に延長する窓11内周に接触するように、外形寸法が0.19mm×0.36mmの第2の認識マーク16が形成されている。
また、この導体配線12には、第1の発光素子17および第2の発光素子18が搭載されている。これらの第1の発光素子17および第2の発光素子18は、上面に負電極及び正電極を有しており、いずれか一方の電極(例えば、負電極)が導体配線12に、他方の電極(例えば、正電極)が導体配線13に、それぞれワイア20によって電気的に接続されている。
導体配線14には、保護素子19が一つ搭載されている。この保護素子は、上面に、例えば負電極、下面に、例えば正電極を有したツェナーダイオードであり、負電極が導体配線12に、正電極が導体配線14に電気的に接続されている。なお、導体配線13、14はセラミックスパッケージ10内部に施された配線により接続されており、同じ極性を有する。
セラミックスパッケージ10は、アルミナを材料とする絶縁部(図示せず)と、第1の認識マーク15および第2の認識マーク16として配線パターンがくり貫かれた切欠部を有する導体配線12と、導体配線13、14を構成する層との積層構造として、各導体配線の下地層を有するセラミックスグリーンシートの積層体を焼成することにより形成されている。さらに、その下地層に通電することにより、金属メッキを行い、最表面に銀を有する導体配線を形成させる。
通常、このセラミックスパッケージ10の凹部形状の窓11内には、露出された導体配線12、13、14、第1の発光素子17および第2の発光素子18、保護素子19及びワイア20を完全に被覆するように、封止部材(図示せず)が形成されている。封止部材は、例えば、シリコーン樹脂にYAG蛍光体を所定の割合で混合したものが使用される。
なお、図2に示されたように、セラミックスパッケージ10は、導体配線12が負電極として、導体配線13/14が正電極として、パッケージの背面側で露出させている。
また、窓11の内壁面には、銀からなる反射膜(図示せず)が形成されている。
この半導体装置1は、例えば、以下のように、第1の認識マーク15および第2の認識マーク16を利用して組み立てることができる。
まず、図3に示すように、導体配線12、導体配線13および導体配線14が窓11の底面に設けられたセラミックスパッケージ10を準備する。
このセラミックスパッケージ10における導体配線12には、セラミックスパッケージ10の長手方向に延長する側壁の下端部に、セラミックスパッケージ10の短手方向に延びる長方形状の切欠部による第1の認識マーク15、セラミックスパッケージ10の短手方向に延長する側壁の下端部に、セラミックスパッケージ10の短手方向に延びる長方形状の切欠部による認識マーク16が、それぞれ形成されている。
次に、図4に示すように、第1の認識マーク15の略中心を通ってセラミックスパッケージ10の短手方向に延長させた仮想線15a上であって、かつ第2の認識マーク16の一端(第1の認識マーク15から最も遠い方辺)に沿ってセラミックスパッケージ10の長手方向に平行に延長させた仮想線16a上に、つまり、仮想線15aと仮想線16aとの交点が略中心となるように、外形が略矩形(寸法が500μm×290μm)の第1の発光素子17を、その外形における長辺が窓11の長辺方向とほぼ一致するように配置する。
続いて、図5に示すように、導体配線12の輪郭線と窓11の側壁の下端部との交点から短手方向に延長させた仮想線12a上であって、かつ第2の認識マーク16の他端(第1の認識マーク15に最も近い方の辺)に沿ってセラミックスパッケージ10の長手方向に延長させた仮想線16b上に、つまり、仮想線12aと仮想線16bとの交点を略中心として、外形が略矩形(寸法が500μm×290μm)の発光素子18を、その外形における長辺が窓11の長辺方向とほぼ一致するように配置する。
その後、図6に示すように、導体配線14の輪郭線の下端からセラミックスパッケージ10の短手方向に延長する仮想線14a上であって、かつ第2の認識マーク16の中心を通って長手方向に延長させた仮想線16c上に、つまり、仮想線14aと仮想線16cとの交点に、保護素子(ツェナーダイオード)19を搭載する。この保護素子は、Agペーストを接着剤として導体配線14上に接着されており、保護素子の裏面に設けられた電極と、導体配線14とがAgペーストを介して電気的に接続されている。
最後に、図1に示すように、セラミックスパッケージ10の窓11底面に設けられた導体配線12、13と、第1の発光素子17および第2の発光素子18及び保護素子19の電極とを、それぞれ、ワイア20により接続する。
このような構造の半導体装置によれば、発光素子が、セラミックスのような光の吸収が顕著な材料を絶縁部として用いたパッケージに搭載された場合でも、導体配線の切欠部を認識マークとしたときの光の漏れ及び吸収を最小限にとどめることができる。そのため、半導体装置の光取り出し効率を向上させることができる。また、大きさや形状の異なる複数の認識マークを設けることにより、複数の半導体素子それぞれに対応させる認識マークを其々設けることなく、一つの認識マークを複数の半導体素子の認識マークとして利用することにより、パッケージの構成をシンプルとしながら、高精度に半導体素子を配置することが可能となる。
本発明の半導体装置は、半導体素子を搭載する、種々の装置、具体的には、ファクシミリ、コピー機、ハンドスキャナ等における画像読取装置に利用される光源のみならず、パソコン用液晶ディスプレイ、照明用光源、LEDディスプレイ、携帯機器の表示部を構成するバックライト光源、等の種々の照明装置に利用することができる。
本発明の半導体装置を示す平面図である。 本発明の半導体装置を示す背面図である。 図1の半導体装置を製造する工程の一つを説明するための平面図である。 図1の半導体装置を製造する工程の一つを説明するための平面図である。 図1の半導体装置を製造する工程の一つを説明するための平面図である。 図1の半導体装置を製造する工程の一つを説明するための平面図である。
符号の説明
1 半導体装置
10 パッケージ
11 窓
12、13、14 導体配線
12a、14a、16a、16b、16c 仮想線
15 第1の認識マーク
16 第2の認識マーク
17 第1の発光素子
18 第2の発光素子
19 保護素子
20 ワイア

Claims (7)

  1. 半導体素子と、その半導体素子を配置し、該半導体素子の電極に接続される導体配線が設けられたパッケージと、を備えた半導体装置であって、
    前記導体配線は、前記パッケージを構成する絶縁部の一部が露出されて設けられた複数の切欠部を有し、それらの切欠部は、大きさが異なる複数の認識マークとして備えられていることを特徴とする半導体装置。
  2. 前記パッケージは、その長手方向に延長した窓を備え、前記認識マークの一方は、前記窓内周の長辺側に、認識マークの他方は、前記窓内周の短辺側に、それぞれ接触して配置される請求項1に記載の半導体装置。
  3. 半導体素子が、前記窓内周の短辺側に設けられた認識マークの一端から前記パッケージの長手方向に延長させた仮想線と、前記窓内周の長辺側に設けられた認識マークから前記パッケージの短手方向に延長させた仮想線との交点に配置される請求項1または2に記載の半導体装置。
  4. 半導体素子が、前記窓内周の短辺側に設けられた認識マークの他端から前記パッケージの長手方向に延長させた仮想線上に配置される請求項3に記載の半導体装置。
  5. 前記導体配線が、前記窓の底面で複数に分割されており、その導体配線の分割部の端から前記パッケージの短手方向に延長させた仮想線上に、半導体素子が配置される請求項4に記載の半導体装置。
  6. 前記パッケージは、前記窓の側面に反射膜を備える請求項1から5のいずれか1項に記載の半導体装置。
  7. 前記窓内周の長辺側に設けられた認識マークが、前記窓内周の短辺側に設けられた認識マークよりも小さく、長方形状の発光素子が、その長辺を前記窓内周の長辺側の認識マークに向けて配置されている請求項1から6のいずれか一項に記載の半導体装置。
JP2008119823A 2008-05-01 2008-05-01 半導体装置 Pending JP2009272378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008119823A JP2009272378A (ja) 2008-05-01 2008-05-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008119823A JP2009272378A (ja) 2008-05-01 2008-05-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2009272378A true JP2009272378A (ja) 2009-11-19

Family

ID=41438695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008119823A Pending JP2009272378A (ja) 2008-05-01 2008-05-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2009272378A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011104963A1 (ja) * 2010-02-25 2011-09-01 旭硝子株式会社 発光素子搭載用基板および発光装置
WO2012057038A1 (ja) * 2010-10-26 2012-05-03 東芝ライテック株式会社 発光モジュール、および照明器具
JP2012134253A (ja) * 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd 照明用ledモジュール
JP2013178984A (ja) * 2012-02-29 2013-09-09 Panasonic Corp 発光装置及び照明器具

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011104963A1 (ja) * 2010-02-25 2011-09-01 旭硝子株式会社 発光素子搭載用基板および発光装置
CN102770977A (zh) * 2010-02-25 2012-11-07 旭硝子株式会社 发光元件搭载用基板及发光装置
JP5729375B2 (ja) * 2010-02-25 2015-06-03 旭硝子株式会社 発光装置
WO2012057038A1 (ja) * 2010-10-26 2012-05-03 東芝ライテック株式会社 発光モジュール、および照明器具
JPWO2012057038A1 (ja) * 2010-10-26 2014-05-12 東芝ライテック株式会社 発光モジュール、および照明器具
JP2012134253A (ja) * 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd 照明用ledモジュール
US8827493B2 (en) 2010-12-20 2014-09-09 Toyoda Gosei Co., Ltd. LED module for lighting
JP2013178984A (ja) * 2012-02-29 2013-09-09 Panasonic Corp 発光装置及び照明器具

Similar Documents

Publication Publication Date Title
TWI440229B (zh) 半導體發光裝置
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
CN107968147B (zh) 发光装置
JP5167977B2 (ja) 半導体装置
JP5119621B2 (ja) 発光装置
JP5060172B2 (ja) 半導体発光装置
TWI462343B (zh) 發光裝置
EP2290717B1 (en) Light emitting apparatus and light unit
JP4193905B2 (ja) 半導体装置の製造方法
KR20150032926A (ko) 발광 장치 및 그 제조 방법
US9887333B2 (en) Light emitting device and element mounting board
JP2017076793A (ja) 発光素子パッケージ及び照明装置
JP2010199253A (ja) 光半導体装置及びその製造方法
US8138517B2 (en) Light-emitting diode package
JP2022033187A (ja) 半導体発光装置
JP2009224431A (ja) 半導体装置
JP2009272378A (ja) 半導体装置
JP2007280983A (ja) 発光装置
JP2010251666A (ja) 発光装置及びその製造方法
JP2008192949A (ja) 発光装置およびその製造方法
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR20120020601A (ko) 발광 소자 및 조명 시스템
JP5422906B2 (ja) 発光装置
KR20160099430A (ko) 금속 벌크를 포함하는 발광 소자
JP5722759B2 (ja) 発光装置