CN1835256A - 半导体复合装置、led、led打印头和成像装置 - Google Patents

半导体复合装置、led、led打印头和成像装置 Download PDF

Info

Publication number
CN1835256A
CN1835256A CNA2006100594024A CN200610059402A CN1835256A CN 1835256 A CN1835256 A CN 1835256A CN A2006100594024 A CNA2006100594024 A CN A2006100594024A CN 200610059402 A CN200610059402 A CN 200610059402A CN 1835256 A CN1835256 A CN 1835256A
Authority
CN
China
Prior art keywords
layer
composite device
semiconductor composite
described semiconductor
planarization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100594024A
Other languages
English (en)
Other versions
CN1835256B (zh
Inventor
荻原光彦
武藤昌孝
猪狩友希
铃木贵人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Publication of CN1835256A publication Critical patent/CN1835256A/zh
Application granted granted Critical
Publication of CN1835256B publication Critical patent/CN1835256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
    • G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
    • G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • G03G15/04054—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers by LED arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00—Apparatus for electrophotographic processes
    • G03G2215/04—Arrangements for exposing and producing an image
    • G03G2215/0402—Exposure devices
    • G03G2215/0407—Light-emitting array or panel
    • G03G2215/0409—Light-emitting diodes, i.e. LED-array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半导体复合装置包括基板(2)和平坦化层(3)以及半导体薄膜(4)。平坦化层(3)直接或间接形成在基板上。所述平坦化层包括面对基板(2)的第一表面和在平坦化层(3)上远离基板(2)一侧上的第二表面。第二表面的平坦度小于第一表面。半导体薄膜(4)形成在平坦化层(3)上。第二表面的平坦度不超过5nm。

Description

半导体复合装置、LED、LED打印头和成像装置
技术领域
本发明涉及半导体复合装置、应用所述半导体复合装置的LED、应用所述LED的LED打印头和包括所述LED打印头的成像装置。
背景技术
图33是常规的LED打印头500的相关部分的透视图。图34是LED阵列芯片502的局部俯视图。该LED阵列芯片用于图33中的LED打印头500中。LED阵列芯片502和驱动IC芯片504安装在基板501上。接合线506连接在LED阵列芯片502的电极焊盘503和对应的驱动IC芯片504的电极焊盘505之间。
对于图33和34中的LED打印头500，电极焊盘用于引线接合，因此其面积必须较大，例如为100×100μm。因此，LED阵列芯片502和驱动IC芯片504的表面积较大。这使得LED阵列芯片502和驱动IC芯片504的制造成本难以降低。
LED阵列芯片502具有深度为约5μm的发光区域507。存在引线与IC芯片和LED阵列芯片边缘部分接触的可能性。为了可靠的接合，LED阵列芯片502应与驱动IC芯片504的厚度(例如250～300μm)基本相同。引线接合对芯片的冲击很大，因此LED芯片的厚度不能较薄。这是LED阵列芯片502的材料成本不能降低的另一个原因。
日本专利(公开)No.10-063807公开了一种技术，可以通过倒装片接合代替引线接合将发光元件上的焊盘连接到基板的焊盘上。然而，倒装片接合也需要发光元件上的接合焊盘(即，需要具有一定尺寸的接合焊盘)。因而，采用应用了膏剂的倒装片接合在降低材料成本方面是有限的。
另一种方法是直接将半导体如薄膜发光元件接合到基板上。该方法无须大面积的焊盘。当无需使用膏剂而直接将半导体薄膜器件接合到基板上时，半导体薄膜与基板的粘着高度依赖接合表面的平坦度。
发明内容
本发明的目标是解决现有技术中的上述缺陷。
本发明的另一个目标是提供一种半导体器件，其中薄型的半导体芯片与基板牢固地接合，提供了布线图案使半导体芯片和基板之间以及在该基板上形成的元件之间形成电连接。
本发明的再一个目标是提供一种半导体复合器件，其中薄型半导体器件与基板可靠地机械接合并具有良好的电接触。
本发明的再一个目标是提供上述结构的半导体复合器件，由所述半导体复合器件构成的LED，包括这种LED的LED打印头和包括所述LED打印头的成像装置。
半导体复合装置包括基板(2，22，2，22，22，110，132，110，110，110，110)和平坦化层(3，25，42，25，25，115，134，115，153，153)和半导体薄膜(4，28，4，28，28，116，135，116，154，154，154)。平坦化层(3，25，42，25，25，115，134，115，153，153)直接或间接地形成在基板上。该平坦化层包括面对基板的第一表面(2，22，2，22，22，110，132，110，110，110，110)和在平坦化层(3，25，42，25，25，115，134，115，153，153)上远离基板(2，22，2，22，22，110，132，110，110，110，110)一侧上的第二表面。半导体薄膜(4，28，4，28，28，116，135，116，154，154，154)形成在所述平坦化层(3，25，42，25，25，115，134，115，153，153)上。
本发明涉及如上所述的半导体复合装置，其中，第二表面比第一表面的粗糙度小。
所述第二表面的粗糙度不超过5nm。
所述平坦化层(3)由有机化合物形成。
所述有机化合物含有选自聚酰亚胺、聚碳酸酯、聚醚酰亚胺、多芳基化合物、聚氨酯、聚酰胺和聚酰胺-酰亚胺中的至少一种材料。
所述平坦化层(3)由氧化物形成。
所述氧化物选自SiO2、PSG、BSG、SOG和Al2O3。
所述平坦化层(3)由氮化物形成。
所述氮化物选自SixNy和SixNyOz。
所述半导体薄膜包括发光元件。在所述平坦化层的下面形成有反射层，该反射层反射所述发光元件发出的光。
在所述平坦化层和反射层之间形成有薄膜层。
所述平坦化层是可流过电流的导电薄膜。
所述半导体复合装置还包括与平坦化层电连接的导电层。
所述导电层是含有所述贵金属合金的层、或者为包括下述层的多层结构，所述层含有所述贵金属或由所述贵金属合金形成。
所述贵金属是Au，所述贵金属合金是含有Au的合金。
所述导电层含有Al。
所述平坦化层(3)由对所述发光元件发出的光透明的材料形成。
所述对所述发光元件发出的光透明的材料是金属氧化物。
所述金属氧化物是铟、铟/锡氧化物(ITO)、氧化锌(ZnO)、或者含有选自Cu、Sr、Bi、Ca、Y和Rb中的元素的导电金属氧化物的薄膜。
所述反射层是由介电薄膜形成的多层反射膜。
所述反射层由金属材料形成。
所述反射层是由介电薄膜和金属薄膜形成的多层反射膜。
所述半导体薄膜(4)由电价材料形成。
所述电价材料是化合物半导体材料。
所述半导体薄膜(4)是共价材料。
所述共价材料选自Si、Ge、SiGe和SiC。所述平坦化层(3)是通过涂覆材料而形成的。
涂覆的材料是有机材料。
该有机材料是光敏性的。
所述有机材料选自聚酰亚胺、聚碳酸酯、聚醚酰亚胺、多芳基化合物、聚氨酯、聚酰胺和聚酰胺-酰亚胺中至少一种。
所述有机材料是具有与杂原子相毗邻的羰基的聚合物。
平坦化层的表面粗糙度小于等于50um。
所述反射层(43)是含有选自Ti、Au、GePt和Ni中至少一种的单金属层，或包括由选自Ti、Au、GePt和Ni中至少一种元素形成的层的多层结构，或由选自Ti、Au、GePt和Ni中多于一种元素形成的层，或由选自Ti、Au、GePt和Ni中多于一种元素形成的合金。
所述反射层(43)是含有选自Cr、Ni、Pd和Al中一种的单金属层，或包括由选自Cr、Ni、Pd和Al中至少一种元素形成的层的多层结构，或由选自Cr、Ni、Pd和Al中多于一种元素形成的层，或由选自Cr、Ni、Pd和Al中多于一种元素形成的合金。
所述平坦化层(42)由有机材料形成，所述反射层与所述平坦化层(42)接触，其中所述反射层(43)的最上层由选自Ti、Au、Cr、Ni和Al中的元素形成。
与所述平坦化层接触的反射层的所述表面的粗糙度不超过15nm。
所述反射层含有导电材料。
所述薄膜层是氧化物。
该薄膜层是SiOx或Al2O3。
该薄膜层是氮化物。
该氮化物是SixNy或SixNyOz。
半导体复合装置包括基板(22，110，110)、平坦化层(25，115，153)、半导体薄膜(28，116，116)和透明导电薄膜层(30，117，156)。所述平坦化层(25，115，153)直接或间接形成在基板(22，110，110)上，所述平坦化层(25，115，153)是导电的并包括与基板(22，110，110)相对的第一表面和在该平坦化层(25，115，153)上远离基板(22，110，110)的一侧上的第二表面，所述第一表面是平坦化的。所述半导体薄膜(28，116，116)与平坦化层(3)接合。所述透明导电薄膜层(30，117，156)形成在所述半导体薄膜(28，116，116)上。
所述半导体复合装置还包括在所述平坦化层下面形成的与所述平坦化层电接触的导电层。
所述平坦化层(3)由对所述发光元件发出的光透明的材料形成。
所述平坦化层是可以流过电流的导电薄膜。
所述平坦化层是透明导电薄膜。
在所述平坦化层和半导体薄膜之间形成了透明导电薄膜。
所述导电层是金属薄膜。
所述贵金属是Au或含Au的合金。
所述半导体薄膜是半导体元件。
所述半导体元件是发光元件。
所述发光元件是在基板上列成一行的多个发光元件中的一个。
所述发光元件是LED。
所述半导体复合装置还包括驱动所述半导体元件的集成电路。
LED装置包括基板、平坦化层(25，115，153)和所形成的LED薄膜。所述平坦化层(25，115，153)直接或间接地形成在基板(22，110，110)上，所述平坦化层(25，115，153)包括面对所述基板(22，110，110)的第一表面和在所述平坦化层(25，115，153)上远离所述基板(22，110，110)一侧上的第二表面，所述第一表面是经平坦化的。所述LED薄膜形成在所述平坦化层上。
包含上述LED装置的LED打印头包括导引从所述LED薄膜发出的光的光学系统。
成像装置包括在介质上形成图像的成像部分并包括上述LED打印头。所述成像装置包括载像体、充电单元和显影单元。充电单元对载像体表面充电。显影单元利用显影剂将载像体上的静电潜像显影为可见图像。上述LED打印头选择性地照亮载像体的充电表面以形成静电潜像。
通过以下提供的详细描述，本发明应用性的其它范围将变得显而易见。然而，应当理解，由于从该详细描述，本发明的精神和范围内的各种变化和改型对于本领域技术人员都将变得显而易见，详细描述和具体实例-指的是本发明的优选实施方案仅以说明的方式提供。
附图说明
由以下提供的详细描述和附图可以更充分地理解本发明，附图仅以说明的方式提供，因而不限制本发明，其中：
图1是第一实施方案的半导体复合装置的层压结构的示意图；
图2是化合物半导体外延的相关部分的示意图；
图3是第一实施方案的半导体复合装置另一个实施例的俯视图；
图4是第二实施方案半导体复合装置的相关部分的俯视图；
图5是沿图4中A-A线截取的剖面图；
图6A-6E是第二实施方案的变化例；
图7是第三实施方案的半导体复合装置的层压结构的相关部分的示意图；
图8A是说明下层对平坦化层平坦度的影响的图；
图8B是半导体复合装置的变化例；
图9是图7中半导体复合装置的俯视图；
图10是半导体复合装置的相关部分的俯视图；
图11是沿图10中线A-A截取的剖面图；
图12是第五实施方案的半导体复合装置的剖面图；
图13是第六实施方案的半导体复合装置的俯视图；
图14是图13中沿A-A线截取的剖面图；
图15是第六实施方案的半导体复合装置的变化例；
图16是第六实施方案的半导体复合装置的第二变化例；
图17是第六实施方案的半导体复合装置的第三变化例；
图18是第六实施方案的半导体复合装置的第四变化例；
图19A是第七实施方案的半导体复合装置的俯视图；
图19B是沿图19A中B-B线截取的剖面图；
图20是第八实施方案的半导体复合装置的俯视图；
图21是沿图20中C-C线截取的剖面图；
图22是第八实施方案的半导体复合装置的第一变化例；
图23是第八实施方案的半导体复合装置的第二变化例；
图24是沿图20中D-D线的截取的剖面图；
图25是第九实施方案的半导体复合装置的俯视图；
图26是沿图25中E-E线截取的剖面图，说明了多个单独的半导体区域中的一个；
图27是沿图25中F-F线截取的剖面图；
图28是第十实施方案的半导体复合装置相关部分的横截面图；
图29是说明第十一实施方案的半导体复合装置相关部分的剖面图；
图30是本发明的LED打印头200；
图31是LED单元的典型配置的俯视图；
图32是本发明的成像装置的相关部分的示意图；
图33是现有LED打印头相关部分的透视图；和
图34是现有LED打印头的LED阵列芯片的局部俯视图。
具体实施方式
第一实施方案
图1是第一实施方案的半导体复合装置的层压结构示意图。
参考图1，半导体复合装置包括Si基板2(第一基板)和在Si基板2上形成的平坦化层3。平坦化层3具有预定的平坦度。直接将半导体薄膜层4、例如化合物半导体外延层接合到平面层3上。化合物半导体外延层可以是例如形成发光二极管的LED薄膜的形式。半导体复合装置1对应于LED装置。
图2以由包括LED的半导体层形成的实施例的方式说明了化合物半导体外延(半导体薄膜层4)的相关部分。
参考图2，半导体薄膜层4是外延结构，其包括第一导电型的接触层4a(例如n-GaAs层)，第一导电型的包覆层4b(例如n-AlxGa1-xAs层)，第一导电型的活性层4c(例如n-AlyGa1-yAs层)，第二导电型的包覆层4d(例如p-AlzGa1-zAs层)和第二导电型的接触层4e(例如p-GaAs层)，它们是从底部按此顺序层压并排列的。在本实施例中，通过选择材料，例如使y＜x且y＜z，可以形成高效率的LED。
参考图1，形成了层间绝缘膜7来覆盖层3和半导体薄膜层4。绝缘膜7是例如SixNy膜、AlxOy膜、SixOy膜、PSG膜(含P的硅酮氧化物膜)、BSG膜(含B的硅酮氧化物膜)或SixOyNz膜的单层，或者是这些层的叠层结构。接合线5和6形成在层间绝缘膜7上，并分别经由开口7a和7b与半导体薄膜层4的第一导电型区域和第二导电型区域接触。换言之，接合线5与第一导电型的层4a欧姆接触，接合线6与第二导电型的层4e欧姆接触。
在形成半导体复合装置1的过程中，首先在未图示的另一基板(第二基板)上形成半导体薄膜层4，该半导体薄膜层4与在上面最终设置半导体薄膜层4的第一Si基板是分离的。例如，第二基板是GaAs基板。在第二基板上形成含有LED、即n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs的半导体薄膜层。在GaAs基板和半导体薄膜层4之间具有例如AlAs的牺牲层。然后，通过利用稀盐酸或氢氟酸的选择性蚀刻来除去该剥离层，以将半导体薄膜层4从GaAs基板上分离下来。
然后，将半导体薄膜层4直接接合到基板(第一基板)上的平坦化层3上，无需采用会形成共熔混合物的接合材料如粘合剂或焊料。
平坦化层3可以是氧化物、氮化物或PSG膜(含P的硅酮氧化物膜)涂层薄膜的形式。平坦化层3的具体实例是SOG膜(在玻璃上旋涂的膜)、聚酰亚胺膜和有机物膜。通过加热来蒸发溶剂，或使溶剂通过加热或光辐射而发生交联反应，形成了稳定的有机材料的薄膜层或厚膜层。对于具有由电价材料(离子键材料)形成的上层的化合物半导体材料，平坦化层3优选由更极化的有机材料、与构成该化合物半导体材料的组分相同的材料、或者含有化学等价氧化物的材料(例如，氧化反应中的活化能相似)来形成。对于如Si、Ge、SiGe和SiC的具有共价的上层的材料，平坦化层3的优选材料是与构成化合物半导体材料组分相同的材料、含有化学等价氧化物和氮化物(例如氧化反应中的活化能相似)的材料(例如SixOy和SixNy，x＝3，y＝4)、或共价有机材料。
用于平坦化层3的有机材料也可以是光敏聚合物(例如具有与杂原子相邻的羰基的聚合物)。用于平坦化层3的有机材料也可以是含有聚酰亚胺、聚碳酸酯、聚醚酰亚胺、多芳基化合物、聚氨酯、聚酰胺或聚酰胺-酰亚胺的光敏聚合物。
平坦化层3具有优选不超过5nm的粗糙度E。平坦化层3的粗糙度可以用能够测量纳米级的表面粗糙度的原子力显微镜(AFM)或扫描探针显微镜(SPM)来测量。平坦化层3的表面粗糙度为半导体薄膜层4与平坦化层3接合之前表面上的覆盖测量区域的峰谷之间高度差的平均值。平坦化层的平坦度等于平坦化层的粗糙度。
也可以采用以下技术测量平坦化层3的平坦度。即，可以以包括接合部分表面的剖面的透射电子显微镜(TEM)图像的形式测量该平坦度。该区域是这样的区域，即其中半导体薄膜层4与平坦化层3接合的区域，或平坦化层3的所述表面条件被认为等同于半导体薄膜层4向平坦化层3接合之前的表面条件。
本发明人进行了实验以研究平坦化层3的平坦度E，发现了以下事实。
当20nm＜E时，半导体薄膜层4难以与平坦化层3接合。
当10nm＜E≤20nm时，半导体薄膜层4至少可以部分地接合。
当5nm＜E≤10nm时，半导体薄膜层4可以接合但接合力不够良好。
当2nm＜E≤5nm时，半导体薄膜层4以充分的接合力接合。
当E≤2nm时，半导体薄膜层4被牢固地接合在接合表面并难以剥离。
以下是平坦化层3厚度的实验结果。
当平坦化层3不太厚时(例如，厚度不超过3μm)，Si基板2的表面平坦度优选不超过50nm。Si基板2的表面平坦度的定义与平坦化层3的平坦度E的定义相同。当Si基板2的表面平坦度超过10nm时，平坦化层3的厚度优选超过10nm。“Si基板2的表面平坦度”代表着当例如薄膜层的结构形成在基板上时，形成在Si基板上的顶层的表面的平坦度。
在基板2上形成的平坦化层3优选具有可以使半导体薄膜牢固地接合在平坦化层上的充分的平坦度。然而，可以使半导体薄膜经过化学表面处理(例如蚀刻)、机械表面处理(例如研磨)、或化学-机械抛光(CPM)(化学处理和机械处理相结合)，以施加可以牢固地将半导体薄膜接合在平坦化层上的足够好的平坦度。
图3是半导体复合装置另一个实施例的俯视图，其中，半导体薄膜4与平坦化层3接合。为了便于理解，图3未示出层间绝缘膜。
参考图3，在Si基板12(第一基板)上形成了多个平坦化层13a、13b和13c以及半导体薄膜层14a、14b和14c。这些平坦化层13a～13c形成在Si基板12上。这些半导体薄膜14a、14b和14c接合在层13a～13c上。这些半导体薄膜14a、14b和14c预先形成在第二基板上与Si基板12分离，并且从该第二基板上分离下来，然后接合到Si基板12上的平坦化层13a、13b和13c上。这些半导体薄膜层14a、14b和14c(即13a、13b和13c)可以包括不同的半导体装置的形式，例如发光元件、受光元件、信号发送元件或信号接收元件。图3中的半导体薄膜层11包括作为发光元件的半导体薄膜层14a、作为受光元件的半导体薄膜层14b和作为信号发送/接收元件的半导体薄膜层14c。例如，半导体薄膜层14a可以是图2所示的层压结构，而半导体薄膜层14b和14c可以是另一种层压结构。
形成在Si基板12上的有集成电路15、用于输入和输出信号并接收电源的输入/输出端焊盘16和连接各个元件的布线。这种具有集成功能的芯片可以一次形成在晶片上。
如前所述，半导体薄膜层可以在基板上生长，然后通过化学蚀刻技术剥离，最后被转移在另一基板上。也可以通过化学技术或机械研磨技术从基板上分离半导体薄膜层，而不用化学蚀刻技术剥离半导体薄膜层。事实上，可以用除了上述技术以外的技术制备上述半导体薄膜层。
第一基板不限于Si基板，也可以是其它基板如陶瓷、金属、玻璃、石英、蓝宝石和有机材料。
尽管以与平坦化层接合的方式描述了半导体薄膜层，但半导体薄膜层也可以接合在其它材料层上。
尽管作为分离的层描述了平坦化层13a、13b和13c(即半导体薄膜层14a、14b和14c)，但也可以用单层来代替平坦化层13a、13b和13c。
在基板上形成的平坦化层使半导体薄膜层与基板牢固地接合，并且提供高质量的半导体复合装置。
第二实施方案
图4是第二实施方案的半导体复合装置21的相关部分的俯视图。图5是沿图4中A-A线截取的剖面图。为了便于理解第二实施方案的特征，图4显示了半导体复合装置21，省略了防止布线和导电层之间短路的层间绝缘膜35(图5)，并部分地省略了独立电极接触30。
参考图5，半导体复合装置21包括Si基板22(第一基板)和在Si基板22上形成的多层绝缘膜区域23。Si基板22和多层绝缘膜区域23共享区域24，在该区域24中，通过用多层布线图案使FET和电阻互连来制造驱动集成电路。该驱动集成电路点亮下述的发光元件。多层绝缘膜区域23是具有与区域24等效的层间绝缘膜层压结构的区域。平坦化层25形成在多层绝缘膜区域23上，半导体薄膜层28形成在平坦化层25上。
在半导体复合装置的制造过程中，
在未图示的从第二基板上剥离的第二基板上生长半导体薄膜外延层28。半导体薄膜层28最终接合在Si基板22(第一基板)上。例如，第二基板是GaAs基板，在它上面形成了n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs的层压结构。在GaAs基板和半导体薄膜层28之间具有例如AlAs的剥离层。然后，通过用稀盐酸或氢氟酸进行选择性蚀刻该牺牲层，从而将半导体薄膜层28从GaAs基板上剥离下来。然后，如图5所示，将半导体薄膜层28接合到平坦化层25上。
对半导体薄膜层28进行部分蚀刻，从而至少将pn结分成单独的元件，由此提供出下部区域26和作为独立元件的多个上部结构27。下部区域26包括第一导电型的接触层(例如n-GaAs层)，上部结构27包括第一导电型的包覆层27a(例如n-AlxGa1-xAs层)、第一导电型的活性层(例如n-AlyGa1-yAs层)、第二导电型的包覆层27c(例如p-AlzGa1-zAs层)和第二导电型的接触层27d(例如p-GaAs层)。当y＜x且y＜z时，上部结构27是高效率发光元件。如上所述，在半导体薄膜层28的上部区域中形成了多个上部结构27，每个上部结构27是单独的元件。
在层间绝缘膜35上形成了独立电极接触30以部分覆盖上部结构27，并经由形成在层间绝缘膜35中的开口35a与第二导电型的接触层27d电连接。独立电极接触30是透明的导电薄膜并且是例如无机材料氧化物如铟/锡氧化物(ITO)或氧化锌(ZnO)的薄膜或者是有机材料导电薄膜。在层间绝缘膜35上形成了金属布线31并连接在独立电极接触30和用于驱动LED的驱动集成电路的输出端32之间。薄膜金属布线31穿过层间绝缘膜35上形成的开口35。
公共电极接触33是形成在层间绝缘膜35面对下部区域26的位置上的金属接触并经由形成在层间绝缘膜35中的开口35c与下部区域26相接触。
如图4所示，平坦化层25、下部区域26和公共电极接触33沿半导体复合装置21的长边方向延伸以使充当发光元件的上部结构27排成一行。驱动集成电路的输出端32位于对应的发光元件附近。上部结构27和输出端32经由透明的独立电极接触30和金属布线31电连接。
布线接合焊盘或连接焊盘34排列在沿层间绝缘膜35上的公共电极接触33的预定间隔上(图5)并与公共电极接触33电连接，由此向下部区域26施加公共电位。焊盘34不必放置在固定间隔上，并可以用单个焊盘代替。输入焊盘36用来将半导体复合装置21与外部电路连接以向驱动集成电路区域24中的集成电路提供电源和控制信号。
平坦化层25可以由聚酰亚胺层或其它有机材料层形成。平坦化层25还可以是涂层薄膜，如氧化物层(例如SiO2)。另外，平坦化层25还可以是SiOx、SiN、SiON、ITO或ZnO的薄膜。SiOx可以通过例如溅射、CVD、p-CVD或涂覆来形成。SiN和SiON薄膜可以通过p-CVD形成。ITO薄膜可以通过溅射形成。ZnO薄膜可以通过溅射或离子镀形成。Al2O3薄膜可以通过溅射形成。
平坦化层25可以是有机材料层。可以通过汽相沉积、印刷或涂覆来形成有机材料薄膜。这样的有机材料包括聚乙炔、聚吡咯、聚噻吩、聚对苯撑、聚对苯撑乙烯、聚萘撑乙烯、聚苯乙烯、聚苯胺、和聚对苯二甲酸乙二醇酯。该有机材料可以是聚甲基丙烯酸甲酯、聚丙烯、聚碳酸酯、甲基丙烯酸甲酯苯乙烯、聚碳酸乙烯酯(PVC)、聚甲基戊烯、聚苯乙烯和脂环式聚烯烃树脂。例如，可以向这些有机材料添加侧链以使有机材料熔在溶剂中，并将熔融的有机材料施用到基板上形成有机层。
诸如半导体薄膜层28在接合表面出现空隙之类的缺陷会直接影响发光元件的特性、成品率和可靠性。与平坦化层25接合的半导体薄膜层28的粘结应足够良好以在如层间绝缘膜的形成、层间绝缘膜中开口的形成和布线的制造过程中不会出现这样的缺陷。半导体薄膜的粘结可以通过例如蚀刻试验或条带试验的简单技术来评估。良好粘结所必需的平坦化层25的平坦度E优选不超过5nm，为了牢固粘结更优选不超过2nm。平坦度E的定义与第一实施方案相同，将对它的描述从略。
在第二实施方案中，通过台面蚀刻将半导体薄膜层28选择性蚀刻除去直至深入活性层，由此确定单独的上部结构27(发光元件)。作为替代，可以用第二导电型的杂质选择性地掺杂第一导电型的半导体外延层。可以以任何适宜的方式将半导体薄膜层28和公共电极分为单个上部结构27。可以对发光元件进行布线以使它们可以被以矩阵方式驱动。
图6A-6E是第二实施方案的变化例。参考图6A，省略了透明的独立电极30(图5)，可以使金属薄膜布线36覆盖发光区域(上部结构27)的一部分，以使金属薄膜布线36与对应的上部结构27的接触层27d电接触。图6B-6E是金属薄膜布线36与发光元件之间连接的其它实例的俯视图。图6B显示了所形成的延伸到发光区域的一部分当中的焊盘36，而图6C显示了所形成的覆盖了发光区域的边缘部分的金属薄膜布线36。图6D显示了另一种结构，其中在上部结构27中具有导电层27g并从发光区域27f延伸出来，金属薄膜布线36与导电层区域27g相连接。图6E说明了一种结构，其中的金属薄膜布线36延伸并穿过发光区域。金属薄膜布线36可以为任何形状。可以形成金属薄膜布线36以连接发光区域的端部。十字形的金属薄膜布线也可以形成在发光元件上。因此，可以形成电接触层以便当电极使用的不是透明材料时发光区域发出的光不被完全阻挡。
如上所述，根据第二实施方案的半导体复合装置，可以将半导体薄膜层接合到平坦的平坦化层上以形成具有发光区域的发光元件阵列。该结构具有良好的粘结作用并可以提供具有最小的特性偏差的可靠的发光阵列。
第三实施方案
图7是第三实施方案的半导体复合装置的层压结构的相关部分的示意图。
半导体复合装置41与第一实施方案的半导体复合装置1的不同之处在于在平坦化层42下面设置了反射层43。对与第一实施方案相似的元件用相同的符号表示，并省略了对它们的说明。下面仅对与第一实施方案不同的部分进行说明。
形成在平坦化层42下面的反射层43是例如由Ti、Au或Ge形成的单金属层，Ti、Au和Ge的叠层，Ti、Au和Ge的复合结构，或Ti、Au和Ge的合金。反射层43还可以是含有Ti、Pt或Au的叠层，或者是含有Cr、Ni、Pd或Al的层。如果平坦化层42是有机层，则反射层43的最上层优选由Ti、Au、Cr、Ni或Al形成。如果在Si基板上制造集成电路的过程中形成了金属反射层，优选不含Au的金属材料。
反射层43不必是金属层，但可以是诸如半导体/绝缘膜或半导体/半导体层的材料叠层。半导体/绝缘膜可以是例如Si/SiO2层或SiO2/TiO2层。反射层43也可以是低折射率材料/高折射率材料的叠层。低折射率材料包括SiO2、CaF2、LiF和MgF2。高折射率材料包括TiO2、CeO2、Cds和ZnS。反射层43也可以是金属/半导体的叠层。
反射层43表面的粗糙度优选不超过50nm，更优选不超过15nm。反射层43的这种粗糙度范围确保了在反射层43上形成的平坦化层42具有良好的平坦度。图8A说明了下层对平坦化层平坦度的影响。从图8A可知，如果下层(图7中的反射层43)的平坦度为50nm，则平坦化层43的平坦度为5nm。换言之，形成的平坦度被提高了一个数量级。粗糙度的定义与第一实施方案中的定义相同。
反射层43不必在基板的整个表面上形成，而可以是图案化的。图案化的反射层43使具有良好粘结作用的有机材料薄膜形式的平坦化层42得以形成。如果反射层43是金属层的形式，其也可以用作在平坦化层42下面形成的导电层或布线层。图8B是半导体复合装置41的变化例。即，可以在基板2和反射层42之间形成SiN膜或SiO2膜的介电薄膜48。
图9是图7的半导体复合装置的俯视图，其中半导体薄膜层4被接合到平坦化层42上。为了更清楚的描述第四实施方案的特征，省略了层间绝缘膜，并切去了部分平坦化层13a和半导体薄膜层14a。
图9中的半导体复合装置45与第一实施方案中的半导体复合装置11的不同之处在于在平坦化层13a的下面形成了反射层46。对与第一实施方案中相似的元件用相同的符号表示并省略了对它们的描述。
半导体薄膜层14a是发光元件(例如，LED阵列，其中的LED排列在一维区域或二维区域内，或激光二极管阵列，其中的激光二极管排列在一维区域或二维区域内)。在半导体薄膜层14a下面形成了平坦化层13a，在半导体薄膜层13a的下面形成了反射层46。半导体薄膜层14a可以具有与第二实施方案的半导体薄膜层28相同的结构。
根据上述结构，在半导体薄膜层14a中形成的发光元件发射出光。向着反射层46发射的光被反射层46反射，并从半导体薄膜层14a的上表面射出。该结构提供了对发光元件发出的光的更高效率的利用。
为了使平坦化层13a的光吸收作用最小化，要使平坦化层13a的厚度尽可能小。特别地，如果平坦化层13a为有机薄膜形式，其厚度优选不超过1μm。例如，实验显示，由于反射层46的反射作用，由不超过1μm的聚酰亚胺形成的平坦化层13a将从半导体薄膜层14a发出的光的量提高了2倍。
可以通过涂覆或印刷液体导电材料来形成反射层46。例如，含有金属物料的材料经由涂覆后的冷却而固化形成了基本为金属的层或导电层。
第四实施方案
图10是半导体复合装置51的相关部分的俯视图。图11是沿图10中A-A线截取的剖面图。为了更清楚的描述第四实施方案的特征，图10显示的半导体复合装置部分省略了防止布线和导电层之间短路的层间绝缘膜35(图5)和独立电极接触30。
半导体复合装置51与图5的半导体复合装置21的不同之处在于在平坦化层25的下面形成了反射层52。对与第一实施方案中相似的那些元件用相同的符号表示并省略了对它们的描述。图11表示了在多层绝缘膜区域23上面形成的反射层52，但其也可以以与基板22接触的形式来形成。反射层52不必是多层薄膜，也可以是形成在基板22上的单层。
形成在平坦化层25下面的反射层52是例如由Ti、Au或Ge形成的单金属层，Ti、Au和Ge的叠层，Ti、Au和Ge的复合结构，或Ti、Au和Ge的合金。反射层43还可以是含有Ti、Pt或Au的叠层，或者是含有Cr、Ni、Pd或Al的层。如果平坦化层25是有机材料层，则反射层52的最上层优选由Ti、Au、Cr、Ni或Al形成。如果在Si基板上制造集成电路的过程中形成了金属反射层，优选不含Au的金属材料(例如含有Ni、Pt、Ti或Al的材料)。
反射层52不必是金属层，但可以是诸如半导体/绝缘膜或半导体/半导体层等材料的叠层。半导体/绝缘膜可以是例如Si/SiO2层或SiO2/TiO2层。反射层52也可以是低折射率材料/高折射率材料的叠层。低折射率材料包括SiO2、CaF2、LiF和MgF2。高折射率材料包括TiO2、CeO2、Cds和ZnS。反射层52也可以是金属/半导体的叠层。
反射层52平面的粗糙度优选不超过50nm，更优选不超过15nm。反射层52的这种平坦度范围确保了在反射层52上形成的平坦化层25具有良好的平坦度。反射层52平坦度或粗糙度的定义与第一实施方案中的定义相同。
反射层52不必在基板的整个表面上形成，而可以是图案化的。图案化的反射层52使具有良好粘结作用的有机材料薄膜形式的平坦化层25得以形成。如果反射层52是金属层的形式，其也可以用作在平坦化层25下面形成的导电层或布线层。
根据第四实施方案，将半导体薄膜层接合到平坦的平坦化层上形成了发光元件阵列。该结构提供了半导体薄膜向基板的良好粘结，并提供了具有良好可靠性的发光元件阵列和最小的特性偏差的发光元件。
第五实施方案
图12是第五实施方案的半导体复合装置55的剖面图。半导体复合装置55与第四实施方案(图11)的半导体装置51的不同之处在于在反射层52和平坦化层25之间形成了无机材料的中间层56。对与第一实施方案中相似的那些元件用相同的符号表示并省略了对它们的描述。图12是沿图10中A-A线截取的剖面图。
参考图12，在反射层52和平坦化层25之间形成了中间层56。反射层52优选由第三和第四实施方案中述及的材料形成。平坦化层25优选由第一至第四实施方案中述及的材料形成。
中间层56可以是氧化物膜或氮化物膜：SiOx(例如x＝2)，SixOyNz，SixNy或Al2O3。
如上所述，第五实施方案的半导体复合装置55的优点在于，无机材料中间层56提高了在反射层52上形成的无机材料平坦化层25粘结作用。可以用与第二实施方案(图6A-6E)相似的方式改型第五实施方案的电极。
第六实施方案
图13是第六实施方案的半导体复合装置的俯视图。图14是沿图13中A-A线截取的剖面图。
参考图14，半导体复合装置101包括在其上形成有半导体设备元件区域111的Si基板110。“半导体设备元件”是指用于形成二极管、晶体管、电容、电阻、电感和用于集成电路的其他元件的杂质搀杂区域。Si基板110用作最底层(第一基板)并包括形成在其中的各种元件如二极管、晶体管、电阻和电容。这些半导体元件作为整体构成了数字或模拟集成电路。
在半导体设备元件区域111上形成了布线区域112。布线区域112包括第一区域112a和第二区域112b。第一区域112a包括使形成在元件区域111中的元件之间和元件区域111与外部电路之间相互连接的多层布线图案。第二区域112b在布线区域112形成的同时形成。第二区域112b可以由具有与第一区域112a相同结构的绝缘层形成而没有金属层。
导电层114是例如形成在第二布线区域112b中的金属层，为单层、叠层、复合结构或合金形式。所述单层、叠层、复合结构或合金含有Au、Ni、Ge、Pt、Ti、In和Al中的一种。导电层114经由第二布线区域112b中提供的连线焊盘与构成半导体复合装置的一或多个元件(例如驱动集成电路)相连接。在这种情况下，第二区域112b可以具有金属布线层以连接导电层114。当第二区域112b没有金属层时，导电层也可以通过金属布线电连接第一区域112a。导电层114也可以经由未图示的配线与用于与外部电路电连接的焊盘相连接。在导电层114的表面上形成了平坦化层115。平坦化层115具有充分的平坦度以将半导体薄膜可靠地与平坦化层115接合。平坦化层115是有机导电材料层并通过涂覆、汽相沉积或印刷来形成。
平坦化层115用导电有机材料包括聚乙炔、聚吡咯、聚噻吩、聚对苯撑、聚对苯撑乙烯、聚萘撑、聚苯胺、和聚对苯二甲酸乙二醇酯。这些材料可以用适当的掺杂剂掺杂。这些掺杂剂包括卤素如碘(I)和溴(Br)，路易斯酸如FeCl3和AsF5，质子酸如HNO3、H2SO4和HClO4，过渡金属卤化物，碱金属如Li、Na和K，和烷基铵离子如四乙基铵。有机材料层、特别是聚合物材料层可以具有良好的平坦度。
在平坦化层115上形成了半导体薄膜层116。半导体薄膜层116是GaAs、AlGaAs、AlGaInP、InP、GaP、GaInP、GaN、AlGaN、InGaN和AlGaInAs的单层或由这些材料形成的叠层结构并具有各种混晶比。所述叠层结构具有例如n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs的结构，其中0≤x，y、z≤1，y＜x且y＜z。
半导体薄膜层116被台面蚀刻以形成每个都具有pn结的单独元件。半导体薄膜层116包括下部区域116a和上部区域116b。将上部区域116b分成多个用作元件的上部结构116c。下部区域116a是例如n-GaAs/n-AlxGa1-xAs层。上部结构116b至少包括pn结区域并具有例如n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs的结构。可以对下部区域116a和上部结构116b的结构进行适当的改型。例如，下部区域116a为n-GaAs，上部结构116b为n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs。再或者，下部区域116a为n-GaAs，上部结构116b为n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs。再或者，下部区域116a为n-GaAs/n-AlxGa1-xAs和上部结构116b为n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs。
除AlGaAs之外，半导体材料包括AlGaInP、AlGaAsP和氮化物如AlGaN、GaN、AlInN和InGaN。氮化物半导体包括III-V-N型半导体如GaAsN、GaPN、InAsN、InPN、InGaAsN、InPAsN、GaPAsN。氮化物半导体也可以包括I-VI族如ZnSe。
输出焊盘122是第一布线区域112a的输出端。层间绝缘膜113防止单独的布线和导电层之间的短路并形成为具有开口113a和113b。独立电极117是形成在层间绝缘膜113上的金属布线并经由开口113a和113b使上部结构116c(pn结元件上的接触层)和输出焊盘122之间相互连接。独立电极由例如Ti/Pt/Au、AuGe/Ni/Au、Ti/Pt/Al、Ni/Al、AlSiCu或TiN形成。应当注意的是下部区域116a和上部区域116c的组合形成了第六实施方案的半导体元件。
导电层114向半导体薄膜层116中的各个半导体元件提供例如接地电位。因而，导电层114经由基板上未图示的电极焊盘或集成电路的地线接地。
参考图13，第一布线区域112a和第二布线区域112b沿半导体复合装置101的长度方向延伸。导电层114在第二布线区域112b上延伸。平坦化层115在导电层114上延伸。半导体薄膜层116在平坦化层115上延伸。层114、115和116在半导体复合装置101的长度方向上延伸。下部区域112a位于pn结下面或低于pn结。上部区域116b位于下部区域112a上面并至少包括pn结。上部区域116b被台面蚀刻以形成多个用作单独元件的上部结构116c。
图13说明了作为多个上部结构116c的公共区域的下部区域116a。为了更清楚地阐述第六实施方案的特征，省略了层间绝缘膜113。下部区域116a也可以被台面蚀刻进入各独立区域。可以形成并电连接用于静态操作发光元件的所有独立元件(图13)的共用电极。可以将该共用电极分为多个电极组，可以形成所述多个电极组和独立电极以便以矩阵方式驱动发光元件。独立电极117可以是透明导电薄膜的形式以代替金属薄膜。如图12所示，独立电极117可以是透明导电薄膜和金属薄膜的组合。
第六实施方案的半导体元件是LED。形成了多个用作发光区域的上部结构116c并在半导体复合装置101的长度方向上排列。在第一布线区域112a内形成输出焊盘122，每个输出焊盘122与多个上部结构116c中对应的一个相邻。在第一布线区域112a内形成了输入焊盘121，接收来自外部电路的信号和电力。独立电极117在多个上部结构116c和输出焊盘122之间互相连接。
下面说明半导体复合装置101的工作情况。
经由输入焊盘向半导体复合装置101提供信号和电力来驱动半导体薄膜层116中的LED。集成电路的输出焊盘向LED提供单独的驱动电流，由此可控地激励LED。经由导电层114和平坦化导电层115向半导体薄膜层116的下部区域116a提供LED的共用电位。
下面说明半导体复合装置101的制造方法。
通过在未图示的第二基板上生长外延层来制备半导体薄膜层116。在GaAs的第二基板上形成n-GaAs/n-AlxG1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs结构。在GaAs基板和n-GaAs/n-AlxGa1-xAs/n-AlyGa1-yAs/p-AlzGa1-zAs/p-GaAs的半导体薄膜层116之间设置AlAs剥离层。
以此方式，在第二基板上形成半导体薄膜层116，其中在第二基板和半导体薄膜层116之间具有牺牲层。然后，通过用稀盐酸或氢氟酸进行选择性蚀刻来除去该剥离层，以将半导体薄膜层116从第二基板(GaAs基板)上剥离下来。可以提供支持材料以便在剥离工序中保护半导体薄膜层116、和在将半导体薄膜接合在第一基板上的工序中易于处理半导体薄膜层。
集成电路包括元件区域111和布线区域112，并以可控方式驱动在Si基板110上形成的发光元件(图12)。第一布线区域112a和第二布线区域112b形成在元件区域111和布线区域112上并使各种元件相互连接起来以整体地形成集成电路。导电层114形成在第二布线区域126b上。平坦化层115形成在导电层114上。如果平坦化层115由低分子物质的导电有机材料形成，则可以通过淀积法来形成平坦化层115。如果平坦化层115由高分子物质的导电有机材料形成，则可以通过涂布(旋涂)、印刷(丝网印刷或喷墨)或刮涂法来形成平坦化层115。
如果平坦化导电层115由金属氧化物如ITO或ZnO形成，则可以通过溅射或离子镀来形成平坦化导电层115。如果平坦化导电层115由导电金属氧化物如Cu、Sr、Bi、Ca、Y或Rb形成，则可以采用溅射法。如果平坦化导电层115由金属层形成，则可以采用热壁法、溅射法或电子束淀积。平坦化导电层115的厚度f为50～5000nm。平坦化导电层的电阻率为5×10-3欧姆左右。
如果1mA的电流流经1μm厚、50μm宽和50μm长的平坦化导电层115，在平坦化导电层115上的电压降为0.05V，该值太小，不会影响驱动LED的驱动电压Vf。厚度越小，电压Vf越高。厚度越大，应力越大。
各独立电极117的图案通过标准的剥离工艺或光刻法/蚀刻法形成。在通过蚀刻进行图案化时，盐酸蚀刻剂可用于ITO。对于由含有Cu、Sr、Bi、Ca、Y或Rb的导电金属氧化物形成的图案，可通过采用氢氟酸或盐酸蚀刻剂的光刻法/蚀刻或剥离工艺来进行蚀刻。平坦化层115形成的最佳条件是要使在薄膜形成后平坦化导电层115具有所需的平坦度。
在形成平坦化导电层115后，进行烧结来降低电接触电阻。如果平坦化导电层115是由金属氧化物形成的，进行烧结以降低平坦化导电层115的电阻率。烧结温度选择不破坏导电层114、元件区域111中的半导体元件和平坦化导电层115的温度。对于由导电有机材料形成的平坦化导电层115而言，烧结温度不高于例如300℃，对由金属氧化物形成的平坦化导电层115，不高于500℃。
如上所述，首先在未图示的第二基板(GaAs基板)上形成半导体薄膜层116，然后将该半导体薄膜层116从第二基板上分离下来。然后，将半导体薄膜层116接合到第一基板上的平坦化导电层115上，然后在100～400℃的温度下烧结1～3小时以确保半导体薄膜层116和平坦化导电层之间必要的接合强度和电连接。然后，进行蚀刻，将上部区域116分成单独的元件，由此形成多个上部结构116c。上部结构116c对应于半导体元件LED。
图15是半导体复合装置101的变化例。在导电层114和布线区域112之间可以具有包括开口118a的另一个平坦化层118。平坦化层118为有机材料、氧化物或氮化物介电薄膜的形式。导电层114经由开口118a与第二布线区域112b电接触。
图16是半导体复合装置101的第二变化例。在该变化例中，省略了导电层114，平坦化导电层115向第二布线区域112b延伸。
图17是半导体复合装置101的第三变化例。在导电层114和平坦化导电层115之间可以具有包括开口118a的另一个平坦化层118。平坦化层118为有机材料、氧化物或氮化物介电薄膜的形式。导电层115与导电层114经由开口118a电接触。
图18是半导体复合装置101的第四变化例。在半导体薄膜层116和平坦化导电层115之间可以具有金属层119。例如，在半导体薄膜层(例如AlGaAs)的背面上形成金属薄膜(例如AuGe/Ni/Au或Ti/Pt/Au)并将半导体薄膜层接合到平坦化导电层115上。或者，可以在平坦化导电层115上形成金属层，然后将半导体薄膜层接合到金属层上。当半导体薄膜层116是GaN半导体薄膜时，铝或钛/铝可以用作与p-型层接触的金属薄膜层119。当半导体薄膜层116是GaN半导体薄膜时，金、铂或镍可以用作与n-型层接触的金属薄膜层119。可以使这些金属层薄至使金属层呈半透明。
可以进行其它改型。在图18中，可以用平坦化导电层115来代替导电层114。可以省略元件区域111和第二布线区域112b并在基板110上形成导电层114。如上所述，半导体薄膜层116下面的薄膜结构可以按需要改变或省略。
第六实施方案具有以下优点。因为半导体薄膜接合在具有良好平坦度的导电薄层上，半导体薄膜的粘结作用优异。因为在半导体薄膜的背面形成了欧姆接触，可以使布线图案简化并使半导体薄膜尺寸变小。
导电有机材料形式的平坦化导电层具有以下优点。
作为薄膜材料的有机材料、特别是聚合物粘结在薄膜所接合的表面上。因而，有机材料有效地降低了表面粗糙度并增强了粘结作用。进而，采用几乎或毫不吸收光的材料提高了发光元件发出的光的传输。这样的材料是，相对于由LED发出的光能其禁带宽度(HOMO-LOMO)大的材料。HOMO代表最高已占分子轨道水平。LUMO代表最低未占分子轨道水平。因此，被形成在平坦化层下方的强反射层反射的光穿过平坦化层而没有明显的光能损失。
透明氧化物层形式的平坦化导电层具有以下优点。因为平坦化导电层的表面是氧化物层，该表面是亲水的。由于接合表面间水分的存在获得了高粘结作用。因为平坦化导电层是透明的，半导体薄膜层发出的光在与发光开口方向相反的方向传输并被导电层(金属层)反射回发光开口。因而，确保了光的高效率利用，同时保持了半导体薄膜与基板的良好粘结。
当平坦化导电层是金属层的形式时，金属层具有类似镜面的表面，其光散射作用低且反射率高。
在平坦化导电层下设置了导电层114。经由未图示的基板上的电极焊盘或集成电路的地线向导电层114提供了共用电位。本发明不限于该结构，但是，例如，可以直接向平坦化导电层115提供共用电位，在该情况下，可以省略导电层114。如果平坦化导电层是透明层，可以在平坦化导电层115的下面直接形成反射层以保持高发光强度。
第七实施方案
图19A是第七实施方案的半导体复合装置131的俯视图。图19B是沿图19A中B-B线截取的剖面图。
半导体复合装置131与第一实施方案的半导体复合装置101(图13)的区别在于未采用元件区域111(图14)和布线区域112(图14)，并设置了电极焊盘139和电极接触136。
参考图19B，半导体复合装置131包括在Si基板132(第一基板)上形成的导电层133。导电层133是单金属层、叠层结构、复合结构或合金，其含有Au、Ni、Ge、Pt、Ti、In和Al中的一种。在导电层133上形成了平坦化导电层134。平坦化导电层134是导电有机材料层，通过涂覆法、汽相沉积法或印刷法来形成。所述有机材料包括第六实施方案中描述的那些材料。有机材料、特别是聚合物材料层可以具有良好的平坦度。
平坦化导电层134是透明导电材料或金属的层。透明导电材料可以由铟/锡氧化物(ITO)、氧化锌(ZnO)或含有Cu、Sr、Bi、Ca、Y或Rb的导电金属氧化物形成。金属层可以由Ti、Ni、Cr或Ge形成。平坦化导电层134优选是在金属层形成后形成的具有充足平坦度的导电材料。该导电材料使半导体薄膜与表面以良好的粘结作用接合。或者，在基板132上形成金属层后，可以通过化学表面处理(例如蚀刻)、机械表面处理(研磨)或化学-机械抛光(CPM)使平坦化导电层134充分平坦，以使半导体薄膜以良好的粘结作用接合。半导体薄膜层135配置接合在平坦化导电层134上。
半导体薄膜层135具有与第六实施方案的半导体薄膜层116相同的结构。将半导体薄膜层135选择性蚀刻成具有pn结的单独元件。半导体薄膜层135包括下部区域135a(对应于116a)、上部区域135b(对应于116b)。将上部区域135b分成多个作为单独元件的上部结构135c。
半导体薄膜层135的制造方法、将半导体薄膜层135接合到平坦化导电层134上的方法、以及获得具有平坦表面的平坦化导电层134的方法，与第六实施方案中的那些方法相同。
在Si基板132的下侧面上形成共用电极137。共用电极137与导电层133优选在基板132(第一基板)的表面上相互欧姆接触。
层间绝缘膜138(图19B)覆盖了这些层，在层间绝缘膜138上形成了多个电极焊盘139。层间绝缘膜138中形成有与上部结构135c对齐的开口138a。电极接触136经由开口138a延伸并连接电极焊盘139和对应的上部结构135c。电极焊盘139是用来将半导体薄膜层与外部驱动电路连接的连接焊盘(引线接合焊盘)。
在第七实施方案中，在导电的Si基板132上形成有导电层133，在导电层133上形成有平坦化导电层134。或者，在Si基板132上直接提供平坦化导电层134。平坦化导电层134需要至少部分位于半导体薄膜层135的下面或位于半导体薄膜层135中半导体元件(例如LED)的下面，并可以向其它区域延伸。导电层133或平坦化导电层134可以形成在例如具有层间绝缘膜的集成电路上或其它形成在集成电路和导电层133之间的平坦化层或平坦化导电层134上。用于布线的开口可以形成在适当的位置上。可以在半导体薄膜层135和平坦化导电层134之间形成诸如金属薄膜层的导电层。另外，其它类型的基板包括化合物半导体基板、金属基板、导电有机基板和导电玻璃，它们可以用于代替导电Si基板。
如上所述，第七实施方案的半导体复合装置具有与第六实施方案相同的优点。另外，为连接外部电路而设置的电极焊盘在半导体复合装置中无集成电路时也是有用的。
第八实施方案
图20是第八实施方案的半导体复合装置141的俯视图。图21是沿图20中C-C线截取的剖面图。图24是沿图20中D-D线截取的剖面图。为了更清楚地阐述第八实施方案，图20省略了半导体复合装置141的层间绝缘膜113(图21)。层绝缘膜间131防止布线和导电层之间短路。
半导体复合装置141与第六实施方案的半导体复合装置101的区别在于在多个位置配置的电极焊盘142经由导电布线层143与导电层114相连。对于与第六实施方案相似的元件用相同的符号表示并省略了对它们的描述。
半导体复合装置141的剖面(图20)具有与半导体复合装置101剖面基本相同的层压结构。
参考图21，在元件区域111上形成了布线区域112并沿长度方向(即与纸面垂直的方向)延伸。布线区域112包括第一布线区域112a和第二布线区域112b。在第一布线区域112a上形成了电极焊盘142。在第二布线区域112b上形成了上部结构116c。导电布线层143在垂直于半导体复合装置141的长度方向的方向上延伸，并位于第一电极142和上部结构116c之间。导电布线层143的一端与布线层144的一端接触。布线层144与导电层114电连接。导电布线层143和布线层144为金属层形式。
导电布线层143与对应的电极焊盘142成对，这些对沿半导体复合装置141长度方向上以预定间隔排列。从外部电路向电极焊盘142提供接地电位。
例如，向用作发光区域的半导体薄膜层116中的上部结构116c提供电流。电流的供应方式与第六实施方案相同。经由电极焊盘142和导电布线层143向导电层114提供共用电位，例如接地电位。这种布置防止了由于导电层114内的电压降而产生的电位变化。
下面说明这样构造的半导体复合装置141的制造方法。半导体薄膜层116的制造方法与第六实施方案中的相同。
平坦化导电层115是通过涂覆法、汽相沉积法或印刷法形成的导电有机材料层。所述导电有机材料包括第六实施方案中描述的那些材料。有机材料层、特别是聚合物材料预期具有良好的平坦度。
平坦化导电层的另一个实例可以是透明导电材料层或金属层。透明导电材料层可以由铟/锡氧化物(ITO)、氧化锌(ZnO)或含有Cu、Sr、Bi、Ca、Y或Rb的导电金属氧化物形成。金属层可以由Ti、Ni、Cr或Ge形成。平坦化导电层115优选是金属层形成后形成的具有充分平坦度的导电材料。该导电材料使半导体薄膜与表面以良好的粘结作用接合。或者，在基板上形成金属层后，通过化学表面处理(例如蚀刻)、机械表面处理(例如研磨)或化学-机械抛光(CPM)使金属层足够平坦，以使半导体薄膜以良好的粘结作用接合。
如果平坦化导电层115由氧化锌(ZnO)形成，则可以通过离子镀法形成ZnO薄膜。由ZnO形成的平坦化导电层115是透明薄膜。优选在低温、例如室温下形成ZnO薄膜。在室温下形成ZnO薄膜防止了对导电层114和元件区域111中元件的破坏。在ZnO薄膜形成后，可以通过标准光刻法/蚀刻法使ZnO图案化。可用缓冲氢氟酸作为蚀刻剂。也可以像第六实施方案中那样通过剥离工艺来形成ZnO薄膜图案。
在另一个基板(第二基板)上形成半导体薄膜层116。然后将半导体薄膜层116从基板上剥离下来并接合到基板110(第一基板)上的平坦化导电层115上。在不高于500℃的温度下烧结半导体薄膜层116和基板110，更具体而言，在100～400℃烧结1～3小时，由此在半导体薄膜层116和平坦化导电层115之间获得了必要的粘结和电接触。通过蚀刻将上部区域116b分成多个作为独立元件的上部结构116c。上部结构116c对应于LED。
在第八实施方案中，上部结构116c和输出焊盘122经由单独电极117连接。如果半导体复合装置141不含有集成电路，连接焊盘可用来将半导体薄膜层(上部结构116c)与外部驱动电路连接。
图22是半导体复合装置141的第一变化例。参考图22，在导电层114的下面形成了另一个平坦化层145。平坦化层145可以是诸如聚酰亚胺的有机层、诸如Al2O3或SiO2的氧化物薄膜或诸如SixNy的氮化物薄膜。
图23是半导体复合装置141的第二变化例。参考图23，在半导体薄膜层116和平坦化导电层115之间提供了导电层146。代替采用导电层114的是直接将平坦化导电层115与导电布线层143连接。
利用第八实施方案的半导体复合装置141，在多个位置向导电层114提供了共用电位，例如接地电位。这种布置防止了由于下部区域116a内的电压降而导致的电位变化，即使在平坦化导电层115具有较高的方块电阻或较小厚度的情况下。因此，由发光元件发出的发光强度是一致的。
如果平坦化导电层115由氧化锌(ZnO)形成，则可以在室温下形成ZnO薄膜。在室温下形成ZnO薄膜防止了因加热而导致的对导电层114和元件区域111中的元件的破坏。
第九实施方案
图25是第九实施方案的半导体复合装置151的俯视图。图26是沿图25中E-E线截取的剖面图，说明了多个单独的半导体区域159中的一个。图27是沿图25中F-F线截取的剖面图。
为了更清楚地阐述第九实施方案，图25以省略了防止布线和导电层之间短路的层间绝缘膜155(图26)并部分省略了透明导电薄膜层156的方式表示了半导体复合装置151。符号116、116a和116b分别指的是将半导体薄膜层116蚀刻成单独的半导体元件154前的半导体薄膜层、半导体薄膜层的下部区域和半导体薄膜层的上部区域。
半导体复合装置151与第六实施方案的半导体复合装置101的区别在于将下部区域116a、平坦化导电层153(对应于图13中的平坦化导电层115)和独立导电层152(对应于图13中的导电层114)分成单独的元件，因此，经由不同的路径向各单独区域提供电流。对与第六实施方案中相似的那些元件用相同的符号表示并省略了对它们的描述。
参考图26，多个独立半导体区域159中的每一个包括在布线区域112上形成的独立导电层152、平坦化导电层153和半导体元件154，并将它们按此顺序层压。
独立导电层152具有与形成在布线区域112中的输出焊盘157电连接的区域，由此提供了用来以可控方式向对应的半导体元件154供电的控制信号的路径。平坦化导电层153是通过涂覆法、汽相沉积法或印刷法形成的导电有机材料层。平坦化导电层153的导电有机材料是例如第六实施方案中的那些材料。有机材料、特别是聚合物材料层预期具有良好的平坦度。
平坦化导电层153可以是透明导电材料层或金属层。透明导电材料层可以由铟/锡氧化物(ITO)、氧化锌(ZnO)或含有Cu、Sr、Bi、Ca、Y或Rb的导电金属氧化物形成。金属层可以由Ti、Ni、Cr或Ge形成。平坦化导电层153优选金属层形成后形成的具有充分平坦度的导电材料。该导电材料使半导体薄膜与表面以良好的粘结作用接合。或者，在基板132上形成金属层后，通过化学表面处理(例如蚀刻)、机械表面处理(例如研磨)或化学-机械抛光(CPM)使金属层足够平坦，这样半导体薄膜可以以良好的粘结作用接合。
当将半导体薄膜层116台面蚀刻成半导体元件154时，半导体薄膜层116的下部区域116a和上部区域116b分别分成多个下部结构154a和多个上部结构154b。每个半导体元件154是多个下部结构154a中的每一个与对应的多个上部结构154b中的一个的组合。
参考图25，单独的半导体区域159在半导体复合装置151的长度方向上以预定间隔排列。形成了层间绝缘膜155(图27)以覆盖除了单独的半导体区域159和共用电位焊盘158(图25)之外的整个半导体复合装置151。
参考图26和27，形成了具有与独立半导体元件154对齐的开口155a和与共用电位焊盘158对齐的开口155b的层间绝缘膜155。参考图25，共用电位焊盘158配置在单独的半导体区域159附近并将独立半导体区域159与接地电位连接。
透明导电薄膜层156由例如铟/锡氧化物(ITO)或氧化锌(ZnO)形成并形成在层间绝缘膜155上。如图25所示，透明导电薄膜层156覆盖了全部独立半导体区域159和共用电位焊盘158。透明导电薄膜层156经由开口158a与上部结构154b电接触并经由开口155b与共用电位焊盘158电接触。
透明导电薄膜156用作在独立半导体区域159中形成的半导体元件154(即LED)所共用的“共用电极”。独立导电层152用作驱动对应的半导体元件154的独立电极。因为透明导电薄膜层156与驱动半导体元件154的集成电路的共用电位焊盘158电连接，所以即使是单独地为半导体元件154供电的时候透明导电薄膜层156上的电压降也不会造成共用电极电位的变化。
针对透明导电薄膜层156是单层薄膜的情况描述了半导体复合装置151，但也可以将透明导电薄膜层156分成多个部分，在该情况下，透明导电薄膜层156用作与集成电路输出焊盘157连接的独立电极，而独立导电层152用作与集成电路共用电位焊盘158连接的共用电极。
针对单独导电层152与集成电路输出焊盘157相连的情况描述了半导体复合装置151。如果半导体复合装置151不包括集成电路，则可以形成连接焊盘，将独立导电层152与外部驱动电路连接。
因为透明导电层156部分地或全部地覆盖了半导体元件154的发光表面，确保了对LED发出的光的有效利用。采用作为独立电极的独立导电层152使电流遍布LED的整个表面，改善了发光效率。
因为独立导电层152(金属层)设置在半导体薄膜层116的下面，在独立导电层152的下面不存在大台阶。这使得即使是在独立导电层152较窄的情况下也可以降低连线被切断的概率，从而改善了集成电路的产量。
第十实施方案
图28是第十实施方案的半导体复合装置161相关部分的剖面图。图28中的剖面图对应的是沿第九实施方案图25中E-E线截取的剖面图。
半导体复合装置161与第九实施方案的半导体复合装置151的区别在于将平坦化导电层153与输出焊盘157连接的金属层结构。与第九实施方案中相似的那些元件用相同的符号表示并省略了对它们的描述。
参考图28，半导体复合装置161的独立导电层162覆盖了平坦化导电薄膜层153的上表面并与该上表面电接触。独立导电层162与平坦化导电薄膜层153电接触并从平坦化导电薄膜层153向集成电路的输出焊盘157延伸。独立导电层162是金属层。
因为不是将金属层形成在平坦化导电薄膜层153的下方而是形成在平坦化导电薄膜层153的上表面的一部分上并延伸至另一区域，当在高温下烧结平坦化导电薄膜层时不会破坏该金属层。这一结构提供了高质量、低电阻的透明导电薄膜层。
第十一实施方案
图29是半导体复合装置171相关部分的剖面图。图29中的剖面图对应的是沿第九实施方案图25中E-E线截取的剖面图。
半导体复合装置171与第十实施方案半导体复合装置161的区别在于在平坦化导电薄膜层153和布线区域112之间形成了介电薄膜形式的多层反射膜层172。与第十实施方案中相似的那些元件用相同的符号表示并省略了对它们的描述。
多层反射膜层172是反射膜，其中层压了具有不同折射率的介电薄膜。多层反射膜层172可以是Si/SiO2膜或SiO2/TiO2膜。或者，多层反射膜172可以是低折射率材料/高折射率材料的层压结构。低折射率材料包括SiO2、CaF2、LiF和MgF2。高折射率材料包括TiO2、CeO2、CdS和ZnS。可通过溅射法来形成多层反射膜层172。在多层反射膜层172上形成了平坦化导电薄膜层153。然后将半导体薄膜116接合到平坦化导电薄膜层153上。
可以设置由介电薄膜和金属薄膜形成的多层反射膜层以代替仅由介电材料形成的多层反射膜层172。如果半导体复合装置101是如下的结构，则该多层反射膜层172适用于第六实施方案：即导电层114从平坦化导电层115的上表面延伸，多层反射膜层172形成在透明导电薄膜层形式的平坦化导电层115的下方。
因为多层反射膜层172形成在平坦化导电薄膜层153的下方，所以多层反射膜层172反射的光也经由LED的发光表面射出，并且可在半导体薄膜的背面获得良好的导电连接。
在平坦化导电薄膜层153的下面提供的不是金属层而是多层反射膜层172。因此，在第十一实施方案中由于诸如烧结的热处理而造成的反射率的变化比第九实施方案中的要小，其中，在前者中多层反射膜层172设置在平坦化导电薄膜层153的下方，而后者在平坦化导电薄膜层153的下方设置了金属层。
第十二实施方案
图30是本发明的LED打印头200。
参考图30，在基底构件201上安装了LED单元202。LED单元202包括第一至第十一实施方案中任意一个的半导体复合装置。图31是LED单元202的典型结构的俯视图。半导体复合装置包括发光区域和驱动电路。多个半导体复合装置在基板202e上沿长度方向排列。基板202e支撑了设置有电子构件并通过连线将电子构件相互连接的电子构件区域202b和202c，在这里，还支撑了提供控制信号和来自外部电路的电源的连接器202d。
在发光单元202a的发光区域上放置了棒状镜头阵列203，将发光区域上发出的光聚焦在外部物体上。棒状镜头阵列203包括多个沿发光单元203a的长度方向排列的柱状光学镜头。棒状镜头阵列203被镜头支承器204保持在适当位置上。
将镜头支承器204形成以将基底构件201和LED单元202放入其中。通过经由开口201a和201b延伸的夹持器205将基底构件201、LED单元202和镜头支承器204保持成夹层关系。LED单元202发出的光经由棒状镜头阵列203传输，该棒状镜头阵列203随即将光聚焦在外部元件上。在例如电子照相印刷机或复印机中，将LED打印头200用作曝光单元。
因为LED 202应用了第一至第十一实施方案中的任意一种半导体复合装置，所以可以获得了高质量、可靠的LED打印头。
第十三实施方案
图32是本发明成像装置300的相关部分。
成像装置300包括分别用来形成黄色、洋红色、青色和黑色图像的处理单元301～304。处理单元301～304沿相对于记录介质运动方向上从上游至下游的记录介质输送路径排列。每个处理单元301～304基本相同；为了简便，仅描述用来形成青色图像的处理单元303的操作，而其它处理单元按相似方式操作。
处理单元303包括沿箭头Q显示的方向旋转的光敏鼓303a。充电单元303b、曝光单元303c、显影单元303d和清洁单元303e围绕着光敏鼓303a按此顺序并按相对于光敏鼓303a的旋转方向从上游到下游放置。充电单元303b对光敏鼓303a的表面充电。曝光单元303c选择性地照亮光敏鼓303a的充电表面以根据印刷数据形成静电潜像。曝光单元303c是第十二实施方案中描述的LED打印头200。显影单元303d对静电潜像沉积青色调色剂以将青色图像显影为蓝色调色剂图像。清洁单元303e从光敏鼓303a的表面除去残留的调色剂。这些单元中的鼓或辊被未图示的驱动源和齿轮驱动而转动。
成像装置300还包括安装在其下部的纸盒306。纸盒306装有一叠记录介质305、如纸张。跳辊307置于该叠记录介质305的上方并将最上面一张送入到记录介质305的输送路径。压辊308和配准辊309置于跳辊307下游的输送路径中。压辊309和配准辊311位于压辊308和配准辊309的下游。压辊308和309与配准辊310和311是互锁的，它们被未图示的驱动源和齿轮驱动而转动。
转印辊312与相应的处理单元301-304的光敏鼓303a面对地放置。向这些转印辊312上施加电压以在转印辊和相应的光敏鼓之间产生电位差，由此，随着记录介质305经处理单元301～304按顺序输送，将各种颜色的调色剂图像从光敏鼓303a转移到记录介质305上。
定影单元313包括加热辊和压力辊。当记录介质305通过由加热辊和压力辊之间确定的输送点时，将调色剂固定为永久图像。固定后，放电辊314和315与压辊316和317一起将记录介质305保持成夹层关系，并将记录介质305输送至积纸箱318。放电辊314和315被未图示的驱动源和齿轮驱动而转动。
下面说明成像装置的操作状况。
跳辊307将所述叠记录介质305的最上部一张从纸盒306送入输送路径之中。配准辊310和311与压辊308和309相互配合以将记录介质输送至处理单元301。然后，记录介质305按301～304的顺序经由光敏鼓和转印辊之间确定的输送点前进。随着记录介质305经由输送点输送，对应颜色的调色剂图像逐一地按顺序转移到记录介质305上。然后，记录介质305进入定影单元313，在这里，各种颜色的调色剂图像在压力和加热下被固定为永久的全色图像。然后通过压辊316和317以及放电辊314和315将记录介质305输送至积纸箱318。
因为成像装置300应用了第十二实施方案中描述的LED打印头，所以可以提供高质量、可靠的成像装置。
以在半导体复合装置的半导体薄膜层中制造的发光元件(LED)的形式描述了第六至十一实施方案。然而，本发明不仅限于LED而可适用于受光元件或其它半导体元件。
对本发明进行上述说明，显然，可以用多种方式对其进行改变。这样的变化不认为是背离本发明的精神和范围，所有对本领域技术人员显而易见的这些变化均包括在以下权利要求的范围内。

Claims (58)

1.半导体复合装置，包括：
基板(2，22，2，22，22，110，132，110，110，110，110)；
直接或间接地形成在所述基板上的平坦化层(3，25，42，25，25，115，134，115，153，153)，所述平坦化层包括面对所述基板(2，22，2，22，22，110，132，110，110，110，110)的第一表面和在所述平坦化层(3，25，42，25，25，115，134，115，153，153)上远离所述基板(2，22，2，22，22，110，132，110，110，110，110)一侧上的第二表面；和
形成在所述平坦化层(3，25，42，25，25，115，134，115，153，153)上的半导体薄膜(4，28，4，28，28，116，135，116，154，154，154)。
2.权利要求1所述的半导体复合装置，其中所述第二表面比所述第一表面的粗糙度小。
3.权利要求1所述的半导体复合装置，其中所述第二基板的粗糙度不超过5nm。
4.权利要求2所述的半导体复合装置，其中所述平坦化层(3)由有机化合物形成。
5.权利要求3所述的半导体复合装置，其中所述有机化合物含有选自聚酰亚胺、聚碳酸酯、聚醚酰亚胺、多芳基化合物、聚氨酯、聚酰胺和聚酰胺-酰亚胺中的至少一种材料。
6.权利要求2所述的半导体复合装置，其中所述平坦化层(3)由氧化物形成。
7.权利要求6所述的半导体复合装置，其中所述氧化物选自SiO2、PSG、BSG、SOG和Al2O3。
8.权利要求2所述的半导体复合装置，其中所述平坦化层(3)由氮化物形成。
9.权利要求8所述的半导体复合装置，其中所述氮化物选自SixNy和SixNyOz。
10.权利要求2所述的半导体复合装置，其中所述半导体薄膜包括发光元件；
其中在所述平坦化层下面形成了反射层，该反射层反射从所述发光元件发出的光。
11.权利要求10所述的半导体复合装置，其中所述平坦化层(3)由对发光元件发出的光透明的材料形成。
12.权利要求11所述的半导体复合装置，其中在所述平坦化层和所述反射层之间形成有薄膜层。
13.权利要求2所述的半导体复合装置，其中所述平坦化层是流过电流的导电薄膜。
14.权利要求13所述的半导体复合装置，其还包括与所述平坦化层电连接的导电层。
15.权利要求14所述的半导体复合装置，其中所述导电层是含有贵金属或由贵金属合金形成的层、或者为包括含有贵金属或由贵金属合金形成的层的多层结构。
16.权利要求15所述的半导体复合装置，其中所述贵金属是Au，所述贵金属合金是含Au的合金。
17.权利要求14所述的半导体复合装置，其中所述导电层含有Al。
18.权利要求13所述的半导体复合装置，其中所述平坦化层(3)由对发光元件发出的光透明的材料形成。
19.权利要求18所述的半导体复合装置，其中对所述发光元件发出的光透明的所述材料是金属氧化物。
20.权利要求19所述的半导体复合装置，其中所述金属氧化物是铟、铟/锡氧化物(ITO)薄膜，或氧化锌(ZnO)薄膜，或含有选自Cu、Sr、Bi、Ca、Y和Rb的元素的导电金属氧化物薄膜。
21.权利要求11所述的半导体复合装置，其中所述反射层是由介电薄膜形成的多层反射膜。
22.权利要求11所述的半导体复合装置，其中所述反射层由金属材料形成。
23.权利要求11所述的半导体复合装置，其中所述反射层是由介电薄膜和金属薄膜形成的多层反射膜。
24.权利要求2所述的半导体复合装置，其中所述半导体薄膜(4)由电价材料形成。
25.权利要求24所述的半导体复合装置，所述电价材料是化合物半导体材料。
26.权利要求2所述的半导体复合装置，其中所述半导体薄膜(4)是共价材料。
27.权利要求26所述的半导体复合装置，其中所述共价材料选自Si、Ge、SiGe和SiC。
28.权利要求2所述的半导体复合装置，其中所述平坦化层(3)是通过涂覆材料而形成的。
29.权利要求28所述的半导体复合装置，其中涂覆的材料是有机材料。
30.权利要求29所述的半导体复合装置，其中所述有机材料是光敏性的。
31.权利要求29所述的半导体复合装置，其中所述有机材料为选自聚酰亚胺、聚碳酸酯、聚醚酰亚胺、多芳基化合物、聚氨酯、聚酰胺和聚酰胺-酰亚胺中的至少一种。
32.权利要求29所述的半导体复合装置，其中所述有机材料是具有与杂原子相邻的羰基的聚合物。
33.权利要求2所述的半导体复合装置，其中在所述平坦化层下方的层的表面的粗糙度不超过50nm。
34.权利要求22所述的半导体复合装置，其中所述反射层(43)是含有选自Ti、Au、GePt和Ni中至少一种的单金属层，或包括由选自Ti、Au、GePt和Ni中至少一种元素形成的层的多层结构，或由选自Ti、Au、GePt和Ni中多于一种元素形成的层，或由选自Ti、Au、GePt和Ni中多于一种元素形成的合金。
35.权利要求22所述的半导体复合装置，其中所述反射层(43)是含有选自Cr、Ni、Pd和Al中一种的单金属层，或包括由选自Cr、Ni、Pd和Al中至少一种元素形成的层的多层结构，或由选自Cr、Ni、Pd和Al中多于一种元素形成的层，或由选自Cr、Ni、Pd和Al中多于一种元素形成的合金。
36.权利要求22所述的半导体复合装置，其中所述平坦化层(42)由有机材料形成，所述反射层与所述平坦化层(42)接触，其中所述反射层(43)的最上层由选自Ti、Au、Cr、Ni和Al中的元素形成。
37.权利要求22所述的半导体复合装置，其中与所述平坦化层接触的所述反射层表面的粗糙度不超过15nm。
38.权利要求22所述的半导体复合装置，其中所述反射层含有导电材料。
39.权利要求12所述的半导体复合装置，其中所述薄膜层是氧化物。
40.权利要求39所述的半导体复合装置，其中所述薄膜层是SiOx或Al2O3。
41.权利要求12所述的半导体复合装置，其中所述薄膜层是氮化物。
42.权利要求41所述的半导体复合装置，所述氮化物是SixNy或SixNyOz。
43.半导体复合装置，包括：
基板(22，110，110)；
直接或间接形成在所述基板(22，110，110)上的平坦化层(25，115，153)，所述平坦化层(25，115，153)是导电的并包括与所述基板(22，110，110)相对的第一表面和在所述平坦化层(25，115，153)上远离所述基板(22，110，110)的一侧上的第二表面，所述第一表面是平坦化的；
与所述平坦化层(3)接合的半导体薄膜(28，116，116)；和
形成在所述半导体薄膜(28，116，116)上的透明导电薄膜层(30，117，156)。
44.权利要求43所述的半导体复合装置，还包含形成在所述平坦化层下面的与所述平坦化层电接触的导电层。
45.权利要求43所述的半导体复合装置，其中所述平坦化层(3)由对发光元件发出的光透明的材料形成。
46.权利要求43所述的半导体复合装置，其中所述平坦化层是流过电流的导电薄膜。
47.权利要求43所述的半导体复合装置，所述平坦化层是透明导电薄膜。
48.权利要求43所述的半导体复合装置，其中所述透明导电薄膜形成在所述平坦化层和所述半导体薄膜之间。
49.权利要求48所述的半导体复合装置，其中所述导电层是金属薄膜。
50.权利要求49所述的半导体复合装置，其中所述贵金属是Au或含Au的合金。
51.权利要求2所述的半导体复合装置，其中所述半导体薄膜是半导体元件。
52.权利要求51所述的半导体复合装置，其中所述半导体元件是发光元件。
53.权利要求52所述的半导体复合装置，其中所述发光元件是在所述基板上排列成一行的多个发光元件之一。
54.权利要求53所述的半导体复合装置，其中所述发光元件是LED。
55.权利要求51所述的半导体复合装置，还包含驱动所述半导体元件的集成电路。
56.LED装置，包含：
基板；
直接或间接地形成在所述基板(22，110，110)上的平坦化层(25，115，153)，所述平坦化层(25，115，153)包括面对所述基板(22，110，110)的第一表面和在所述平坦化层(25，115，153)上远离所述基板(22，110，110)一侧上的第二表面；和
形成在所述平坦化层上的LED薄膜。
57.包括权利要求56所述的LED装置的LED打印头，其包括导引从LED薄膜发出的光的光学系统。
58.图像工具，包括在介质上形成图像的成像部分，并包括权利要求57所述的LED打印头，该成像装置包括：
载像体；
对所述载像体表面充电的充电单元；和
用显影剂将所述载像体上的静电潜像显影为可见图像的显影单元；
其中所述LED打印头选择性地照亮所述载像体的所述充电表面以形成静电潜像。
CN2006100594024A 2005-03-02 2006-03-02 半导体复合装置、led、led打印头和成像装置 Active CN1835256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-057636 2005-03-02
JP2005057636 2005-03-02
JP2005057636A JP4837295B2 (ja) 2005-03-02 2005-03-02 半導体装置、ｌｅｄ装置、ｌｅｄヘッド、及び画像形成装置

Publications (2)

Publication Number Publication Date
CN1835256A true CN1835256A (zh) 2006-09-20
CN1835256B CN1835256B (zh) 2012-07-11

Family

ID=36636278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100594024A Active CN1835256B (zh) 2005-03-02 2006-03-02 半导体复合装置、led、led打印头和成像装置

Country Status (4)

Country Link
US (2) US7847298B2 (zh)
EP (2) EP2287912B1 (zh)
JP (1) JP4837295B2 (zh)
CN (1) CN1835256B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593302A (zh) * 2011-01-10 2012-07-18 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102593306A (zh) * 2011-01-10 2012-07-18 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102738350A (zh) * 2011-03-31 2012-10-17 日本冲信息株式会社 半导体发光器件和头部安装显示设备
CN102931318A (zh) * 2011-08-09 2013-02-13 晶元光电股份有限公司 光电元件与其制造方法
CN101844456B (zh) * 2009-03-27 2013-10-09 富士施乐株式会社 Led打印头接地结构以及设有该结构的图像形成设备
CN101261969B (zh) * 2007-03-07 2014-10-29 日本冲信息株式会社 显示装置
CN106104780A (zh) * 2014-03-06 2016-11-09 三菱电机株式会社 半导体装置以及其试验方法
CN107204291A (zh) * 2016-03-18 2017-09-26 株式会社理光 场效应晶体管、存储元件、显示元件和装置及系统的制法
CN108353480A (zh) * 2015-11-13 2018-07-31 住友化学株式会社 有机el器件的制造方法及有机el器件

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686106B2 (en) 2003-07-04 2020-06-16 Epistar Corporation Optoelectronic element
US20150214449A1 (en) * 2003-07-04 2015-07-30 Epistar Corporation Optoelectronic element
JP2007288089A (ja) * 2006-04-20 2007-11-01 Opnext Japan Inc 光素子および光モジュール
JP4255480B2 (ja) 2006-04-26 2009-04-15 株式会社沖データ 半導体複合装置、ｌｅｄヘッド、及び画像形成装置
JP4203087B2 (ja) * 2006-07-25 2008-12-24 株式会社沖データ 半導体複合装置、ｌｅｄプリントヘッド及び画像形成装置
JP4481293B2 (ja) * 2006-12-22 2010-06-16 株式会社沖データ 発光表示装置
JP4420932B2 (ja) * 2007-03-09 2010-02-24 株式会社沖データ 可撓性表示体及び可撓性表示体付き物品
JP4381439B2 (ja) * 2007-09-18 2009-12-09 株式会社沖データ Ｌｅｄバックライト装置及び液晶表示装置
EP2232590A4 (en) * 2007-12-10 2013-12-25 3M Innovative Properties Co SEMICONDUCTOR LIGHT ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF
JP4971295B2 (ja) * 2008-12-15 2012-07-11 株式会社沖データ 表示装置
JP2010171289A (ja) * 2009-01-26 2010-08-05 Oki Data Corp 画像表示装置
KR100999806B1 (ko) 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101616027B1 (ko) * 2009-10-07 2016-04-27 삼성전자주식회사 렌즈가 집적된 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
KR101039886B1 (ko) * 2009-10-21 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2012015226A (ja) * 2010-06-30 2012-01-19 Toshiba Lighting & Technology Corp 発光装置及び照明装置
US9455242B2 (en) * 2010-09-06 2016-09-27 Epistar Corporation Semiconductor optoelectronic device
US8389348B2 (en) * 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics
CN102593287B (zh) * 2011-01-10 2015-07-08 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
TWI449218B (zh) * 2011-01-17 2014-08-11 Advanced Optoelectronic Tech 發光二極體晶粒及其製造方法、發光二極體封裝結構
EP2759000A1 (en) * 2011-09-20 2014-07-30 The Regents of The University of California Light emitting diode with conformal surface electrical contacts with glass encapsulation
US20120175667A1 (en) * 2011-10-03 2012-07-12 Golle Aaron J Led light disposed on a flexible substrate and connected with a printed 3d conductor
JP5396669B2 (ja) * 2011-10-07 2014-01-22 株式会社沖データ 表示装置
CN103378244A (zh) * 2012-04-27 2013-10-30 无锡华润华晶微电子有限公司 发光二极管器件及其制造方法
JP5602207B2 (ja) * 2012-10-30 2014-10-08 株式会社沖データ 表示装置
KR102139681B1 (ko) 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법
CN104183606A (zh) * 2014-08-07 2014-12-03 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP6738603B2 (ja) * 2015-03-31 2020-08-12 株式会社沖データ 半導体素子アレイ、ｌｅｄヘッド、及び画像形成装置
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
US10177178B1 (en) * 2017-07-05 2019-01-08 Gloablfoundries Inc. Assembly of CMOS driver wafer and LED wafer for microdisplay
JP6798455B2 (ja) * 2017-08-31 2020-12-09 豊田合成株式会社 発光装置の製造方法
JP6972913B2 (ja) * 2017-10-25 2021-11-24 沖電気工業株式会社 半導体装置、光プリントヘッド、及び画像形成装置
CN114270276A (zh) * 2019-08-23 2022-04-01 佳能株式会社 具有顶部发射发光设备的图像形成装置
DE21792668T1 (de) * 2020-04-21 2023-06-22 Jade Bird Display (shanghai) Limited Leuchtdioden-Chipstruktur mit reflektierenden Elementen
CN115413372A (zh) 2020-04-21 2022-11-29 上海显耀显示科技有限公司 具有反射元件的发光二极管芯片结构
EP4162538A1 (en) 2020-06-03 2023-04-12 Jade Bird Display (Shanghai) Limited Systems and methods for multi-color led pixel unit with horizontal light emission
CN112687548B (zh) * 2020-12-25 2024-05-24 光华临港工程应用技术研发(上海)有限公司 可转移的柔性互联结构的制备方法以及结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JPH1063807A (ja) 1996-08-23 1998-03-06 Hitachi Ltd カード型情報制御装置
US5929474A (en) 1997-03-10 1999-07-27 Motorola, Inc. Active matrix OED array
CA2295069A1 (en) * 1997-06-24 1998-12-30 Eugene A. Fitzgerald Controlling threading dislocation densities in ge on si using graded gesi layers and planarization
US6195703B1 (en) * 1998-06-24 2001-02-27 Emc Corporation Dynamic routing for performance partitioning in a data processing network
JP2000012536A (ja) * 1998-06-24 2000-01-14 Tokyo Ohka Kogyo Co Ltd シリカ被膜形成方法
CA2353506A1 (en) * 1998-11-02 2000-05-11 3M Innovative Properties Company Transparent conductive oxides for plastic flat panel displays
US6455398B1 (en) 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
TW497277B (en) 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4011292B2 (ja) 2001-01-15 2007-11-21 株式会社日立製作所 発光素子、及び表示装置
US20020176363A1 (en) * 2001-05-08 2002-11-28 Sanja Durinovic-Johri Method for load balancing in routers of a network using overflow paths
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
EP2423717A3 (en) * 2001-12-14 2012-12-12 QUALCOMM MEMS Technologies, Inc. Uniform illumination system
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US6897474B2 (en) * 2002-04-12 2005-05-24 Universal Display Corporation Protected organic electronic devices and methods for making the same
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
JP4290953B2 (ja) * 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
JP2004179646A (ja) * 2002-11-13 2004-06-24 Oki Data Corp 半導体複合装置、光プリントヘッド、及び画像形成装置
JP4179866B2 (ja) * 2002-12-24 2008-11-12 株式会社沖データ 半導体複合装置及びｌｅｄヘッド
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US7133032B2 (en) 2003-04-24 2006-11-07 Eastman Kodak Company OLED display and touch screen
JP2005011793A (ja) 2003-05-29 2005-01-13 Sony Corp 積層構造の製造方法および積層構造、表示素子ならびに表示装置
US6939012B2 (en) 2003-06-02 2005-09-06 Eastman Kodak Company Laser image projector
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
US6995035B2 (en) * 2003-06-16 2006-02-07 Eastman Kodak Company Method of making a top-emitting OLED device having improved power distribution
US20070222370A1 (en) * 2003-12-30 2007-09-27 Agency For Science, Technology And Research Flexible Electroluminescent Devices
US20050248270A1 (en) * 2004-05-05 2005-11-10 Eastman Kodak Company Encapsulating OLED devices

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261969B (zh) * 2007-03-07 2014-10-29 日本冲信息株式会社 显示装置
CN101844456B (zh) * 2009-03-27 2013-10-09 富士施乐株式会社 Led打印头接地结构以及设有该结构的图像形成设备
US8936955B2 (en) 2011-01-10 2015-01-20 Advanced Optoelectronic Technology, Inc. Method for manufacturing light emitting diodes
CN102593302B (zh) * 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN102593306A (zh) * 2011-01-10 2012-07-18 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102593306B (zh) * 2011-01-10 2014-12-10 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102593302A (zh) * 2011-01-10 2012-07-18 展晶科技(深圳)有限公司 发光二极管晶粒及其制造方法、发光二极管封装结构
CN102738350B (zh) * 2011-03-31 2016-08-10 日本冲信息株式会社 半导体发光器件和头部安装显示设备
CN102738350A (zh) * 2011-03-31 2012-10-17 日本冲信息株式会社 半导体发光器件和头部安装显示设备
CN102931318B (zh) * 2011-08-09 2017-08-11 晶元光电股份有限公司 光电元件与其制造方法
CN102931318A (zh) * 2011-08-09 2013-02-13 晶元光电股份有限公司 光电元件与其制造方法
CN106104780A (zh) * 2014-03-06 2016-11-09 三菱电机株式会社 半导体装置以及其试验方法
CN106104780B (zh) * 2014-03-06 2018-12-21 三菱电机株式会社 半导体装置以及其试验方法
US10228412B2 (en) 2014-03-06 2019-03-12 Mitsubishi Electric Corporation Semiconductor device and method for testing same
CN108353480A (zh) * 2015-11-13 2018-07-31 住友化学株式会社 有机el器件的制造方法及有机el器件
CN108353480B (zh) * 2015-11-13 2020-12-22 住友化学株式会社 有机el器件的制造方法及有机el器件
CN107204291A (zh) * 2016-03-18 2017-09-26 株式会社理光 场效应晶体管、存储元件、显示元件和装置及系统的制法
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
CN107204291B (zh) * 2016-03-18 2021-01-12 株式会社理光 场效应晶体管、存储元件、显示元件和装置及系统的制法

Also Published As

Publication number Publication date
CN1835256B (zh) 2012-07-11
US20060197102A1 (en) 2006-09-07
JP4837295B2 (ja) 2011-12-14
US20110024788A1 (en) 2011-02-03
EP2287912A3 (en) 2011-11-23
EP2287912B1 (en) 2018-04-25
EP2287912A2 (en) 2011-02-23
EP1699091B1 (en) 2017-01-25
US7847298B2 (en) 2010-12-07
US8174028B2 (en) 2012-05-08
EP1699091A2 (en) 2006-09-06
EP1699091A3 (en) 2007-01-24
JP2006245210A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
CN1835256A (zh) 半导体复合装置、led、led打印头和成像装置
CN1300859C (zh) 发光元件
CN1838424A (zh) 半导体合成装置、打印头和成像装置
CN1941440A (zh) 复合半导体器件、打印头以及成像装置
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN100352042C (zh) 封装件及其制造方法
CN1288710C (zh) 半导体器件及其制造方法
CN1773737A (zh) 半导体发光装置及其制造方法
CN1613156A (zh) 具有支持衬底的氮化物半导体器件及其制造方法
CN1624944A (zh) 发光装置
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1251327C (zh) 半导体集成电路、信号传输装置、光电装置和电子仪器
CN1602509A (zh) 电光学装置及其制造方法,元件驱动装置及其制造方法,元件基板和电子设备
CN1516253A (zh) 半导体器件以及其制作方法
CN1380703A (zh) 发光装置
CN1822738A (zh) 电光学装置及其制造方法、以及电子仪器
CN1759492A (zh) 固体元件装置及其制造方法
CN1992359A (zh) 发光二极管及其制造方法
CN1736133A (zh) 无源驱动矩阵显示器
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法
CN1523668A (zh) 半导体器件
CN1774821A (zh) 发光器件
CN1790682A (zh) 半导体复合装置及其制造方法、led头以及成像装置
CN101048855A (zh) 发光装置工艺
CN1866561A (zh) 发光器件封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220330

Address after: Tiger gate, 1, 7, 12, Tokyo harbour, Japan

Patentee after: Oki Electric Industry Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Data Corp.