CN106104780B - 半导体装置以及其试验方法 - Google Patents

半导体装置以及其试验方法 Download PDF

Info

Publication number
CN106104780B
CN106104780B CN201480076889.XA CN201480076889A CN106104780B CN 106104780 B CN106104780 B CN 106104780B CN 201480076889 A CN201480076889 A CN 201480076889A CN 106104780 B CN106104780 B CN 106104780B
Authority
CN
China
Prior art keywords
semiconductor device
conductive layer
protective film
electrode pad
terminal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480076889.XA
Other languages
English (en)
Other versions
CN106104780A (zh
Inventor
秋山肇
冈田章
山下钦也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106104780A publication Critical patent/CN106104780A/zh
Application granted granted Critical
Publication of CN106104780B publication Critical patent/CN106104780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/44—Testing lamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

目的在于提供一种能够抑制评价时的放电的技术。半导体装置(1)具有：半导体基体(11)，其具有元件区域(11a)以及末端区域(11b)；多个电极焊盘(12)，它们配置于半导体基体(11)的元件区域(11a)之中的与末端区域(11b)分离的区域之上；绝缘性的保护膜(13)，其在各电极焊盘(12)之上设置有开口部(13a)；以及多个导电层(14)，其配置于保护膜(13)之上，经由开口部(13a)而与多个电极焊盘(12)分别电连接。在俯视观察时，各导电层(14)延伸设置至末端区域(11b)或者其附近。

Description

半导体装置以及其试验方法
技术领域
本发明涉及一种具有电极焊盘的半导体装置、以及通过相对于该电极焊盘进行电的输入输出而对半导体装置的电气特性进行评价的试验方法。
背景技术
已知一种试验方法，该试验方法通过在使接触探针与半导体晶片、半导体装置等被测定物所具有的电极焊盘接触之后，相对于电极焊盘进行电的输入输出，从而评价被测定物的电气特性。近年来，根据相对于电极焊盘而输入输出的电的施加大电流、高电压的要求等，接触探针的多针化不断发展。
然而，由于多针化，在被测定物的评价过程中有时例如在接触探针与被测定物之间、或者接触探针彼此之间产生局部放电现象，在被测定物产生局部性损坏或者故障。如果没有发现局部放电的产生，由于局部放电而产生了损坏等的被测定物作为合格品而漏至后续工序，则在后续工序中发现该被测定物是非常困难的。因此，谋求一种抑制被测定物的评价过程中的上述局部放电的技术。
例如，在专利文献1以及2提出有抑制局部放电的技术。另外，近年来，提出有下述故障解析，即，利用通过向金属照射红外线而实现的OBIRCH法、通过发光检测而实现的光电效应显微镜法、红外线分光技术等，在电气评价过程中从被测定物上表面或下表面对损坏等进行检测(例如专利文献3以及4)。
专利文献1：日本特开2003-130889号公报
专利文献2：日本特开平10-96746号公报
专利文献3：日本特开2013-101009号公报
专利文献4：日本特开2013-118213号公报
发明内容
在专利文献1所公开的在绝缘性的液体中进行检查的技术中，能够抑制在电子部件的特性检查过程中所发生的放电。然而，存在下述问题，即，需要高价的探测器，并且由于在液体中进行评价，因此评价工序的时间增加，不适合实现低成本化。另外，在被测定物是晶片测试或芯片测试中的半导体元件的情况下，在评价后难以将绝缘性的液体从半导体元件完全去除。
另外，在专利文献2所公开的在充满了非活性气体的密闭空间进行检查的技术中，能够抑制在电子部件的特性检查过程中所发生的放电。然而，存在下述问题，即，评价装置的结构复杂，不适合实现低成本化，另外，评价工序的时间增加。
另外，在利用OBIRCH法对功率半导体元件等半导体装置进行观察的情况下，由于在通常的半导体装置的表面形成有金属膜，因此需要将该半导体装置的背面侧加工得可观察，并且构建能够从背面侧进行评价的装置。因此，存在下述问题，即，难以进行简易的评价。
在利用光电效应显微镜法或红外线分光技术等在电气评价过程中从被测定物上表面对损坏等进行检测的故障解析中，在被测定物之上配置有用于进行电连接的多个接触探针。因此，存在下述问题，即，被接触探针遮挡了红外线等的部位会成为不能对损坏等进行检测的无法检测区域。
因此，本发明就是鉴于如上所述的问题而提出的，其目的在于提供一种能够抑制评价时的放电的技术。
本発明所涉及的半导体装置具有：半导体基体，其具有在俯视观察时彼此相邻的元件区域以及末端区域；多个电极焊盘，它们配置于所述半导体基体的所述元件区域之中的与所述末端区域分离的区域之上；绝缘性的保护膜，其配置于所述半导体基体的所述元件区域以及所述末端区域之上，在各所述电极焊盘之上设置有开口部；以及多个导电层，它们配置于所述保护膜之上，经由所述开口部而与所述多个电极焊盘分别电连接。在俯视观察时，各所述导电层延伸设置至所述末端区域或者其附近。
另外，本发明所涉及的半导体装置的试验方法具有：(a)使多个探针与所述多个导电层的所述末端区域附近的部分分别接触的工序；以及(b)在所述工序(a)之后，经由所述多个探针以及所述多个导电层而相对于所述多个电极焊盘进行电的输入输出的工序。
发明的效果
根据本发明，能够使探针彼此之间的距离变长，因此能够抑制电气评价时的放电。
本发明的目的、特征、方案、以及优点通过下面的详细说明和附图，会变得更加明了。
附图说明
图1是表示实施方式1所涉及的半导体装置的概略结构的俯视图。
图2是表示实施方式1所涉及的半导体装置的概略结构的剖视图。
图3是表示实施方式1所涉及的半导体装置的一部分的概略结构的俯视图。
图4是表示实施方式1所涉及的半导体装置的一部分的概略结构的俯视图。
图5是表示实施方式1所涉及的半导体评价装置的概略结构的侧视图。
图6是用于说明实施方式1所涉及的半导体装置的试验方法的俯视图。
图7是表示实施方式2所涉及的半导体装置的概略结构的俯视图。
图8是表示实施方式2所涉及的半导体装置的概略结构的剖视图。
图9是用于说明实施方式2所涉及的半导体装置的试验方法的俯视图。
图10是表示实施方式3所涉及的半导体装置的概略结构的剖视图。
图11是表示实施方式3所涉及的半导体装置的概略结构的剖视图。
具体实施方式
＜实施方式1＞
＜半导体装置的结构＞
图1是表示本发明的实施方式1所涉及的半导体装置1的概略结构的俯视图，图2是沿图1的A-A线的剖视图。这里，作为半导体装置1，以将在图1的面外方向即图2的纵向(Z方向)流过的大电流接通或断开的纵型构造的半导体装置为例进行说明，特别是作为纵型构造的半导体装置，以IGBT(Insulated Gate Bipolar Transistor)为例进行说明。然而，本实施方式所涉及的半导体装置1并不限定于此，例如也可以为IGBT以外的半导体装置，还可以为沿水平方向设置的横型构造的半导体装置等。
图1以及图2所示的半导体装置1具有：半导体基体11、在图1中由双点划线示出的多个电极焊盘12(两个发射极电极12a、以及一个栅极电极12b)、设置有在图1中由虚线示出的开口部13a的绝缘性保护膜13、多个导电层14以及图2所示的集电极电极15。
图3是表示半导体基体11以及多个电极焊盘12的俯视图。半导体基体11具有在俯视观察时彼此相邻的元件区域11a以及末端区域11b。这里，元件区域11a是相对于图3的虚线位于内侧的区域，末端区域11b是相对于图3的虚线位于外侧的区域。
元件区域11a是形成所希望的半导体元件(这里为IGBT)的区域，其中，该半导体元件包含多个电极焊盘12以及未图示的杂质区域等。末端区域11b是用于保持该半导体元件等的耐压的区域，形成为在俯视观察时将元件区域11a包围。这里，将末端区域11b作为在半导体基体11的周缘部形成的末端区域而进行说明。
在半导体基体11的元件区域11a的正反面设置有集电极电极15和多个电极焊盘12(发射极电极12a以及栅极电极12b)，以能够与外部进行电的输入输出。此外，电极焊盘12(发射极电极12a以及栅极电极12b)、以及集电极电极15的位置、数量并不限定于图3等所示出的结构。
各电极焊盘12(发射极电极12a以及栅极电极12b)配置于半导体基体11的元件区域11a之中的与末端区域11b分离的区域之上。此外，在本实施方式1中，各电极焊盘12设为是由透明导电膜构成的。另外，如后述所示，各导电层14也设为是由透明导电膜构成的。由此，在使电极焊盘12以及导电层14由透明导电膜构成的情况下，能够通过在使它们由不透明金属构成的情况下不能进行的故障解析(例如光电效应显微镜法等)来进行评价。
另外，在本实施方式1中，该透明导电膜设为例如3μm～5μm左右厚度的包含氧化锌的透明导电膜。根据这种结构，能够实现工序的缩短化以及容易化。然而，透明导电膜并不限定于此，例如，还可以包含ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、SnO2等。
返回至图2，保护膜13配置于半导体基体11的元件区域11a以及末端区域11b之上。图4是表示在图3所示的结构中配置绝缘性的保护膜13后的结构的俯视图。此外，在图4中由双点划线示出被保护膜13掩藏的电极焊盘12的外轮廓线。另外，在图4中，为了将图简化，省略了元件区域11a以及末端区域11b的边界线(图3的虚线)的图示。
如图4所示，在保护膜13处，在各电极焊盘12之上设置有一个开口部13a，保护膜13配置于除了开口部13a以外的半导体基体11的整个表面之上。即，在开口部13a处，电极焊盘12的表面从保护膜13露出。
此外，作为保护膜13的材料而使用下述材料，即，在电气评价时具有一定程度的透明性，在热学、化学方面稳定且绝缘性能优异。具体而言，对于保护膜13的材料，例如应用“カプトン”(Kapton)(注册商标)等聚酰亚胺、聚苯基倍半硅氧烷或聚乙烯基倍半硅氧烷等片部件、或者光致抗蚀剂。然而，也可以应用除上述以外的材料作为保护膜13的材料。
随后，通过将保护膜13局部去除或剥离等而形成图案，进行后续工序。
在由光致抗蚀剂形成保护膜13的情况下，利用将该光致抗蚀剂局部分解及去除的灰化工序来形成图案，根据需要实施清洗。由此，在应用光致抗蚀剂作为保护膜13的情况下，能够使用通常的半导体工序而比较容易地形成保护膜13，因此能够实现工序的缩短化以及低成本化，并且能够使保护膜13具备一定程度的透明性。
另一方面，在由聚酰亚胺片(聚酰亚胺的片部件)形成保护膜13的情况下，基本上是将该聚酰亚胺片进行局部剥离以及去除。由此，在应用了聚酰亚胺片作为保护膜13的情况下，能够比较容易地形成保护膜13，因此能够实现工序的缩短化以及低成本化，并且能够使保护膜13具有一定程度的透明性。此外，在未将聚酰亚胺片剥离就进入安装工序的情况下，能够维持电气评价时的放电抑制效果。另外，如果在聚酰亚胺片设置有粘接层，则能够使保护膜13的装卸容易化。
此外，如在后面的实施方式3中详细说明的那样，保护膜13也可以由材料种类不同或相同的多个层构成。
返回至图2，上述多个导电层14配置于保护膜13之上，经由开口部13a与多个电极焊盘12逐一电连接。图1中示出在图3所示的结构中配置多个导电层14后的结构。此外，在图1中，由虚线示出被导电层14掩藏的开口部13a。另外，与图4相同地，电极焊盘12的外轮廓线由双点划线示出，省略了元件区域11a以及末端区域11b的边界线(图3的虚线)的图示。
如图1所示，在俯视观察时，各导电层14延伸设置至末端区域11b或者其附近。此外，在俯视观察时，导电层14延伸设置至末端区域11b附近是指，导电层14和末端区域11b之间的距离比该末端区域11b和与该导电层14电连接的电极焊盘12之间的距离短。
另外，在俯视观察时，导电层14延伸设置至末端区域11b包含下述结构，即，在俯视观察时，导电层14延伸设置至元件区域11a以及末端区域11b的边界的结构，以及，在俯视观察时，导电层14越过该边界而延伸设置至末端区域11b的内部的结构。在本实施方式1中，如图2所示，设为如下结构而进行说明，即，在俯视观察时，各导电层14延伸设置至元件区域11a以及末端区域11b的边界。根据这种结构，能够使导电层14和其他电极之间的、经由半导体装置1的端面(半导体基体11的侧面)的距离以一定程度变远，因此能够抑制电气评价时它们之间的放电、短路。
如后述所示，在使各接触探针(探针)与该各导电层14的末端区域11b附近的部分接触之后，经由各接触探针以及各导电层14而相对于各电极焊盘12进行电的输入输出。通过这种电的输入输出而进行评价半导体装置1的电气特性的试验。
如上述所示，在本实施方式1中，导电层14例如设为由3μm～5μm左右厚度的氧化锌等透明导电膜构成，但并不限定于此，例如也可以由ITO、IZO、SnO2等透明导电膜构成。另外，也可以由材料种类相同或不相同的多个层构成，在以上述方式构成的情况下，能够期待通过确保导电性、减小电流密度而实现的抑制发热效果等。
成为导电层14的透明导电膜例如是使用溅射等而形成的。在应用了光致抗蚀剂作为保护膜13的情况下，可以想到将能够形成精细图案的光致抗蚀剂用作掩模而进行导电层14的溅射是困难的。然而，通常，导电层14的区域比较大，因此即使不使用光致抗蚀剂，通过使用能够形成一定程度的图案的金属掩模所进行的溅射，也能够选择性地形成导电层14。另外，在导电层14需要形成精细图案的情况下，只要应用片部件作为保护膜13，通过将光致抗蚀剂用作掩模所进行的溅射而形成导电层14即可。
另外，也可以在形成导电层14之前，对电极焊盘12的上表面进行粗糙化而形成粗糙面。由此，能够确保电极焊盘12和导电层14之间的密合性以及接触性。此外，作为形成粗糙面的方法，例如能够应用针对电极焊盘12的轻度的蚀刻、或者短时间的喷砂加工等。
＜半导体评价装置的结构＞
图5是表示半导体评价装置5的概略结构的侧视图，该半导体评价装置5进行以上所说明的纵型构造的半导体装置1的电气特性的评价。这里，半导体评价装置5设为是以一个半导体装置1为单位而进行在一个晶片1a形成的多个半导体装置1的电气特性的评价。
半导体评价装置5具有作为基座的卡盘台51，该卡盘台51与晶片1a的设置面(这里是指配置有集电极电极15的背面)接触而将晶片1a固定。这里，假设作为卡盘台51的固定手段(保持手段)而应用例如真空吸附。然而，该固定手段不限定于真空吸附，例如也可以应用静电吸附等。
在对半导体装置1的电气特性进行评价时与电极焊盘12接触的电极是接触探针52。这里，设想为被施加大电流而设置有多个接触探针52。另外，接触探针52设置于探针基体53，除了接触探针52以外，该探针基体53还具有绝缘性基体54以及连接部55a。
接触探针52与绝缘性基体54机械地连接，在绝缘性基体54配置有连接部55a。在绝缘性基体54之上形成有例如金属配线(未图示)，接触探针52经由该金属配线而与连接部55a电连接。连接部55a经过信号线56a而与评价部(控制部)57电连接。根据以上这种结构，接触探针52经由在绝缘性基体54设置的金属配线、连接部55a、信号线56a而与评价部57电连接。
半导体评价装置5具有在卡盘台51的上表面形成的未图示的电极而作为在对半导体装置1的电气特性进行评价时与集电极电极15接触的电极。该电极与在卡盘台51的侧面设置的连接部55b电连接。连接部55b经过信号线56b而与评价部(控制部)57电连接。根据以上这种结构，在卡盘台51上表面形成的电极经由连接部55b以及信号线56b而与评价部57电连接。
以使得对信号线56a和绝缘性基体54的连接位置进行规定的连接部55a、和在卡盘台51的侧面设置的连接部55b之间的距离不论经由哪个接触探针52均大致一致的方式而设计连接部55a、55b的配置位置。根据这种结构，能够使对各接触探针52施加的电流密度大致一致。
具有接触探针52、绝缘性基体54以及连接部55a的探针基体53能够通过移动臂58而向任意方向移动。当然，也可以不使探针基体53移动而是使晶片1a即卡盘台51侧移动。通过这种移动，能够使得多个接触探针52与卡盘台51之上的半导体装置1的多个电极焊盘12接触。
在本实施方式1中，在绝缘性基体54(探针基体53)设置通孔54a，在通孔54a的上部设置有在解析中使用的检测器/照相机59。根据这种结构，能够在电气评价过程中，通过光电效应显微镜、红外线分光等而实施从半导体装置1(被测定物)上表面对损坏等进行检测的故障解析。
＜半导体装置的试验方法＞
图6是用于说明本实施方式1所涉及的半导体装置1的试验方法的俯视图。此外，在本实施方式1中，如上所述，假设以一个半导体装置1为单位而进行在一个晶片1a形成的多个半导体装置1的电气特性的评价。
如图6所示，使多个接触探针52与多个导电层14的末端区域11b附近的部分分别接触。在本实施方式1中，使各接触探针52与各导电层14之中的比与其电连接的电极焊盘12更靠近末端区域11b的部分接触。
然后，在接触探针52的接触之后，经由多个接触探针52以及多个导电层14相对于多个电极焊盘12进行电的输入输出，由此进行对半导体装置1的电气特性作出评价的试验。此外，这里，通过使多个接触探针52与一个导电层14接触，由此能够施加大电流。
＜效果＞
根据如上所述的本实施方式1所涉及的半导体装置以及其试验方法，与使电极焊盘12和接触探针52接触的情况下的接触探针52彼此之间的距离相比，使导电层14和接触探针52接触的情况下的接触探针52彼此之间的距离更长。因此，能够使接触探针52彼此之间的距离变长，所以能够抑制电气评价时的放电。
此外，如图1所示，优选在俯视观察时任意两个导电层14之间的距离比分别与该两个导电层14电连接的两个电极焊盘12之间的距离大。根据这种结构，能够实质上使两个电极焊盘12之间的距离变长，因此能够抑制电气评价时的放电。
＜变形例＞
在本实施方式1中，构成为相互分离的两个导电层14分别与两个发射极电极12a电连接。即，发射极电极12a和导电层14以一对一的方式构成。然而，在两个发射极电极12a成为基本上相同的电位的情况下，两个发射极电极12a(预定的数个电极焊盘12)通过一个导电层14而相互电连接(连结)。根据这种结构，区域的选择性变得容易，能够期待工序的容易化。另外，还能够期待抑制电气评价时的电流集中以及发热的效果。
另外，在实施方式1所涉及的半导体装置1的试验方法中，以一个半导体装置1为单位而进行了在一个晶片1a形成的多个半导体装置1的电气特性的评价。然而并不限定于此，也可以在针对形成于一个晶片1a的多个半导体装置1(例如，全部的半导体装置1)统一地进行了接触探针52的接触工序之后，针对该多个半导体装置1统一地进行电的输入输出工序。根据这种结构，能够实现工序的缩短化、生产率的提高化、测试成本的降低化。
另外，在以上的说明中，半导体装置1也可以还具有在电极焊盘12之下配置的未图示的第1阻挡金属、以及在导电层14之下配置的未图示的第2阻挡金属中的至少任意一者。根据这种结构，能够抑制透明导电膜等的电极材料生长至元件区域11a的较深部分。另外，第1以及第2阻挡金属例如也可以是厚度50nm～200nm左右的硅化钨(WSi)部件。根据这种结构，能够提高阻挡金属的效果。
另外，实施方式1所涉及的半导体装置1是最终残留保护膜13的结构。然而，保护膜13只要在评价时存在即可，也可以在评价之后通过灰化、剥离而去除。另外，也可以在与保护膜13的去除相协同地将透明导电膜去除之后，以非透明的金属为成分而形成电极焊盘(未图示)。由此，能够实现长期的稳定性，并且能够使后续工序容易化。
此外，以上针对实施方式1的变形例进行了说明，但以上的变形例也可以应用于后述的实施方式。
＜实施方式2＞
图7是表示本发明的实施方式2所涉及的半导体装置1的概略结构的俯视图，图8是沿图7的A-A线的剖视图。此外，在本实施方式2所涉及的半导体装置1中，对与上面所说明的结构要素相同或类似的结构要素标注相同的参照标号，主要说明不相同的部分。
如图7所示，在本实施方式2中，与各电极焊盘12(这里为各发射极电极12a)相对应地在保护膜13设置有多个(这里为3个)开口部13a。另外，对应于与一个电极焊盘12相对应而设置的多个(这里全部为3个)开口部13a的每一个，逐一配置有导电层14。
图9是用于说明本实施方式2所涉及的半导体装置1的试验方法的俯视图。如图9所示，在本实施方式2中，使接触探针52以一对一的方式与导电层14接触，由此能够施加大电流。
根据如上所述的本实施方式2所涉及的半导体装置1以及其试验方法，不仅能够得到与实施方式1相同的效果，还能够抑制电气评价时的电流集中，因此能够抑制由该电流引起的发热。
此外，在图9所示的例子中，由于经由三个接触探针52而相对于一个发射极电极12a进行电的输入输出，因此是设置有三个开口部13a和三个导电层14的结构。然而，开口部13a以及导电层14的个数并不限定于此，例如也可以对应于由透明导电膜构成的电极焊盘12的大小、所输入输出的电流等、以及接触探针52的根数而增减开口部13a以及导电层14的个数。
＜实施方式3＞
在此前的实施方式中，半导体装置1具有由1层构成的保护膜13，但在本发明的实施方式3中，半导体装置1具有由多个层构成的绝缘性的保护膜。
图10是表示本发明的实施方式3所涉及的半导体装置1的概略结构的剖视图。此外，在本实施方式3所涉及的半导体装置1中，对与以上所说明的结构要素相同或类似的结构要素标注相同的标号，主要说明不相同的部分。另外，在本实施方式3所涉及的半导体装置中，也具有导电层14，但在图10中为了图的简化而省略了导电层14的图示。
如图10所示，在绝缘性的保护膜13-1之上层叠作为绝缘层的保护膜13-2。保护膜13-1、13-2的材料可以种类相同也可以不相同。例如，也可以是将上述的片部件应用于保护膜13-1，将光致抗蚀剂应用于保护膜13-2。
另外，如图10所示，也可以将下层的保护膜13-1的开口部13a-1形成得比上层的保护膜13-2的开口部13a-2大，在电气评价之后仅将上层的保护膜13-2去除，保留下层的保护膜13-1而实施后续工序。由此，在后续工序中，能够容易地进行例如需要较大的开口部的导线键合。
另外，优选在之前的工序中形成的保护膜13-1由在之后的工序中形成的保护膜13-2覆盖的结构。根据这种结构，能够抑制过度的台阶，能够容易地形成未中断的一体的导电层14。
根据如上所述的本实施方式3所涉及的半导体装置1以及其试验方法，能够通过由多个层构成的保护膜而加强与实施方式1相同的效果。另外，能够提高保护膜的局部去除的效率。
此外，已知局部放电不仅在接触探针52所接触的、作为有源区的元件区域11a(半导体装置1的中央部)发生，而且在形成有末端区域11b的外周部附近也发生。因此，如图11所示，也可以限定于末端区域11b附近而形成由保护膜13-1和其上的保护膜13-2构成的保护膜。根据这种结构，能够使导电层14和其他电极之间的、经由半导体装置1的端面(半导体基体11的侧面)的距离以一定程度变远，因此能够抑制电气评价时它们之间的放电、短路。
在以上的说明中，对保护膜为由两层(保护膜13-1、13-2)构成的结构进行了说明，但也可以为由大于或等于三层构成的结构。
另外，本发明能够在其发明的范围内，自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。
虽然对本发明进行了详细说明，但上述的说明中的所有方案都是例示，本发明并不限定于此。可以理解为在不脱离本发明范围的情况下能够假想出没有例示的无数变形例。
标号的说明
1半导体装置，11半导体基体，11a元件区域，11b末端区域，12电极焊盘，12a发射极电极，13、13-1、13-2保护膜，13a、13a-1、13a-2开口部，14导电层，52接触探针。

Claims (15)

1.一种半导体装置，其具有：
半导体基体，其具有在俯视观察时彼此相邻的元件区域以及末端区域；
多个电极焊盘，它们配置于所述半导体基体的所述元件区域之中的与所述末端区域分离的区域之上；
绝缘性的保护膜，其配置于所述半导体基体的所述元件区域以及所述末端区域之上，在各所述电极焊盘之上设置有开口部；以及
多个导电层，它们配置于所述保护膜之上，经由所述开口部而与所述多个电极焊盘分别电连接，
在俯视观察时，各所述导电层延伸设置至所述末端区域或者其附近，
关于所述多个导电层中的彼此相邻的第1导电层及第2导电层，所述第1导电层中的与所述第2导电层相反侧的端部和所述第2导电层中的与所述第1导电层相反侧的端部之间的距离，大于与所述第1导电层电连接的一个所述电极焊盘中的与所述第2导电层相反侧的端部和与所述第2导电层电连接的另外的所述电极焊盘中的与所述第1导电层相反侧的端部之间的距离。
2.根据权利要求1所述的半导体装置，其中，
与各所述电极焊盘相对应而在所述保护膜设置有多个所述开口部。
3.根据权利要求2所述的半导体装置，其中，
对应于与一个所述电极焊盘相对应而设置的多个所述开口部的每一个，逐一配置有所述导电层。
4.根据权利要求1或2所述的半导体装置，其中，
预定的数个所述电极焊盘通过一个导电层而相互电连接。
5.根据权利要求1或2所述的半导体装置，其中，
在俯视观察时，各所述导电层延伸设置至所述元件区域以及所述末端区域的边界。
6.根据权利要求1或2所述的半导体装置，其中，
在俯视观察时，任意两个所述导电层之间的距离比与该两个导电层分别电连接的两个所述电极焊盘之间的距离大。
7.根据权利要求1或2所述的半导体装置，其中，
所述电极焊盘以及所述导电层由透明导电膜构成。
8.根据权利要求7所述的半导体装置，其中，
所述透明导电膜包含氧化锌。
9.根据权利要求1或2所述的半导体装置，其中，
所述保护膜由材料种类不相同或相同的多个层构成。
10.根据权利要求1或2所述的半导体装置，其中，
所述保护膜包含光致抗蚀剂或者聚酰亚胺片。
11.根据权利要求10所述的半导体装置，其中，
在所述保护膜包含聚酰亚胺片的情况下，在所述聚酰亚胺片设置有粘接层。
12.根据权利要求1或2所述的半导体装置，其中，
还具备在所述电极焊盘之下配置的第1阻挡金属、以及在所述导电层之下配置的第2阻挡金属中的至少任意一者。
13.根据权利要求12所述的半导体装置，其中，
所述第1以及第2阻挡金属包含硅化钨。
14.一种半导体装置的试验方法，其是对半导体装置进行试验的试验方法，
所述半导体装置具有：
半导体基体，其具有在俯视观察时彼此相邻的元件区域以及末端区域；
多个电极焊盘，它们配置于所述半导体基体的所述元件区域之中的与所述末端区域分离的区域之上；
绝缘性的保护膜，其配置于所述半导体基体的所述元件区域以及所述末端区域之上，在各所述电极焊盘之上设置有开口部；以及
多个导电层，它们配置于所述保护膜之上，经由所述开口部而与所述多个电极焊盘分别电连接，
在俯视观察时，各所述导电层延伸设置至所述末端区域或者其附近，
所述半导体装置的试验方法具有：
使多个探针与所述多个导电层的在俯视观察时不重叠于所述电极焊盘的部分且所述末端区域附近的部分分别接触的工序A；以及
在所述工序A之后，经由所述多个探针以及所述多个导电层而相对于所述多个电极焊盘进行电的输入输出的工序B。
15.根据权利要求14所述的半导体装置的试验方法，其中，
在针对形成于一个晶片的多个所述半导体装置而统一地进行了所述工序A之后，针对所述多个半导体装置统一地进行所述工序B。
CN201480076889.XA 2014-03-06 2014-03-06 半导体装置以及其试验方法 Active CN106104780B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/055719 WO2015132926A1 (ja) 2014-03-06 2014-03-06 半導体装置、及び、その試験方法

Publications (2)

Publication Number Publication Date
CN106104780A CN106104780A (zh) 2016-11-09
CN106104780B true CN106104780B (zh) 2018-12-21

Family

ID=54054762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480076889.XA Active CN106104780B (zh) 2014-03-06 2014-03-06 半导体装置以及其试验方法

Country Status (6)

Country Link
US (1) US10228412B2 (zh)
JP (1) JP6099807B2 (zh)
KR (1) KR101854063B1 (zh)
CN (1) CN106104780B (zh)
DE (1) DE112014006442T5 (zh)
WO (1) WO2015132926A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858688B2 (ja) * 2017-10-24 2021-04-14 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249558A (ja) * 2002-02-22 2003-09-05 Seiko Instruments Inc 半導体チップ
CN1835256A (zh) * 2005-03-02 2006-09-20 冲数据株式会社 半导体复合装置、led、led打印头和成像装置
US20070052085A1 (en) * 2005-08-09 2007-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20080042275A1 (en) * 2006-08-15 2008-02-21 Francis Heap Hoe Kuan Structure for bumped wafer test
CN101399286A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3134214B2 (ja) 1994-12-01 2001-02-13 株式会社日立製作所 配線基板のパターンエリア保護方法
JP2969086B2 (ja) 1996-09-25 1999-11-02 中日本電子株式会社 大電流用小型接触子
JP4024990B2 (ja) * 2000-04-28 2007-12-19 株式会社ルネサステクノロジ 半導体装置
JP4270773B2 (ja) * 2001-06-08 2009-06-03 三洋電機株式会社 １チップデュアル型絶縁ゲート型半導体装置
JP2003130889A (ja) 2001-10-29 2003-05-08 Vector Semicon Kk 半導体装置検査装置及び検査方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP2009218264A (ja) * 2008-03-07 2009-09-24 Elpida Memory Inc 半導体装置
KR101079205B1 (ko) 2008-08-22 2011-11-03 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
JP5486866B2 (ja) * 2009-07-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
JP6158468B2 (ja) 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
JP6014321B2 (ja) 2011-12-01 2016-10-25 昭和電工株式会社 炭化珪素半導体装置及びその製造方法
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6284840B2 (ja) * 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249558A (ja) * 2002-02-22 2003-09-05 Seiko Instruments Inc 半導体チップ
CN1835256A (zh) * 2005-03-02 2006-09-20 冲数据株式会社 半导体复合装置、led、led打印头和成像装置
US20070052085A1 (en) * 2005-08-09 2007-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20080042275A1 (en) * 2006-08-15 2008-02-21 Francis Heap Hoe Kuan Structure for bumped wafer test
CN101399286A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6099807B2 (ja) 2017-03-22
CN106104780A (zh) 2016-11-09
US10228412B2 (en) 2019-03-12
US20160334458A1 (en) 2016-11-17
JPWO2015132926A1 (ja) 2017-03-30
KR101854063B1 (ko) 2018-05-02
DE112014006442T5 (de) 2016-11-24
KR20160113718A (ko) 2016-09-30
WO2015132926A1 (ja) 2015-09-11

Similar Documents

Publication Publication Date Title
CN109342513B (zh) 显示面板以及显示面板的裂纹检测方法
KR20130110392A (ko) 액정표시장치 및 그 제조방법
CN104536603B (zh) 显示器及具有触控功能的面板
TW201015187A (en) Active device array substrate and testing method thereof
TW201245731A (en) High voltage inspection device
CN102194795B (zh) 金属层下介电层测试结构
CN106104780B (zh) 半导体装置以及其试验方法
JP2016053787A (ja) タッチセンサー用基板
US9117880B2 (en) Method for manufacturing semiconductor device
TW201545025A (zh) 觸控裝置與方法以及觸控裝置之形成方法
TW200939445A (en) Active device array mother substrate
US10153104B1 (en) Keyboard structure with electrostatic discharge protection
CN110702955A (zh) 一种静电防护器件和防静电测试电路
CN104122682B (zh) 一种检测线路结构及其制造方法、显示面板和显示装置
CN101770964B (zh) 形成钝化层窗口工艺中引入电荷的测试方法
CN106068552A (zh) 半导体装置
KR101571631B1 (ko) 터치 패널의 센서 전극 검사 방법
US20240168084A1 (en) Semiconductor structure
CN217605971U (zh) 电容测试装置及系统
Tseng et al. Board-level ESD of driver ICs on LCD panel
JP5683403B2 (ja) 半導体装置
JP2010108991A (ja) 素子試験方法
JP2024062542A (ja) 半導体装置および半導体装置の検査方法
JP2023100804A (ja) インターポーザ
CN109860149A (zh) 电子元件及其电测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant