JP3560561B2 - 窒化ガリウム系化合物半導体発光素子の製造方法 - Google Patents
窒化ガリウム系化合物半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP3560561B2 JP3560561B2 JP2001132240A JP2001132240A JP3560561B2 JP 3560561 B2 JP3560561 B2 JP 3560561B2 JP 2001132240 A JP2001132240 A JP 2001132240A JP 2001132240 A JP2001132240 A JP 2001132240A JP 3560561 B2 JP3560561 B2 JP 3560561B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- light emitting
- gallium nitride
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、青色や短波長領域発光の窒化ガリウム系化合物半導体発光素子およびその製造方法に関する。
【0002】
【背景技術】
窒化ガリウム系化合物半導体(AlxGa1−xN;0≦x<1、以下「GaN」とも記す)は、青色の発光ダイオードや短波長領域の発光素子の材料として注目されている。
【0003】
GaNは低抵抗p型結晶が得られていないため、これを用いた発光ダイオードは金属電極(M)−半絶縁性GaN層(I層)−N型GaN層(S層)の構造をもつ、いわゆるMIS型構造をとる。このような発光ダイオードの開発のためには、下層のN型GaN層に接続される電極を形成する技術を確立することが不可欠となる。すなわち、AlxGa1−xAsなど、他の III−V族化合物半導体を用いた発光素子においては導電性の基板を用いることにより、下層の電極を基板側に形成しているが、GaNの場合、基板となるサファイアが絶縁体であることから、下層のN型GaN層に接続される電極を基板側に形成することが不可能だからである。
【0004】
また、GaNは化学的に非常に安定な物質であることから、薬品による化学的なエッチングによりI型GaN層を部分的に除去してN型GaN層を露出させ、その露出面に電極を形成することも困難である。さらに、N型GaN層の側面に電極部を設け、金属ワイヤで結線する方法もとられるが、N型GaN層の厚さはせいぜい数μm〜数十μm程度であり、電極としての信頼性や量産性に乏しい。そこで、N型GaN層への電極形成技術として、これまで以下のような方法が報告されている。
【0005】
第1の方法は、基板にある種の加工を施すことによりGaN層の一部に低抵抗領域を形成する方法である。すなわち、図5に示すように、サファイア基板10の一部にあらかじめスクライバまたはダイサにより、浅い切り溝あるいは引っ掻き傷等の凹凸領域12を形成した後(図5(a)参照)、GaNのエピタキシャル成長を行うと、凹凸領域12上に成長したGaNについてはZnを大量にドープしてもI型層にはならずN型低抵抗領域18が形成される(図5(b)参照)。この低抵抗領域18上にN側電極20を形成すれば、N型低抵抗領域18を介してN型GaN層14へのコンタクトを取ることができる(図5(c)参照)。さらに、I型GaN層16上にN側電極20と離間してI側電極22を形成する。
【0006】
同様に、サファイア基板の一部にあらかじめSiO2,Al2O3,Si3N4などの誘電体膜を堆積させた後、GaNのエピタキシャル成長を行う場合にも、上記凹凸領域12を形成した場合と同様に、これらの膜上にはN型低抵抗のGaN層が形成され、そこにN側電極を形成することによりN型GaN層へのコンタクトを取ることができる。
【0007】
第2の方法は、I型GaN層をドライエッチングなどで除去する方法である。すなわち、図6に示すように、I型GaN層16上にSiO2膜24を堆積した後開口部を設け(図6(a)参照)、CCl4,CCl2F2等のガスを用いたドライエッチングにより開口部直下のI型GaN層16を除去してN型GaN層14を露出させ、凹部(コンタクトホール)26を形成し(図6(b)参照)、この凹部26にN側電極20を形成することにより、N型GaN層14へのコンタクトを取ることができる。
【0008】
同様に、I型GaN層上にSiO2膜を堆積した後開口部を設け、水素雰囲気中、塩化水素とアルゴンの混合比が3:1の混合ガス雰囲気にて熱処理を行うことにより、露出面のI型GaN層を分解除去してN型GaN層を露出させ、そこにN側電極を形成することもできる。また、ダイヤモンド製の針でスクライブすることにより、I型GaN層を機械的に除去してN型GaN層にまで達する凹部を形成し、そこにN側電極を形成する方法もある。
【0009】
【発明が解決しようとする課題】
ところが、上記第1の方法は、基板10表面に凹凸領域12の形成等の加工を施した部分に成長させたGaNが多結晶となることを利用してN型低抵抗領域18を形成しているため、そのキャリア濃度などを正確に、かつ再現性よく制御することは困難であると共に、低抵抗領域18はI型GaN層16の表面からサファイア基板10に達する深さにまで形成されており、その深さを任意に設定することは不可能である。また、この第1の方法は、従来用いられてきたGa−HCl−NH3系のハイドライド気相成長(HVPE)法によるGaN結晶作製において考案された方法であって、有機金属気相成長(MOVPE)法による結晶作成に際してはこれらの方法をそのまま使用することはできない。特にMOVPE法ではSiO2やAl2O3などの誘電体薄膜上に均一に多結晶GaN層を成長させることはできず、低抵抗領域を形成できない。
【0010】
また、第2の方法は、マスクとして用いるSiO2層の作製やそのパターン形成、ドライエッチングあるいは熱処理、その後の電極形成など多段階で複雑な工程が必要となる。また、I型GaN層をスクライブする方法は、GaN層にストレスを導入することになりクラックを誘発したり、電気的特性を劣化させたりするなど、実際の素子作製において歩留まりを大きく減じる原因となる。
【0011】
そこで、本発明の目的は、基板に何らかの加工を施すことなく、あるいはコンタクトホールの作製などの複雑な工程を含まない、信頼性・量産性の優れたGaN発光素子の製造方法を提供することにある。
【0012】
【課題を解決するための手段】
前記目的を達成するため、請求項1に記載の窒化ガリウム系化合物半導体発光素子の製造方法は、N型の窒化ガリウム系化合物半導体と、半絶縁性の窒化ガリウム系化合物半導体からなるI層と、電極と、を含む半導体発光素子の製造方法において、
少なくとも前記I層上に電極を形成した後、熱処理することを特徴とする。
【0013】
この製造方法によれば、前記熱処理により、前記電極の下層にこの電極の材料が拡散された低抵抗領域を形成することができる。
【0014】
この製造方法によって得られる半導体発光素子の一例においては、例えば、電極直下の半導体層において、半絶縁性(I型)GaN層が形成されている場合の他、電極材料とGaNとのイオン化ポテンシャルの違いで不純物の付着により高抵抗層が故意によらず形成されている場合においても、これらの高抵抗層を貫通した低抵抗領域を形成することで、半導体層と電極との抵触抵抗を低減できる。そして、例えば、N型低抵抗領域は、特定の熱処理によってN側電極材料をGaN層中へ拡散させることによって形成している。
【0015】
前記電極は、例えばニッケル(Ni)単体でも構成することができるが、チタン(Ti)またはクロム(Cr)による第1の導電層と、NiまたはNiを含む合金による第2の導電層とを少なくとも積層した多層構造の電極を好ましく用いることができる。Ni層単独の場合には、該Ni層のGaN層に対する密着性が悪いため、TiあるいはCrの薄膜を介して電極を形成することにより、Ni層−GaN層の密着性を向上させることができ、また熱処理後のオーミック特性も良好となる。
【0016】
この製造方法によって得られる半導体発光素子の一例においては、例えば、前記電極に連続して形成された低抵抗領域を介して電極取出しを行うことができ、発光素子の電気的な抵抗成分を小さくできる。
【0017】
この製造方法によって得られる半導体発光素子の一例においては、例えば、窒化ガリウム系化合物半導体(AlxGa1−xN;0≦x<1)からなる半導体層を含む半導体発光素子において、半導体層上に形成された第1の電極と、前記第1の電極に連続し、この電極の材料の拡散によって形成された低抵抗領域と、前記第1の電極と離間して前記第1の電極と同じ側の面に形成された第2の電極と、を含むことができる。
【0018】
本発明の製造方法は、例えば、半導体または絶縁体からなる基板上に、窒化ガリウム系化合物半導体(AlxGa1−xN;0≦x<1)からなる半導体層を形成する工程を含む半導体発光素子の製造方法において、前記半導体層の表面に電極を形成する電極形成工程と、熱処理を行うことにより、前記電極直下に低抵抗領域を形成する工程と、を含むことができる。
【0019】
例えば、この製造方法においては、以下の工程を含むことができる。まず、例えばサファイア基板上に気相成長法などでGaN層からなる半導体層を形成する。
【0020】
次に、マスク蒸着ないしフォトエッチング等の半導体工学で良く知られた工程により、GaN層上に電極(第1の電極)を形成する。
【0021】
次に、例えば、好ましくは保護膜となるSiO2層を蒸着などによって堆積した後、熱処理を加えて前記電極とGaN層との反応を促し、前記電極の材料をGaN層に拡散させることによって低抵抗領域を作製する。例えば、熱処理を加えてN側電極とGaN層との反応を促し、N側電極材料をGaN層に拡散させることによってN型低抵抗領域を作製する。このとき、熱処理温度は、好ましくは700〜1000℃、さらに好ましくは800〜900℃である。熱処理温度が1000℃を越えるとGaN層の全体あるいは一部が熱による変質を起こし好ましくなく、一方700℃未満では良好な低抵抗領域が形成できない。また、熱処理は、窒素ガス流下,水素ガス流下などで行うことが好ましい。熱処理時間は、15秒〜1分程度が好ましい。また、熱処理装置としては、GaN層の熱ダメージやドーパントの拡散を制御するため、急加熱,急冷の可能な赤外線による加熱方式が好ましい。
【0022】
前記電極は、前述したように、例えばニッケル単体でも構成することができるが、チタンまたはクロムによる第1の導電層と、ニッケルまたはニッケルを含む合金による第2の導電層とを積層した2層構造の電極を好ましく用いることができる。
【0023】
すなわち、前記電極形成工程においては、まず前記半導体層の表面に蒸着等の方法によって第1の導電層を形成し、この第1の導電層の表面に第2の導電層を形成することが好ましい。
【0024】
次に、例えば、保護膜を除去し、さらに蒸着などによって他方の電極(第2の電極)を作製する。
【0025】
上述した窒化ガリウム系化合物半導体発光素子の製造方法の一例によれば、低抵抗領域を電極とGaN層との反応により作製することができ、この場合、以下に例示する種々の作用効果を奏する。
【0026】
1.低抵抗領域は熱処理による電極の材料の拡散で形成されるため、該電極と低抵抗領域との位置は必然的に同じとなり、従来必要であった低抵抗領域あるいはコンタクトホール位置と電極との位置合わせが不要となる。
【0027】
2.本発明の低抵抗領域は、基板に加工を施した後GaN層成長時に低抵抗領域が同時に形成される場合(前記従来技術の第1の方法)とは異なり、電極形成後の熱処理工程により形成される。従ってGaN層の成長条件などとは独立に、熱処理の時間や温度を調節することによって低抵抗領域のキャリア濃度などを正確に、かつ再現性よく制御することができ、発光素子の電気的な抵抗成分の低減が容易になると共に、素子間での特性のばらつきも少ない。
【0028】
また、従来技術の第1の方法では低抵抗領域はGaN層表面から基板にまで達していたが、本発明の窒化ガリウム系化合物半導体発光素子の製造方法によれば、熱処理工程の条件により、低抵抗領域の深さを制御でき、任意の深さに形成することができる。従って、所望の深さで低抵抗領域を作製でき、素子構造の最適化が図れる。
【0029】
3.コンタクトホールを作製する場合(前記従来技術の第2の方法)には、エッチングマスクとして用いるSiO2層の作製およびドライエッチング工程に多工程と時間を要するが、本発明の窒化ガリウム系化合物半導体発光素子の製造方法によれば、工程が簡素化され、しかも比較的短時間の処理ですみ、経済的な素子作製を容易に行うことができる。
【0030】
【発明の実施の形態】
以下、本発明を具体的な実施の形態に基づいて説明する。なお、本発明は下記実施の形態に限定されるものではない。
【0031】
図1は、本発明の窒化ガリウム系化合物半導体発光素子を適用した発光ダイオードの構成を模式的に示す断面図である。
【0032】
図1において、発光ダイオードはサファイア基板30を有しており、そのサファイア基板30上に膜厚約50nmのAlNのバッファ層32が形成されている。そのバッファ層32の上面には、膜厚約2.5μmのN型GaNから成るN層34が形成されている。さらにN層34の上面には、膜厚約0.2μmの半絶縁性GaNからなるI層36が形成されている。そして、I層36の上面には、このI層36に接続される金属製I側電極42と、N層34に接続される金属製N側電極40とが離間した状態で形成されている。そして、N側電極40の直下には、I層36を貫通し、N層34に達するN型低抵抗領域38が形成されている。
【0033】
前記N側電極40は、ニッケル単体、或いは少なくとも、チタンまたはクロムによる第1の導電層と、ニッケルまたはニッケルを含む合金による第2の導電層とが積層された多層構造を有することが好ましい。
【0034】
次に、この構造の発光ダイオードの製造方法について、図2を参照しながら説明する。
【0035】
前記発光ダイオードは、MOVPEによる気相成長により製造される。
【0036】
まず、有機洗浄および熱処理により洗浄したa面を主面とする単結晶のサファイア基板30をMOVPE装置の反応室に載置されたサセプタに装着する。次に、水素ガスを反応室に流しながら温度1200℃でサファイア基板30を10分間気相エッチングした。
【0037】
次に、AlNのバッファ層32を約50nmの厚さに形成した。続いて、膜厚約2.5μmのN型GaNからなるN層34,膜厚約0.2μmの半絶縁性のGaNから成るI層36を順次形成した。このようにして、図2(a)に示すような多層構造のLEDウエハが得られた(第1の工程)。
【0038】
次に、図2(b)に示すように、I層36の上面全体に、蒸着によりTi電極層40aおよびNi電極層40bを、厚さがそれぞれ約10nm,約300nmとなるように順次形成する。そして、そのNi電極層40bの上面にフォトレジストを塗布して、フォトリソグラフィーにより、フォトレジスト44がN層34に接続される電極部の形成位置に残るように、所定形状にパターン形成した。次に、図2(c)に示すように、そのフォトレジスト44をマスクとして下層のTi電極層40a,Ni電極層40bの露出部をエッチングし、さらにフォトレジスト44を除去してN側電極40を作製した(第2の工程)。
【0039】
次に、図2(d)に示すように、I層36およびN側電極40の上面全体に蒸着によりSiO2層46を約100nmの厚さに形成した。そして、窒素ガス中で赤外線ランプなどで試料を加熱し、系が900℃に達したところで20秒間以上その温度を保持した後、試料を冷却した。このようにして、図2(e)に示すように、GaN層内にN型低抵抗領域38を形成した(第3の工程)。
【0040】
次に、SiO2層46の上面にフォトレジストを塗布して、フォトリソグラフィーにより、フォトレジストがI層36に接続される電極部以外が残るように所定形状にパターン形成する。続いて、試料の上面全体にAl層を蒸着により形成し、さらに試料をSiO2剥離液に浸して前記SiO2層46を除去することで、そのSiO2層46の直上に形成されたフォトレジストおよびAl層を除去し、図2(f)に示すように、I層36に接続されたI側電極42を形成した(第4の工程)。
【0041】
このようにして、図1に示す構造のMIS(Metal−Insulator−Semiconductor)型の窒化ガリウム系化合物半導体発光素子を製造することができる。
【0042】
上記の製造工程において、N型低抵抗領域38は、第3の工程において、熱処理によりN側電極40とGaN層との反応を促すことにより形成されている。このことを確認するために、以下の分析試験を行った。
【0043】
図3および図4は、試料のN側電極40部分での、熱処理前後の深さ方向における組成変化をオージェ電子分光(AES)分析により観察した結果を示す。なお、図3および図4に示す分析結果においては、理解を容易にするため、Ti,O,Ti+Nの曲線を省略し、NiおよびGaの曲線のみを示した。
【0044】
図3および図4を比較すると、熱処理後におけるNiのGaN層中への侵入,GaのNi層中への侵入が確認され、N側電極40の電極材料とGaNとの相互拡散によりN型低抵抗領域が形成されていることがわかる。
【0045】
また、上記の方法で製造された図1に示す発光ダイオードは、電流−電圧特性において、立ち上がり電圧が6Vであり、従来の構造に比して約3/4となり、駆動電圧の低減に貢献したことが確認された。
【0046】
なお、上記製造例ではN側電極40としてTiおよびNiの2層構造の電極を用いたが、CrおよびNiの2層構造の電極、あるいはNi1層のみの電極を用いても良い。
【図面の簡単な説明】
【図1】本発明の窒化ガリウム系化合物半導体発光素子を適用した発光ダイオードの一例を模式的に示す断面図である。
【図2】(a)〜(f)は、図1に示す発光ダイオードの製造プロセスを模式的に示す断面図である。
【図3】低抵抗領域が形成されたことを確認するための、熱処理前のオージェ電子分光分析結果を示す図である。
【図4】低抵抗領域が形成されたことを確認するための、熱処理後のオージェ電子分光分析結果を示す図である。
【図5】(a)〜(c)は、従来の窒化ガリウム系化合物半導体素子の製造例を模式的に示す断面図である。
【図6】(a)〜(c)は、他の従来の窒化ガリウム系化合物半導体素子の製造例を模式的に示す断面図である。
【符号の説明】
30 サファイア基板
32 バッファ層
34 N層
36 I層
38 N型低抵抗領域
40 N側電極
42 I側電極
Claims (5)
- N型の窒化ガリウム系化合物半導体と、半絶縁性の窒化ガリウム系化合物半導体からなるI層と、電極と、を含む半導体発光素子の製造方法において、
窒化ガリウム(GaN)からなる前記I層上にニッケルまたはニッケル合金からなる電極を形成した後、熱処理を行い前記電極の材料を拡散することにより低抵抗領域を形成することを特徴とする、窒化ガリウム系化合物半導体発光素子の製造方法。 - 請求項1において、
前記熱処理前に、前記I層および前記電極を覆う保護層を形成し、前記熱処理後に前記保護層を除去することを特徴とする、窒化ガリウム系化合物半導体発光素子の製造方法。 - 請求項2において、
前記保護層は、SiO 2 層からなることを特徴とする、窒化ガリウム系化合物半導体発光素子の製造方法。 - 請求項1ないし3のいずれかにおいて、
前記熱処理は、700℃から1000℃の温度で行うことを特徴とする、窒化ガリウム系化合物半導体発光素子の製造方法。 - 請求項1ないし4のいずれかにおいて、
前記熱処理は、窒素雰囲気中で行うことを特徴とする、窒化ガリウム系化合物半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132240A JP3560561B2 (ja) | 2001-04-27 | 2001-04-27 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001132240A JP3560561B2 (ja) | 2001-04-27 | 2001-04-27 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29800996A Division JP3384700B2 (ja) | 1996-10-22 | 1996-10-22 | 窒化ガリウム系化合物半導体発光素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026390A JP2002026390A (ja) | 2002-01-25 |
JP3560561B2 true JP3560561B2 (ja) | 2004-09-02 |
Family
ID=18980278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001132240A Expired - Fee Related JP3560561B2 (ja) | 2001-04-27 | 2001-04-27 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3560561B2 (ja) |
-
2001
- 2001-04-27 JP JP2001132240A patent/JP3560561B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002026390A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2786952B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
EP0892443B1 (en) | Electrode of n-type nitride semiconductor, semiconductor device having the electrode, and method of fabricating the same | |
JP5150802B2 (ja) | 窒化物基半導体デバイスのための低ドープ層 | |
US6100174A (en) | GaN group compound semiconductor device and method for producing the same | |
TWI407491B (zh) | 分離半導體及其基板之方法 | |
TW201125162A (en) | Photonic device and method of making the same | |
TW201133556A (en) | Method for fabricating compound semiconductor crystal and electronic device, and semiconductor substrate | |
JPH11177134A (ja) | 半導体素子の製造方法及び半導体素子、並びに発光素子の製造方法及び発光素子 | |
JP3207918B2 (ja) | Iii−v族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 | |
JP4494567B2 (ja) | n型窒化ガリウム系化合物半導体層への電極形成方法 | |
JPS6156474A (ja) | 窒化ガリウム半導体装置の製造方法 | |
EP0825652B1 (en) | Ohmic electrode and method of forming the same | |
JP3560561B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
TW200541115A (en) | Group Ⅲ nitride semiconductor light-emitting device | |
US20090020771A1 (en) | III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same | |
JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
JP3384700B2 (ja) | 窒化ガリウム系化合物半導体発光素子およびその製造方法 | |
JPH11354458A (ja) | p型III−V族窒化物半導体およびその製造方法 | |
JP5136615B2 (ja) | Iii族窒化物半導体発光素子を製造する方法 | |
JP3164478B2 (ja) | 半導体装置およびその製造方法 | |
JP3895266B2 (ja) | リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード | |
JP5482771B2 (ja) | Iii族窒化物半導体発光素子を製造する方法 | |
TWI394217B (zh) | 雙極性電晶體的製造方法 | |
JP2000277440A (ja) | 窒化物系iii−v族化合物半導体結晶膜、窒化物系iii−v族化合物半導体結晶膜をもちいた半導体装置及び窒化物系iii−v族化合物半導体結晶膜をもちいた半導体レーザ | |
CN101375416B (zh) | Iii族氮化物半导体发光器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040525 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |