JP3207918B2 - Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 - Google Patents

Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法

Info

Publication number
JP3207918B2
JP3207918B2 JP10077892A JP10077892A JP3207918B2 JP 3207918 B2 JP3207918 B2 JP 3207918B2 JP 10077892 A JP10077892 A JP 10077892A JP 10077892 A JP10077892 A JP 10077892A JP 3207918 B2 JP3207918 B2 JP 3207918B2
Authority
JP
Japan
Prior art keywords
polycrystalline
polycrystal
nucleation surface
nucleation
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10077892A
Other languages
English (en)
Other versions
JPH05129657A (ja
Inventor
秀司 川崎
博之 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP92106815A priority Critical patent/EP0510587B1/en
Priority to AT92106815T priority patent/ATE150212T1/de
Priority to JP10077892A priority patent/JP3207918B2/ja
Priority to DE69218022T priority patent/DE69218022T2/de
Priority to US07/872,287 priority patent/US5369290A/en
Publication of JPH05129657A publication Critical patent/JPH05129657A/ja
Application granted granted Critical
Publication of JP3207918B2 publication Critical patent/JP3207918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、III−V族化合物の多結
晶半導体材料を用いた発光素子およびその製造方法に関
する。
【０００２】
【従来の技術】従来、多結晶半導体材料の応用として
は、以下に示すものがある。
【０００３】（１）IV族化合物の多結晶半導体材料で
は、Ｓｉの多結晶が太陽電池および薄膜トランジスタに
応用されている。
【０００４】（２）II−VI族化合物の多結晶半導体材料
では、Ｃｄ系の多結晶が薄膜トランジスタおよびホトセ
ンサに応用されており、太陽電池に応用されつつある。
また、Ｚｎ系の多結晶がＥＬ（エレクトロルミネッセン
ス）素子，蛍光体および圧電素子などに応用されてい
る。さらに、ＣｕＩｎＳｅ2 などのカルコパイライト系
の多結晶が太陽電池に応用されつつある。
【０００５】（３）III−V族化合物の多結晶半導体材料
では、Ｇａ系およびＩｎ系の多結晶が太陽電池への応用
について検討されているが、未だ実用化には至っていな
い。また、III−V族化合物の多結晶半導体材料を用いた
太陽電池に関する文献は多数報告されているが、発光特
性に関する報告は少ない。ＳＡＬＥＲＮＯ Ｊ Ｐ等が
（ｃｏｎｆ．ＲＥＣＩＥＥＥ ｖｏｌ．１５ｔｈ Ｐ．
１１７４〜１１７８）で電子線ルミネッセンスについて
報告しているが、ＰＮ接合を使ってＬＥＤ特性を調べた
という記述はなかった。
【０００６】また、発光素子を用いた表示装置は、一般
には、単結晶ウエハに多数個の発光素子を形成し、１個
または複数個の発光素子を単結晶ウエハから切出し、切
出した発光素子を支持基板に接着することによって構成
されている。したがって、大面積のＬＥＤ表示素子を構
成する場合には、多数のＬＥＤをハイブリッド化するた
め、コストが高くなり、用途が限定されるという欠点が
ある。
【０００７】そこで、ＬＥＤ表示素子の表示面積の制約
を解除することを目的として、本発明者らはIII−V族化
合物半導体単結晶を大面積で形成する一方法として選択
核形成法を提案した（特開昭６４−７２３号公報）。こ
の方法は、自由表面を有する基板に、核形成密度の小さ
い非核形成面と、単一核のみから結晶を堆積するのに十
分小さい面積および非核形成面の核形成密度より大きい
核形成密度を有する核形成面とを隣接して配置し、結晶
堆積処理をこの基板に施して、単一核から単結晶を堆積
させるというものである。
【０００８】また、本発明者らは、ヨーロッパ特許公開
公報ＥＰ０２８５３５８Ａ２に記載された方法を提案し
た。
【０００９】この方法は、前記単結晶を形成する際に、
結晶形成処理条件を切り替えることによりＰＮ接合領域
を作り、非単結晶基板上にＬＥＤが形成できることを示
したものである。
【００１０】更に、本発明者らは、多結晶による選択的
半導体素子形成法を提案した（特願平２−３０３３９４
号）。
【００１１】図４９（Ａ）〜（Ｅ）は、本発明者らが提
案した多結晶による選択的半導体素子形成法に基づくII
I−V族化合物の多結晶半導体材料を用いた発光素子の製
造方法を示す工程図である。
【００１２】この製造方法の一般的な工程は以下のとお
りである。熱酸化処理，蒸着またはスパッタなどにより
非核形成面511 を基板510 上に堆積する非核形成面堆積
工程と、ＥＢ蒸着，抵抗加熱蒸着またはスパッタなどに
より、Ａｌ2Ｏ3，Ｔａ2Ｏ5などの非単結晶質からなる核
形成面を非核形成面511 上に堆積したのち、酸，アルカ
リなどの溶液によるウエットエッチングまたはリアクテ
ィブイオンビームエッチング（ＲＩＢＥ）などのドライ
エッチングにより不要な核形成面を除去して、多結晶堆
積用核形成面512 を形成する核形成面形成工程（Ａ）；
非核形成面511と多結晶堆積用核形成面512 との核形成
密度の差を利用して、ＭＯＣＶＤ法（有機金属気相成長
法）により、多結晶堆積用核形成面512 を起点として、
III−V族化合物の多結晶半導体材料からなるｎ型半導体
多結晶層515 およびｐ型半導体多結晶層516 を順次形成
する半導体多結晶層形成工程（Ｂ）；抵抗加熱蒸着法ま
たは電子線加熱蒸着法により、ｐ型半導体多結晶層516
の中央部から右半分の表面に第１の電極517 を形成する
第１の電極形成工程（Ｃ）；第１の電極517 の表面にレ
ジスト518 を塗布したのち、ウエットエッチングまたは
ドライエッチングにより、レジスト518 が塗布されてい
ないｐ型半導体多結晶層516 の中央部から左半分を除去
して、この部分のｎ型半導体多結晶層515 の表面を露出
させる半導体多結晶層除去工程（Ｄ）；第１の電極517
の形成と同様にして、表面が露出されたｎ型半導体多結
晶層515 に第２の電極519 を形成する第２の電極形成工
程（Ｅ）。
【００１３】しかしながら、上述した多結晶による選択
的半導体素子形成法で作成した発光素子について実験を
行った結果、ｎ型半導体多結晶層515 およびｐ型半導体
多結晶層516 の多結晶の粒径が大きいほど発光効率が大
きくなる反面、表面の凹凸および結晶島の高さが大きく
なり第１および第２の電極517，519の断線が生じ易くな
る場合があることが判明した。また、発光効率を大きく
するために多結晶の粒径を大きくすると、電極の断線に
よる信頼性の低下が生じる場合があることが判明し、改
善の余地があることがわかった。
【００１４】
【発明が解決しようとする課題】本発明の目的は、特願
平２−３０３３９４号に開示した半導体素子の形成方法
を更に改善することにある。
【００１５】本発明の別の目的は、発光効率を大きくす
ることができ、かつ信頼性の向上が図れるIII−V族化合
物の多結晶半導体材料を用いた発光素子を提供すること
およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明のIII−V族化合物
の多結晶半導体材料を用いた発光素子の第１の態様は次
のとおりのものである。即ち、ｎ型半導体多結晶層とｐ
型半導体多結晶層とを含む、III−V族化合物の多結晶半
導体材料を用いた発光素子において、前記ｎ型半導体多
結晶層と前記ｐ型半導体多結晶層とが、平均粒径０．６
μｍ以上の多結晶で形成された発光領域と、平均粒径
０．５μｍ以下の多結晶で形成された配線領域とからな
ることを特徴とするものである。
【００１７】本発明の発光素子の第２の態様は次のとお
りのものである。即ち、核形成密度が小さい非核形成面
と、該非核形成面よりも核形成密度が大きく発光領域を
形成するＰＮ接合部の起点となる第１の核形成面と、取
り出し電極が形成されるＰ型半導体層及びＮ型半導体層
の起点となる第２の核形成面とを有する基体に結晶成長
処理を施し、III−V族化合物多結晶を形成して構成され
た発光素子であって、前記Ｐ型半導体層の起点となる第
２の核形成面及び前記Ｎ型半導体層の起点となる第２の
核形成面に対する前記第１の核形成面の位置を非対称に
配置し、前記発光領域を構成する多結晶半導体の平均粒
径を０．６μｍ以上とし、前記取り出し電極が形成され
るＰ型半導体層及びＮ型半導体層の平均粒径を０．５μ
ｍ以下としたことを特徴とするものである。
【００１８】本発明の発光素子の製造方法の好ましい態
様は次のとおりのものである。即ち、ｎ型半導体多結晶
層とｐ型半導体多結晶層とを含む、III−V族化合物の多
結晶半導体材料を用いた発光素子の製造方法において、
平均粒径０．６μｍ以上の多結晶を堆積する起点となる
大粒径多結晶堆積用核形成面と平均粒径０．５μｍ以下
の多結晶を堆積する起点となる小粒径多結晶堆積用核形
成面とを形成する核形成面形成工程と、前記大粒径多結
晶堆積用核形成面と前記小粒径多結晶堆積用核形成面と
を起点として、前記ｎ型半導体多結晶層あるいは前記Ｐ
型半導体多結晶層のいずれか一方を形成したのち、他方
を形成する半導体多結晶層形成工程とを含むことを特徴
とするものである。
【００１９】本発明によれば、ｎ型半導体多結晶層とｐ
型半導体多結晶層との発光領域における多結晶の平均粒
径を０．６μｍ以上とし、配線領域における多結晶の粒
径を０．５μｍ以下とすることにより、発光効率を向上
させるとともに、電極の断線による信頼性の低下を防止
することができる。
【００２０】また、本発明によれば、電極材料の拡散に
よるショート及びＰＮ接合の特性劣化を防止し、発光強
度の均一性向上が可能になる。このため、多数の発光素
子を集積化したようなデバイスを作製する際に、素子間
の発光強度の補正が容易になる。
【００２１】
【実施例】まず、本発明者らがIII−V族化合物の多結晶
半導体材料を用いた発光素子の諸特性について実験によ
り得た知見について説明する。
【００２２】まず、多結晶堆積用核形成面の大きさと多
結晶の平均粒径との関係を調べるため、図２に示すよう
に、Ｓｉ基板２０上にＳｉＯ2 膜２２（非核形成面）を
堆積し、ポリシリコンからなる、正方形の多結晶堆積用
核形成面２２をＳｉＯ2 膜２２上に形成し、ＭＯＣＶＤ
法を用いて多結晶堆積用核形成面２２を起点として、II
I−V族化合物の多結晶半導体材料であるＧａＡｓ多結晶
層２５を選択堆積した試料を作成した。表１に、ＭＯＣ
ＶＤ法におけるＧａＡｓ多結晶層２５の堆積条件を示
す。
【００２３】
【表１】 作成したＧａＡｓ多結晶層２５の平均粒径は、次のよう
にして求めた。図２に示す選択堆積後の島状になったＧ
ａＡｓ多結晶層２５の表面をエポキシ樹脂（不図示）で
保護したのち、ダイヤモンドペーストを用いて厚さが約
６０μｍになるまでＳｉ基板２１を研磨し、さらにイオ
ンミリングによって厚さが約２０μｍになるまでＳｉ基
板２１を研磨した。その後、ＴＥＭ観察（透過電子顕微
鏡観察）により、ＧａＡｓ多結晶層２５の表面から深さ
約２μｍの点を結ぶ曲線Ｌを引き、曲線Ｌを横切る結晶
粒界の数（図２に示した例では１０）に１を足した数で
曲線Ｌの長さ（図２に示した例では２３μｍ）を割っ
て、ＧａＡｓ多結晶層２５の平均粒径（図２に示した例
では約２．１μｍ）を得た。ただし、粒径が一番大きな
粒径の一割に満たない小粒子は除いた。このようにして
求めた、ＧａＡｓ多結晶層２５の平均粒径と多結晶堆積
用核形成面２２の大きさとの関係を測定した一実験結果
を図３に示す。この結果より、多結晶堆積用核形成面２
２の大きさとＧａＡｓ多結晶層２５の平均粒径とはほぼ
反比例の関係を有することがわかった。なお、ＴＥＭ観
察により、多結晶堆積用核形成面２２から約２〜３μｍ
までの近傍では、ＧａＡｓ多結晶層２５の粒径がやや小
さく、その外側ではＧａＡｓ多結晶層２５の粒径がほぼ
一定の値に揃っていることもわかった。
【００２４】次に、多結晶堆積用核形成面の大きさと発
光特性との関係を調べるため、図４に示す縦構造を有す
る発光ダイオードを作成した。この発光ダイオードは、
Ｓｉ基板３０と、Ｓｉ基板３０上に堆積されたＳｉＯ2
膜３１と、ＳｉＯ2 膜３１上に形成された、ポリシリコ
ンからなる多結晶堆積用核形成面３２と、ＭＯＣＶＤ法
を用いて多結晶堆積用核形成面３２を起点として順次堆
積されたのち平坦化されたｐ型ＧａＡｓ多結晶層３５お
よびｎ型ＧａＡｓ多結晶層３６と、ｎ型ＧａＡｓ多結晶
層３６と接続されたＡｕＧｅ／Ａｕ電極３７と、ｐ型Ｇ
ａＡｓ多結晶層８５と接続されたＣｒ／Ａｕ電極３９
と、ＡｕＧｅ／Ａｕ電極３７とＣｒ／Ａｕ電極３９とを
絶縁する絶縁膜３８とからなる。表２に、ＭＯＣＶＤ法
におけるｐ型ＧａＡｓ多結晶層３５およびｎ型ＧａＡｓ
多結晶層３６の堆積条件を示す。
【００２５】
【表２】 この発光ダイオードのｐ型ＧａＡｓ多結晶層３５とｎ型
ＧａＡｓ多結晶層３６との接合面から発せられる光の強
度を光パワーメータ４０で測定し、発光強度とｐ型Ｇａ
Ａｓ多結晶層３５およびｎ型ＧａＡｓ多結晶層３６の平
均粒径と多結晶堆積用核形成面３２の大きさとの関係を
測定した実験結果を図５に示す。ここで、平均粒径は、
前述したＴＥＭ観察を用いた方法によりｐ型ＧａＡｓ多
結晶層３５の表面から深さ約２μｍにおいて求めた値を
採用した。その理由は、発光ダイオードの発光はほぼそ
の位置で生じるため、多結晶の粒径が発光強度に与える
影響を顕著に捉えることができることである。図５に示
した実験結果より、平均粒径が大きい（すなわち、多結
晶堆積用核形成面３２が小さい）ほど発光強度が大き
く、平均粒径が約０．６〜０．８μｍにおいて発光強度
が著しく変化することがわかった。このことは、多結晶
の粒径が小さくなるに従って増加する結晶粒界におい
て、非発光再結合が多くなるためと考えられる。なお、
ＧａＡｓ多結晶についてのキャリアの再結合速度および
マイノリティキャリアの拡散長を調べた結果（Ｏ．Ｐａ
ｚ et al.，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，６１（４）１
５，ｐ．１５３７，１９８７、およびＭ．Ｙａｍａｇｕ
ｃｈｉ et al.，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，６０
（１）１，ｐ．４１３，１９８６）でも同様な傾向が得
られている。また、発光ダイオードは、ｐ型ＧａＡｓ多
結晶層３５およびｎ型ＧａＡｓ多結晶層３６の粒径によ
らず８８０ｎｍ付近にピーク波長をもっていた。
【００２６】次に、多結晶堆積用核形成面の大きさと電
極の電気抵抗および断線確率との関係を調べるため、図
６に示すように、Ｓｉ基板５０上にＳｉＯ2 膜５１（非
核形成面）を堆積し、ポリシリコンからなる正方形の多
結晶堆積用核形成面５２をＳｉＯ2 膜５１上に形成し、
ＭＯＣＶＤ法を用いて多結晶堆積用核形成面５２を起点
として、ＧａＡｓ多結晶層５５を選択堆積し、ＧａＡｓ
多結晶層５５を横切るように、膜厚０．５μｍ，幅１０
μｍのＡｕ電極５６を形成した試料を作成した。表３
に、ＭＯＣＶＤ法におけるＧａＡｓ多結晶層５５の堆積
条件を示す。
【００２７】
【表３】 ５０個の試料について、前述した（１）と同様の方法で
ＧａＡｓ多結晶層５５の平均粒径と多結晶堆積用核形成
面５２の大きさとの関係を測定した実験結果を図７に、
また、Ａｕ電極５６の平均電気抵抗と多結晶堆積用核形
成面５２の大きさとの関係を測定した一実験結果を図８
に、さらに、Ａｕ電極５６の断線確率と多結晶堆積用核
形成面５２の大きさとの関係を測定した実験結果を図９
に示す。ここで、Ａｕ電極５６の電気抵抗は、多結晶堆
積用核形成面５２を中心として互いに５００μｍ離れた
Ａｕ電極５６上にプローブの針５９１，５９２を当て
て、この間のＡｕ電極５６の電気抵抗を測定することに
より求めた。図７の実験結果より、多結晶堆積用核形成
面５２の一辺の長さが１０μｍ以下のときには、図３に
示した実験結果と同様にＧａＡｓ多結晶層５５の平均粒
径は多結晶堆積用核形成面５２の大きさに反比例するこ
とがわかった。図８および図９の実験結果より、多結晶
堆積用核形成面５２の一辺の長さが大きい（ＧａＡｓ多
結晶層５５の平均粒径が小さい）ほどＡｕ電極５６の平
均電気抵抗および断線確率が小さく、Ａｕ電極５６の平
均電気抵抗は多結晶堆積用核形成面５２の一辺の長さが
約８μｍ（ＧａＡｓ多結晶層５５の平均粒径が０．５μ
ｍ）以下で急激に変化することがわかった。
【００２８】以上述べた実験結果より、III−V族化合物
の多結晶半導体材料を用いて発光素子を作成する場合に
は、発光効率を大きくするためには粒径の大きい多結晶
（好ましくは０．６μｍ以上の多結晶）を堆積した方が
よく、一方、電気抵抗および断線確率を小さくするため
には粒径の小さい多結晶（好ましくは０．５μｍ以下の
多結晶）を堆積した方がよいことが確認できた。したが
って、本発明の第１の態様である図１に示した発光素子
は、ｎ型半導体多結晶層１５とｐ型半導体多結晶層１６
とが平均粒径０．６μｍ以上の多結晶で形成された発光
領域と平均粒径０．５μｍ以下の多結晶で形成された配
線領域とからなるため、発光効率を大きくすることがで
きるとともに、第１および第２の電極１７，１９の断線
に対する信頼性の向上が図れる。
【００２９】次に図４９に示した我々の提案による発光
素子の製造方法を更に詳しく検討して得られた知見に基
づく本発明の別の態様について説明する。図４９に示し
た方法を用いてある条件で発光素子を作成し、完成した
ＬＥＤ素子の発光強度を測ったところ、発光強度が全素
子の平均値の５０％に満たないものが数％含まれてい
た。そこで、発光強度の極端に小さな試料をエポキシ系
の樹脂で固めた後、基板に垂直な方向に研磨して断面を
走査型電子顕微鏡（ＳＥＭ）で観察した。その模式図を
図５０に示した。
【００３０】大きな結晶粒に挟まれた小粒径の多結晶Ｇ
ａＡｓの部分に、電極の金属が拡散したと思われる部分
８０１〜８０３が見つかった。特に８０１の部分はＰ型
ＧａＡｓ層を通り抜けてＮ型層にまで到達しているよう
に見えた。このような現象は、発光強度の強い試料には
見られなかった。
【００３１】前述した現象を確認するため、図３１に示
したような試料を作りアニール温度を変えて、電極材料
の多結晶ＧａＡｓ中への拡散距離を測定した。
【００３２】試料は、アルミナ基板９０１上にポリシリ
コン膜９０２を５００Ａ堆積し、ＭＯＣＶＤ法により次
の条件でＧａＡｓ膜９０３を３μｍ堆積して形成した。
【００３３】 ＴＭＧ ２．４×１０-5ｍｏｌ／ｍｉｎ ＡｓＨ3 １．８×１０-3ｍｏｌ／ｍｉｎ ＨＣｌ（エッチングガス） １×１０-5ｍｏｌ／ｍｉｎ Ｈ2 （キャリアガス） １０ｌ／ｍｉｎ 基板温度 ７７５℃ 圧 力 ３０ｔｏｒｒ 成長時間 １２０分 この時の多結晶ＧａＡｓは、平均結晶粒径が０．２μｍ
程度の細かい粒の膜になっていた。
【００３４】その後、レジストでパターンを形成後、Ｃ
ｒ／Ａｕ膜を蒸着した。堆積法は抵抗加熱法で、Ｃｒ５
００ＡとＡｕ５０００Ａを連続蒸着後、リフトオフ法に
より、一辺が１００μｍの正方形のパターン９０４を形
成した。パターンの間隔は１２０μｍであった。
【００３５】この試料を電気炉に入れてアニールし、そ
の時の温度を変化させて金属を拡散させ、その距離９０
５を上面からＳＥＭを使って測定した。
【００３６】アニール条件は、大気圧、アルゴン雰囲
気、アニール時間１０分であった。
【００３７】図３２はアニール温度と拡散距離の関係を
示したものである。今回用いたような小粒径のＧａＡｓ
多結晶では、オーミック接合に必要な熱処理を行うと、
かなりの距離を金属が拡散してしまうことが判った。
【００３８】また同様の構造の電極を張ったサンプル
を、ＧａＡｓのエピタキシャル膜上に作って、同じ条件
で熱拡散の実験を行ったところ、顕著な拡散は観察でき
なかった。
【００３９】以上の結果から、選択堆積多結晶を利用し
て歩留まり良くＬＥＤを形成しようとすると、次の二つ
の方法が考えられる。 （１）電極材料がＰＮ接合を突き抜けて拡散するのを防
ぐような構造をつくる。 （２）金属が拡散し難いような、大粒径の多結晶だけで
構成された結晶島を形成する。
【００４０】該（１）及び（２）の方法を満足するもの
として得られた本発明の発光素子の第２の態様は次のと
おりのものである。
【００４１】即ち、核形成密度が小さい非核形成面と、
該非核形成面よりも核形成密度が大きく発光領域を形成
するＰＮ接合部の起点となる第１の核形成面と、取り出
し電極が形成されるＰ型半導体層及びＮ型半導体層の起
点となる第２の核形成面とを有する基体に結晶成長処理
を施し、III−V族化合物多結晶を形成して構成された発
光素子であって、前記Ｐ型半導体層の起点となる第２の
核形成面及び前記Ｎ型半導体層の起点となる第２の核形
成面に対する前記第１の核形成面の位置を非対称に配置
し、前記発光領域を構成する多結晶半導体の平均粒径を
０．６μｍ以上とし、前記取り出し電極が形成されるＰ
型半導体層及びＮ型半導体層の平均粒径を０．５μｍ以
下としたことを特徴とするものである。 実施例１ 図１は、本発明のIII−V族化合物の多結晶半導体材料を
用いた発光素子の第１の実施例を示す断面図である。
【００４２】本実施例の発光素子は、基板１０上の大粒
径多結晶堆積用核形成面１２及び小粒径多結晶堆積用核
形成面１３１，１３２上に形成されている。基板１０上
に堆積された非核形成面１１と、非核形成面１１上に堆
積された１０μｍ四方以上（望ましくは１５μｍ四方以
上、最適には２０μｍ四方以上）の大粒径多結晶堆積用
核形成面１２と、非核形成面１１上に大粒径多結晶堆積
用核形成面１２を挟んで形成された１０μｍ四方以下
（望ましくは６μｍ四方以下、最適には３μｍ四方以
下）の第１および第２の小粒径多結晶堆積用核形成面１
３１，１３２と、大粒径多結晶堆積用核形成面１２と第
１および第２の小粒径多結晶堆積用核形成面１３１，１
３２とを起点として順次形成された、III−V族化合物の
多結晶半導体材料からなるｎ型半導体多結晶層１５およ
びｐ型半導体多結晶層１６と、第２の小粒径多結晶堆積
用核形成面１３２上に堆積されたｐ型半導体多結晶層１
６の表面の一部分に形成された第１の電極１７と、第１
の小粒径多結晶堆積用核形成面１３１上に堆積されたｎ
型半導体多結晶層１５の表面の一部分に形成された第２
の電極１９とからなる。すなわち、本実施例の発光素子
は、ｎ型半導体多結晶層１５が大粒径多結晶で形成され
た発光領域（大粒径多結晶堆積用核形成面１２上に堆積
された領域）と小粒径多結晶で形成された配線領域（第
１の小粒径多結晶堆積用核形成面１３1 上に堆積された
領域）とからなり、ｐ型半導体多結晶層１６が大粒径多
結晶で形成された発光領域（大粒径多結晶堆積用核形成
面１２上に堆積された領域）と小粒径多結晶で形成され
た配線領域（第２の小粒径多結晶堆積用核形成面１３2
上に堆積された領域）とからなる点が、従来の発光素子
と異なる。
【００４３】ここで、基板１０は、Ｓｉ，ＧａＡｓなど
の半導体単結晶、石英，セラミックスなどの非晶質基板
またはＷ，Ｔｉなどの高融点金属基板などからなり、耐
熱性を有する。また、非核形成面１１はＳｉＯ2，Ｓｉ
Ｎxからなり、大粒径多結晶堆積用核形成面１２，第１
および第２の小粒径多結晶堆積用核形成面１３１，１３
２よりも小さい核形成密度を有する。さらに、ｎ型半導
体多結晶層１５およびｐ型半導体多結晶層１６は、ＴＭ
Ｇ（トリメチルガリウム），ＴＥＧ（トリエチルガリウ
ム），ＴＭＡ（トリメチルアルミニウム），ＴＭＩｎ
（トリメチルインジウム），ＴＥＩｎ（トリエチルイン
ジウム），ＴＢＡｓ（ターシャルブチルアルシン），Ｔ
ＭＡｓ（トリメチルアルシン），ＤＭＡｓ（ジメチルア
ルシン），ＤＥＡｓ（ジエチルアルシン），ＡｓＨ3 ，
ＴＢＰ（ターシャルブチルホスフィン），ＴＭＰ（ター
シャルメチルホスフィン），ＴＥＰ（ターシャルエチル
ホスフィン），ＰＨ3，ＮＨ3などからなる。なお、ドー
ピングは、ＤＭＳｅ（ジメチルセレン），ＤＥＳｅ（ジ
エチルセレン），ＤＭＴｅ（ジメチルテルル），ＤＥＴ
ｅ（ジエチルテルル），ＳｉＨ4 ，ＤＥＺｎ（ジエチル
ジンク），Ｃｐ2Ｍｇ （シクロペンタンマグネシウ
ム），（ＭｅＣｐ）2Ｍｇ （メチルシクロペンタンマグ
ネシウム）などを用いて行えばよい。
【００４４】次に、本発明のIII−V族化合物の多結晶半
導体材料を用いた発光素子の製造方法の第１の実施例で
ある、図１に示した発光素子の製造方法について、図１
０〜図１４を用いて説明する。
【００４５】この製造方法が図４９に示した従来の製造
方法と異なる点は、大粒径多結晶堆積用核形成面１２と
第１および第２の小粒径多結晶堆積用核形成面１３１，
１３２とを形成する図１０に示す核形成面形成工程と、
大粒径多結晶堆積用核形成面１２と第１および第２の小
粒径多結晶堆積用核形成面１３１，１３２とを起点とし
て、ｎ型半導体多結晶層１５を堆積したのち、ｐ型半導
体多結晶層１６を堆積する図１１に示す半導体多結晶層
堆積工程とを含むことである。
【００４６】すなわち、この製造方法は、熱酸化処理，
蒸着またはスパッタなどにより非核形成面１１を基板１
０上に堆積する非核形成面堆積工程と、ＥＢ蒸着，抵抗
加熱蒸着またはスパッタなどにより、Ａｌ2Ｏ3，Ｔａ2
Ｏ5などの非単結晶質からなる核形成面を非核形成面１
１上に堆積したのち、酸，アルカリなどの溶液によるウ
エットエッチングまたはリアクティブイオンビームエッ
チング（ＲＩＢＥ）などのドライエッチングにより不要
な核形成面を除去して、大粒径多結晶堆積用核形成面１
２と第１および第２の小粒径多結晶堆積用核形成面１３
1，１３2とを形成する核形成面形成工程と、非核形成面
１１と大粒径多結晶堆積用核形成面１２，第１および第
２の小粒径多結晶堆積用核形成面１３１，１３２との核
形成密度の差を利用して、ＭＯＣＶＤ法等により、図１
１に示すように大粒径多結晶用核形成面１２と第１およ
び第２の小粒径多結晶用核形成面１３１，１３２とを起
点としてｎ型半導体多結晶層１５を堆積したのち、ｐ型
半導体多結晶層１６を堆積する半導体多結晶層形成工程
と、抵抗加熱蒸着法または電子線加熱蒸着法等により、
図１２に示すように第２の小粒径多結晶用核形成面１３
２上に形成されたｐ型半導体多結晶層１６の表面の一部
分に第１の電極１７を形成する第１の電極形成工程と、
大粒径多結晶用核形成面１２の一部分と第２の小粒径多
結晶用核形成面１３２との領域に、図１３に示すように
レジスト１８を塗布したのち、ウエットエッチングまた
はドライエッチングにより、レジスト１８が塗布されて
いない部分（大粒径多結晶用核形成面１２の他の部分と
第１の小粒径多結晶用核形成面１３１との領域）のｐ型
半導体多結晶層１６を除去して、この部分のｎ型半導体
多結晶層１５の表面を露出させる半導体多結晶層除去工
程と、図１２に示した第１の電極１７と同様にして、図
１４に示すように表面が露出されたｎ型半導体多結晶層
１５の一部分に第２の電極１９を形成する第２の電極形
成工程とからなる。
【００４７】ここで、図１１に示した半導体層形成工程
における堆積条件は、堆積温度５００〜１２００℃（窒
化物系の場合には８００〜１２００℃），圧力８０Ｔｏ
ｒｒ以下（望ましくは３０Ｔｏｒｒ以下、最適には２０
Ｔｏｒｒ以下），堆積時間は半導体素子の大きさにより
決定される時間とすればよい。ただし、堆積条件は装置
依存性が強いため、使用する装置により変える必要があ
る。また、図１２に示した第１の電極形成工程における
パターニング法としては、リフトオフ法（予めレジスト
によりパターニングして、第１の電極１７を形成したの
ち、レジストを剥離する手法）、または電極を全面に形
成したのち不要な部分の電極を取去る手法を用いればよ
い。 実施例２ 本発明のIII−V族化合物の多結晶半導体材料を用いた発
光素子およびその製造方法の第２の実施例について、図
１５〜図１９を用いて説明する。
【００４８】本実施例の発光素子の製造方法は、以下に
示す各工程より構成されている。
【００４９】（１）非核形成面堆積工程 …… 図１５
（Ｂ）に示すように、Ｓｉ基板６０を基板として用い、
非核形成面となるＳｉＮ膜６１（膜厚０．１μｍ）をＥ
Ｂ蒸着によりＳｉ基板６０上に形成した。ここで、ＥＢ
蒸着は、１０ｃｃ／分の流量で酸素を１×１０ー6Ｔｏｒ
ｒの真空雰囲気中に供給して行った。
【００５０】（２）核形成面形成工程 …… ＡｌＮ膜を
（膜厚０．０５μｍ）をＥＢ蒸着によりＳｉＮ膜６１上
に形成したのち、不要なＡｌＮ膜をＨ2ＳＯ4とＨ2ＳＯ2
との混合溶液で除去することにより、図１５（Ａ）に示
すように、高さが約５０μｍで、底辺の長さが４０μｍ
である２つの三角形の頂点を接点部の幅が４μｍとなる
ように互いに重ね合わせた形状を有する多結晶堆積用核
形成面６２を形成した。ここで、ＥＢ蒸着は、上記
（１）と同様にして行った。
【００５１】（３）半導体多結晶層形成工程 …… ＭＯ
ＣＶＤ法を用いて、図１６（Ａ），（Ｂ）に示すよう
に、多結晶堆積用核形成面６２を起点としてｎ型ＧａＡ
ｓ多結晶層６５を形成したのち、ｐ型ＧａＡｓ多結晶層
６６を形成した。このときの多結晶の堆積条件を表４に
示す。
【００５２】
【表４】 （４）第１の電極形成工程 …… 図１７（Ａ），（Ｂ）
に示すＣｒ／Ａｕ電極６７を形成する部分以外にレジス
ト（膜厚５μｍ）を塗布し、抵抗加熱蒸着によりＣｒ
（５００Å）およびＡｕ（５０００Å）を蒸着したの
ち、レジスト剥離液中で２０分間超音波洗浄することに
より、Ｃｒ／Ａｕ電極６７を形成した。
【００５３】（５）半導体多結晶層除去工程 …… 図１
８に示すようにＳｉ基板６０の右半分にレジスト６８を
塗布したのち、レジスト６８をマスクとしてｎ型ＧａＡ
ｓ多結晶層６５の左半分の表面が露出するまでｐ型Ｇａ
Ａｓ多結晶層６６をエッチングした。エッチングは、Ｃ
Ｈ3ＣＯＯＨ，Ｈ2Ｏ2，Ｈ2ＳＯ2，Ｈ2Ｏの混合溶液に、
試料を１５秒間浸けることにより行った。
【００５４】（６）第２の電極形成工程 …… 図１９
（Ａ），（Ｂ）に示すＡｕＧｅ／Ａｕ電極６９を形成す
る部分以外にレジスト（膜厚５μｍ）を塗布し、抵抗加
熱蒸着によりＡｕＧｅ（２０００Å）およびＡｕ（５０
００Å）を蒸着したのち、レジスト剥離液中で２０分間
超音波洗浄することにより、ＡｕＧｅ／Ａｕ電極６９を
形成した。
【００５５】以上のようにして作成した試料を、温度４
２０℃のＡｒ雰囲気中で１０分間熱処理を行うことによ
り、発光素子とした。この発光素子のｎ型ＧａＡｓ多結
晶層６５は、図１５（Ａ）に示す形状を有する多結晶堆
積用核形成面６２を起点として堆積されるため、中央部
では粒径が大きく両端部に近ずくほど粒径が小さくなる
ので、図１に示した発光素子と同様に、大粒径多結晶で
形成された発光領域（中央部）と小粒径多結晶で形成さ
れた配線領域（左端部）とからなる。同様に、ｐ型Ｇａ
Ａｓ多結晶層６６も大粒径多結晶で形成された発光領域
（中央部）と小粒径多結晶で形成された配線領域（右端
部）とからなる。したがって、この発光素子は、発光効
率を大きくすることができるとともに、Ｃｒ／Ａｕ電極
６７およびＡｕＧｅ／Ａｕ電極６９の断線に対する信頼
性の向上が図れる。また、Ｃｒ／Ａｕ電極６７およびＡ
ｕＧｅ／Ａｕ電極６９の電気抵抗のばらつき範囲の測定
値は３０〜９０Ωであり、従来の製造方法により作成し
た発光素子の電気抵抗のばらつき範囲の測定値３０〜３
００Ωよりも小さかった。 実施例３ 本発明のIII−V族化合物の多結晶半導体材料を用いた発
光素子およびその製造方法の第３の実施例について、図
２０〜図２４を用いて説明する。
【００５６】本実施例の発光素子の製造方法は、非核形
成面を兼ねる石英基板７０を用いることにより、非核形
成面堆積工程を不要としたものである。すなわち、本実
施例の発光素子の製造方法は、以下に示す各工程より構
成されている。
【００５７】（１）核形成面形成工程 …… 石英基板７
０を基板として用い、図２０（Ｂ）に示すポリシリコン
膜７１（膜厚０．１μｍ）をＣＶＤ法により石英基板７
０上に堆積した。ここで、ＣＶＤの条件は、堆積温度６
２０℃，圧力０．２Ｔｏｒｒの雰囲気中に、ＳｉＨ4 を
４５ｃｃ／分の流量で１０分間供給して行った。その
後、ＡｌＮ膜（膜厚０．１μｍ）をＥＢ蒸着によりポリ
シリコン膜７１上に形成したのち、図２０（Ａ）に示す
ように、石英基板７０の中央部に、大粒径多結晶堆積用
核形成面７２となる５μｍ四方のＡｌＮ膜だけを残し
て、その他の部分のＡｌＮ膜を除去した。ここで、ＥＢ
蒸着は、１×１０ー6Ｔｏｒｒの真空雰囲気中に、酸素を
１０ｃｃ／分の流量で供給して行った。また、ＡｌＮ膜
の除去は、残す部分をレジストでカバーしたのち、試料
をＨ2ＳＯ4とＨ2ＳＯ2との混合溶液に４０秒間浸けるこ
とにより行った。その後、図２１（Ａ）に示すように、
大粒径多結晶堆積用核形成面７２を挟んで５μｍずつ離
れた位置に、第１および第２の小粒径多結晶堆積用核形
成面７３1，７３2となる５０μｍ四方のポリシリコン膜
７１だけを残して、その他のポリシリコン膜７１を除去
した。ここで、ポリシリコン膜７１の除去は、大粒径多
結晶堆積用核形成面７２と第１および第２の小粒径多結
晶堆積用核形成面７３1，７３2とをレジストでカバーし
たのち、試料をＨＦとＨ2Ｏ2との混合溶液に３０秒間浸
けることにより行った。
【００５８】（２）半導体多結晶層形成工程 …… ＭＯ
ＣＶＤ法を用いて、図２２（Ａ），（Ｂ）に示すよう
に、大粒径多結晶堆積用核形成面７２と第１および第２
の小粒径多結晶堆積用核形成面７３1，７３2とを起点と
してｎ型ＧａＡｓ多結晶層７５（キャリア密度ｎ＝１×
１０18ｃｍー3）を堆積したのち、ｐ型ＧａＡｓ多結晶層
７６（キャリア密度ｎ＝１×１０18ｃｍー3）を堆積し
た。このときの多結晶の堆積条件を表５に示す。
【００５９】
【表５】 （３）第１の電極形成工程 …… 図２３（Ａ），（Ｂ）
に示すＣｒ／Ａｕ電極７７を形成する部分以外にレジス
ト（膜厚５μｍ）を塗布し、抵抗加熱蒸着によりＣｒ
（５００Å）およびＡｕ（５０００Å）を蒸着したの
ち、レジスト剥離液中で２０分間超音波洗浄することに
より、Ｃｒ／Ａｕ電極７７を形成した。
【００６０】（４）半導体多結晶層除去工程 …… 図２
４（Ａ），（Ｂ）に示すように石英基板７０の右半分に
レジスト７８を塗布したのち、レジスト７８をマスクと
してｎ型ＧａＡｓ多結晶層７５の左半分の表面が露出す
るまでｐ型ＧａＡｓ多結晶層７６をエッチングした。エ
ッチングは、ＣＨ3ＣＯＯＨ，Ｈ2Ｏ2，Ｈ2ＳＯ2，Ｈ2Ｏ
の混合溶液に、試料を４５秒間浸けることにより行っ
た。
【００６１】（５）第２の電極形成工程 …… 図２５
（Ａ），（Ｂ）に示すＡｕＧｅ／Ａｕ電極７９を形成す
る部分以外にレジスト（膜厚５μｍ）を塗布し、抵抗加
熱蒸着によりＡｕＧｅ（２０００Å）およびＡｕ（５０
００Å）を蒸着したのち、レジスト剥離液中で２０分間
超音波洗浄することにより、ＡｕＧｅ／Ａｕ電極７９を
形成した。
【００６２】以上のようにして作成した試料を、温度４
２０℃のＡｒ雰囲気中で１０分間熱処理を行うことによ
り、発光素子とした。このようにして作成した発光素子
を２０ｍＡで１０時間連続動作させたところ、Ｃｒ／Ａ
ｕ電極７７およびＡｕＧｅ／Ａｕ電極７９の断線確率は
８％であり、同様にして求めた従来の発光素子の電極の
断線確率２０％よりも小さかった。
【００６３】次に、ｎ型半導体多結晶層とｐ型半導体多
結晶層とを堆積させる起点となる多結晶堆積用核形成面
の形成方法に関する他の例について、図２６〜図２９を
用いて説明する。
【００６４】図２６（Ａ），（Ｂ）に示す多結晶堆積用
核形成面８２は、図１０に示した大粒径多結晶堆積用核
形成面１２と第１および第２の小粒径多結晶堆積用核形
成面１３1，１３2とを接続した形状を有する。この場合
においても、多結晶堆積用核形成面８２の中央部（面積
の小さい部分）を起点として堆積されたｎ型半導体多結
晶層とｐ型半導体多結晶層との粒径は、多結晶堆積用核
形成面８２の左右部（面積の大きい部分）を起点として
堆積されたｎ型半導体多結晶層とｐ型半導体多結晶層と
の粒径よりも大きくなるため、図１に示した発光素子と
同様の構造を有する発光素子を作成することができる。
【００６５】また、図２７に示すように、多結晶堆積用
核形成面９２を基板９０上に堆積し、多結晶堆積用核形
成面９２上に堆積した非核形成面の不要部分を除去する
ことにより、多結晶堆積用核形成面９２を３つの部分
（第１の非核形成面９１1 と第２の非核形成面９１2 と
で囲まれた部分と、第２の非核形成面９１2 と第３の非
核形成面９１3 とで囲まれた部分と、第３の非核形成面
９１3 と第４の非核形成面９１4 とで囲まれた部分）に
分割しても、第２の非核形成面９１2 と第３の非核形成
面９１3 とで囲まれた部分を起点として堆積されたｎ型
半導体多結晶層とｐ型半導体多結晶層との粒径は、他の
部分を起点として堆積されたｎ型半導体多結晶層とｐ型
半導体多結晶層との粒径よりも大きくなるため、図１に
示した発光素子と同様の構造を有する発光素子を作成す
ることができる。
【００６６】さらに、図２８に示すように、非核形成面
となり得る石英基板100 上に、大粒径多結晶堆積用核形
成面102 と第１および第２の小粒径多結晶堆積用核形成
面1031，1032を形成してもよいし、図２９に示すよう
に、基板110 上に堆積した非核形成面111 に、Ａｓ，Ｐ
などのイオンを部分的に打ち込むことにより、大粒径多
結晶堆積用核形成面112 と第１および第２の小粒径多結
晶堆積用核形成面1131，1132を形成してもよい 実施例４ 図３０は本発明による、選択堆積多結晶発光素子の別の
態様例を示す模式図である。下地材料１０１（例えばＡ
ｌ2 Ｏ3 ，ＡｌＮ，ＢＮなどのセラミック、カーボン、
ポリシリコン、石英、高融点ガラスやＷ，Ｍｏ，Ｔｉな
どの高融点金属）上に結晶核形成密度の低い材料からな
る薄膜１０２（例えば非晶質のＳｉＯ2，Ｓｉ3 Ｎ4 な
ど）を堆積し非核形成面とする。
【００６７】その上に非核形成面より核形成密度の高い
材料（非単結晶質のポリシリコン，ＡｌＮ，Ａｌ2 Ｏ
3 ，Ｔａ2 Ｏ5 ，ＴｉＮ，ＴｉＯ2 ，ＷＯ3 など）を微
細な正方形もしくは帯状（一般には一辺が１〜８μｍ、
好ましくは１〜６μｍ、最適には１〜３μｍ）を形成し
核形成面１０３〜１０４とする。
【００６８】この時にＬＥＤ形成部の核形成面１０４
を、Ｐ型及びＮ型電極取り出し部の核形成面１０３に対
して非対称（Ｐ型またはＮ型どちらかの取り出し部に寄
せて）に配置する。
【００６９】その後ＭＯＣＶＤ法を用いてIII−V族化合
物の多結晶を、ドーピングガスを切り替えながら、Ｐ型
Ｎ型またはＮ型Ｐ型の順に堆積する。
【００７０】III−V族化合物半導体原料としては、前述
したものが使用できる。
【００７１】この時の基板温度は、一般には５７０〜８
５０℃、好ましくは６００〜８００℃、最適には６６０
〜７８０℃であり、反応圧力は一般には１００ｔｏｒｒ
以下、好ましくは５０ｔｏｒｒ以下、最適には４〜３０
ｔｏｒｒである。Ｖ族／III族の原料供給モル比は、一
般には１０〜１５０、好ましくは３０〜８０、最適には
４０〜７０である。エッチング性ガスとしてＨＣｌを導
入し、その流量は全ガス流量に対し、一般には７×１０
-4〜６×１０-2ｍｏｌ％、好ましくは１〜５×１０-3ｍ
ｏｌ％、最適には２〜３×１０-3ｍｏｌ％である。
【００７２】そして、核形成面上に最初に堆積する層
（Ｐ型またはＮ型）１０５を連続させないように時間制
御しながら成長し、取り出し電極下に隙間１１０を形成
する。この隙間によって電極材料１０７からアニールに
よって金属が拡散する領域１０９が上側の半導体層１０
６を通り抜けて下側の半導体層１０５に到達しても、隙
間１１０が存在するために半導体層１０５と１０６の間
のＰＮ接合は電気的に短絡することがなく、ダイオード
特性を保持することが出来る。
【００７３】また、核形成面の配置は、ＬＥＤ形成部の
核形成面１０４がＰ型及びＮ型電極取り出し部の核形成
面１０３に対して非対称（Ｐ型またはＮ型どちらかの取
り出し部に寄せて）配置されていれば良く、図３０の構
成に限られるものではない。例えば図３９に示したよう
に、電極取り出し部の核形成面１０３の形状を扇状にし
たり、図４０の様に、ＬＥＤ形成部１０４と片方の電極
取り出し部１０３の核形成面を繋げて一体構造にしても
良い。ＬＥＤ形成部の核形成面１０４と電極取り出し部
の核形成面１０３の間の距離のうち距離の長い方は、一
般には１〜１００μｍ、好ましくは３〜７０μｍ、最適
には５〜４０μｍである。
【００７４】図３３〜図３８は本発明によるＧａＡｓ多
結晶を用いたＬＥＤ素子の概略工程図である。 （Ａ）厚さ１ｍｍのアルミナ基板３０１上に、ＳｉＨ4
とＯ2を用いたＣＶＤ法によりＳｉＯ2 膜３０２を１５
００Ａ堆積した。これを非核形成面３０３とする。
【００７５】この時の堆積条件は、ＳｉＨ4 ４５ｓｃｃ
ｍ，Ｏ2 ６０ｓｃｃｍ，Ｎ2 ５０ｓｃｃｍ，基板温度４
４０℃、圧力は常圧、堆積時間は９０秒であった。
【００７６】次にＬＰＣＶＤ法によってポリシリコン膜
を５００Ａ堆積し、フォトグラフィー技術によって、一
辺が２μｍの微細な正方形にパターンニングして、ＬＥ
Ｄ部の核形成面３０４とした。また、短辺が２μｍ長辺
が４０μｍの微細な長方形にパターンニングしてＮ型電
極取り出し部の核形成面３０５、Ｐ型電極取り出し部の
核形成面３０３とした。核形成面３０４と３０５の距離
は１０μｍ、３０３との距離は３０μｍであった。この
時のポリシリコン膜の堆積条件は、ＳｉＨ4 ４５ｓｃｃ
ｍ、基板温度６２０℃、圧力２２０ｍｔｏｒｒ、堆積時
間は５分３０秒であった。（図３３） （Ｂ）ＧａＡｓの成長には、ＭＯＣＶＤ法を用いた。
【００７７】まずＮ型ＧａＡｓ３０６を核形成面３０３
〜３０５上に堆積した。
【００７８】この時の成長条件は、次のとおりとした。
【００７９】 ＴＭＧ ２．４×１０-5ｍｏｌ／ｍｉｎ ＡｓＨ3 １．８×１０-3ｍｏｌ／ｍｉｎ ＳｉＨ4 （ドーパント） ９．０×１０-6ｍｏｌ／ｍｉｎ ＨＣｌ（エッチングガス） １×１０-5ｍｏｌ／ｍｉｎ Ｈ2 （キャリアガス） １０ｌ／ｍｉｎ 基板温度 ７７５℃ 圧 力 ２０ｔｏｒｒ 成長を７０分続けて、ＧａＡｓ結晶島の間の隙間３０７
が５μｍになるまで成長させた。（図３４） （Ｃ）次に、ドーピング原料をＳｉＨ4 からＤＥＺに切
り替えてＰ型のＧａＡｓ３０８を成長させた。成長条件
は、ＳｉＨ4 を止めて代わりにＤＥＺ１×１０-5ｍｏｌ
／ｍｉｎ流した以外は（Ｂ）と同様であった。成長は３
０分間行い、Ｎ型の結晶島の隙間を完全に埋め尽くし
た。（図３５） （Ｄ）レジストでパターンニングした後で、ＣＨ3 ＣＣ
Ｈ，Ｈ2 Ｏ2 ，Ｈ2 ＳＯ 4 ，Ｈ2Ｏの混合液に１５秒間
浸してＮ型層３０５が露出するまでＰ型層３０８をエッ
チングした。（図３６） （Ｅ）Ｐ型電極を形成する部分以外にレジストでパタン
を形成後、Ｃｒ／Ａｕ膜を蒸着した。堆積法は抵抗加熱
法でＣｒ５００ＡとＡｕ５０００Ａを連続蒸着後、リフ
トオフ法によりＰ型電極３０９を形成した。（図３７） （Ｆ）Ｎ型電極を形成する部分以外にレジストでパター
ン形成後、ＡｕＧｅ／Ａｕ膜を蒸着した。抵抗加熱法に
よりＡｕＧｅ合金２０００ＡとＡｕ５０００Ａを連続蒸
着後、リフトオフ法によりＮ型電極３１０を形成した。
【００８０】素子構造完成後、Ａｒ雰囲気で４２０℃、
１０分間熱処理を行った。（図３８） ここで、核形成面３０４上の発光領域を形成する多結晶
の平均粒径を測定したところ０．６μｍ以上を示し、核
形成面３０４と３０５上に形成されたＧａＡｓの平均粒
径は０．５μｍ以下であった。
【００８１】図４１は、従来型の素子と本発明による素
子の光出力のばらつきを調べたものである。この時の光
出力は、電流の増加に対して飽和した光出力を表してい
る。光出力のばらつきをみると、本発明によるもので
は、６〜１２μｍに集中しているが、それに比較して従
来例では、６μｍ以下の低出力のものが数％存在してい
ることが判る。 実施例５ 図４２〜図４７は本発明によるＧａＡｓＰ多結晶を用い
た発光素子の概略工程図である。 （Ａ）厚さ１ｍｍの石英基板４０１（これをそのまま非
核形成面とする）上に、ＬＰＣＶＤ法によってポリシリ
コン膜を５００Ａ堆積し、フォトグラフィー技術によっ
て、一辺が２μｍの微細な正方形にパターンニングし
て、ＬＥＤ部の核形成面４０３とした。また、短辺が４
０μｍ長辺が８０μｍの微細な長方形にパターンニング
してＮ型電極取り出し部の核形成面４０４、Ｐ型電極取
り出し部の核形成面４０２とした。核形成面４０３と４
０２は接触していて、４０２との距離は３０μｍであっ
た。この時のポリシリコン膜の堆積条件は、ＳｉＨ4 ４
５ｓｃｃｍ、基板温度６２０℃、圧力２２０ｍｔｏｒ
ｒ、堆積時間は５分３０秒であった。（図４２） （Ｂ）ＧａＡｓの成長には、ＭＯＣＶＤ法を用いた。
【００８２】まずＮ型ＧａＡｓ４０５を核形成面４０２
〜４０４上に堆積した。
【００８３】この時の成長条件は、次のとおりであっ
た。
【００８４】 ＴＭＧ ２．４×１０-5ｍｏｌ／ｍｉｎ ＡｓＨ3 １．０×１０-3ｍｏｌ／ｍｉｎ ＴＢＰ １．２×１０-3ｍｏｌ／ｍｉｎ （ターシャルブチルホスフィン） ＳｉＨ4 （ドーパント） ９．０×１０-6ｍｏｌ／ｍｉｎ ＨＣｌ（エッチングガス） １×１０-5ｍｏｌ／ｍｉｎ Ｈ2 （キャリアガス） １０ｌ／ｍｉｎ 基板温度 ８００℃ 圧 力 ２０ｔｏｒｒ 成長を６５分続けて、ＧａＡｓＰ結晶島の間の隙間４０
６が５μｍになるまで成長させた。（図４３） （Ｃ）次に、ドーピング原料をＳｉＨ4 からＤＥＺに切
り替えてＰ型のＧａＡｓＰ４０７を成長させた。成長条
件は、ＳｉＨ4 を止めて代わりにＤＥＺ１×１０-5ｍｏ
ｌ／ｍｉｎ流した以外は（Ｂ）と同様であった。成長は
３５分間行い、Ｎ型の結晶島の隙間を完全に埋め尽くし
た。（図４４） （Ｄ）レジストでパターンニングした後で、ＣＨ3 ＣＣ
Ｈ，Ｈ2 Ｏ2 ，Ｈ2 ＳＯ4 ，Ｈ2Ｏの混合液に１８秒間
浸してＮ型層４０６が露出するまでＰ型層４０７をエッ
チングした。（図４５） （Ｅ）Ｐ型電極を形成する部分以外にレジストでパター
ンを形成後、Ａｌ膜を蒸着した。堆積法は抵抗加熱法
で、６０００Ａを堆積後、リフトオフ法によりＰ型電極
４０８を形成した。（図４６） （Ｆ）Ｎ型電極を形成する部分以外にレジストでパター
ン形成後、ＡｕＧｅ／Ｎｉ膜を蒸着した。抵抗加熱法に
よりＡｕＧｅ合金３０００ＡとＮｉ４０００Ａを連続蒸
着後、リフトオフ法によりＮ型電極４０９を形成した。
【００８５】素子構造完成後、Ａｒ雰囲気で４８０℃、
１０分間熱処理を行った。（図４７） ここで、核形成面４０３上の発光領域を形成する多結晶
の平均粒径を測定したところ０．６μｍ以上を示し、核
形成面４０２と４０４上に形成されたＧａＡｓＰの平均
粒径は０．５μｍ以下であった。
【００８６】図４８は、従来型の素子と本発明による素
子の光出力のばらつきを調べたものである。この時の光
出力は、電流の増加に対して飽和した光出力を表してい
る。光出力のばらつきをみると、本発明によるもので
は、０．６〜１．２μｍに集中しているが、それに比較
して従来例では、０．６μｍ以下の低出力のものが約１
０％程度存在していることが判る。
【図面の簡単な説明】
【図１】本発明のIII−V族化合物の多結晶半導体材料を
用いた発光素子の一例を示す断面図である。
【図２】多結晶堆積用核形成面の大きさと多結晶の平均
粒径との関係を調べるために作成した試料の断面図であ
る。
【図３】多結晶堆積用核形成面の大きさとＧａＡｓ多結
晶の平均粒径との関係を示すグラフである。
【図４】多結晶堆積用核形成面の大きさと発光特性との
関係を調べるために作成した発光ダイオードの断面図で
ある。
【図５】多結晶堆積用核形成面の大きさとｐ型ＧａＡｓ
多結晶層およびｎ型ＧａＡｓ多結晶層の平均粒径と発光
強度との関係を示すグラフである。
【図６】多結晶堆積用核形成面の大きさと電極の電気抵
抗および断線確率との関係を調べるために作成した試料
の断面図である。
【図７】ＧａＡｓ多結晶層の平均粒径と多結晶堆積用核
形成面の大きさとの関係を示すグラフである。
【図８】Ａｕ電極の平均電気抵抗と多結晶堆積用核形成
面の大きさとの関係を示すグラフである。
【図９】Ａｕ電極の断線確率と多結晶堆積用核形成面の
大きさとの関係を示すグラフである。
【図１０】非核形成面堆積工程および核形成面形成工程
を示す模式図であり、（Ａ）は発光素子の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図１１】発光素子の製造方法における半導体多結晶層
形成工程を示す模式図であり、（Ａ）は発光素子の平面
図、（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図１２】発光素子の製造方法における第１の電極形成
工程を示す模式図であり、（Ａ）は発光素子の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図１３】発光素子の製造方法における半導体多結晶層
除去工程を示す模式図であり、（Ａ）は発光素子の平面
図、（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図１４】発光素子の製造方法における第２の電極形成
工程を示す図であり、（Ａ）は発光素子の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図１５】本発明の発光素子の製造方法における非核形
成面堆積工程および核形成面形成工程の一例を示す模式
図であり、（Ａ）は発光素子の平面図、（Ｂ）は（Ａ）
のＡ−Ａ線断面図である。
【図１６】本発明の発光素子の製造方法における半導体
多結晶層形成工程の一例を示す模式図であり、（Ａ）は
発光素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図で
ある。
【図１７】本発明の発光素子の製造方法における第１の
電極形成工程の一例を示す模式図であり、（Ａ）は発光
素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図であ
る。
【図１８】本発明の発光素子の製造方法における半導体
多結晶層除去工程の一例を示す模式図であり、（Ａ）は
発光素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図で
ある。
【図１９】本発明の発光素子の製造方法における第２の
電極形成工程の一例を示す模式図であり、（Ａ）は発光
素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図であ
る。
【図２０】本発明の発光素子の製造方法の核形成面形成
工程における大粒径多結晶堆積用核形成面の形成方法の
一例を示す模式図であり、（Ａ）は発光素子の平面図、
（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図２１】本発明の発光素子の製造方法の核形成面形成
工程における第１および第２の小粒径多結晶堆積用核形
成面の形成方法の一例を示す模式図であり、（Ａ）は発
光素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図であ
る。
【図２２】本発明の発光素子の製造方法における半導体
多結晶層形成工程の一例を示す模式図であり、（Ａ）は
発光素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図で
ある。
【図２３】本発明の発光素子の製造方法における第１の
電極形成工程を示す模式図であり、（Ａ）は発光素子の
平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図２４】本発明の発光素子の製造方法における半導体
多結晶層除去工程を示す模式図であり、（Ａ）は発光素
子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図２５】本発明の発光素子の製造方法における第２の
電極形成工程を示す模式図であり、（Ａ）は発光素子の
平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図である。
【図２６】ｎ型半導体多結晶層とｐ型半導体多結晶層と
を堆積させる起点となる多結晶堆積用核形成面の形成方
法に関する他の例を説明する模式図であり、（Ａ）は発
光素子の平面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図であ
る。
【図２７】ｎ型半導体多結晶層とｐ型半導体多結晶層と
を堆積させる起点となる多結晶堆積用核形成面の形成方
法に関する他の例を説明する模式図である。
【図２８】ｎ型半導体多結晶層とｐ型半導体多結晶層と
を堆積させる起点となる多結晶堆積用核形成面の形成方
法に関する他の例を説明する模式図である。
【図２９】ｎ型半導体多結晶層とｐ型半導体多結晶層と
を堆積させる起点となる多結晶堆積用核形成面の形成方
法に関する他の例を説明する模式図である。
【図３０】本発明による発光素子の一例を示す模式図で
ある。
【図３１】多結晶ＧａＡｓ中への電極材料の拡散を評価
するための試料の模式図である。
【図３２】アニール温度と拡散距離の関係を示すグラフ
である。
【図３３】核形成面と非核形成面の形成を示す模式図で
ある。
【図３４】Ｎ型ＧａＡｓ多結晶層の堆積を示す模式図で
ある。
【図３５】Ｐ型ＧａＡｓ多結晶層の堆積を示す模式図で
ある。
【図３６】Ｐ型ＧａＡａ多結晶層のエッチング工程を示
す模式図である。
【図３７】Ｐ型電極の形成を示す模式図である。
【図３８】Ｎ型電極の形成を示す模式図である。
【図３９】核形成面と非核形成面の配置例を示す模式図
である。
【図４０】核形成面と非核形成面の配置例を示す模式図
である。
【図４１】従来例によるＬＥＤの光出力の分布と本発明
によるＬＥＤの光出力の分布を示すグラフである。
【図４２】核形成面の形成を示す模式図である。
【図４３】Ｎ型ＧａＡｓＰ多結晶層の堆積を示す模式図
である。
【図４４】Ｐ型ＧａＡｓ多結晶層の堆積を示す模式図で
ある。
【図４５】Ｐ型ＧａＡｓ多結晶層のエッチング工程を示
す模式図である。
【図４６】Ｐ型電極の形成を示す模式図である。
【図４７】Ｎ型電極の形成を示す模式図である。
【図４８】従来例によるＬＥＤの光出力の分布と本発明
によるＬＥＤの光出力の分布を示すグラフである。
【図４９】本発明者らが提案した多結晶による選択的半
導体素子形成法に基づく発光素子の製造方法を示す工程
図であり、（Ａ）は非核形成面堆積工程および核形成面
形成工程を示す図、（Ｂ）は半導体多結晶層形成工程を
示す図、（Ｃ）は第１の電極形成工程を示す図、（Ｄ）
は半導体多結晶層除去工程を示す図、（Ｅ）は第２の電
極形成工程を示す図である。
【図５０】従来のIII−V族化合物を用いた発光素子の構
造を示す模式図である。
【符号の説明】 １０ 基板 １１ 非核形成面 １２ 大粒径多結晶堆積用核形成面 １５ ｎ型半導体多結晶層 １６ ｐ型半導体多結晶層 １７ 第１の電極 １９ 第２の電極 １３１ 第１の小粒径多結晶堆積用核形成面 １３２ 第２の小粒径多結晶堆積用核形成面
フロントページの続き (56)参考文献 特開 平５−299690（ＪＰ，Ａ) 特開 平５−275742（ＪＰ，Ａ) 特開 平５−110136（ＪＰ，Ａ) 特開 平５−31957（ＪＰ，Ａ) 特開 平５−3344（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01L 21/205

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ｎ型半導体多結晶層とｐ型半導体多結晶
    層とを含む、III−V族化合物の多結晶半導体材料を用い
    た発光素子において、 前記ｎ型半導体多結晶層と前記ｐ型半導体多結晶層と
    が、平均粒径０．６μｍ以上の多結晶で形成された発光
    領域と、平均粒径０．５μｍ以下の多結晶で形成された
    配線領域とからなることを特徴とする発光素子。
  2. 【請求項２】 核形成密度が小さい非核形成面と、該非
    核形成面よりも核形成密度が大きく発光領域を形成する
    ＰＮ接合部の起点となる第１の核形成面と、取り出し電
    極が形成されるＰ型半導体層及びＮ型半導体層の起点と
    なる第２の核形成面とを有する基体に結晶成長処理を施
    し、III−V族化合物多結晶を形成して構成された発光素
    子であって、前記Ｐ型半導体層の起点となる第２の核形
    成面及び前記Ｎ型半導体層の起点となる第２の核形成面
    に対する前記第１の核形成面の位置を非対称に配置し、
    前記発光領域を構成する多結晶半導体の平均粒径を０．
    ６μｍ以上とし、前記取り出し電極が形成されるＰ型半
    導体層及びＮ型半導体層の平均粒径を０．５μｍ以下と
    したことを特徴とする発光素子。
  3. 【請求項３】 ｎ型半導体多結晶層とｐ型半導体多結晶
    層とを含む、III−V族化合物の多結晶半導体材料を用い
    た発光素子の製造方法において、 平均粒径０．６μｍ以上の多結晶を堆積する起点となる
    大粒径多結晶堆積用核形成面と平均粒径０．５μｍ以下
    の多結晶を堆積する起点となる小粒径多結晶堆積用核形
    成面とを形成する核形成面形成工程と、 前記大粒径多結晶堆積用核形成面と前記小粒径多結晶堆
    積用核形成面とを起点として、前記ｎ型半導体多結晶層
    あるいは前記Ｐ型半導体多結晶層のいずれか一方を形成
    したのち、他方を形成する半導体多結晶層形成工程とを
    含むことを特徴とする発光素子の製造方法。
JP10077892A 1991-04-22 1992-04-21 Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法 Expired - Fee Related JP3207918B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP92106815A EP0510587B1 (en) 1991-04-22 1992-04-21 Light emission element using a polycrystalline semiconductor material of III-V group compound and manufacturing method therefor
AT92106815T ATE150212T1 (de) 1991-04-22 1992-04-21 Lichtemittierende vorrichtung unter verwendung von polykristallinem halbleitermaterial und herstellungsverfahren dafür
JP10077892A JP3207918B2 (ja) 1991-04-22 1992-04-21 Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
DE69218022T DE69218022T2 (de) 1991-04-22 1992-04-21 Lichtemittierende Vorrichtung unter Verwendung von polykristallinem Halbleitermaterial und Herstellungsverfahren dafür
US07/872,287 US5369290A (en) 1991-04-22 1992-04-22 Light emission element using a polycrystalline semiconductor material of III-V group compound

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-116523 1991-04-22
JP11652391 1991-04-22
JP10077892A JP3207918B2 (ja) 1991-04-22 1992-04-21 Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPH05129657A JPH05129657A (ja) 1993-05-25
JP3207918B2 true JP3207918B2 (ja) 2001-09-10

Family

ID=26441738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10077892A Expired - Fee Related JP3207918B2 (ja) 1991-04-22 1992-04-21 Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法

Country Status (5)

Country Link
US (1) US5369290A (ja)
EP (1) EP0510587B1 (ja)
JP (1) JP3207918B2 (ja)
AT (1) ATE150212T1 (ja)
DE (1) DE69218022T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484922B1 (en) * 1990-11-07 1997-10-15 Canon Kabushiki Kaisha III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device
JPH0531957A (ja) * 1991-05-23 1993-02-09 Canon Inc 発光装置、これを用いた光書き込みプリンターヘツド並びに該光書き込みプリンターヘツドによる光プリンター装置
DE69218038T2 (de) * 1991-05-23 1997-08-28 Canon Kk Lichtemittierende Vorrichtung, optischer Druckkopf mit solcher Vorrichtung, und optischer Drucker mit solchem Druckkopf
WO1996021251A1 (en) * 1995-01-06 1996-07-11 President And Fellows Of Harvard College Minority carrier device
US6479939B1 (en) * 1998-10-16 2002-11-12 Si Diamond Technology, Inc. Emitter material having a plurlarity of grains with interfaces in between
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US6887736B2 (en) * 2002-06-24 2005-05-03 Cermet, Inc. Method of forming a p-type group II-VI semiconductor crystal layer on a substrate
JP4063050B2 (ja) * 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
JP4748986B2 (ja) * 2002-11-01 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US10923348B2 (en) 2019-05-29 2021-02-16 International Business Machines Corporation Gate-all-around field effect transistor using template-assisted-slective-epitaxy

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194581A (ja) * 1984-03-16 1985-10-03 Nec Corp 多結晶シリコン太陽電池
JP2659745B2 (ja) * 1987-03-26 1997-09-30 キヤノン株式会社 ▲ｉｉｉ▼−ｖ族化合物結晶物品およびその形成方法
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
JP2592834B2 (ja) * 1987-03-27 1997-03-19 キヤノン株式会社 結晶物品およびその形成方法
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer

Also Published As

Publication number Publication date
EP0510587B1 (en) 1997-03-12
EP0510587A1 (en) 1992-10-28
DE69218022T2 (de) 1997-08-14
DE69218022D1 (de) 1997-04-17
JPH05129657A (ja) 1993-05-25
ATE150212T1 (de) 1997-03-15
US5369290A (en) 1994-11-29

Similar Documents

Publication Publication Date Title
US6635901B2 (en) Semiconductor device including an InGaAIN layer
JP3352712B2 (ja) 窒化ガリウム系半導体素子及びその製造方法
JP2666237B2 (ja) ３族窒化物半導体発光素子
US4963508A (en) Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice
JP2698796B2 (ja) ３族窒化物半導体発光素子
JP3207918B2 (ja) Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
TW201125162A (en) Photonic device and method of making the same
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH06151968A (ja) 窒素−３属元素化合物半導体発光素子
JPH1051030A (ja) ３族窒化物半導体発光素子
JPH06151965A (ja) 窒素−３属元素化合物半導体発光素子
US5659184A (en) III-V compound semiconductor device with a polycrystalline structure with minimum grain size of 0.6 μm and printer and display device utilizing the same
JPH11145057A (ja) 窒化ガリウム系化合物半導体基板の製造方法
US5953581A (en) Methods for manufacturing group III nitride compound semiconductor laser diodes
US7525128B2 (en) Zinc-oxide-based double-heterostructure light-emitting diode
JPH1174560A (ja) ＧａＮ系化合物半導体発光素子およびその製造方法
JPH08255929A (ja) 半導体発光素子の製法
JP3026102B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH0531957A (ja) 発光装置、これを用いた光書き込みプリンターヘツド並びに該光書き込みプリンターヘツドによる光プリンター装置
JPH08125222A (ja) ３族窒化物半導体の製造方法
JP3251667B2 (ja) 半導体装置
JP3564811B2 (ja) ３族窒化物半導体発光素子
JP3307094B2 (ja) ３族窒化物半導体発光素子
CN101375416B (zh) Iii族氮化物半导体发光器件及其制造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees