JP3164478B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3164478B2 JP3164478B2 JP23214794A JP23214794A JP3164478B2 JP 3164478 B2 JP3164478 B2 JP 3164478B2 JP 23214794 A JP23214794 A JP 23214794A JP 23214794 A JP23214794 A JP 23214794A JP 3164478 B2 JP3164478 B2 JP 3164478B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- cathode electrode
- semiconductor element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子にオーミッ
ク接触する電極を備える半導体装置とその製造方法に関
する。
ク接触する電極を備える半導体装置とその製造方法に関
する。
【０００２】
【従来の技術】図４に示す半導体発光装置１０１は、ｎ
型シリコン（Ｓｉ）基板１０２と、その基板１０２の表
面側に形成されるＬＥＤ１０３のアレイと、その基板１
０２の裏面に接続されるカソード電極１０４と、そのＬ
ＥＤ１０３のｐ型コンタクト層１０３ｄに接続されるア
ノード電極１０５と、そのＬＥＤ１０３と基板１０２と
を覆うパッシベーション膜１０６とを備える。そのＬＥ
Ｄ１０３は、ガリウム砒素（ＧａＡｓ）等から構成され
るバッファ層１０３ａ、ｎ型半導体層１０３ｂ、ｐ型半
導体層１０３ｃおよび前記ｐ型コンタクト層１０３ｄを
有する。
型シリコン（Ｓｉ）基板１０２と、その基板１０２の表
面側に形成されるＬＥＤ１０３のアレイと、その基板１
０２の裏面に接続されるカソード電極１０４と、そのＬ
ＥＤ１０３のｐ型コンタクト層１０３ｄに接続されるア
ノード電極１０５と、そのＬＥＤ１０３と基板１０２と
を覆うパッシベーション膜１０６とを備える。そのＬＥ
Ｄ１０３は、ガリウム砒素（ＧａＡｓ）等から構成され
るバッファ層１０３ａ、ｎ型半導体層１０３ｂ、ｐ型半
導体層１０３ｃおよび前記ｐ型コンタクト層１０３ｄを
有する。
【０００３】そのｐ型コンタクト層１０３ｄはｐ型半導
体層１０３ｃよりも高濃度にアクセプタがドープされて
キャリヤ濃度が１×１０19ｃｍ-3程度とされることで、
アノード電極１０５との間に流れるトンネル電流の割合
が熱電子放射電流の割合よりも大きくされ、アノード電
極１０５とのオーミック接触が図られている。そのアノ
ード電極１０５の材料は、比較的に仕事関数の大きな金
（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等であってショッ
トキー障壁高さを比較的低くするものだけでなく、比較
的に仕事関数の小さな金ゲルマニウム（ＡｕＧｅ）であ
って障壁高さを比較的高くするものも用いられる。
体層１０３ｃよりも高濃度にアクセプタがドープされて
キャリヤ濃度が１×１０19ｃｍ-3程度とされることで、
アノード電極１０５との間に流れるトンネル電流の割合
が熱電子放射電流の割合よりも大きくされ、アノード電
極１０５とのオーミック接触が図られている。そのアノ
ード電極１０５の材料は、比較的に仕事関数の大きな金
（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等であってショッ
トキー障壁高さを比較的低くするものだけでなく、比較
的に仕事関数の小さな金ゲルマニウム（ＡｕＧｅ）であ
って障壁高さを比較的高くするものも用いられる。
【０００４】一方、ｎ型シリコン基板１０２はｎ型半導
体層１０３ｂよりも高濃度にドナーをドープされるが、
結晶性を保ちながらの高濃度ドープは技術的に確立され
ていないため、そのキャリヤ濃度は１×１０18ｃｍ-3程
度でｐ型コンタクト層１０３ｄに比べてトンネル電流の
割合が少ないので、カソード電極１０４の材料は、比較
的に仕事関数の小さいアルミニウム（Ａｌ）系のものや
金アンチモン（ＡｕＳｂ）等が主に用いられ、障壁高さ
を比較的低くしてカソード電極１０４とのオーミック接
触を図っている。
体層１０３ｂよりも高濃度にドナーをドープされるが、
結晶性を保ちながらの高濃度ドープは技術的に確立され
ていないため、そのキャリヤ濃度は１×１０18ｃｍ-3程
度でｐ型コンタクト層１０３ｄに比べてトンネル電流の
割合が少ないので、カソード電極１０４の材料は、比較
的に仕事関数の小さいアルミニウム（Ａｌ）系のものや
金アンチモン（ＡｕＳｂ）等が主に用いられ、障壁高さ
を比較的低くしてカソード電極１０４とのオーミック接
触を図っている。
【０００５】すなわち、従来のｎ型シリコン基板とｐ型
コンタクト層とは、互いに極性が異なる異種の半導体で
あるため、最適なオーミック接触が得られる電極材料は
異なり、アノード電極とカソード電極の材料を共通化し
たのでは安定なオーミック接触を得ることはできなかっ
た。
コンタクト層とは、互いに極性が異なる異種の半導体で
あるため、最適なオーミック接触が得られる電極材料は
異なり、アノード電極とカソード電極の材料を共通化し
たのでは安定なオーミック接触を得ることはできなかっ
た。
【０００６】
【発明が解決しようとする課題】上記のような半導体装
置においては、基板の表面側にアノード電極があって裏
面側にカソード電極があるため、アノード電極の形成工
程とカソード電極の形成工程とは別個独立の２工程に分
ける必要があり、また、回路に実装するにはワイヤーボ
ンダーによりアノード電極を配線に接続する必要がある
ので配線および組立のためのコストが大きなものであ
る。
置においては、基板の表面側にアノード電極があって裏
面側にカソード電極があるため、アノード電極の形成工
程とカソード電極の形成工程とは別個独立の２工程に分
ける必要があり、また、回路に実装するにはワイヤーボ
ンダーによりアノード電極を配線に接続する必要がある
ので配線および組立のためのコストが大きなものであ
る。
【０００７】そこで、基板の表面側にカソード電極を接
続することでマイクロバンプボンディング法等が可能な
フリップチップとし、半導体素子を回路の配線側に向け
て実装するフェイスダウン方式を採用することが提案さ
れている。
続することでマイクロバンプボンディング法等が可能な
フリップチップとし、半導体素子を回路の配線側に向け
て実装するフェイスダウン方式を採用することが提案さ
れている。
【０００８】しかし、基板の表面側にアノード電極とカ
ソード電極の双方を形成しても、アノード電極の材料と
カソード電極の材料とが異なると、電極形成工程を充分
に短縮することはできない。すなわち、図３の（１）に
示すように、基板１０２の表面上にＬＥＤ１０３を形成
し、そのＬＥＤ１０３と基板１０２とをパッシベーショ
ン膜１０６により覆った後に、図３の（２）に示すよう
に、ｐ型コンタクト層１０３ｄを露出させるためにパッ
シベーション膜１０６にコンタクトホール１０６ａを形
成し、次に図３の（３）に示すように、蒸着等によりア
ノード電極１０５を形成し、次に図３の（４）に示すよ
うに、基板１０２の一部を露出させるためにパッシベー
ション膜１０６にコンタクトホール１０６ｂを形成し、
しかる後に図３の（５）に示すように、蒸着等によりカ
ソード電極１０４を形成する必要がある。
ソード電極の双方を形成しても、アノード電極の材料と
カソード電極の材料とが異なると、電極形成工程を充分
に短縮することはできない。すなわち、図３の（１）に
示すように、基板１０２の表面上にＬＥＤ１０３を形成
し、そのＬＥＤ１０３と基板１０２とをパッシベーショ
ン膜１０６により覆った後に、図３の（２）に示すよう
に、ｐ型コンタクト層１０３ｄを露出させるためにパッ
シベーション膜１０６にコンタクトホール１０６ａを形
成し、次に図３の（３）に示すように、蒸着等によりア
ノード電極１０５を形成し、次に図３の（４）に示すよ
うに、基板１０２の一部を露出させるためにパッシベー
ション膜１０６にコンタクトホール１０６ｂを形成し、
しかる後に図３の（５）に示すように、蒸着等によりカ
ソード電極１０４を形成する必要がある。
【０００９】本発明は、上記従来技術の問題を解決する
ことのできる半導体装置とその製造方法を提供すること
を目的とする。
ことのできる半導体装置とその製造方法を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明は、ｎ型シリコン
基板と、その基板の表面側に形成される半導体素子と、
その基板に接続されるカソード電極と、その半導体素子
のｐ型コンタクト層に接続されるアノード電極とを備え
る半導体装置において、そのカソード電極の材料とアノ
ード電極の材料とは同一とされ、そのカソード電極は基
板の表面側に接続され、その基板のカソード電極との接
続部に、その半導体素子を構成する半導体元素が、その
半導体元素により半導体素子を形成する時にドーパント
としてドープされていることを特徴とする。
基板と、その基板の表面側に形成される半導体素子と、
その基板に接続されるカソード電極と、その半導体素子
のｐ型コンタクト層に接続されるアノード電極とを備え
る半導体装置において、そのカソード電極の材料とアノ
ード電極の材料とは同一とされ、そのカソード電極は基
板の表面側に接続され、その基板のカソード電極との接
続部に、その半導体素子を構成する半導体元素が、その
半導体元素により半導体素子を形成する時にドーパント
としてドープされていることを特徴とする。
【００１１】本発明方法は、ｎ型シリコン基板の表面側
に半導体結晶を成長させるに際し、その半導体結晶の構
成元素を、その構成元素により半導体結晶を成長させる
時にドーパントとして基板の表面側にドープする工程
と、その半導体結晶の成長層を半導体素子となる部分を
除いて除去する工程と、その成長層が除去された基板の
表面にカソード電極を接続すると同時に、その半導体素
子のｐ型コンタクト層にそのカソード電極と同一材料の
アノード電極を接続する工程とを備えることを特徴とす
る。
に半導体結晶を成長させるに際し、その半導体結晶の構
成元素を、その構成元素により半導体結晶を成長させる
時にドーパントとして基板の表面側にドープする工程
と、その半導体結晶の成長層を半導体素子となる部分を
除いて除去する工程と、その成長層が除去された基板の
表面にカソード電極を接続すると同時に、その半導体素
子のｐ型コンタクト層にそのカソード電極と同一材料の
アノード電極を接続する工程とを備えることを特徴とす
る。
【００１２】
【作用】本発明は、ｎ型シリコン基板側に半導体素子を
形成する場合において、その半導体素子の構成元素をそ
の基板のドーパントとして機能させ得ることに着目した
ことに基づく。すなわち、ｎ型シリコン基板のカソード
電極との接続部にドーパントがドープされることによ
り、その接続部におけるキャリヤ濃度が高くされ、カソ
ード電極と基板との間に流れるトンネル電流の割合が増
加する。これにより、カソード電極の材料をアノード電
極の材料と同一としても、基板との間で安定したオーミ
ック接触を得ることが可能になる。また、アノード電極
とカソード電極とは共に基板の表面側にあって材料は同
一なので、両電極を同時に形成することが可能になる。
しかも、その基板にドープされるドーパントは、その半
導体素子を構成する元素であるので、その半導体素子の
製造工程を煩雑化することなくドープすることができ
る。また、仕事関数の比較的大きな材料を両電極の材料
として用いることで、一般的にｎ型に比べオーミック接
触を得にくいｐ型コンタクト層につき、アノード電極と
の障壁を低くしてオーミック接触を安定して得ることが
可能になり、また、基板とカソード電極との障壁は高く
なってもトンネル効果によりオーミック接触を確保でき
る。
形成する場合において、その半導体素子の構成元素をそ
の基板のドーパントとして機能させ得ることに着目した
ことに基づく。すなわち、ｎ型シリコン基板のカソード
電極との接続部にドーパントがドープされることによ
り、その接続部におけるキャリヤ濃度が高くされ、カソ
ード電極と基板との間に流れるトンネル電流の割合が増
加する。これにより、カソード電極の材料をアノード電
極の材料と同一としても、基板との間で安定したオーミ
ック接触を得ることが可能になる。また、アノード電極
とカソード電極とは共に基板の表面側にあって材料は同
一なので、両電極を同時に形成することが可能になる。
しかも、その基板にドープされるドーパントは、その半
導体素子を構成する元素であるので、その半導体素子の
製造工程を煩雑化することなくドープすることができ
る。また、仕事関数の比較的大きな材料を両電極の材料
として用いることで、一般的にｎ型に比べオーミック接
触を得にくいｐ型コンタクト層につき、アノード電極と
の障壁を低くしてオーミック接触を安定して得ることが
可能になり、また、基板とカソード電極との障壁は高く
なってもトンネル効果によりオーミック接触を確保でき
る。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１４】図１の（３）に示す半導体発光装置１は、
基板２の表面に形成されたメサ形状のＬＥＤ３を備えて
いる。その基板２は、後述のｎ形半導体層３ｂよりも高
濃度に不純物をドープされてキャリヤ濃度が１×１０18
ｃｍ-3程度とされたｎ型Ｓｉにより構成される。そのＬ
ＥＤ３は、その基板２の表面上にエピタキシャル成長さ
せた半導体結晶のエピタキシャル層を、ＬＥＤ３になる
部分を残してエッチングすることで成形される。各ＬＥ
Ｄ３は、例えばＧａＡｓ、ガリウム砒素リン（ＧａＡｓ
Ｐ）、ガリウムリン（ＧａＰ）、アルミニウムガリウム
砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素（Ｉｎ
ＧａＡｓ）等の半導体結晶の成長層であって、バッファ
層３ａ、ｎ形半導体層３ｂ、ｐ形半導体層３ｃおよびｐ
形半導体層３ｃよりも高濃度に不純物をドープされたｐ
型コンタクト層３ｄとで構成される。そのＬＥＤ３と基
板２の表面とは窒化ケイ素（ＳｉＮX ）等のパッシベー
ション膜４により覆われる。各ＬＥＤ３の上面におい
て、ｐ型コンタクト層３ｄはパッシベーション膜４から
露出され、その露出部にアノード電極５ａが接続され
る。また、基板２の表面一部がパッシベーション膜４か
ら露出され、その露出部にカソード電極５ｂが接続され
る。両電極５ａ、５ｂを介し電流が印加されることでＬ
ＥＤ３は発光する。そのＬＥＤ３を基板２の表面に列を
なして形成することで、例えばページプリンタの感光ド
ラム上に各ＬＥＤ３に対応するドットを潜像として形成
するのに利用できる。
基板２の表面に形成されたメサ形状のＬＥＤ３を備えて
いる。その基板２は、後述のｎ形半導体層３ｂよりも高
濃度に不純物をドープされてキャリヤ濃度が１×１０18
ｃｍ-3程度とされたｎ型Ｓｉにより構成される。そのＬ
ＥＤ３は、その基板２の表面上にエピタキシャル成長さ
せた半導体結晶のエピタキシャル層を、ＬＥＤ３になる
部分を残してエッチングすることで成形される。各ＬＥ
Ｄ３は、例えばＧａＡｓ、ガリウム砒素リン（ＧａＡｓ
Ｐ）、ガリウムリン（ＧａＰ）、アルミニウムガリウム
砒素（ＡｌＧａＡｓ）、インジウムガリウム砒素（Ｉｎ
ＧａＡｓ）等の半導体結晶の成長層であって、バッファ
層３ａ、ｎ形半導体層３ｂ、ｐ形半導体層３ｃおよびｐ
形半導体層３ｃよりも高濃度に不純物をドープされたｐ
型コンタクト層３ｄとで構成される。そのＬＥＤ３と基
板２の表面とは窒化ケイ素（ＳｉＮX ）等のパッシベー
ション膜４により覆われる。各ＬＥＤ３の上面におい
て、ｐ型コンタクト層３ｄはパッシベーション膜４から
露出され、その露出部にアノード電極５ａが接続され
る。また、基板２の表面一部がパッシベーション膜４か
ら露出され、その露出部にカソード電極５ｂが接続され
る。両電極５ａ、５ｂを介し電流が印加されることでＬ
ＥＤ３は発光する。そのＬＥＤ３を基板２の表面に列を
なして形成することで、例えばページプリンタの感光ド
ラム上に各ＬＥＤ３に対応するドットを潜像として形成
するのに利用できる。
【００１５】各ＬＥＤ３は、例えば図２に示すようなＭ
ＯＣＶＤ（有機金属気相エピタキシー）装置２０により
製造される。そのＭＯＣＶＤ装置２０は、石英製のリア
クタ２１と、このリアクタ２１にバルブ２２を介し配管
接続されるＡｌ( ＣＨ3 ) 3の供給源２９と、Ｇａ (Ｃ
Ｈ3 ) 3 の供給源３０と、ＡｓＨ3 の供給源３１と、Ｚ
ｎ( ＣＨ3 ) 2 の供給源３２と、ＳｉＨ4 の供給源３３
と、Ｉｎ (ＣＨ5 ) 3の供給源３４と、キャリアガスと
して用いられるＨ2 の供給源３５と、そのＨ2の純化装
置３６と、そのリアクタ２１の内部を加熱するために用
いられる高周波コイル３７と、そのリアクタ２１の内部
でシリコン基板２を支持する支持体３８と、そのリアク
タ２１からの排出ガスの処理装置３９とを備えている。
ＯＣＶＤ（有機金属気相エピタキシー）装置２０により
製造される。そのＭＯＣＶＤ装置２０は、石英製のリア
クタ２１と、このリアクタ２１にバルブ２２を介し配管
接続されるＡｌ( ＣＨ3 ) 3の供給源２９と、Ｇａ (Ｃ
Ｈ3 ) 3 の供給源３０と、ＡｓＨ3 の供給源３１と、Ｚ
ｎ( ＣＨ3 ) 2 の供給源３２と、ＳｉＨ4 の供給源３３
と、Ｉｎ (ＣＨ5 ) 3の供給源３４と、キャリアガスと
して用いられるＨ2 の供給源３５と、そのＨ2の純化装
置３６と、そのリアクタ２１の内部を加熱するために用
いられる高周波コイル３７と、そのリアクタ２１の内部
でシリコン基板２を支持する支持体３８と、そのリアク
タ２１からの排出ガスの処理装置３９とを備えている。
【００１６】そのＭＯＣＶＤ装置２０によってＬＥＤ３
を形成するには、まず、その基板２の表面上にＬＥＤ３
を構成する半導体結晶を成長させるに際し、その半導体
結晶の構成元素をドーパントとして基板２の表面側にド
ープする。例えば、その半導体結晶をＧａＡｓとする場
合、砒素（Ａｓ）をドーパントとしてドープする。この
際、特にＡｓをドープする操作は不要で、ＬＥＤ３を構
成するＧａＡｓ等の半導体結晶を成長させるためにＡｓ
Ｈ3 を供給すれば、Ａｓをドープできる。しかる後に、
その基板２の表面にバッファ層３ａを構成する半導体結
晶をエピタキシャル成長させる。例えば、ＧａＡｓの成
長層の温度を昇降させるサイクルを複数回繰り返して熱
応力を加えたり、ＩｎＧａＡｓの成長層とＧａＡｓの成
長層とを交互に複数回繰り返して成長させることで歪超
格子層を形成し、転位を低減すること等で形成する。そ
のバッファ層３を構成する半導体結晶の上にｎ型半導体
層３ｂ、ｐ型半導体層３ｃおよびｐ型コンタクト層３ｄ
を構成する半導体結晶をエピタキシャル成長させる。そ
の際、キャリヤ密度の制御のためにドーパントとアクセ
プタがドープされる。例えば、ＡｓＨ3 、Ｇａ( Ｃ
Ｈ3 ) 3 およびＡｌ( ＣＨ3 ) 3 をリアクタ２１に供給
してＡｌＧａＡｓ結晶を成長させる際、ｎ形半導体層３
ｂに対応する結晶成長箇所ではＳｉＨ4 ガスをリアクタ
２１に供給してＳｉをドープし、ｐ形半導体層３ｃおよ
びｐ型コンタクト層３ｄに対応する結晶成長箇所ではＺ
ｎ( ＣＨ3 ) 2 をリアクタ２１に供給することでＺｎを
ドープする。
を形成するには、まず、その基板２の表面上にＬＥＤ３
を構成する半導体結晶を成長させるに際し、その半導体
結晶の構成元素をドーパントとして基板２の表面側にド
ープする。例えば、その半導体結晶をＧａＡｓとする場
合、砒素（Ａｓ）をドーパントとしてドープする。この
際、特にＡｓをドープする操作は不要で、ＬＥＤ３を構
成するＧａＡｓ等の半導体結晶を成長させるためにＡｓ
Ｈ3 を供給すれば、Ａｓをドープできる。しかる後に、
その基板２の表面にバッファ層３ａを構成する半導体結
晶をエピタキシャル成長させる。例えば、ＧａＡｓの成
長層の温度を昇降させるサイクルを複数回繰り返して熱
応力を加えたり、ＩｎＧａＡｓの成長層とＧａＡｓの成
長層とを交互に複数回繰り返して成長させることで歪超
格子層を形成し、転位を低減すること等で形成する。そ
のバッファ層３を構成する半導体結晶の上にｎ型半導体
層３ｂ、ｐ型半導体層３ｃおよびｐ型コンタクト層３ｄ
を構成する半導体結晶をエピタキシャル成長させる。そ
の際、キャリヤ密度の制御のためにドーパントとアクセ
プタがドープされる。例えば、ＡｓＨ3 、Ｇａ( Ｃ
Ｈ3 ) 3 およびＡｌ( ＣＨ3 ) 3 をリアクタ２１に供給
してＡｌＧａＡｓ結晶を成長させる際、ｎ形半導体層３
ｂに対応する結晶成長箇所ではＳｉＨ4 ガスをリアクタ
２１に供給してＳｉをドープし、ｐ形半導体層３ｃおよ
びｐ型コンタクト層３ｄに対応する結晶成長箇所ではＺ
ｎ( ＣＨ3 ) 2 をリアクタ２１に供給することでＺｎを
ドープする。
【００１７】次に、図１の（１）に示すように、その基
板２上の半導体結晶の成長層をメサ形状にエッチングし
てＬＥＤ３とし、そのＬＥＤ３と基板２とをパッシベー
ション膜４によって被覆する。次に、図１の（２）に示
すように、ｐ型コンタクト層３ｄを露出させるためのコ
ンタクトホール４ａと基板２の表面一部を露出させるた
めのコンタクトホール４ｂとをパッシベーション膜４に
形成する。しかる後に、図１の（３）に示すように、蒸
着等によりアノード電極５ａとカソード電極５ｂとを形
成する。両電極５ａ、５ｂの材料は同一とされ、例え
ば、Ａｕ、金クロム（ＡｕＣｒ）、金亜鉛（ＡｕＺ
ｎ）、銀（Ａｇ）、インジウム銀（ＩｎＡｇ）等を用い
ることができる。
板２上の半導体結晶の成長層をメサ形状にエッチングし
てＬＥＤ３とし、そのＬＥＤ３と基板２とをパッシベー
ション膜４によって被覆する。次に、図１の（２）に示
すように、ｐ型コンタクト層３ｄを露出させるためのコ
ンタクトホール４ａと基板２の表面一部を露出させるた
めのコンタクトホール４ｂとをパッシベーション膜４に
形成する。しかる後に、図１の（３）に示すように、蒸
着等によりアノード電極５ａとカソード電極５ｂとを形
成する。両電極５ａ、５ｂの材料は同一とされ、例え
ば、Ａｕ、金クロム（ＡｕＣｒ）、金亜鉛（ＡｕＺ
ｎ）、銀（Ａｇ）、インジウム銀（ＩｎＡｇ）等を用い
ることができる。
【００１８】上記構成によれば、基板２のカソード電極
５ｂとの接続部にＡｓがドーパントとしてドープされる
ことにより、その接続部におけるキャリヤ濃度が高くさ
れ、カソード電極５ｂと基板２との間に流れるトンネル
電流の割合が増加する。なお、その基板２のカソード電
極５ｂとの接続部におけるキャリヤ濃度は８×１０18ｃ
ｍ-3以上とするのが好ましい。これにより、カソード電
極５ｂの材料をアノード電極５ａの材料と同一として
も、基板２との間で安定したオーミック接触を得ること
ができる。また、アノード電極５ａとカソード電極５ｂ
とは共に基板２の表面側にあって材料は同一なので、両
電極５ａ、５ｂを同時に形成することができる。しか
も、その基板２のカソード電極５ｂとの接続部にドープ
されるドーパントは、ＬＥＤ３を構成する半導体元素で
あるＡｓなので、そのＬＥＤ３の形成時に製造工程を煩
雑化することなくドープすることができる。また、仕事
関数の大きな（０．８ｅＶ以上）Ａｕ等の材料とＣｒ、
Ｗ、Ｔｉ等の半導体層との密着性に優れた材料との合金
を両電極５ａ、５ｂの材料として用いることで、一般的
にｎ型に比べオーミック接触を得にくいｐ型コンタクト
層３ｄにつき、アノード電極５ａとの障壁を低くしてオ
ーミック接触を安定して得ることができ、また、基板２
とカソード電極５ｂとの障壁は高くなってもトンネル効
果によりオーミック接触を確保できる。
５ｂとの接続部にＡｓがドーパントとしてドープされる
ことにより、その接続部におけるキャリヤ濃度が高くさ
れ、カソード電極５ｂと基板２との間に流れるトンネル
電流の割合が増加する。なお、その基板２のカソード電
極５ｂとの接続部におけるキャリヤ濃度は８×１０18ｃ
ｍ-3以上とするのが好ましい。これにより、カソード電
極５ｂの材料をアノード電極５ａの材料と同一として
も、基板２との間で安定したオーミック接触を得ること
ができる。また、アノード電極５ａとカソード電極５ｂ
とは共に基板２の表面側にあって材料は同一なので、両
電極５ａ、５ｂを同時に形成することができる。しか
も、その基板２のカソード電極５ｂとの接続部にドープ
されるドーパントは、ＬＥＤ３を構成する半導体元素で
あるＡｓなので、そのＬＥＤ３の形成時に製造工程を煩
雑化することなくドープすることができる。また、仕事
関数の大きな（０．８ｅＶ以上）Ａｕ等の材料とＣｒ、
Ｗ、Ｔｉ等の半導体層との密着性に優れた材料との合金
を両電極５ａ、５ｂの材料として用いることで、一般的
にｎ型に比べオーミック接触を得にくいｐ型コンタクト
層３ｄにつき、アノード電極５ａとの障壁を低くしてオ
ーミック接触を安定して得ることができ、また、基板２
とカソード電極５ｂとの障壁は高くなってもトンネル効
果によりオーミック接触を確保できる。
【００１９】なお、本発明は上記実施例に限定されな
い。例えば、上記実施例では半導体結晶としてＧａＡｓ
結晶を成長させる際にＡｓをドーパントとして基板の表
面側にドープしたが、ＧａＰ結晶を成長させる際にＰを
ドープさせたり、ガリウムアンチモン（ＧａＳｂ）結晶
を成長させる際にＳｂをドープさせたり等してもよい。
また、半導体結晶の成長方法もＭＯＣＶＤに限定され
ず、分子線エピタキシー（ＭＢＥ）や液相エピタキシー
（ＬＰＥ）等によるものであってもよい。さらに、Ｓｉ
基板上に形成される半導体素子もＬＥＤに限定されず、
例えばＡｌＧａＡｓやＩｎＧａＡｓの結晶から構成され
るレーザーであってもよい。
い。例えば、上記実施例では半導体結晶としてＧａＡｓ
結晶を成長させる際にＡｓをドーパントとして基板の表
面側にドープしたが、ＧａＰ結晶を成長させる際にＰを
ドープさせたり、ガリウムアンチモン（ＧａＳｂ）結晶
を成長させる際にＳｂをドープさせたり等してもよい。
また、半導体結晶の成長方法もＭＯＣＶＤに限定され
ず、分子線エピタキシー（ＭＢＥ）や液相エピタキシー
（ＬＰＥ）等によるものであってもよい。さらに、Ｓｉ
基板上に形成される半導体素子もＬＥＤに限定されず、
例えばＡｌＧａＡｓやＩｎＧａＡｓの結晶から構成され
るレーザーであってもよい。
【００２０】
【発明の効果】本発明の半導体装置によれば、アノード
電極とカソード電極の材料を共通化して安定なオーミッ
ク接触を得ることができるので、製造工程を簡単化する
と共にフリップチップ化することで配線および組立のた
めのコストを低減でき、本発明方法によれば本発明の半
導体装置を製造できる。
電極とカソード電極の材料を共通化して安定なオーミッ
ク接触を得ることができるので、製造工程を簡単化する
と共にフリップチップ化することで配線および組立のた
めのコストを低減でき、本発明方法によれば本発明の半
導体装置を製造できる。
【図１】（１）〜（３）は本発明の実施例の半導体発光
装置の製造工程を示す断面図
装置の製造工程を示す断面図
【図２】ＭＯＣＶＤ装置の一構成例を示す図
【図３】（１）〜（５）は従来の半導体発光装置の製造
工程を示す断面図
工程を示す断面図
【図４】従来の半導体発光装置の断面図
１ 半導体発光装置 ２ ｎ型シリコン基板 ３ ＬＥＤ（半導体素子） ３ｄ ｐ型コンタクト層 ５ａ アノード電極 ５ｂ カソード電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01L 21/28 - 21/288
Claims (2)
- 【請求項１】 ｎ型シリコン基板と、その基板の表面側
に形成される半導体素子と、その基板に接続されるカソ
ード電極と、その半導体素子のｐ型コンタクト層に接続
されるアノード電極とを備える半導体装置において、そ
のカソード電極の材料とアノード電極の材料とは同一と
され、そのカソード電極は基板の表面側に接続され、そ
の基板のカソード電極との接続部に、その半導体素子を
構成する半導体元素が、その半導体元素により半導体素
子を形成する時にドーパントとしてドープされている半
導体装置。 - 【請求項２】 ｎ型シリコン基板の表面側に半導体結晶
を成長させるに際し、その半導体結晶の構成元素を、そ
の構成元素により半導体結晶を成長させる時にドーパン
トとして基板の表面側にドープする工程と、その半導体
結晶の成長層を半導体素子となる部分を除いて除去する
工程と、その成長層が除去された基板の表面にカソード
電極を接続すると同時に、その半導体素子のｐ型コンタ
クト層にそのカソード電極と同一材料のアノード電極を
接続する工程とを備える半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23214794A JP3164478B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23214794A JP3164478B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878730A JPH0878730A (ja) | 1996-03-22 |
| JP3164478B2 true JP3164478B2 (ja) | 2001-05-08 |
Family
ID=16934737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23214794A Expired - Fee Related JP3164478B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164478B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0881686A3 (en) | 1997-05-28 | 2000-04-19 | Oki Data Corporation | LED array and LED printer head |
| JP4411695B2 (ja) * | 1999-07-28 | 2010-02-10 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| JP3814151B2 (ja) * | 2001-01-31 | 2006-08-23 | 信越半導体株式会社 | 発光素子 |
| KR102101356B1 (ko) * | 2013-06-18 | 2020-04-17 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
-
1994
- 1994-08-31 JP JP23214794A patent/JP3164478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878730A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4135550B2 (ja) | 半導体発光デバイス | |
| JP3760663B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| US6023076A (en) | Group III nitride compound semiconductor light emitting device having a current path between electrodes | |
| US5804839A (en) | III-V nitride compound semiconductor device and method for fabricating the same | |
| US20120086044A1 (en) | Light emitting device and method of producing light emitting device | |
| US20020113235A1 (en) | Group-III nitride semiconductor light-emitting diode | |
| JP2884083B1 (ja) | 金属層上にエピタキシャル成長した半導体層を形成する方法及びこの方法を用いて製造した光放出半導体デバイス | |
| JP3164478B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08274358A (ja) | Ｉｉｉ−ｖ族化合物半導体太陽電池 | |
| JPH0897466A (ja) | 発光素子 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP3140123B2 (ja) | 半導体発光素子 | |
| JPH07254731A (ja) | 発光素子 | |
| JP3978581B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2002246645A (ja) | Ｉｉｉ族窒化物半導体発光ダイオード | |
| JPH05110135A (ja) | 多層エピタキシヤル結晶構造 | |
| JP3723314B2 (ja) | 半導体発光素子 | |
| JP3426834B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP3236649B2 (ja) | 半導体発光素子 | |
| JP2912782B2 (ja) | 半導体発光素子 | |
| JP3042566B2 (ja) | ＧａＰ系発光素子基板の製造方法 | |
| JP3420417B2 (ja) | 発光ダイオードアレイ | |
| JP3131106B2 (ja) | 半導体発光装置 | |
| JPH01140663A (ja) | 半導体装置の電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |