JP2016066804A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016066804A
JP2016066804A JP2015219141A JP2015219141A JP2016066804A JP 2016066804 A JP2016066804 A JP 2016066804A JP 2015219141 A JP2015219141 A JP 2015219141A JP 2015219141 A JP2015219141 A JP 2015219141A JP 2016066804 A JP2016066804 A JP 2016066804A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
film
oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015219141A
Other languages
English (en)
Other versions
JP6151332B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
高山　徹
Toru Takayama
徹 高山
恵司 佐藤
Keiji Sato
恵司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016066804A publication Critical patent/JP2016066804A/ja
Application granted granted Critical
Publication of JP6151332B2 publication Critical patent/JP6151332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C31/00—Handling, e.g. feeding of the material to be shaped, storage of plastics material before moulding; Automation, i.e. automated handling lines in plastics processing plants, e.g. using manipulators or robots
    • B29C31/008—Handling preformed parts, e.g. inserts
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C04B35/6455—Hot isostatic pressing
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0072—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34—Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418—Silicon oxide, silicic acids, or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/666—Applying a current during sintering, e.g. plasma sintering [SPS], electrical resistance heating or pulse electric current sintering [PECS]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Abstract

【課題】酸化物半導体膜を成膜する成膜技術を提供することを課題の一とする。【解決手段】金属酸化物の焼結体を含み、その金属酸化物の焼結体の含有水素濃度が、たとえば、１×１０１６ａｔｏｍｓ／ｃｍ３未満と低いスパッタリングターゲットを用いて酸化物半導体膜を形成することで、Ｈ２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不純物の含有量が少ない酸化物半導体膜を成膜する。また、この酸化物半導体膜をトランジスタの活性層として適用する。【選択図】図１

Description

本発明はスパッタリングターゲットおよびその製造方法に関する。また、当該スパッタリ
ングターゲットを用いて製造されたトランジスタに関する。
液晶表示装置に代表されるように、ガラス基板などの平板に形成されるトランジスタは、
主にアモルファスシリコン、または多結晶シリコンなどの半導体材料を用いて作製される
。アモルファスシリコンを用いたトランジスタは、電界効果移動度が低いもののガラス基
板の大面積化に対応することができ、一方、多結晶シリコンを用いたトランジスタは、電
界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり、ガラス基板の
大面積化には必ずしも適応しないといった特性を有している。
これに対し、半導体材料として酸化物半導体を用いてトランジスタを作製し、該トランジ
スタを電子デバイスや光デバイスに応用する技術が注目されている。例えば、半導体材料
として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトランジスタを作製し、
画像表示装置のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示
されている。
酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたトランジスタは、ア
モルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。酸
化物半導体膜はスパッタリング法などによって比較的低温で膜形成が可能であり、多結晶
シリコンを用いたトランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板などにトランジスタを形
成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイとも
いう）または電子ペーパーなどの表示装置への応用が期待されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
しかしながら、酸化物半導体を用いて作製した半導体素子の特性は未だ十分なものとは言
えない。例えば、酸化物半導体膜を用いたトランジスタには、制御された閾値電圧、速い
動作速度、製造工程が比較的簡単であること、そして十分な信頼性が求められている。
本発明の一態様は、酸化物半導体膜を成膜する成膜技術を提供することを課題の一とする
。また、その酸化物半導体膜を用いた信頼性の高い半導体素子を作製する方法を提供する
ことを課題の一とする。
酸化物半導体を用いたトランジスタの閾値電圧は酸化物半導体膜に含まれるキャリア密度
に影響される。また、酸化物半導体膜に含まれるキャリアは、酸化物半導体膜に含まれる
不純物により発生する。例えば、成膜された酸化物半導体膜に含まれるＨ２Ｏに代表され
る水素原子を含む化合物や炭素原子を含む化合物、もしくは水素原子や炭素原子等の不純
物は、酸化物半導体膜のキャリア密度を高める。
Ｈ２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不純物を含む酸化物半
導体膜を用いて作製したトランジスタは、閾値電圧のシフトなどの経時劣化を制御するこ
とが困難である。
そこで、上記目的を達成するためには、酸化物半導体膜に含まれるキャリア密度に影響す
る不純物、例えば、Ｈ２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不
純物を排除すればよい。具体的には、成膜に用いるスパッタリングターゲットの、不純物
を排除することにより、不純物の含有量が少ない酸化物半導体膜を成膜する。
本発明の一態様のスパッタリングターゲットは、酸化物半導体膜を形成するスパッタリン
グターゲットであって、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム
、酸化インジウム、または酸化スズから選ばれた少なくとも一の金属酸化物の焼結体を含
み、焼結体の含有水素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満であることを特徴とす
る。
また、本発明の一態様のスパッタリングターゲットは、酸化物半導体膜を形成するスパッ
タリングターゲットであって、酸化インジウム、酸化ガリウム、および酸化亜鉛の焼結体
を含み、焼結体の含有水素濃度が１×１０１６ａｔｏｍｓ／ｃｍ３未満であることを特徴
とする。
また、上述のスパッタリングターゲットにおいて、酸化珪素を０．１重量％以上２０重量
％以下含んでいても良い。
また、本発明の一態様のトランジスタは、上述のスパッタリングターゲットを用いて作製
された酸化物半導体層を活性層として含むことを特徴とする。
また、本発明の一態様のスパッタリングターゲットの製造方法は、複数の金属酸化物を混
合し、焼成して金属酸化物の焼結体を形成し、金属酸化物の焼結体を機械加工して、所望
の形状を有するターゲットに成形し、ターゲットを洗浄し、洗浄後のターゲットに、加熱
処理を加えることを特徴とする。
また、本発明の一態様のスパッタリングターゲットの製造方法は、複数の金属酸化物を混
合し、焼成して金属酸化物の焼結体を形成し、金属酸化物の焼結体を機械加工して、所望
の形状を有するターゲットに成形し、ターゲットを洗浄し、洗浄後のターゲットを加熱処
理し、ターゲットと、バッキングプレートとをボンディングすることを特徴とする。
なお、本明細書において、第１、第２として付される序数詞は便宜上用いるものであり、
工程順または積層順を示すものではない。また、本明細書において発明を特定するための
事項として固有の名称を示すものではない。
また、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の
数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の
数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原
子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（
ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した
場合に、濃度範囲として酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上
１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１
０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成と
して、酸素原子より窒素原子の数が多く、ＲＢＳおよびＨＦＳを用いて測定した場合に、
濃度範囲として酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以
下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の
範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する
原子の合計を１００原子％としたとき、窒素、酸素、シリコンおよび水素の含有比率が上
記の範囲内に含まれるものとする。
また、本明細書等において「上」や「下」という用語は、構成要素の位置関係が「直上」
または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上の第１の
ゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むも
のを除外しない。また、「上」「下」という用語は説明の便宜のために用いる表現に過ぎ
ず、特に言及する場合を除き、その上下を入れ替えたものも含む。
また、本明細書等において「電極」や「配線」という用語は、これらの構成要素を機能的
に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあ
り、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極
」や「配線」が一体となって形成されている場合をなどをも含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などに入れ替わることがある。このため、
本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることが
できるものとする。
なお、本明細書において、ターゲットまたは酸化物半導体膜中の水素濃度は、二次イオン
質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）による測定値を用いる。なお、ＳＩＭＳ分析は、その原理上、試料表面近傍や、材
質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られてい
る。そこで、膜中における水素濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、水素
濃度は、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得
られる領域における平均値を採用する。また、測定の対象となる膜の厚さが小さい場合、
隣接する膜内の水素濃度の影響を受けて、ほぼ一定の強度の得られる領域を見いだせない
場合がある。この場合、当該膜の存在する領域における、最大値、または最小値を、水素
濃度として採用する。さらに、当該膜の存在する領域において、最大値を有する山型のピ
ーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用
する。
本発明の一態様は、Ｈ２Ｏに代表される水素原子を含む化合物や、もしくは水素原子等の
不純物の含有量が少ないスパッタリングターゲットを提供することが可能である。また、
そのスパッタリングターゲットを用い、不純物が低減された酸化物半導体膜を成膜するこ
とが可能である。また、該不純物の含有量が少ない酸化物半導体膜を用いた信頼性の高い
半導体素子を作製する方法を提供することができる。
スパッタリングターゲットの製造方法を示すフロー図。 実施の形態に係わるトランジスタの平面図および断面図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの平面図および断面図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの断面図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの作製工程を説明する図。 実施の形態に係わるトランジスタの断面図。 酸化物半導体を用いたトップゲート型のトランジスタの縦断面図。 図１２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（ＧＥ）に正の電位（ＶＧ＞０）が印加された状態を示し、（Ｂ）ゲート（ＧＥ）に負の電位（ＶＧ＜０）が印加された状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 電子機器の例を示す図。
以下では、本発明の実施の形態について、図面を参照して詳細に説明する。但し、本発明
は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であ
れば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有
する部分には同一の符号を付し、その説明は省略する場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様であるスパッタリングターゲット（以下、ターゲット
とも表記する）の製造方法について図１を参照して説明する。図１は、本実施の形態に係
るスパッタリングターゲットの製造方法の一例を示すフローチャートである。
はじめに、ターゲット材料を適宜秤量し、秤量した各ターゲット材料を、ボールミル等に
より粉砕しながら混合する。酸化物半導体膜を形成するターゲット材料としては、例えば
、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、ま
たは酸化スズ等を適宜混合すればよい（図１（Ａ））。
また、ターゲットに酸化珪素を２重量％以上１０重量％以下添加し、ＳｉＯｘ（Ｘ＞０）
を酸化物半導体膜に含ませてもよい。酸化物半導体膜にＳｉＯｘ（Ｘ＞０）を含ませるこ
とにより、酸化物半導体膜の結晶化を阻害できる。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを製造するも
のとし、例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、およびＺｎＯを、組成比として、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］となるように秤量する。
また、本実施の形態において製造される酸化物半導体成膜用ターゲットとしては、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットに限られるものではなく、他にも、Ｉｎ
−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ
系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ
−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などが挙げられる。
次いで、混合物を所定の形状に成形し、焼成して、金属酸化物の焼結体を得る（図１（Ｂ
））。ターゲット材料を焼成することにより、ターゲットに水素や水分やハイドロカーボ
ン等が混入することを防ぐことが出来る。焼成は、不活性ガス雰囲気（窒素または希ガス
雰囲気）下、真空中または高圧雰囲気中で行うことができ、さらに機械的な圧力を加えな
がら行ってもよい。焼成法としては、常圧焼成法、加圧焼成法等を適宜用いることができ
る。また、加圧焼成法としては、ホットプレス法、熱間等方加圧（ＨＩＰ；Ｈｏｔ Ｉｓ
ｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放電プラズマ焼結法、または衝撃法を適用する
ことが好ましい。焼成の最高温度はターゲット材料の焼結温度により選択するが、１００
０℃〜２０００℃程度とするのが好ましく、１２００℃〜１５００℃とするのがより好ま
しい。また、最高温度の保持時間は、ターゲット材料により選択するが、０．５時間〜３
時間とするのが好ましい。
なお、本実施の形態の酸化物半導体成膜用ターゲットは充填率が９０％以上１００％以下
、より好ましくは９５％以上９９．９％以下とするのが好ましい。充填率の高い酸化物半
導体成膜用ターゲットとすることにより、スパッタ成膜時にターゲットへの水分等の不純
物が吸着する空隙を取り除くことができる。また、スパッタ成膜時に、ノジュールの発生
を防止し、均一な放電が可能になり、パーティクルの発生を抑制できる。さらに、成膜し
た酸化物半導体膜の表面の平滑性が良好となり、また、緻密な膜となる。その結果、不純
物濃度が抑制され、均質な品質の酸化物半導体膜を得ることができる。
次いで、所望の寸法、形状、表面粗さのターゲットに成形するための機械加工を施す（図
１（Ｃ））。加工手段としては、例えば機械的研磨、化学的機械研磨（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ＣＭＰ）、またはこれらの併用等を用い
ることができる。
その後、機械加工によって発生する細かな塵や、研削液成分を除去するために、水や有機
溶媒に浸漬させた超音波洗浄、流水洗浄等によってターゲットを洗浄する（図１（Ｄ））
。機械加工後に洗浄を行うことで、塵や不純物を除去したターゲットを得ることができ、
当該ターゲットを用いて純度の高い良質な膜を形成することが可能となる。
次いで、洗浄を終えたターゲットに加熱処理を加える（図１（Ｅ））。加熱処理は、不活
性ガス雰囲気（窒素または希ガス雰囲気）中で行うのが好ましく、加熱処理の温度は、タ
ーゲット材料によって異なるが、ターゲット材料が変性せず、ターゲット表面の水素、水
分が十分に脱離する温度とする。具体的には、１５０℃以上７５０℃以下、好ましくは４
２５℃以上７５０℃以下とする。また、加熱時間は、ターゲット中および表面の含水素濃
度が十分低減できるだけ加熱するものとし、具体的には０．５時間以上、好ましくは１時
間以上加熱とする。洗浄後に加熱処理することにより、洗浄によって混入した水素や水分
等をターゲットから脱離させることが出来る。なお、加熱処理は、真空中または高圧雰囲
気中で行ってもよい。
加熱処理としては、例えば、加熱処理装置の一つである電気炉にターゲットを導入し、窒
素雰囲気下において加熱処理を行った後、大気に触れないようにし、ターゲットへの水分
や水素の再混入を防ぎ、含有水素濃度の低下したターゲットを得る。加熱温度Ｔから、再
び水分が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１０
０℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気下に限定されず、ヘリウ
ム雰囲気下、ネオン雰囲気下、アルゴン雰囲気下等において加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装
置は、上記のランプから発する光による熱輻射、およびランプから発する光で気体を加熱
し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置は、ランプだけでなく、抵抗
発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備え
ていてもよい。
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分、水
素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリ
ウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましく
は７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下）とすることが好ましい。
一般的な酸化物半導体成膜用ターゲット中には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅ
ｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析で１×１０
２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の水素が含まれる。しかしながら、本実施の形態
で示すターゲットは、洗浄後に加熱処理を行うことで、これを、例えば、５×１０１９ａ
ｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好まし
くは５×１０１７ａｔｏｍｓ／ｃｍ３以下か、または１×１０１６ａｔｏｍｓ／ｃｍ３未
満とすることができる。したがって、当該ターゲットを用いて作製された酸化物半導体膜
の含有水素濃度を低減することができる。
その後、ターゲットをバッキングプレートと呼ばれる金属板に貼り合わせる（図１（Ｆ）
）。バッキングプレートは、ターゲット材料の冷却とスパッタ電極としての役割をもつた
め、熱伝導性および導電性に優れた銅を用いることが好ましい。また、銅以外にも、チタ
ン、銅合金、ステンレス合金等を用いることも可能である。バッキングプレート内部また
は背面に冷却路を形成し、冷却路に冷却液として水や油脂等を循環させることで、スパッ
タ成膜時のターゲットの冷却効率を高めることができる。ただし、水の気化温度は１００
℃であるため、ターゲットを１００℃以上に保ちたい場合は、水ではなく油脂等を用いる
とよい。
ターゲットとバッキングプレートの貼り合わせは、例えば、電子ビーム溶接で行うことが
できる。電子ビーム溶接とは、真空雰囲気中で発生させた電子を加速して収束させ、対象
物に照射することで、溶接したい部分のみを溶かし、溶接部以外の素材性質を損なわずに
溶接することができる手法である。溶接部形状および溶け込み深さの制御が可能であり、
真空中で溶接を行うため、ターゲットに水素や水分やハイドロカーボン等が付着すること
を防ぐことができる。
また、ターゲットとバッキングプレートを接着するためのろう材としては、Ａｕ、Ｂｉ、
Ｓｎ、Ｚｎ、Ｉｎまたはこれらの合金等を用いるのが好ましい。なお、ろう材には、導電
性の高い金属（または合金）材料を用いるのが好ましい。また、ろう材とターゲットとの
間にバックコート層を形成しても良い。バックコート層を形成することで、ターゲットと
バッキングプレートとの密着性を向上させることができる。
なお、本実施の形態において、洗浄後の加熱処理は、ターゲットとバッキングプレートと
の貼り合わせ（ボンディング）前に行う場合を例に示したが、本発明の実施の形態はこれ
に限られず、ターゲットとバッキングプレートとのボンディング後に加熱処理を行っても
良いし、ボンディング前後に複数回加熱処理を行っても良い。なお、ターゲットとバッキ
ングプレートとのボンディング後の加熱処理は、ろう材またはバッキングプレートの耐熱
性を考慮して、１５０℃以上３５０℃以下で行うのが好ましい。また、加熱処理は、不活
性ガス雰囲気（窒素または希ガス雰囲気）中で行うのが好ましい。
また、加熱処理後のターゲットは、水分や水素の再混入を防止するため、高純度の酸素ガ
ス雰囲気下、高純度のＮ２Ｏガス雰囲気下、または超乾燥エア（露点が−４０℃以下、好
ましくは−６０℃以下）雰囲気下で搬送、保存等するのが好ましい。または、ステンレス
合金等の透水性が低い材料で形成された保護材で覆ってもよく、またその保護材とターゲ
ットの間隙に上述のガスを導入しても良い。酸素ガスまたはＮ２Ｏガスには、水分、水素
などが含まれないことが好ましい。または、酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（
９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガス
またはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする
ことが好ましい。
以上により、本実施の形態のスパッタリングターゲットを製造することができる。本実施
の形態で示すスパッタリングターゲットは、製造工程において、洗浄後に加熱処理を施す
ことで、水素原子、または水素原子を含む化合物等の不純物を脱離させ、不純物を低減す
ることができる。従って、当該ターゲットを用いて作製された酸化物半導体膜が含有する
不純物の濃度も低減することができる。なお、加熱処理に代えて、真空中でＵＶランプを
照射して、水素原子等の不純物を脱離させても良く、また、ＵＶランプの照射と加熱処理
とを併用しても良い。
なお、ターゲットをスパッタ装置に取り付ける際も、大気にさらさず不活性ガス雰囲気（
窒素または希ガス雰囲気）下で行うことで、ターゲットに水素や水分やハイドロカーボン
等が付着することを防ぐことができる。
また、ターゲットをスパッタ装置に取り付けた後、ターゲット表面やターゲット材料中に
残存している水素を除去するために脱水素処理を行うと良い。脱水素処理としては成膜チ
ャンバー内を減圧下で２００℃〜６００℃に加熱する方法や、加熱しながら窒素や不活性
ガスの導入と排気を繰り返す方法等がある。この場合のターゲット冷却液は、水ではなく
油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られ
るが、加熱しながら行うのがより好ましい。また、成膜チャンバー内に酸素または不活性
ガス、または酸素と不活性ガスの両方を導入し、高周波やマイクロ波を用いて不活性ガス
や酸素のプラズマを発生させても良い。加熱せずに行っても一定の効果が得られるが、加
熱しながら行うのがより好ましい。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態は、実施の形態１のターゲットを適用して作製した半導体装置として、トラ
ンジスタを作製する例を示す。本実施の形態で示すトランジスタ４１０は、実施の形態１
で示したスパッタリングターゲットを用いて作製した酸化物半導体膜を活性層として用い
ることができる。
本実施の形態のトランジスタおよびトランジスタの作製方法の一形態を、図２および図３
を用いて説明する。
図２（Ａ）、図２（Ｂ）にトランジスタの平面および断面構造の一例を示す。図２（Ａ）
、図２（Ｂ）に示すトランジスタ４１０は、トップゲート構造のトランジスタの一つであ
る。
図２（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図２（Ｂ）は図２
（Ａ）の線Ｃ１−Ｃ２における断面図である。
トランジスタ４１０は、絶縁表面を有する基板４００及び絶縁層４０７上に、酸化物半導
体層４１２、ソース電極層またはドレイン電極層４１５ａ、ソース電極層またはドレイン
電極層４１５ｂ、ゲート絶縁層４０２、及びゲート電極層４１１を含み、ソース電極層ま
たはドレイン電極層４１５ａ、ソース電極層またはドレイン電極層４１５ｂにそれぞれ配
線層４１４ａ、配線層４１４ｂが接して設けられ電気的に接続している。
また、トランジスタ４１０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
以下、図３（Ａ）乃至図３（Ｅ）を用い、基板４００上にトランジスタ４１０を作製する
工程を説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いることがで
きる。なお、一般に酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで
、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス
基板を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
また、プラスチック基板等も適宜用いることができる。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。酸化物半
導体層と接する絶縁層４０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウ
ム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４
０７の形成方法としては、プラズマＣＶＤ法またはスパッタリング法等を用いることがで
きるが、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング
法で絶縁層４０７を成膜することが好ましい。
本実施の形態では、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成
する。基板４００を処理室へ搬送し、水素および水分が除去された高純度酸素を含むスパ
ッタガスを導入しシリコンターゲットを用いて、基板４００上に絶縁層４０７として、酸
化シリコン層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい。
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットとの
距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素および
アルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦ
スパッタリング法により酸化シリコン層を成膜する。膜厚は１００ｎｍとする。なお、酸
化シリコン層を成膜するためのターゲットとして、石英（好ましくは合成石英）に代えて
シリコンターゲットを用いることができる。なお、スパッタガスとして酸素または、酸素
およびアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することが好ま
しい。絶縁層４０７に水素、水酸基または水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層４０７
に含まれる不純物の濃度を低減できる。
絶縁層４０７を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化物
などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパ
ッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、Ｄ
Ｃスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、または窒化酸化アルミニウムなどの窒化物絶縁
層と、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素および水分が除去された高純度窒素を含むス
パッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合に
おいても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を
成膜することが好ましい。
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層
と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜するこ
とができる。先に窒素を含むガスを導入して、処理室内に装着されたシリコンターゲット
を用いて窒化シリコン層を形成し、次に酸素を含むガスに切り替えて同じシリコンターゲ
ットを用いて酸化シリコン層を成膜する。窒化シリコン層と酸化シリコン層とを大気に曝
露せずに連続して形成することができるため、窒化シリコン層表面に水素や水分などの不
純物が吸着することを防止することができる。
次いで絶縁層４０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。
また、酸化物半導体膜に水素、水酸基および水分がなるべく含まれないようにするために
、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基
板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお
、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に形成するゲ
ート絶縁層４０２の成膜前の基板４００に行ってもよいし、後に形成するソース電極層ま
たはドレイン電極層４１５ａおよびソース電極層またはドレイン電極層４１５ｂの形成前
の基板４００にも同様に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着している粉状物質（
パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット
側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して
基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代え
て窒素雰囲気下、ヘリウム雰囲気下、酸素雰囲気下などを用いてもよい。
酸化物半導体膜はスパッタリング法により成膜する。なお、スパッタリングターゲットと
しては、実施の形態１で示した含水素濃度が低下したターゲットを用いるものとする。
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜
、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、単元系金属酸化物である
Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また
、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の
金属元素を示す。例えばＭとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎ、またはＧａ
およびＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半
導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−
Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜ともよぶこととする。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化
物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成
分とする酸化物半導体成膜用ターゲットを用いることができる。また、酸化物半導体成膜
用ターゲットの他の例としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ター
ゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］）を
用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用ターゲッ
トとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、またはＩｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］の組成比を有するターゲットを用いる
こともできる。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下、好ま
しくは９５％以上９９．９％以下である。充填率の高い酸化物半導体成膜用ターゲットを
用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素および水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板４００上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するため
には、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用い
て排気した成膜室は、例えば、水素原子、水分（Ｈ２Ｏ）など水素原子を含む化合物（よ
り好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化
物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を
加熱してもよい。
成膜条件の一例としては、基板温度室温、基板とターゲットとの距離を１１０ｍｍ、圧力
０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素およびアルゴン（酸素流量１５ｓｃｃｍ
：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）
電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき
、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎ
ｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じ
て適宜厚みを選択すればよい。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４
１２に加工する（図３（Ａ）参照）。また、島状の酸化物半導体層４１２を形成するため
にレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などを用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェット
エッチング法により、酸化物半導体膜を島状の酸化物半導体層４１２に加工する。
本実施の形態では、酸化物半導体層４１２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れないようにし、酸
化物半導体層への水分や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処
理によって酸化物半導体層４１２の脱水化または脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体膜
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上
２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場
合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にソース電極およびドレイン電極を積層させた後、ソース電極お
よびドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４０７および酸化物半導体層４１２上に、導電膜を形成する。当該導電膜
はスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、アルミニウ
ム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または上述した元素を成分とする
合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン（Ｍｎ）、
マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、トリウム（Ｔｈ）
のいずれか一または複数から選択された材料を用いてもよい。また、導電膜は、単層構造
でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層
構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に
重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げ
られる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（
Ｓｃ）から選ばれた元素を単数、または複数組み合わせた膜、合金膜、もしくは窒化膜を
用いてもよい。
第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層またはドレイン電極層４１５ａ、ソース電極層またはドレイ
ン電極層４１５ｂを形成した後、レジストマスクを除去する（図３（Ｂ）参照）。なお、
形成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲ
ート絶縁層の被覆性が向上するため好ましい。
本実施の形態ではソース電極層またはドレイン電極層４１５ａ、ソース電極層またはドレ
イン電極層４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する
。
なお、導電膜のエッチングの際に、酸化物半導体層４１２が除去されて、その下の絶縁層
４０７が露出しないようにそれぞれの材料およびエッチング条件を適宜調節する。
本実施の形態では、導電膜としてはチタン膜を用いて、酸化物半導体層４１２にはＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、チタン膜のエッチング液としてアンモニア過水
（アンモニア、水、過酸化水素水の混合液）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層ま
たはドレイン電極層４１５ａ、ソース電極層またはドレイン電極層４１５ｂを形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層４１２上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満において露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラン
ジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の
動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ること
ができる。
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層またはドレイン電極層４１
５ａ、ソース電極層またはドレイン電極層４１５ｂ上にゲート絶縁層４０２を形成する（
図３（Ｃ）参照）。
ここで、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（
高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、酸
化物半導体層とゲート絶縁膜との界面は重要である。そのため高純度化された酸化物半導
体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質なゲ
ート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができ
るため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜
は、薄い膜の厚みを精密に制御することができる。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても
良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物を含んでいる酸化物半導体は、不純物と酸化物半導体の主成
分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された
未結合手がしきい値電圧（Ｖｔｈ）のシフトを誘発することとなる。これに対して、本発
明は、酸化物半導体の不純物、特に水素や水分等を極力除去し、上記のようにゲート絶縁
膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得る
ことを可能としている。
また、ゲート絶縁層は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸
化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成することができる
。
ゲート絶縁層の形成は、高密度プラズマＣＶＤ装置により行う。ここでは、高密度プラズ
マＣＶＤ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指してい
る。例えば、３ｋＷ〜６ｋＷのμ波電力を印加してプラズマを発生させて、絶縁膜の成膜
を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁
表面を有する基板上に絶縁膜を形成する。その後、モノシランガス（ＳｉＨ４）の供給を
停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプ
ラズマ処理を行ってもよい。亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行
われるプラズマ処理は、少なくとも絶縁膜の成膜より後に行う。上記プロセス順序を経た
絶縁膜は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる
絶縁膜である。
チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は
、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、
ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価で
あるアルゴンを用いることが好ましい。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチング液を用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマＣＶＤ装置で得られる絶縁膜は緻密な膜と言える。
本実施の形態では、ゲート絶縁層４０２として膜厚１００ｎｍの酸化窒化珪素膜（ＳｉＯ
ｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）を用いる。ゲート絶縁層４０２は、高密度プラズ
マＣＶＤ装置に成膜ガスとしてモノシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、および
アルゴン（Ａｒ）を用い、それぞれの流量をＳｉＨ４／Ｎ２Ｏ／Ａｒ＝２５０／２５００
／２５００（ｓｃｃｍ）とし、成膜圧力３０Ｐａ、成膜温度３２５℃にて、５ｋＷのμ波
電力を印加してプラズマを発生させて、成膜を行う。
また、スパッタリング法でゲート絶縁層４０２を成膜してもよい。スパッタリング法によ
り酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英
ターゲットを用い、スパッタガスとして酸素または、酸素およびアルゴンの混合ガスを用
いて行う。スパッタリング法を用いるとゲート絶縁層４０２中に水素が多量に含まれない
ようにできる。
また、ゲート絶縁層４０２は、ソース電極層またはドレイン電極層４１５ａ、ソース電極
層またはドレイン電極層４１５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造
とすることもできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下
（本実施の形態では５０ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を形成し、第１
のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上
２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０））
を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。例えば、圧力０．４Ｐａ、高
周波電源１．５ｋＷ、酸素およびアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓ
ｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法によりスパッタリング法により膜厚１
００ｎｍの酸化シリコン層を形成できる。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層またはドレイン電極層
４１５ａ、ソース電極層またはドレイン電極層４１５ｂに達する開口４２１ａ、開口４２
１ｂを形成する（図３（Ｄ）参照）。
次に、ゲート絶縁層４０２、および開口４２１ａ、開口４２１ｂ上に導電膜を形成した後
、第４のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ、配線層４
１４ｂを形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジス
トマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを
低減できる。
また、ゲート電極層４１１、配線層４１４ａ、配線層４１４ｂは、モリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属
材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成すること
ができる。
例えば、ゲート電極層４１１、配線層４１４ａ、配線層４１４ｂの２層の積層構造として
は、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリ
ブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層
した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい
。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウム
とシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層と
を積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極
層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をそ
の例に挙げることができる。
本実施の形態ではゲート電極層４１１、配線層４１４ａ、配線層４１４ｂとしてスパッタ
リング法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下）を行う。本実施の
形態では、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱
処理は、トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい
。
さらに大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温か
ら、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複
数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧
下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４１
２を有するトランジスタ４１０を形成することができる（図３（Ｅ）参照）。
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよ
い。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、
窒化酸化シリコン層、または酸化アルミニウム層を単層でまたは積層して形成することが
できる。
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印
刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜に含有される不純物
の濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、反応雰囲気中
の残留水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低
減することができる。それにより酸化物半導体膜の安定化を図ることができる。
本発明の一態様に係るトランジスタにおいて、活性層に用いられる酸化物半導体膜は、そ
のキャリア密度を１×１０１２／ｃｍ３以下、好ましくは１×１０１１／ｃｍ３以下とな
るようにする。即ち、酸化物半導体層のキャリア密度は、測定限界以下であって限りなく
ゼロにする。
また、以上のように、高純度化された酸化物半導体層をトランジスタに適用することによ
って、オフ電流を、例えば１×１０−１３Ａ以下にまで低減したトランジスタを提供する
ことができる。
なお、酸化物半導体との比較対象たり得る半導体材料としては、炭化珪素（例えば、４Ｈ
−ＳｉＣ）がある。酸化物半導体と４Ｈ−ＳｉＣはいくつかの共通点を有している。キャ
リア密度はその一例である。フェルミ・ディラック分布に従えば、酸化物半導体の少数キ
ャリアは１×１０−７／ｃｍ３程度と見積もられるが、これは、４Ｈ−ＳｉＣにおける６
．７×１０−１１／ｃｍ３と同様、極めて低い値である。シリコンの真性キャリア密度（
１．４×１０１０／ｃｍ３程度）と比較すれば、その程度が並はずれていることが良く理
解できる。
また、酸化物半導体のエネルギーバンドギャップは３．０ｅＶ〜３．５ｅＶであり、４Ｈ
−ＳｉＣのエネルギーバンドギャップは３．２６ｅＶであるから、ワイドギャップ半導体
という点においても、酸化物半導体と炭化珪素とは共通している。
一方で、酸化物半導体と炭化珪素との間には極めて大きな相違点が存在する。それは、プ
ロセス温度である。炭化珪素は一般に１５００℃〜２０００℃の熱処理を必要とするから
、他の半導体材料を用いた半導体素子との積層構造は困難である。このような高い温度で
は、半導体基板や半導体素子などが破壊されてしまうためである。他方、酸化物半導体は
、３００℃〜５００℃（ガラス転移温度以下、最大でも７００℃程度）の熱処理で作製す
ることが可能であり、他の半導体材料を用いて集積回路を形成した上で、酸化物半導体に
よる半導体素子を形成することが可能となる。
また、炭化珪素の場合と異なり、ガラス基板など、耐熱性の低い基板を用いることが可能
という利点を有する。さらに、高温での熱処理が不要という点で、炭化珪素の形成方法と
比較してエネルギーコストを十分に低くすることができるという利点を有する。
また、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、不純物、
特に水分や水素を除去することによりｉ型化を実現する。この点、シリコンなどのように
不純物を添加してのｉ型化ではなく、従来にない技術思想を含むものといえる。
＜酸化物半導体を用いたトランジスタの電導機構＞
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図１２乃至図１５を用い
て説明する。なお、以下の説明は一考察に過ぎず、これに基づいて発明の有効性が否定さ
れるものではないことを付記する。
図１２は、酸化物半導体を用いたトップゲート型のトランジスタの縦断面図を示す。ゲー
ト電極（ＧＥ）下にゲート絶縁膜（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、
その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられている。
図１３には、図１２のＡ−Ａ’上におけるエネルギーバンド構造の模式図を示す。図１３
中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，＋ｑ）
を有している。そして、ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲ
ート電極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０
）を印加した場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁の
ためにソース電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さない
オフ状態を示す。一方、ゲート電極に正の電圧を印加するとポテンシャル障壁が低下し、
電流を流すオン状態を示す。
図１４（Ａ）、図１４（Ｂ）には、図１２のＢ−Ｂ’の断面におけるエネルギーバンド図
（模式図）である。図１４（Ａ）はゲート電極（ＧＥ）に正の電圧（ＶＧ＞０）が印加さ
れた状態であり、ソース電極とドレイン電極の間にキャリア（電子）が流れるオン状態を
示している。また、図１４（Ｂ）は、ゲート電極（ＧＥ）に負の電圧（ＶＧ＜０）が印加
された状態であり、オフ状態（少数キャリアは流れない）である場合を示す。
図１５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。従来の
酸化物半導体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ
中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお
、酸化物半導体において水素の一部はドナーとなり、ｎ型化する一つの要因であることが
知られている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）とし、または真性型に近づけたものである。すなわち、不純物を添加して
ｉ型化するのでなく、水素や水分等の不純物を極力除去したことにより、高純度化された
ｉ型（真性半導体）またはそれに近づけることを特徴としている。そうすることにより、
フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同程度とすることができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖ
と言われている。ソース電極およびドレイン電極を構成するチタン（Ｔｉ）の仕事関数は
、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面に
おいて、電子に対してショットキー型の障壁は形成されない。
このとき電子は、図１４（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体
との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図１４（Ｂ）において、ゲート電極（ＧＥ）に負の電位が印加されると、少数キャ
リアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子で
あっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）
が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）のトランジスタが得られる。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように酸化物半導体を
高純度化させることにより、トランジスタの動作を良好なものとすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態は、実施の形態１のターゲットを適用して作製した半導体装置として、トラ
ンジスタを作製する例を示す。なお、実施の形態２と同一部分または同様な機能を有する
部分、および工程は、実施の形態２と同様とすればよく、その繰り返しの説明は省略する
。また同じ箇所の詳細な説明も省略する。本実施の形態で示すトランジスタ４６０は、実
施の形態１で示したスパッタリングターゲットを用いて作製した酸化物半導体膜を活性層
として用いることができる。
本実施の形態のトランジスタおよびトランジスタの作製方法の一形態を、図４および図５
を用いて説明する。
図４（Ａ）、図４（Ｂ）にトランジスタの平面および断面構造の一例を示す。図４（Ａ）
、図４（Ｂ）に示すトランジスタ４６０は、トップゲート構造のトランジスタの一つであ
る。
図４（Ａ）はトップゲート構造のトランジスタ４６０の平面図であり、図４（Ｂ）は図４
（Ａ）の線Ｄ１−Ｄ２における断面図である。
トランジスタ４６０は、絶縁表面を有する基板４５０上に、絶縁層４５７、ソース電極層
またはドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）、酸化物半導体層４６２、ソ
ース電極層またはドレイン電極層４６５ｂ、配線層４６８、ゲート絶縁層４５２、ゲート
電極層４６１（４６１ａ、４６１ｂ）を含み、ソース電極層またはドレイン電極層４６５
ａ（４６５ａ１、４６５ａ２）は配線層４６８を介して配線層４６４と電気的に接続して
いる。また、図示していないが、ソース電極層またはドレイン電極層４６５ｂもゲート絶
縁層４５２に設けられた開口において配線層と電気的に接続する。
以下、図５（Ａ）乃至図５（Ｅ）を用い、基板４５０上にトランジスタ４６０を作製する
工程を説明する。
まず、絶縁表面を有する基板４５０上に下地膜となる絶縁層４５７を形成する。
本実施の形態では、絶縁層４５７として、スパッタリング法により酸化シリコン層を形成
する。基板４５０を処理室へ搬送し、水素および水分が除去された高純度酸素を含むスパ
ッタガスを導入しシリコンターゲットまたは石英（好ましくは合成石英）を用いて、基板
４５０上に絶縁層４５７として、酸化シリコン層を成膜する。なお、スパッタガスとして
酸素または、酸素およびアルゴンの混合ガスを用いて行う。
例えば、スパッタガスの純度が６Ｎ（９９．９９９９％）であり、石英（好ましくは合成
石英）を用い、基板温度１０８℃、基板とターゲットとの距離（Ｔ−Ｓ間距離）を６０ｍ
ｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素およびアルゴン（酸素流量２５ｓｃｃ
ｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シ
リコン層を成膜する。膜厚は１００ｎｍとする。なお、酸化シリコン層を成膜するための
ターゲットとして、石英（好ましくは合成石英）に代えてシリコンターゲットを用いるこ
とができる。
この場合において、処理室内の残留水分を除去しつつ絶縁層４５７を成膜することが好ま
しい。絶縁層４５７に水素、水酸基または水分が含まれないようにするためである。クラ
イオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ２Ｏ）など水素原
子を含む化合物が排気されるため、当該成膜室で成膜した場合、絶縁層４５７に含まれる
不純物の濃度を低減できる。
絶縁層４５７を成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化物な
どの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
また、絶縁層４５７は積層構造でもよく、例えば、基板４５０側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層と
、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素および水分が除去された高純度窒素を含むス
パッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合に
おいても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を
成膜することが好ましい。
次いで、絶縁層４５７上に、導電膜を形成し、第１のフォトリソグラフィ工程により導電
膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層またはドレイ
ン電極層４６５ａ１、ソース電極層またはドレイン電極層４６５ａ２を形成した後、レジ
ストマスクを除去する（図５（Ａ）参照）。ソース電極層またはドレイン電極層４６５ａ
１、ソース電極層またはドレイン電極層４６５ａ２は断面図では分断されて示されている
が、連続した膜である。なお、形成されたソース電極層またはドレイン電極層４６５ａ１
、ソース電極層またはドレイン電極層４６５ａ２の端部はテーパ形状であると、上に積層
するゲート絶縁層の被覆性が向上するため好ましい。
ソース電極層またはドレイン電極層４６５ａ１、ソース電極層またはドレイン電極層４６
５ａ２の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げ
られる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリ
リウム（Ｂｅ）、トリウム（Ｔｈ）のいずれか一または複数から選択された材料を用いて
もよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構
造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタ
ン膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル（
Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）
、スカンジウム（Ｓｃ）から選ばれた元素を単数、または複数組み合わせた膜、合金膜、
もしくは窒化膜を用いてもよい。
本実施の形態ではソース電極層またはドレイン電極層４６５ａ１、ソース電極層またはド
レイン電極層４６５ａ２としてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成
する。
次いで、絶縁層４５７、ソース電極層またはドレイン電極層４６５ａ１、ソース電極層ま
たはドレイン電極層４６５ａ２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を
形成する。酸化物半導体膜は、実施の形態１で示したスパッタリングターゲットを用いて
作製するものとする。
次に酸化物半導体膜を、第２のフォトリソグラフィ工程により島状の酸化物半導体層４６
２に加工する（図５（Ｂ）参照）。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いてスパッタリング法により成膜する。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素および水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板４５０上に成膜される。処理室内の残留水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプ
にコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜
室は、例えば、水素原子、水分（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含
まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を１００℃〜４０
０℃で加熱してもよい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化
物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
成膜条件の一例としては、基板温度を室温、基板とターゲットとの距離を１１０ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素およびアルゴン（酸素流量１５ｓｃｃ
ｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ
）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減で
き、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０
ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応
じて適宜厚みを選択すればよい。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェット
エッチング法により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する。
本実施の形態では、酸化物半導体層４６２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れないようにし、酸
化物半導体層への水分や水素の再混入を防ぎ、酸化物半導体層を得る。この第１の加熱処
理によって酸化物半導体層４６２の脱水化または脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。例えば、第１の加熱処理として、６５０℃〜７０
０℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を
移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用
いると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体膜
が結晶化し、微結晶膜または多結晶膜となる場合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にさらにソース電極およびドレイン電極を積層させた後、ソース
電極およびドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４５７、酸化物半導体層４６２、およびソース電極層またはドレイン電極
層４６５ａ２上に、導電膜を形成し、第３のフォトリソグラフィ工程により導電膜上にレ
ジストマスクを形成し、選択的にエッチングを行ってソース電極層またはドレイン電極層
４６５ｂ、配線層４６８を形成した後、レジストマスクを除去する（図５（Ｃ）参照）。
ソース電極層またはドレイン電極層４６５ｂ、配線層４６８はソース電極層またはドレイ
ン電極層４６５ａ１、ソース電極層またはドレイン電極層４６５ａ２と同様な材料および
工程で形成すればよい。
本実施の形態ではソース電極層またはドレイン電極層４６５ｂ、配線層４６８としてスパ
ッタリング法により膜厚１５０ｎｍのチタン膜を形成する。本実施の形態では、ソース電
極層またはドレイン電極層４６５ａ１、ソース電極層またはドレイン電極層４６５ａ２と
ソース電極層またはドレイン電極層４６５ｂに同じチタン膜を用いる例のため、ソース電
極層またはドレイン電極層４６５ａ１、ソース電極層またはドレイン電極層４６５ａ２と
ソース電極層またはドレイン電極層４６５ｂとはエッチングにおいて選択比がとれない。
よって、ソース電極層またはドレイン電極層４６５ａ１、ソース電極層またはドレイン電
極層４６５ａ２が、ソース電極層またはドレイン電極層４６５ｂのエッチング時にエッチ
ングされないように、酸化物半導体層４６２に覆われないソース電極層またはドレイン電
極層４６５ａ２上に配線層４６８を設けている。ソース電極層またはドレイン電極層４６
５ａ１、ソース電極層またはドレイン電極層４６５ａ２とソース電極層またはドレイン電
極層４６５ｂとにエッチング工程において高い選択比を有する異なる材料を用いる場合に
は、エッチング時にソース電極層またはドレイン電極層４６５ａ２を保護する配線層４６
８は必ずしも設けなくてもよい。
なお、導電膜のエッチングの際に、酸化物半導体層４６２は除去されないようにそれぞれ
の材料およびエッチング条件を適宜調節する。
本実施の形態では、導電膜としてチタン膜を用いて、酸化物半導体層４６２にはＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて、チタン膜のエッチング液としてアンモニア過水（
アンモニア、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４６２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層ま
たはドレイン電極層４６５ｂ、配線層４６８を形成するためのレジストマスクをインクジ
ェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマス
クを使用しないため、製造コストを低減できる。
次いで、絶縁層４５７、酸化物半導体層４６２、ソース電極層またはドレイン電極層４６
５ａ１、ソース電極層またはドレイン電極層４６５ａ２、ソース電極層またはドレイン電
極層４６５ｂ上にゲート絶縁層４５２を形成する。
ゲート絶縁層４５２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミ
ニウム層を単層でまたは積層して形成することができる。なお、ゲート絶縁層４５２中に
水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４５２を
成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、
ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして
酸素または、酸素およびアルゴンの混合ガスを用いて行う。
ゲート絶縁層４５２は、ソース電極層またはドレイン電極層４６５ａ１、ソース電極層ま
たはドレイン電極層４６５ａ２、ソース電極層またはドレイン電極層４６５ｂ側から酸化
シリコン層と窒化シリコン層を積層した構造とすることもできる。本実施の形態では、圧
力０．４Ｐａ、高周波電源１．５ｋＷ、酸素およびアルゴン（酸素流量２５ｓｃｃｍ：ア
ルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎ
ｍの酸化シリコン層を形成する。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４５２の一部を除去して、配線層４６８に達する開口４２３を
形成する（図５（Ｄ）参照）。図示しないが開口４２３の形成時にソース電極層またはド
レイン電極層４６５ｂに達する開口を形成してもよい。本実施の形態では、ソース電極層
またはドレイン電極層４６５ｂへの開口はさらに層間絶縁層を積層した後に形成し、電気
的に接続する配線層を開口に形成する例とする。
次に、ゲート絶縁層４５２、および開口４２３上に導電膜を形成した後、第５のフォトリ
ソグラフィ工程によりゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成
する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４は、モリブデン、チタ
ン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の
金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する
ことができる。
本実施の形態ではゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４としてスパ
ッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（例えば２００
℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、
トランジスタ４６０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温か
ら、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複
数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧
下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４６
２を有するトランジスタ４６０を形成することができる（図５（Ｅ）参照）。
また、トランジスタ４６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよ
い。なお、図示しないが、ゲート絶縁層４５２、保護絶縁層や平坦化絶縁層にソース電極
層またはドレイン電極層４６５ｂに達する開口を形成し、その開口に、ソース電極層また
はドレイン電極層４６５ｂと電気的に接続する配線層を形成する。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜が含有する不純物の
濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、反応雰囲気中の
残留水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低減
することができる。それにより酸化物半導体膜の安定化を図ることができる。
また、以上のように、高純度化された酸化物半導体層をトランジスタに適用することによ
って、オフ電流を低減したトランジスタを提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。なお、実施の形態２と同一部分または同様な機能を有する部分、および工程は、実
施の形態２と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所の詳細な
説明も省略する。本実施の形態で示すトランジスタ４２５、トランジスタ４２６は、実施
の形態１で示したスパッタリングターゲットを用いて作製した酸化物半導体膜を活性層と
して用いることができる。
本実施の形態のトランジスタを、図６を用いて説明する。
図６（Ａ）、図６（Ｂ）にトランジスタの断面構造の一例を示す。図６（Ａ）、図６（Ｂ
）に示すトランジスタ４２５、トランジスタ４２６は、酸化物半導体層を導電層とゲート
電極層とで挟んだ構造のトランジスタの一つである。
また、図６（Ａ）、図６（Ｂ）において、基板はシリコン基板を用いており、基板４２０
上に設けられた絶縁層４２２上にトランジスタ４２５、トランジスタ４２６がそれぞれ設
けられている。
図６（Ａ）において、基板４２０に設けられた絶縁層４２２と絶縁層４０７との間に少な
くとも酸化物半導体層４１２全体と重なるように導電層４２７が設けられている。
なお、図６（Ｂ）は、絶縁層４２２と絶縁層４０７との間の導電層４２４が、図示するよ
うにエッチングにより加工され、酸化物半導体層４１２の少なくともチャネル領域を含む
一部と重なる例である。
導電層４２７、導電層４２４は後工程で行われる加熱処理温度に耐えられる金属材料であ
ればよく、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、また
は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述し
た元素を成分とする窒化物などを用いることができる。また、単層構造でも積層構造でも
よく、例えばタングステン層単層、または窒化タングステン層とタングステン層との積層
構造などを用いることができる。
また、導電層４２７、導電層４２４は、電位がトランジスタ４２５、トランジスタ４２６
のゲート電極層４１１と同じでもよいし、異なっていても良く、第２のゲート電極層とし
て機能させることもできる。また、導電層４２７、導電層４２４の電位がＧＮＤあるいは
０Ｖという固定電位であってもよい。
導電層４２７、導電層４２４によって、トランジスタ４２５、トランジスタ４２６の電気
特性を制御することができる。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタ３９０は、実施の形態１で示したスパッタリング
ターゲットを用いて作製した酸化物半導体膜を活性層として用いることができる。
本実施の形態のトランジスタの断面構造の一例を図７（Ａ）乃至図７（Ｅ）に示す。図７
（Ａ）乃至図７（Ｅ）に示すトランジスタ３９０は、ボトムゲート構造のトランジスタの
一つであり逆スタガ型トランジスタともいう。
また、トランジスタ３９０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
以下、図７（Ａ）乃至図７（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する
工程を説明する。
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、一般に酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板
を用いることが好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
また、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は
、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一または複数の膜
による積層構造により形成することができる。
また、ゲート電極層３９１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒
化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを
積層した２層構造、または窒化タングステン層とタングステン層とを積層した２層構造と
することが好ましい。３層の積層構造としては、タングステン層または窒化タングステン
層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン
層またはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜
を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性
導電性酸化物等をその例に挙げることができる。
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アルミ
ニウム層を単層でまたは積層して形成することができる。なお、ゲート絶縁層３９７中に
水素が多量に含まれないようにするためには、スパッタリング法でゲート絶縁層３９７を
成膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、
ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして
酸素または、酸素およびアルゴンの混合ガスを用いて行う。
ゲート絶縁層３９７は、ゲート電極層３９１側から窒化シリコン層と酸化シリコン層を積
層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法に
より膜厚５０ｎｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（
ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚
５ｎｍ以上３００ｎｍ以下（本実施の形態では５０ｎｍ）の酸化シリコン層（ＳｉＯｘ（
ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。
また、ゲート絶縁層３９７、後に形成する酸化物半導体膜３９３に水素、水酸基および水
分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の
予備加熱室でゲート電極層３９１が形成された基板３９４、またはゲート絶縁層３９７ま
でが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物
を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００
℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段
はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また
この予備加熱は、酸化物絶縁層３９６の成膜前に、ソース電極層３９５ａおよびドレイン
電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３９
３を形成する（図７（Ａ）参照）。酸化物半導体膜３９３は、実施の形態１で示したスパ
ッタリングターゲットを用いて作製することができる。
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰
囲気、酸素雰囲気などを用いてもよい。
酸化物半導体膜３９３は実施の形態１で示したスパッタリングターゲットを用いて、スパ
ッタリング法により成膜する。酸化物半導体膜３９３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−
Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚ
ｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を
用いる。本実施の形態では、酸化物半導体膜３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体成膜用ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜３
９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的
にはアルゴン）および酸素混合雰囲気下においてスパッタリング法により形成することが
できる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下
含むターゲットを用いて成膜を行ってもよい。
酸化物半導体膜３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする酸化物半導体成膜用ターゲットを用いることができる。また、酸化物半導
体成膜用ターゲットの他の例としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜
用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比
］）を用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用タ
ーゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、またはＩ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］の組成比を有するターゲットを
用いることもできる。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下
、好ましくは９５％以上９９．９％以下である。充填率の高い酸化物半導体成膜用ターゲ
ットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、基板を室温または４００℃未満の温度に
加熱する。そして、処理室内の残留水分を除去しつつ水素および水分が除去されたスパッ
タガスを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体膜３９３を
成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが
好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用
いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加え
たものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、
水分（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等
が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減
できる。また、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成
膜を行うことで、酸化物半導体膜３９３を成膜する際の基板温度は室温から４００℃未満
とすることができる。
成膜条件の一例としては、基板とターゲットとの距離を１００ｍｍ、圧力０．６Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される
。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル
、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は
好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切
な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、さらにパルス的にバイアスを与えるパルスＤＣスパ
ッタリング法があり、どれを用いてもよい。ＲＦスパッタリング法は主に絶縁膜を成膜す
る場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元
スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバー
で複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずμ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
リング法を用いるスパッタ装置を用いてもよい。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法を用いてもよい。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図７（Ｂ）参照）。また、島状の酸化物半導体層３９９を形成するため
のレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体
層３９９の形成時に行うことができる。
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などを用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９およびゲ
ート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次いで、ゲート絶縁層３９７、および酸化物半導体層３９９上に、導電膜を形成する。導
電膜をスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、
Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分と
する合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグ
ネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された
材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい
。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積
層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらに
その上にチタン膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）
、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオ
ジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、または複数組み合わせた
膜、合金膜、もしくは窒化膜を用いてもよい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３９５ａ、ドレイン電極層３９５ｂを形成した後、レジスト
マスクを除去する（図７（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満において露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラン
ジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の
動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ること
ができる。
なお、導電膜のエッチングの際に、酸化物半導体層３９９が除去されないようにそれぞれ
の材料およびエッチング条件を適宜調節する。
本実施の形態では、導電膜としてチタン膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて、チタン膜のエッチング液としてアンモニア過水（
アンモニア、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３
９５ａ、ドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数および工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物
半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガ
スを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った場合、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁
層として酸化物絶縁層３９６を大気に触れることなく形成する（図７（Ｄ）参照）。本実
施の形態では、酸化物半導体層３９９がソース電極層３９５ａ、ドレイン電極層３９５ｂ
と重ならない領域において、酸化物半導体層３９９と酸化物絶縁層３９６とが接するよう
に形成する。
本実施の形態では、島状の酸化物半導体層３９９、ソース電極層３９５ａ、ドレイン電極
層３９５ｂまで形成された基板３９４を室温または１００℃未満の温度に加熱し、水素お
よび水分が除去された高純度酸素を含むスパッタガスを導入しシリコンターゲットを用い
て、酸化物絶縁層３９６として欠陥を含む酸化シリコン層を成膜する。
例えば、スパッタガスの純度が６Ｎ（９９．９９９９％）であり、ボロンがドープされた
シリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットとの距離（Ｔ−
Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率
１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン層を成膜する。膜
厚は３００ｎｍとする。なお、酸化シリコン層を成膜するためのターゲットとして、シリ
コンターゲットに代えて石英（好ましくは合成石英）を用いることができる。なお、スパ
ッタガスとして酸素または、酸素およびアルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３９６を成膜すること
が好ましい。酸化物半導体層３９９および酸化物絶縁層３９６に水素、水酸基または水分
が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物が排気されるため、当該成膜室で成膜した酸化物絶縁層
３９６に含まれる不純物の濃度を低減できる。
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化
アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃〜４００
℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く含
むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基ま
たは水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に
含まれる該不純物をより低減させることができる。
以上の工程で、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導体層３
９２を有するトランジスタ３９０を形成することができる（図７（Ｅ）参照）。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜が含有する不純物の
濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、雰囲気中の残留
水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低減する
ことができる。それにより酸化物半導体膜の安定化を図ることができる。
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸
化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化
シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いる。
保護絶縁層３９８として、酸化物絶縁層３９６まで形成された基板３９４を１００℃〜４
００℃の温度に加熱し、水素および水分が除去された高純度窒素を含むスパッタガスを導
入しシリコンターゲットを用いて窒化シリコン膜を成膜する。この場合においても、酸化
物絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を成膜する
ことが好ましい。
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃〜４００℃に基
板３９４を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁
層に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に加熱処理を行
わなくてもよい。
酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコ
ン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシ
リコンターゲットを用いて成膜することができる。先に酸素を含むガスを導入して、処理
室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次に窒素を含む
ガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリ
コン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化
シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この
場合、酸化物絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化
シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層
に拡散させるための加熱処理（温度１００℃〜４００℃）を行うとよい。
保護絶縁層の形成後、さらに大気中において、１００℃以上２００℃以下、１時間以上３
０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱
してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度か
ら室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮す
ることができる。この加熱処理によって、ノーマリーオフとなるトランジスタを得ること
ができる。よって半導体装置の信頼性を向上できる。
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応
雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素および水素化物の濃度
を低減することができる。
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを
超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処
理温度で全ての工程を行うことができるので、表示パネルを製造するために多大なエネル
ギーを消費しないで済む。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタ３１０は、実施の形態１で示したスパッタリング
ターゲットを用いて作製した酸化物半導体膜を活性層として用いることができる。
本実施の形態のトランジスタの断面構造の一例を図８（Ａ）乃至図８（Ｅ）に示す。図８
（Ａ）乃至図８（Ｅ）に示すトランジスタ３１０は、ボトムゲート構造のトランジスタの
一つであり逆スタガ型トランジスタともいう。
また、トランジスタ３１０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
以下、図８（Ａ）乃至図８（Ｅ）を用い、基板３００上にトランジスタ３１０を作製する
工程を説明する。
まず、絶縁表面を有する基板３００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板３００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることがで
きる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、一般に酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、よ
り実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板
を用いることが好ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる。
また、プラスチック基板等も適宜用いることができる。
下地膜となる絶縁膜を基板３００とゲート電極層３１１との間に設けてもよい。下地膜は
、基板３００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、
窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構造に
より形成することができる。
また、ゲート電極層３１１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層
上に窒化チタン層若しくは窒化タンタルを積層した２層の積層構造、窒化チタン層とモリ
ブデン層とを積層した２層の積層構造、または窒化タングステン層とタングステン層との
２層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層または
窒化タングステン層と、アルミニウムと珪素の合金またはアルミニウムとチタンの合金と
、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
次いで、ゲート電極層３１１上にゲート絶縁層３０２を形成する。
ゲート絶縁層３０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素
層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、または酸化アルミニウム層を単層で
または積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素および
窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層３
０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎ
ｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上
３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層３０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層３０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３３
０を形成する。酸化物半導体膜３３０は、実施の形態１で示したスパッタリングターゲッ
トを用いてスパッタリング法によって作製する
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層３０２の表面に付着しているゴミ
を除去することが好ましい。なお、アルゴン雰囲気に代えて窒素雰囲気、ヘリウム雰囲気
、酸素雰囲気などを用いてもよい。
酸化物半導体膜３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、
Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸
化物半導体膜３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用い
てスパッタ法により成膜する。この段階での断面図が図８（Ａ）に相当する。また、酸化
物半導体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希
ガス（代表的にはアルゴン）および酸素混合雰囲気下においてスパッタ法により形成する
ことができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量
％以下含むターゲットを用いて成膜を行ってもよい。
酸化物半導体膜３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする酸化物半導体成膜用ターゲットを用いることができる。また、酸化物半導
体成膜用ターゲットの他の例としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜
用ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比
］）を用いることができる。また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体成膜用タ
ーゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、またはＩ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］の組成比を有するターゲットを
用いることもできる。酸化物半導体成膜用ターゲットの充填率は９０％以上１００％以下
、好ましくは９５％以上９９．９以下％である。充填率の高い酸化物半導体成膜用ターゲ
ットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水分、水酸基または
水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガ
スを用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素および水分
が除去されたスパッタガスを導入し、金属酸化物をターゲットとしてゲート絶縁層３０２
上に酸化物半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、吸着型
の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタン
サブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポン
プにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成
膜室は、例えば、水素原子、水分（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは
炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に
含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットとの距離を１００ｍｍ、圧力０．６Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される
。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル
、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は
好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切
な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０
℃において１時間の加熱処理を行った後、大気に触れないようにし、酸化物半導体層への
水分や水素の再混入を防ぎ、酸化物半導体層３３１を得る（図８（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体膜
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上
２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場
合もある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にソース電極およびドレイン電極を積層させた後、ソース電極お
よびドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層３０２にコンタクトホールを形成する場合、その工程は酸化物半導体
膜３３０に脱水化または脱水素化処理を行う前でも行った後でも行ってよい。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層３０２、および酸化物半導体層３３１上に、導電膜を形成する。導
電膜をスパッタ法や真空蒸着法で形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ、
Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合
金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウ
ム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を
用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例え
ば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する
２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上
にチタン膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（
Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、または複数組み合わせた膜、合
金膜、もしくは窒化膜を用いてもよい。
導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせるこ
とが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジスト
マスクを除去する（図８（Ｃ）参照）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満において露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトラン
ジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の
動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ること
ができる。
なお、導電膜のエッチングの際に、酸化物半導体層３３１が除去されないようにそれぞれ
の材料およびエッチング条件を適宜調節する。
本実施の形態では、導電膜としてチタン膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて、チタン膜のエッチング液としてアンモニア過水（
アンモニア、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３
１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、酸化物半導体層とソース電極層およびドレイン電極層の間に、酸化物導電層を形成
してもよい。酸化物導電層とソース電極層およびドレイン電極層を形成するための金属層
は、連続成膜が可能である。酸化物導電層はソース領域およびドレイン領域として機能し
うる。
ソース領域およびドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層お
よびドレイン電極層との間に設けることで、ソース領域およびドレイン領域の低抵抗化を
図ることができ、トランジスタの高速動作をすることができる。
また、フォトリソグラフィ工程で用いるフォトマスク数および工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れないようにし、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層３１６を形成する。
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３１６に水分、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、または
水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが
低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化
物絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いない
ことが重要である。
本実施の形態では、スパッタ法を用いて酸化物絶縁層３１６として膜厚２００ｎｍの酸化
珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）および酸素混合
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素雰囲気下
および窒素雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した
酸化物半導体層に接して形成する酸化物絶縁層３１６は、水分や、水素イオンや、水酸基
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い
、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒
化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３１６を成膜すること
が好ましい。酸化物半導体層３３１および酸化物絶縁層３１６に水素、水酸基または水分
が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層３１６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３１６を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水
素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガス
を用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下）を行う。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱され
る。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための第１の加熱処理によって、酸素欠乏型となって低抵抗化、すなわちｎ型化（ｎ−
化など）する。その後、酸化物絶縁層と酸化物半導体層が接した状態で加熱される第２の
加熱処理によって、第１の加熱処理で低抵抗化された酸化物半導体層３３１に酸素が供給
され、酸素欠損部を補償する。その結果、ゲート電極層３１１と重なるチャネル形成領域
３１３は高抵抗化（ｉ型化）し、ソース電極層３１５ａに重なる高抵抗ソース領域３１４
ａと、ドレイン電極層３１５ｂに重なる高抵抗ドレイン領域３１４ｂとが自己整合的に形
成される。以上の工程でトランジスタ３１０が形成される（図８（Ｄ）参照）。
さらに大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理
は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の
加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱
処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオ
フとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層３１５ｂ（およびソース電極層３１５ａ）と重畳した酸化物半導体
層において高抵抗ドレイン領域３１４ｂ（または高抵抗ソース領域３１４ａ）を形成する
ことにより、トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３
１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高
電圧が印加されても高抵抗ドレイン領域がバッファとなり局所的な電界集中が生じにくく
、トランジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層における高抵抗ソース領域または高抵抗ドレイン領域は、酸化物半
導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物
半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、
ソース電極層またはドレイン電極層と接する領域およびその近傍が低抵抗化し高抵抗ソー
ス領域または高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近
い領域はｉ型とすることもできる。
酸化物絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、水酸基などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、
窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実
施の形態では、保護絶縁層として保護絶縁層３０３を、窒化シリコン膜を用いて形成する
（図８（Ｅ）参照）。
本実施の形態では、保護絶縁層として保護絶縁層３０３として、酸化物絶縁層３１６まで
形成された基板３００を１００℃〜４００℃の温度に加熱し、水素および水分が除去され
た高純度窒素を含むスパッタガスを導入しシリコンターゲットを用いて窒化シリコン膜を
成膜する。この場合においても、酸化物絶縁層３１６と同様に、処理室内の残留水分を除
去しつつ保護絶縁層３０３を成膜することが好ましい。
保護絶縁層３０３上に平坦化のための平坦化絶縁層を設けてもよい。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタ３６０は、実施の形態１で示したスパッタリング
ターゲットを用いて作製した酸化物半導体膜を活性層として用いることができる。
本実施の形態のトランジスタの断面構造の一例を図９（Ａ）乃至図９（Ｄ）に示す。図９
（Ａ）乃至図９（Ｄ）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ
型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり逆スタガ型トラン
ジスタともいう。
また、トランジスタ３６０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
以下、図９（Ａ）乃至図９（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する
工程を説明する。
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、ゲート電極層３６１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化珪素層を形成する。
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体膜として実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体成膜用ターゲットを用いてスパッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基または水分がより含まれないようにするためであ
る。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化
物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れな
いようにし、酸化物半導体層への水分や水素の再混入を防ぎ、酸化物半導体層３３２を得
る（図９（Ａ）参照）。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層３２２、および酸化物半導体層３３２上に、酸化物絶縁層を形成し
た後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチン
グを行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６としてスパッタ法を用いて膜厚２００ｎｍの酸化
珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）および酸素混合
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素雰囲気下
および窒素雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した
酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分や、水素イオンや、水酸基
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い
、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒
化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜すること
が好ましい。酸化物半導体層３３２および酸化物絶縁層３６６に水素、水酸基または水分
が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層３６６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３６６を、成膜する際に用いるスパッタガスは水素、水、水酸基または水素
化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを
用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下）を行ってもよい。
例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行
うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で
加熱される。
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体
層３３２を、窒素雰囲気下、不活性ガス雰囲気下、または減圧下で加熱処理を行う。酸化
物絶縁層３６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素
雰囲気下、不活性ガス雰囲気下、または減圧下で加熱処理を行うと、低抵抗化することが
できる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図９（Ｂ
）においては斜線領域および白地領域で示す）を有する酸化物半導体層３６２となる。
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、および酸化物絶縁層３６６上に、
導電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選
択的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後
、レジストマスクを除去する（図９（Ｃ）参照）。
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上
述した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、単層構造でも、２層
以上の積層構造としてもよい。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための第１の加熱処理によって、酸素欠乏型となって低抵抗化、すなわちｎ型化（ｎ−
化など）する。その後、酸化物絶縁層と酸化物半導体層が接した状態で加熱される第２の
加熱処理によって、第１の加熱処理で低抵抗化された酸化物半導体層３６２に酸素が供給
され、酸素欠損部を補償する。その結果、ゲート電極層３６１と重なるチャネル形成領域
３６３は、高抵抗化（ｉ型化）し、ソース電極層３６５ａに重なる高抵抗ソース領域３６
４ａと、ドレイン電極層３６５ｂに重なる高抵抗ドレイン領域３６４ｂとが自己整合的に
形成される。以上の工程でトランジスタ３６０が形成される。
さらに大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理
は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の
加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱
処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオ
フとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
なお、ドレイン電極層３６５ｂ（およびソース電極層３６５ａ）と重畳した酸化物半導体
層において高抵抗ドレイン領域３６４ｂ（または高抵抗ソース領域３６４ａ）を形成する
ことにより、トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３
６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配
線に接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高
電圧が印加されても高抵抗ドレイン領域がバッファとなり局所的な電界集中が生じにくく
、トランジスタの耐圧を向上させた構成とすることができる。
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３
２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する
（図９（Ｄ）参照）。
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜が含有する不純物の
濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、反応雰囲気中の
残留水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低減
することができる。それにより酸化物半導体膜の安定化を図ることができる。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタ３５０は、実施の形態１で示したスパッタリング
ターゲットを用いて作製した酸化物半導体膜を活性層として用いることができる。
本実施の形態のトランジスタの断面構造の一例を図１０（Ａ）乃至図１０（Ｄ）に示す。
また、トランジスタ３５０はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
以下、図１０（Ａ）乃至図１０（Ｄ）を用い、基板３４０上にトランジスタ３５０を作製
する工程を説明する。
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１とし
て、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲ
ート絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素層を
形成する。
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により
導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ
、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図１０（Ａ）参照
）。
次に酸化物半導体膜３４５を形成する（図１０（Ｂ）参照）。酸化物半導体膜３４５は、
実施の形態１で示したスパッタリングターゲットを用いて作製する。本実施の形態では、
酸化物半導体膜３４５として実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
成膜用ターゲットを用いてスパッタ法により成膜する。酸化物半導体膜３４５を第３のフ
ォトリソグラフィ工程により島状の酸化物半導体層に加工する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜３４５を成膜するこ
とが好ましい。酸化物半導体膜３４５に水素、水酸基または水分が含まれないようにする
ためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体膜３４５に含まれる不純物の濃度を低減できる。
酸化物半導体膜３４５を、成膜する際に用いるスパッタガスは水素、水分、水酸基または
水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガ
スを用いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れな
いようにし、酸化物半導体層への水分や水素の再混入を防ぎ、酸化物半導体層３４６を得
る（図１０（Ｃ）参照）。
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能とな
る。
酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３５６に水分、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または
水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが
低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化
物絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いない
ことが重要である。
本実施の形態では、酸化物絶縁層３５６としてスパッタ法を用いて膜厚２００ｎｍの酸化
珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）および酸素混合
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、および
窒素雰囲気下でスパッタ法により酸化珪素を形成することができる。低抵抗化した酸化物
半導体層に接して形成する酸化物絶縁層３５６は、水分や、水素イオンや、水酸基などの
不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表
的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アル
ミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜すること
が好ましい。酸化物半導体層３４６および酸化物絶縁層３５６に水素、水酸基または水分
が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層３５６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３５６を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水
素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガス
を用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、より好ましくは２５０℃以上３５０℃以下）を行う。例えば、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸
化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３５６と接した状態で加熱され
る。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の酸素欠損部を補償する。そ
の結果、高抵抗化（ｉ型化）した酸化物半導体層３５２が形成される。以上の工程でトラ
ンジスタ３５０が形成される。
さらに大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理
は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の
加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱
処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオ
フとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を
、窒化珪素膜を用いて形成する（図１０（Ｄ）参照）。
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜が含有する不純物の
濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、反応雰囲気中の
残留水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低減
することができる。それにより酸化物半導体膜の安定化を図ることができる。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。また、本実施の形態で説明し
たオフ電流を低減したトランジスタを、例えば、表示装置の画素に適用することによって
、画素に設けた保持容量が電圧を保持できる期間を長くできる。そのため、静止画等を表
示する際の消費電力が少ない表示装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタ３８０は、実施の形態１で示したスパッタリング
ターゲットを用いて作製した酸化物半導体膜を活性層として用いることができる。
本実施の形態では、トランジスタの作製工程の一部が実施の形態６と異なる例を図１１に
示す。図１１は、図８と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。
実施の形態６に従って、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁
層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層
を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３
７２ｂに酸化物絶縁層を用いる。
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、または酸化アルミニウム
層、または酸化窒化アルミニウム層などを用いることができる。また、窒化物絶縁層とし
ては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、または窒化酸化アル
ミニウム層などを用いることができる。
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層
した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎ
ｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞
０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜
厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯ
ｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
次に酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状
の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物半導体成膜用ターゲットを用いてスパッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基または水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水素化
物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上基板の歪み
点未満とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５
℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処
理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下におい
て加熱処理を行った後、大気に触れないようにし、酸化物半導体層への水分や水素の再混
入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏ
ガス、または超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷
却を行う。酸素ガスまたはＮ２Ｏガスに、水分、水素などが含まれないことが好ましい。
または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち酸素ガスまたはＮ２Ｏ
ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好まし
い。
なお、加熱処理装置は電気炉に限られず、例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によっ
て、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱
処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処
理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃
〜７５０℃で数分間加熱処理を行ってもよい。
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガス雰囲気下またはＮ２Ｏガス雰囲気下で
の加熱処理を行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちｉ型化させる。よって、全体がｉ型化した酸化物半導体層３８２を得る。
次いで、第２のゲート絶縁層３７２ｂ、および酸化物半導体層３８２上に、導電膜を形成
する。さらに、導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行ってソース電極層３８５ａ、ドレイン電極層３８５ｂを形成し、スパ
ッタ法で酸化物絶縁層３８６を形成する。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜すること
が好ましい。酸化物半導体層３８２および酸化物絶縁層３８６に水素、水酸基または水分
が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水分（Ｈ
２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層３８６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３８６を、成膜する際に用いるスパッタガスは水素、水分、水酸基または水
素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガス
を用いることが好ましい。
以上の工程で、トランジスタ３８０を形成することができる。
次いで、トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、ま
たは窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよ
い。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
また、大気中において、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処
理を行ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理
は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の
加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱
処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオ
フとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３
７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化珪素膜を形成する。
窒化物絶縁層からなる保護絶縁層３７３および第１のゲート絶縁層３７２ａは、水分や、
水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブ
ロックする効果がある。
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物
の侵入を防ぐことができる。また、半導体装置としてデバイスが完成した後にも長期的に
、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上する
ことができる。
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に
設けられる絶縁層を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａとが接す
る構造としてもよい。
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物の濃度を
究極にまで低減し、かつ該不純物の再混入を防止し、酸化物半導体層中の不純物の濃度を
低く維持することができる。
保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
本実施の形態で示すトランジスタにおいて、酸化物半導体膜は、実施の形態１で示したス
パッタリングターゲットを用いて作製しているため、酸化物半導体膜が含有する不純物の
濃度を低減することができる。また、酸化物半導体膜を成膜するに際し、反応雰囲気中の
残留水分を除去することで、該酸化物半導体膜中の水素および水素化物の濃度をより低減
することができる。それにより酸化物半導体膜の安定化を図ることができる。
以上のように、高純度化された酸化物半導体層をトランジスタに適用することによって、
オフ電流を低減したトランジスタを提供することができる。また、本実施の形態で説明し
たオフ電流を低減したトランジスタを、例えば、表示装置の画素に適用することによって
、画素に設けた保持容量が電圧を保持できる期間を長くできる。そのため、静止画等を表
示する際の消費電力が少ない表示装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態は、実施の形態１のターゲットを適用して作製したトランジスタの他の例を
示す。本実施の形態で示すトランジスタは、実施の形態２乃至実施の形態９のトランジス
タに適用することができる。
本実施の形態では、ゲート電極層、ソース電極層およびドレイン電極層に透光性を有する
導電材料を用いる例を示す。従って、他は上記実施の形態と同様に行うことができ、上記
実施の形態と同一部分または同様な機能を有する部分、および工程の繰り返しの説明は省
略する。また同じ箇所の詳細な説明は省略する。
例えば、ゲート電極層、ソース電極層、ドレイン電極層の材料として、可視光に対して透
光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ
系、Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下
の範囲内で適宜選択する。ゲート電極層、ソース電極層、ドレイン電極層に用いる金属酸
化物の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク
放電イオンプレーティング法や、スプレー法を用いる。また、スパッタリング法を用いる
場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光
性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う加熱
処理の際に酸化物半導体膜が結晶化してしまうのを抑制することが好ましい。
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
また、トランジスタが配置される画素には、画素電極層、またはその他の電極層（容量電
極層など）や、その他の配線層（容量配線層など）に可視光に対して透光性を有する導電
膜を用いると、高開口率を有する表示装置を実現することができる。勿論、画素に存在す
るゲート絶縁層、酸化物絶縁層、保護絶縁層、平坦化絶縁層も可視光に対して透光性を有
する膜を用いることが好ましい。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５％〜１０
０％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ
。また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電
極層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を
用いてもよい。可視光に対して半透明とは可視光の透過率が５０％〜７５％であることを
指す。
以上のように、トランジスタに透光性を持たせると、開口率を向上させることができる。
特に１０インチ以下の小型の表示パネルにおいて、ゲート配線の本数を増やすなどして表
示画像の高精細化を図るため、画素寸法を微細化しても、高い開口率を実現することがで
きる。また、トランジスタの構成部材に透光性を有する膜を用いることで、高密度のトラ
ンジスタ群を配置しても開口率を大きくとることができ、表示領域の面積を十分に確保す
ることができる。また、トランジスタの構成部材と同工程で同材料を用いて保持容量を形
成すると、保持容量も透光性とすることができるため、さらに開口率を向上させることが
できる。
また、高純度化された酸化物半導体層をトランジスタに適用することによって、オフ電流
を低減したトランジスタを提供することができる。また、本実施の形態で説明したオフ電
流を低減したトランジスタを、例えば、表示装置の画素に適用することによって、画素に
設けた保持容量が電圧を保持できる期間を長くできる。そのため、静止画等を表示する際
の消費電力が少ない表示装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
上記実施の形態２乃至実施の形態１０で示したトランジスタ等の半導体装置を用いてさま
ざまな電子機器を完成することができる。実施の形態１で示したターゲットを用いて作製
したトランジスタは、高純度化された酸化物半導体層を活性層として用いているため、オ
フ電流を低減させることができる。また、閾値電圧のばらつきの少ない、信頼性の高いト
ランジスタとすることが可能である。したがって、最終製品としての電子機器をスループ
ット良く、良好な品質で作製することが可能になる。
本実施の形態では、図１６を用いて具体的な電子機器への適用例を説明する。なお、電子
機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう
）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフ
ォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯
情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。なお、実施
の形態２乃至実施の形態１０に係る半導体装置は、集積化されて回路基板などに実装され
、各電子機器の内部に搭載されてもよいし、画素部のスイッチング素子として用いること
も可能である。実施の形態２乃至実施の形態１０に示したトランジスタは、オフ電流が低
く、且つ閾値電圧のばらつきが少ないため、画素部または駆動回路部のどちらにも好適に
用いることが可能である。
図１６（Ａ）は、実施の形態２乃至実施の形態１０に係る半導体装置を含むノート型のパ
ーソナルコンピュータであり、本体５０１、筐体５０２、表示部５０３、キーボード５０
４などによって構成されている。
図１６（Ｂ）は、実施の形態２乃至実施の形態１０に係る半導体装置を含む携帯情報端末
（ＰＤＡ）であり、本体５１１には表示部５１３と、外部インターフェイス５１５と、操
作ボタン５１４等が設けられている。また操作用の付属品としてスタイラス５１２がある
。
図１６（Ｃ）には、実施の形態２乃至実施の形態１０に係る半導体装置を含む電子ペーパ
ーの一例として、電子書籍５２０を示す。電子書籍５２０は、筐体５２１および筐体５２
３の２つの筐体で構成されている。筐体５２１および筐体５２３は、軸部５３７により一
体とされており、該軸部５３７を軸として開閉動作を行うことができる。このような構成
により、電子書籍５２０は、紙の書籍のように用いることが可能である。
筐体５２１には表示部５２５が組み込まれ、筐体５２３には表示部５２７が組み込まれて
いる。表示部５２５および表示部５２７は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図１６（Ｃ）では表示部５２５）に文章を表示し、左側の表示部（図１６
（Ｃ）では表示部５２７）に画像を表示することができる。
また、図１６（Ｃ）では、筐体５２１に操作部などを備えた例を示している。例えば、筐
体５２１は、電源５３１、操作キー５３３、スピーカー５３５などを備えている。操作キ
ー５３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなど
の各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍５２０は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍５２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能
である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジッ
トカード等の各種カードにおける表示などに適用することができる。
図１６（Ｄ）は、実施の形態２乃至実施の形態１０に係る半導体装置を含む携帯電話機で
ある。当該携帯電話機は、筐体５４０および筐体５４１の二つの筐体で構成されている。
筐体５４１は、表示パネル５４２、スピーカー５４３、マイクロフォン５４４、ポインテ
ィングデバイス５４６、カメラ用レンズ５４７、外部接続端子５４８などを備えている。
また、筐体５４０は、当該携帯電話機の充電を行う太陽電池セル５４９、外部メモリスロ
ット５５０などを備えている。また、アンテナは筐体５４１内部に内蔵されている。
表示パネル５４２はタッチパネル機能を備えており、図１６（Ｄ）には映像表示されてい
る複数の操作キー５４５を点線で示している。なお、当該携帯電話は、太陽電池セル５４
９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。ま
た、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすること
もできる。
表示パネル５４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル５
４２と同一面上にカメラ用レンズ５４７を備えているため、テレビ電話が可能である。ス
ピーカー５４３およびマイクロフォン５４４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体５４０と筐体５４１はスライドし、図１６（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子５４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であ
り、充電やデータ通信が可能になっている。また、外部メモリスロット５５０に記録媒体
を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、
赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１６（Ｅ）は、実施の形態２乃至実施の形態１０に係る半導体装置を含むデジタルカメ
ラである。当該デジタルカメラは、本体５６１、表示部（Ａ）５６７、接眼部５６３、操
作スイッチ５６４、表示部（Ｂ）５６５、バッテリー５６６などによって構成されている
。
図１６（Ｆ）は、実施の形態２乃至実施の形態１０に係る半導体装置を含むテレビジョン
装置である。テレビジョン装置５７０では、筐体５７１に表示部５７３が組み込まれてい
る。表示部５７３により、映像を表示することが可能である。なお、ここでは、スタンド
５７５により筐体５７１を支持した構成を示している。
テレビジョン装置５７０の操作は、筐体５７１が備える操作スイッチや、別体のリモコン
操作機５８０により行うことができる。リモコン操作機５８０が備える操作キー５７９に
より、チャンネルや音量の操作を行うことができ、表示部５７３に表示される映像を操作
することができる。また、リモコン操作機５８０に、当該リモコン操作機５８０から出力
する情報を表示する表示部５７７を設ける構成としてもよい。
なお、テレビジョン装置５７０は、受信機やモデムなどを備えた構成とするのが好適であ
る。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる
３００ 基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３１０ トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体膜
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体膜
３４６ 酸化物半導体層
３５０ トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体膜
３９４ 基板
３９５ａ ソース電極層
３９５ｂ ドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４００ 基板
４０２ ゲート絶縁層
４０７ 絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１２ 酸化物半導体層
４１４ａ 配線層
４１４ｂ 配線層
４１５ａ ソース電極層またはドレイン電極層
４１５ｂ ソース電極層またはドレイン電極層
４２０ 基板
４２１ａ 開口
４２１ｂ 開口
４２２ 絶縁層
４２３ 開口
４２４ 導電層
４２５ トランジスタ
４２６ トランジスタ
４２７ 導電層
４５０ 基板
４５２ ゲート絶縁層
４５７ 絶縁層
４６０ トランジスタ
４６１ ゲート電極層
４６１ａ ゲート電極層
４６１ｂ ゲート電極層
４６２ 酸化物半導体層
４６４ 配線層
４６５ａ ソース電極層またはドレイン電極層
４６５ａ１ ソース電極層またはドレイン電極層
４６５ａ２ ソース電極層またはドレイン電極層
４６５ｂ ソース電極層またはドレイン電極層
４６８ 配線層
５０１ 本体
５０２ 筐体
５０３ 表示部
５０４ キーボード
５１１ 本体
５１２ スタイラス
５１３ 表示部
５１４ 操作ボタン
５１５ 外部インターフェイス
５２０ 電子書籍
５２１ 筐体
５２３ 筐体
５２５ 表示部
５２７ 表示部
５３１ 電源
５３３ 操作キー
５３５ スピーカー
５３７ 軸部
５４０ 筐体
５４１ 筐体
５４２ 表示パネル
５４３ スピーカー
５４４ マイクロフォン
５４５ 操作キー
５４６ ポインティングデバイス
５４７ カメラ用レンズ
５４８ 外部接続端子
５４９ 太陽電池セル
５５０ 外部メモリスロット
５６１ 本体
５６３ 接眼部
５６４ 操作スイッチ
５６５ 表示部（Ｂ）
５６６ バッテリー
５６７ 表示部（Ａ）
５７０ テレビジョン装置
５７１ 筐体
５７３ 表示部
５７５ スタンド
５７７ 表示部
５７９ 操作キー
５８０ リモコン操作機

Claims (4)

  1. トランジスタを有し、
    前記トランジスタのチャネルは酸化物半導体膜に形成される半導体装置の作製方法であって、
    前記酸化物半導体膜は、スパッタリング用ターゲットを用いて成膜された後に、窒素雰囲気下において、４００℃以上７５０℃以下の温度で加熱処理され、
    前記スパッタリング用ターゲットは、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の金属酸化物の焼結体を含み、
    前記焼結体の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
  2. トランジスタを有し、
    前記トランジスタのチャネルは酸化物半導体膜に形成される半導体装置の作製方法であって、
    前記酸化物半導体膜は、スパッタリング用ターゲットを用いて成膜され、
    前記スパッタリング用ターゲットは、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の金属酸化物の焼結体を含み、
    前記焼結体の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
  3. トランジスタを有し、
    前記トランジスタのチャネルは酸化物半導体膜に形成される半導体装置の作製方法であって、
    前記酸化物半導体膜は、スパッタリング用ターゲットを用いて成膜された後に、窒素雰囲気下において、４００℃以上７５０℃以下の温度で加熱処理され、
    前記スパッタリング用ターゲットは、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の金属酸化物の焼結体を含み、
    前記焼結体の水素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
  4. トランジスタを有し、
    前記トランジスタのチャネルは酸化物半導体膜に形成される半導体装置の作製方法であって、
    前記酸化物半導体膜は、スパッタリング用ターゲットを用いて成膜され、
    前記スパッタリング用ターゲットは、酸化マグネシウム、酸化亜鉛、酸化アルミニウム、酸化ガリウム、酸化インジウム、または酸化スズから選ばれた少なくとも一の金属酸化物の焼結体を含み、
    前記焼結体の水素濃度は５×１０１８ａｔｏｍｓ／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
JP2015219141A 2009-11-13 2015-11-09 半導体装置の作製方法 Active JP6151332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009260224 2009-11-13
JP2009260224 2009-11-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014195006A Division JP5839746B2 (ja) 2009-11-13 2014-09-25 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017102277A Division JP6425769B2 (ja) 2009-11-13 2017-05-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016066804A true JP2016066804A (ja) 2016-04-28
JP6151332B2 JP6151332B2 (ja) 2017-06-21

Family

ID=43991541

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010250401A Expired - Fee Related JP5627098B2 (ja) 2009-11-13 2010-11-09 半導体装置
JP2014195006A Active JP5839746B2 (ja) 2009-11-13 2014-09-25 半導体装置の作製方法
JP2014234134A Active JP5848427B2 (ja) 2009-11-13 2014-11-19 スパッタリング用ターゲットの作製方法
JP2015219141A Active JP6151332B2 (ja) 2009-11-13 2015-11-09 半導体装置の作製方法
JP2017102277A Active JP6425769B2 (ja) 2009-11-13 2017-05-24 半導体装置の作製方法
JP2018199004A Withdrawn JP2019014975A (ja) 2009-11-13 2018-10-23 スパッタリングターゲット、及びトランジスタ
JP2020090447A Active JP6995927B2 (ja) 2009-11-13 2020-05-25 半導体装置の作製方法
JP2021203192A Active JP7470093B2 (ja) 2009-11-13 2021-12-15 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010250401A Expired - Fee Related JP5627098B2 (ja) 2009-11-13 2010-11-09 半導体装置
JP2014195006A Active JP5839746B2 (ja) 2009-11-13 2014-09-25 半導体装置の作製方法
JP2014234134A Active JP5848427B2 (ja) 2009-11-13 2014-11-19 スパッタリング用ターゲットの作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017102277A Active JP6425769B2 (ja) 2009-11-13 2017-05-24 半導体装置の作製方法
JP2018199004A Withdrawn JP2019014975A (ja) 2009-11-13 2018-10-23 スパッタリングターゲット、及びトランジスタ
JP2020090447A Active JP6995927B2 (ja) 2009-11-13 2020-05-25 半導体装置の作製方法
JP2021203192A Active JP7470093B2 (ja) 2009-11-13 2021-12-15 半導体装置の作製方法

Country Status (5)

Country Link
US (3) US8492862B2 (ja)
JP (8) JP5627098B2 (ja)
KR (2) KR20120094013A (ja)
TW (2) TWI607512B (ja)
WO (1) WO2011058882A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120094013A (ko) 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011058934A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR102492593B1 (ko) 2011-06-08 2023-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US20150021166A1 (en) * 2011-08-25 2015-01-22 Applied Materials, Inc. Sputtering apparatus and method
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112012004076T5 (de) * 2011-09-29 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013070679A1 (en) * 2011-11-08 2013-05-16 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR20140101817A (ko) 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20150023054A (ko) * 2012-06-29 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
WO2014061535A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101504580B1 (ko) * 2012-10-19 2015-03-20 홍성돈 코팅 성능이 향상된 엠블럼 코팅 장치
KR101410943B1 (ko) * 2012-12-20 2014-07-04 재단법인 포항산업과학연구원 고 아연 분율의 산화인듐-산화갈륨-산화아연 혼합 화합물의 소결체 및 그 제조방법
EP2767610B1 (en) * 2013-02-18 2015-12-30 Heraeus Deutschland GmbH & Co. KG ZnO-Al2O3-MgO sputtering target and method for the production thereof
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR20170101233A (ko) 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
US20170229295A1 (en) * 2016-02-09 2017-08-10 Honeywell International Inc. Sputtering device component with modified surface and method of making
US10655212B2 (en) 2016-12-15 2020-05-19 Honeywell Internatonal Inc Sputter trap having multimodal particle size distribution
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
CN112975593A (zh) * 2021-04-29 2021-06-18 合肥江丰电子材料有限公司 一种含钼靶材的自动抛光工艺方法
CN113182941A (zh) * 2021-04-29 2021-07-30 合肥江丰电子材料有限公司 一种含铜靶材的自动抛光工艺方法
CN113442000A (zh) * 2021-06-08 2021-09-28 先导薄膜材料有限公司 一种金属铋平面靶材的制备方法
WO2023189870A1 (ja) * 2022-03-29 2023-10-05 出光興産株式会社 スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物薄膜、薄膜トランジスタ、及び電子機器
CN114823977B (zh) * 2022-04-25 2024-02-23 中国科学技术大学 氧化镓光电探测器的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074835A (ja) * 1996-08-30 1998-03-17 Nec Corp 半導体装置の製造方法
JPH10297966A (ja) * 1997-04-28 1998-11-10 Sumitomo Metal Mining Co Ltd スパッタリングターゲット用ＺｎＯ−Ｇａ２Ｏ３系焼結体の製造方法
JP2002217124A (ja) * 2001-01-15 2002-08-02 Toshiba Corp レーザアニール装置およびレーザアニール方法
JP2005311334A (ja) * 2004-03-26 2005-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
WO2008152944A1 (ja) * 2007-06-11 2008-12-18 Showa Denko K.K. Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20090001363A1 (en) * 2007-06-26 2009-01-01 Gwangju Institute Of Science And Technology Zinc oxide semiconductor and method of manufacturing the same
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0784654B2 (ja) * 1989-07-13 1995-09-13 株式会社ジャパンエナジー Ｉｔｏ透明導電膜用スパッタリングターゲットの製造方法
JPH04154654A (ja) * 1990-10-19 1992-05-27 Sumitomo Metal Mining Co Ltd Ｉｔｏ焼結体の製造方法
JPH04293769A (ja) * 1991-03-20 1992-10-19 Tosoh Corp 低温成膜用ｉｔｏスパッタリングタ−ゲット
JP3030913B2 (ja) * 1991-04-15 2000-04-10 住友金属鉱山株式会社 Ｉｔｏ焼結体の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH073443A (ja) * 1993-06-16 1995-01-06 Asahi Glass Co Ltd スパッタリングターゲットとその製造方法
JP3864425B2 (ja) * 1994-03-22 2006-12-27 東ソー株式会社 アルミニウムドープ酸化亜鉛焼結体およびその製造方法並びにその用途
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5836506A (en) 1995-04-21 1998-11-17 Sony Corporation Sputter target/backing plate assembly and method of making same
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
WO1997001853A1 (fr) 1995-06-28 1997-01-16 Idemitsu Kosan Co., Ltd. Stratifie transparent conducteur et ecran tactile realise a partir dudit stratifie
JP3746094B2 (ja) * 1995-06-28 2006-02-15 出光興産株式会社 ターゲットおよびその製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR100312548B1 (ko) 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6673400B1 (en) 1996-10-15 2004-01-06 Texas Instruments Incorporated Hydrogen gettering system
JPH1150244A (ja) 1997-08-05 1999-02-23 Riyouka Massey Kk スパッタリングターゲット材およびその製造方法
JP4076265B2 (ja) * 1998-03-31 2008-04-16 三井金属鉱業株式会社 酸化亜鉛焼結体スパッタリングターゲットおよびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CA2322714A1 (en) * 1999-10-25 2001-04-25 Ainissa G. Ramirez Article comprising improved noble metal-based alloys and method for making the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003277924A (ja) 2002-01-21 2003-10-02 Sumitomo Metal Mining Co Ltd ルテニウムスパッタリングターゲットの製造方法及びそれにより得られたターゲット
JP2003216100A (ja) 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003213407A (ja) 2002-01-24 2003-07-30 Nikko Materials Co Ltd 高純度ニッケル又はニッケル合金スパッタリングターゲット及びその製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100602062B1 (ko) 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
CN100585752C (zh) * 2003-05-20 2010-01-27 出光兴产株式会社 非晶透明导电膜及其原料溅射靶、非晶透明电极衬底及其制造方法、及液晶显示器用滤色器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101012491B1 (ko) 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1691277B (zh) 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7476105B2 (en) * 2004-08-06 2009-01-13 Super Talent Electronics, Inc. Super-digital (SD) flash card with asymmetric circuit board and mechanical switch
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4822287B2 (ja) 2005-03-23 2011-11-24 独立行政法人産業技術総合研究所 不揮発性メモリ素子
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4552950B2 (ja) * 2006-03-15 2010-09-29 住友金属鉱山株式会社 ターゲット用酸化物焼結体、その製造方法、それを用いた透明導電膜の製造方法、及び得られる透明導電膜
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP2008091789A (ja) 2006-10-04 2008-04-17 Hitachi Cable Ltd 発光ダイオード
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
EP2096188B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
JP5143410B2 (ja) * 2006-12-13 2013-02-13 出光興産株式会社 スパッタリングターゲットの製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5446161B2 (ja) 2007-08-31 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2009127125A (ja) 2007-11-28 2009-06-11 Mitsui Mining & Smelting Co Ltd スパッタリングターゲット材およびこれから得られるスパッタリングターゲット
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR20120106950A (ko) 2009-11-13 2012-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074835A (ja) * 1996-08-30 1998-03-17 Nec Corp 半導体装置の製造方法
JPH10297966A (ja) * 1997-04-28 1998-11-10 Sumitomo Metal Mining Co Ltd スパッタリングターゲット用ＺｎＯ−Ｇａ２Ｏ３系焼結体の製造方法
JP2002217124A (ja) * 2001-01-15 2002-08-02 Toshiba Corp レーザアニール装置およびレーザアニール方法
JP2005311334A (ja) * 2004-03-26 2005-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20100276689A1 (en) * 2005-09-06 2010-11-04 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
WO2008152944A1 (ja) * 2007-06-11 2008-12-18 Showa Denko K.K. Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20090001363A1 (en) * 2007-06-26 2009-01-01 Gwangju Institute Of Science And Technology Zinc oxide semiconductor and method of manufacturing the same
JP2009010383A (ja) * 2007-06-26 2009-01-15 Gwangju Inst Of Science & Technology 亜鉛酸化物半導体およびこれを製造するための方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR20120094013A (ko) 2012-08-23
TW201132780A (en) 2011-10-01
US20110114944A1 (en) 2011-05-19
JP7470093B2 (ja) 2024-04-17
JP6425769B2 (ja) 2018-11-21
JP2019014975A (ja) 2019-01-31
JP2015061953A (ja) 2015-04-02
WO2011058882A1 (en) 2011-05-19
JP6151332B2 (ja) 2017-06-21
JP5627098B2 (ja) 2014-11-19
JP2020150270A (ja) 2020-09-17
TW201630081A (zh) 2016-08-16
US10083823B2 (en) 2018-09-25
KR20170072965A (ko) 2017-06-27
US8492862B2 (en) 2013-07-23
JP5848427B2 (ja) 2016-01-27
JP2015043440A (ja) 2015-03-05
US20130277895A1 (en) 2013-10-24
US8937020B2 (en) 2015-01-20
JP2017152742A (ja) 2017-08-31
TWI607512B (zh) 2017-12-01
JP2022033167A (ja) 2022-02-28
JP2011122238A (ja) 2011-06-23
TWI542717B (zh) 2016-07-21
JP6995927B2 (ja) 2022-02-04
US20150136594A1 (en) 2015-05-21
JP5839746B2 (ja) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6151332B2 (ja) 半導体装置の作製方法
TWI542718B (zh) 濺鍍靶材及其製造方法與電晶體
JP6109372B2 (ja) 半導体装置の作製方法
KR102450568B1 (ko) 반도체 장치 및 그 제작 방법
KR101969279B1 (ko) 반도체 장치
TWI553875B (zh) 半導體裝置
TWI496288B (zh) 非線性元件，顯示裝置及電子裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R150 Certificate of patent or registration of utility model

Ref document number: 6151332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250