TWI496288B - 非線性元件，顯示裝置及電子裝置 - Google Patents

非線性元件，顯示裝置及電子裝置 Download PDF

Info

Publication number
TWI496288B
TWI496288B TW099135594A TW99135594A TWI496288B TW I496288 B TWI496288 B TW I496288B TW 099135594 A TW099135594 A TW 099135594A TW 99135594 A TW99135594 A TW 99135594A TW I496288 B TWI496288 B TW I496288B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
semiconductor film
film
insulating film
Prior art date
Application number
TW099135594A
Other languages
English (en)
Other versions
TW201133852A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201133852A publication Critical patent/TW201133852A/zh
Application granted granted Critical
Publication of TWI496288B publication Critical patent/TWI496288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

非線性元件，顯示裝置及電子裝置
本發明關於一種包括氧化物半導體的非線性元件及包括該非線性元件的半導體裝置，例如顯示裝置。另外，本發明還關於一種包括該半導體裝置的電子裝置。
在半導體裝置中，要求二極體具有高耐壓且反向飽和電流低等等。為了滿足該要求，對使用碳化矽(SiC)的二極體進行了研討。這是由於作為半導體材料的碳化矽，其禁止帶寬度為3eV或以上在高溫下的具有優越的導電率控制性並且與矽相比不容易發生絕緣擊穿，所以研討將其用於反向飽和電流低且耐壓高的二極體。例如，已知降低了反向洩漏電流的使用碳化矽的肖特基勢壘二極體(參照專利文獻1)。
但是，碳化矽難以獲得優質的結晶並且具有製造裝置時的製程溫度高的問題。例如，當在碳化矽中形成雜質區域時使用離子植入法，但是為了摻雜劑的活性化及恢復因離子植入引起的結晶缺陷所需要的熱處理溫度需要1500℃或以上。
另外，由於其成分中含有碳，所以存在不能利用熱氧化製造優質的絕緣膜的問題。並且，由於碳化矽的化學性質極其穩定，所以不容易以一般的濕蝕刻蝕刻。
[專利文獻1]　日本專利申請公開第2000-133819號公報
如上所述，雖然預期使用碳化矽的非線性元件(例如，二極體)能夠實現高耐壓及低反向飽和電流，但是其實際製造過程中存在非常多的問題而難以實現。
有鑑於上述，本發明的一個實施例的目的在於提供一種反向飽和電流低的非線性元件。另外，本發明的目的還在於使用低製程溫度(例如，800℃或以下)製造反向飽和電流低的非線性元件。
本發明的一個實施例提供一種非線性元件(例如，二極體)，其可以被小型化且包括能夠以低製程溫度進行製造且具有導通電流大且截止電流小的場效應電晶體(例如薄膜電晶體)。非線性元件包括：設置在基板上的第一電極；設置在第一電極上並與其接觸的純化氧化物半導體膜；設置在氧化物半導體膜上並與其接觸的第二電極；覆蓋第一電極、氧化物半導體膜及第二電極的閘極絕緣膜；以及以第一電極、氧化物半導體膜及第二電極插置於其間而與閘極絕緣膜接觸且與第一電極彼此相向的第三電極，或與閘極絕緣膜接觸且環繞第二電極的第三電極。在非線性元件中，第三電極連接到第一電極或第二電極，並且在第一電極和第二電極之間流有電流。
利用能夠小型化且具有導通電流大及截止電流小的場效應電晶體(例如薄膜電晶體)，可以獲得反向電流極非常小的二極體。所以，可以製造不易引起擊穿現象(亦即，具有高耐壓)的二極體。
關於本發明的實施例將參照附圖給予詳細說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明不侷限於以下說明，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在下面的實施例所記載的內容中。注意，在以下說明的本發明的結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略重複說明。
須注意在本說明書中說明的各附圖中的各元件的大小、層的厚度或區域有時為了清晰可見而被誇大。因此，比例並不必然限於附圖中的比例。
須注意在本說明書中使用的“第一”、“第二”、“第三”等等是用於避免多個結構元件的混淆，並不意味著對結構元件個數的限定。因此，也可以將“第一”適當地調換為“第二”或“第三”等等來進行說明。
須注意電壓是指兩點電位之間的差，而電位是指某一點中的靜電場中的單位電荷所具有的靜電能(電位能量)。須注意通常將某一個點上的電位和參考電位(例如，接地電位)之間的電位差簡稱為電位或電壓，在很多情況下將電位與電壓用作同義詞。因此，在本說明書中，除了特別指定的情況之外，可以將電位稱為電壓，也可以將電壓稱為電位。
實施例1
在本實施例中，使用圖1A和1B對本發明的一個實施例的二極體的結構的一個例子進行說明。本實施例所說明的二極體可以藉由將場效應電晶體例如薄膜電晶體的源極電極或汲極電極與閘極連接在一起而獲得。
在圖1A和1B所示的二極體中，佈線125與第三電極113、第三電極115連接及第二電極109連接，且經由氧化物半導體膜107，第二電極109與第一電極105連接。第一電極105與佈線131連接。
圖1A為二極體連接的薄膜電晶體133的頂視圖，圖1B相當於沿著圖1A的虛線A-B的截面圖。
如圖1B所示，在形成在基板101上的絕緣膜103上層疊第一電極105、氧化物半導體膜107及第二電極109。設置閘極絕緣膜111以覆蓋第一電極105、氧化物半導體膜107及第二電極109。在閘極絕緣膜111上設置有第三電極113及第三電極115。在閘極絕緣膜111、第三電極113及第三電極115上設置有用作層間絕緣膜的絕緣膜117。在閘極絕緣膜111及絕緣膜117上形成有開口部，在開口部中形成連接到第一電極105的佈線131(參照圖1A)以及連接到第二電極109、第三電極113及第三電極115的佈線125。第一電極105用作薄膜電晶體的源極電極或汲極電極的其中一個。第二電極109用作薄膜電晶體的源極電極或汲極電極的另外一個。第三電極113及第三電極115用作薄膜電晶體的閘極電極。
本實施例的薄膜電晶體為垂直薄膜電晶體(vertical thin film transistor)，具有用作閘極電極的第三電極113與第三電極115互相分開並且以第一電極105、氧化物半導體膜107及第二電極109插置於其間而彼此相向之特徵。
須注意薄膜電晶體是至少包括閘極、汲極電極及源極電極三個端子的元件。薄膜電晶體具有在汲極區與源極區之間的通道形成區，電流能夠流過汲極區、通道形成區域以及源極區。這裡，因為源極電極和汲極電極根據薄膜電晶體的結構或工作條件等等而改變，因此很難限定哪個是源極電極或汲極電極。因此，有時不將用作源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下，作為一個例子，有時將它們分別稱為第一端子和第二端子。或者，有時將它們分別稱為第一電極和第二電極。或者，有時將它們稱為第一區和第二區。
基板101至少需要具有耐受後面的加熱處理程度的耐熱性。作為基板101，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等等的玻璃基板。
另外，作為玻璃基板，在後面的加熱處理的溫度較高時，使用應變點為730℃或以上的基板。此外，作為玻璃基板，例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等等玻璃材料。須注意通常藉由包含多於氧化硼的氧化鋇(BaO)之量，可以獲得更實用的耐熱玻璃。因此，最好使用包含BaO及B2 O3 之玻璃基板，使得BaO之量大於B2 O3 之量。
須注意可以使用例如陶瓷基板、石英基板、藍寶石基板等等之絕緣體而構成的基板來代替上述玻璃基板。此外，也可以使用結晶化玻璃基板等等。
絕緣膜103可以由如氧化矽、氧氮化矽等等的氧化物絕緣膜；或者如氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等等的氮化物絕緣膜形成。另外，絕緣膜103還可以採用疊層結構，例如，可以採用從基板101一側層疊上述氮化物絕緣膜中的任一或以上及上述氧化物絕緣膜中的任一或以上的結構。
第一電極105及第二電極109使用由選自鋁、鉻、銅、鉭、鈦、鉬、鎢、釔中的元素；以上述元素為成分的合金；或組合上述元素的合金等等而形成。另外，還可以使用選自錳、鎂、鋯、鈹、釷中的一種或多種材料。另外，第一電極105可以採用單層結構或兩層以上的疊層結構。例如，可以舉出含有矽的鋁膜單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；或者如下三層結構等：鈦膜、在該鈦膜上層疊鋁膜，並在該鋁膜上形成鈦膜。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹及鈧的元素中的一種元素或多種元素而成的膜；合金膜；或氮化膜。
作為氧化物半導體膜107，可使用由InMO3 (ZnO)m (m>0且m不是整數)表示的薄膜。這裡，M表示選自Ga、Fe、Ni、Mn及Co中的一種或多種金屬元素。例如作為M可以舉出：Ga；Ga和Ni；或Ga和Fe等等。此外，除了作為M包含的金屬元素之外，上述氧化物半導體膜還可以包含作為雜質元素的其他的過渡金屬元素或該過渡金屬的氧化物。在具有由InMO3 (ZnO)m (m>0且m不是整數)表示的結構的氧化物半導體層中，將具有作為M包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將該薄膜還稱為In-Ga-Zn-O類膜。
氧化物半導體膜107除了可以使用上述In-Ga-Zn-O類膜之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。此外，上述氧化物半導體膜還可以包含Si。
作為本實施例所使用的氧化物半導體膜107，除去氧化物半導體膜中含有的氫使得氧化物半導體膜所含有的氫為5×1019 atoms/cm3 或以下，最好為5×1018 atoms/cm3 或以下，更佳的是為5×1017 atoms/cm3 或以下。換句話說，以儘量不含有主要成分以外的雜質的方式使氧化物半導體膜純化。氧化物半導體膜107的載子濃度為5×1014 atoms/cm3 或以下，最好為1×1014 atoms/cm3 或以下，更佳的是為5×1012 atoms/cm3 或以下，進一步較佳的是為1×1012 atoms/cm3 或以下。亦即，氧化物半導體膜的載子濃度近乎為零。另外，能隙為2eV或以上，最好為2.5eV或以上，更佳為3eV或以上。須注意氧化物半導體膜中的氫濃度可使用二次離子質譜分析法(SIMS：secondary ion mass spectrometry)來測量。另外，載子密度可以使用霍爾效應測量來進行測量。
氧化物半導體膜107的厚度可以是30nm至3000nm。當氧化物半導體膜107的厚度較小時，可以縮短薄膜電晶體的通道長度；於是，可以製造具有大導通電流及場效應遷移率高的薄膜電晶體。另一方面，當氧化物半導體膜107的厚度較大時，典型為100nm至3000nm，可以製造大電力用的半導體裝置。
閘極絕緣膜111可以由氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜的單層或疊層來形成。閘極絕緣膜111的接觸於氧化物半導體膜107的部分最好含有氧，尤其較佳的是該部分由氧化矽膜形成。藉由使用氧化矽膜，可以對氧化物半導體膜107提供氧，而使其具有良好的特性。將閘極絕緣膜111的厚度設定為50nm至500nm。當閘極絕緣膜111的厚度較小時，可以製造場效應遷移率高的薄膜電晶體，於是可以在與薄膜電晶體同一基板上製造驅動電路。另一方面，當閘極絕緣膜111的厚度較大時，可以減少閘極洩漏電流。
另外，藉由使用鉿矽酸鹽(HfSiOX (x>0))、添加有N的HfSiOX (x>0)、鋁酸鉿(hafnium aluminate)(HfAlOx (x>0))、氧化鉿、氧化釔等的高-k材料作為閘極絕緣膜111，可以降低閘極漏電。另外，還可以採用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鋁膜中的任一或以上與高-k材料的疊層結構。
用作閘極電極的第三電極113及第三電極115可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢的元素；以上述元素為成分的合金；組合上述元素的合金膜等來形成。另外，還可以使用選自錳、鎂、鋯、鈹中的任一種或多種的材料。另外，第三電極113及第三電極115既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；或如下三層結構等：鈦膜、在該鈦膜上層疊鋁膜，並在該鋁膜上形成鈦膜。或者，還可以使用組合鋁及選自鈦、鉭、鎢、鉬、鉻、釹、鈧的元素中的一種或多種的膜；合金膜；氮化膜。
本實施例的氧化物半導體膜是一本質(i型)或大致本質氧化物半導體，藉由從氧化物半導體膜除去n型雜質的氫而獲得，且增加純度使得由儘量地不含有氧化物半導體的主要成分以外的雜質。也就是說，不是藉由添加雜質，而是藉由儘量去除氫、水、羥基或氫化物等等的雜質來使本實施例的氧化物半導體膜成為純化的本質(i型)氧化物半導體膜或接近純化的本質氧化物半導體。以此方式，可以使費米能級(Ef )達到與本質費米能級(Ei )相同的水平。
如上所述，藉由儘量地去除雜質，例如，即使當薄膜電晶體的通道寬度W為1×104 μm且通道長度為3μm，截止電流也非常低(10-13 A或以下)，次臨界值擺幅(S值)為0.1V/dec(閘極絕緣膜厚度100nm)。
如此，藉由儘量地不使氧化物半導體膜包含主要成分以外的雜質，典型的如氫、水、羥基或氫化物等來使其純化，可以使薄膜電晶體良好地工作。尤其是可以減少截止電流。
在通道與基板大致平行地形成的橫型薄膜電晶體中，除了通道之外還需要將源極電極及汲極電極也橫向地設置，在基板上的薄膜電晶體的佔有面積變大，而妨礙小型化。然而，在垂直薄膜電晶體中，由於將源極電極、通道及汲極電極層疊，所以可以減少在基板表面上的佔有面積。由此，可以實現薄膜電晶體的小型化。
另外，由於氧化物半導體膜的厚度可以控制垂直薄膜電晶體的通道長度，所以藉由將氧化物半導體膜107的厚度形成得較薄可以形成通道長度短的薄膜電晶體。由於當通道長度短時可以減小源極電極、通道及汲極電極的串聯電阻，所以可以使薄膜電晶體的導通電流及場效應遷移率得到提高。另外，具有氫濃度被降低而被高純度化的氧化物半導體膜的薄膜電晶體的截止電流極低，當截止時成為幾乎沒有電流流過的絕緣狀態。由此，即使將氧化物半導體膜的厚度形成得較薄來縮短垂直薄膜電晶體的通道長度，也可以獲得在非導通狀態下幾乎沒有截止電流的薄膜電晶體。
如此，藉由使用氫濃度降低了的被高純度化的氧化物半導體膜，可以製造適於高精細化、工作速度快並在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例的二極體不侷限於圖1A和1B所示的二極體。在圖1A和1B所示的二極體中，在氧化物半導體膜107中由第二電極109向第一電極105流過電流，但是也可以如圖2A和2B所示那樣，採用在氧化物半導體膜107中由第一電極105向第二電極109流過電流的結構。
在圖2A和2B所示的二極體中，佈線125與第三電極113及第三電極115連接並連接於第一電極105。第一電極105隔著氧化物半導體膜107連接於第二電極109。第二電極109連接於佈線131。
另外，在圖2A和2B所示的二極體中，由於佈線125以不與其他電極重疊的方式設置，所以可以在抑制佈線125與這些電極之間產生寄生電容的同時進行工作。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(即，耐壓高)的二極體。
實施例2
在本實施例中，使用圖3A和3B對與實施例1不同結構的本發明的一個實施例的二極體的一個例子進行說明。本實施例所說明的二極體可以藉由將場效應電晶體例如薄膜電晶體的源極電極或汲極電極與閘極連接在一起而獲得。
在圖3A和3B所示的二極體中，佈線131與第一電極105及第三電極113連接，佈線132與第一電極106及第三電極115連接。第一電極105及第一電極106隔著氧化物半導體膜107與第二電極109連接。第二電極109與佈線129連接。
圖3A為二極體連接的薄膜電晶體141、143的頂視圖，圖3B相當於沿著圖3A的虛線A-B的截面圖。
如圖3B所示，在形成在基板101上的絕緣膜103上層疊第一電極105及第一電極106、氧化物半導體膜107及第二電極109。另外，覆蓋第一電極105、第一電極106、氧化物半導體膜107及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111上設置有第三電極113及第三電極115。在閘極絕緣膜111、第三電極113及第三電極115上設置有用作層間絕緣膜的絕緣膜117。在絕緣膜117上形成有開口部，在開口部中形成有與第一電極105及第三電極113連接的佈線131、與第一電極106及第三電極115連接的佈線132(參照圖3A)以及與第二電極109連接的佈線129。
第一電極105用作薄膜電晶體141的源極電極或汲極電極的其中一個。第一電極106用作薄膜電晶體143的源極電極或汲極電極的其中一個。第二電極109用作薄膜電晶體141、143的源極電極或汲極電極的另外一個。第三電極113用作薄膜電晶體141的閘極電極。第三電極115用作薄膜電晶體143的閘極電極。
在本實施例中，分開設置第一電極105和第一電極106。(參照圖3A及3B)。
並且，在圖3A及3B中，薄膜電晶體141與薄膜電晶體143以第二電極109及佈線129並聯連接。在這種情況下，第一電極105用作薄膜電晶體141的源極電極及汲極電極的其中一個(例如源極電極)。第二電極109用作薄膜電晶體141的源極電極及汲極電極的另外一個(例如汲極電極)。第三電極113用作薄膜電晶體141的閘極電極。另外，第二電極109用作薄膜電晶體143的源極電極及汲極電極的其中一個(例如汲極電極)。第一電極106用作薄膜電晶體143的源極電極及汲極電極中的另外一個(例如源極電極)。第三電極115用作薄膜電晶體143的閘極電極。
另外，還可以將薄膜電晶體141與薄膜電晶體143串聯連接。即，薄膜電晶體141和薄膜電晶體143可以藉由第二電極109串聯連接。在這種情況下，也可以不設置佈線129。此時，可以採用由佈線132輸出信號的結構。
當薄膜電晶體141與薄膜電晶體143藉由第二電極109串聯連接時，第一電極105用作薄膜電晶體141的源極電極及汲極電極的其中一個(例如源極電極)。第二電極109用作薄膜電晶體141的源極電極及汲極電極的另外一個(例如汲極電極)。第三電極113用作薄膜電晶體141的閘極電極。另外，第二電極109用作薄膜電晶體143的源極電極及汲極電極的其中一個(例如源極電極)。第一電極106用作薄膜電晶體143的源極電極及汲極電極的另外一個(例如汲極電極)。第三電極115用作薄膜電晶體143的閘極電極。
本實施例的薄膜電晶體141、143與實施例1同樣地使用氫濃度降低了的高純度化的氧化物半導體膜。由此，薄膜電晶體可以進行良好的工作。尤其是可以減少截止電流。由此，可以製造適於高精細化、工作速度快並在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例的二極體不侷限於圖3A和3B所示的二極體。在圖3A和3B所示的二極體中，在氧化物半導體膜107中由第一電極105及第一電極106向第二電極109流過電流，但是也可以如圖4A和4B所示那樣，採用在氧化物半導體膜107中由第二電極109向第一電極105及第一電極106流過電流的結構。
在圖4A和4B所示的二極體中，佈線125與第三電極113及第三電極115連接並連接於第二電極109。第二電極109隔著氧化物半導體膜107連接於第一電極105及第一電極106。第一電極105連接於佈線131，第一電極106連接於佈線132。
另外，雖然在圖4A和4B所示的二極體中，佈線125以重疊於薄膜電晶體141及薄膜電晶體143的方式設置，但並不侷限於此，還可以與圖2A和2B同樣地，不與薄膜電晶體141及薄膜電晶體143重疊地設置佈線125，當佈線125不與薄膜電晶體141及薄膜電晶體143重疊時，可以在抑制佈線125與這些電極之間產生寄生電容的同時進行工作。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(即，耐壓高)的二極體。
實施例3
在本實施例中，使用圖5A和5B對與實施例1及實施例2不同的結構的本發明的一個實施例的二極體的一個例子進行說明。本實施例所說明的二極體可以藉由將場效應電晶體例如薄膜電晶體的源極電極或汲極電極與閘極連接在一起而獲得。
在圖5A和5B所示的二極體中，佈線131與第一電極105及第三電極113連接。第一電極105隔著氧化物半導體膜107與第二電極109連接。第二電極109與佈線129連接。
圖5A為二極體連接的薄膜電晶體145的頂視圖，圖5B相當於沿著圖5A的虛線A-B的截面圖。
如圖5B所示，在形成在基板101上的絕緣膜103上層疊第一電極105、氧化物半導體膜107及第二電極109。另外，覆蓋第一電極105、氧化物半導體膜107及第二電極109地設置有閘極絕緣膜111。在閘極絕緣膜111上設置有第三電極113。在閘極絕緣膜111及第三電極113上設置有用作層間絕緣膜的絕緣膜117。在絕緣膜117上形成有開口部，在開口部中形成與第一電極105及第三電極113連接的佈線131(參照圖5A)以及與第二電極109連接的佈線129。
第一電極105用作薄膜電晶體145的源極電極或汲極電極的其中一個。第二電極109用作薄膜電晶體145的源極電極或汲極電極的另外一個。第三電極113用作薄膜電晶體145的閘極電極。
在本實施例中，用作閘極電極的第三電極113為環形。藉由將用作閘極電極的第三電極113形成為環形可以增大薄膜電晶體的通道寬度。由此，可以提高薄膜電晶體的導通電流。
本實施例的薄膜電晶體145與實施例1同樣地使用氫濃度降低了的高純度化的氧化物半導體膜。由此，薄膜電晶體可以進行良好的工作。尤其是可以減少截止電流。由此，可以製造適於高精細化、工作速度快並在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
另外，本實施例的二極體不侷限於圖5A和5B所示的二極體。在圖5A和5B所示的二極體中，在氧化物半導體膜107中由第一電極105向第二電極109流過電流，但是也可以如圖6A和6B所示那樣，採用在氧化物半導體膜107中由第二電極109向第一電極105流過電流的結構。
在圖6A和6B所示的二極體中，佈線129與第二電極109及第三電極113連接。第二電極109隔著氧化物半導體膜107連接於第一電極105。第一電極105連接於佈線131。
藉由將這樣的薄膜電晶體的源極電極或汲極電極與閘極連接，可以獲得反向電流極小的二極體。由此，可以製造不容易引起擊穿現象(即，耐壓高)的二極體。
實施例4
在本實施例中，使用圖7A至7E對圖1A和1B所示的二極體連接的薄膜電晶體的製造製程進行說明。
如圖7A所示，在基板101上形成絕緣膜103，在絕緣膜103上形成第一電極105。第一電極105用作薄膜電晶體的源極電極或汲極電極中的一方。
絕緣膜103可以使用濺射法、CVD法或塗敷法等形成。
另外，當利用濺射法形成絕緣膜103時，最好一邊去除殘留在處理室內的氫、水、羥基或氫化物等一邊形成絕緣膜103。這是由於這樣可以使絕緣膜103中不含有氫、水、羥基或氫化物等的緣故。最好使用吸附式真空泵去除殘留在處理室內的氫、水、羥基或氫化物等。作為吸附式真空泵，例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用裝備有冷阱的渦輪泵。在使用低溫泵進行排氣的處理室中，氫、水、羥基或氫化物等被排出，所以利用該處理室形成絕緣膜103可以降低絕緣膜103所含有的雜質濃度。
另外，作為形成絕緣膜103時使用的濺射氣體，最好使用對氫、水、羥基或氫化物等雜質進行了去除，所包含的氫、水、羥基或氫化物等雜質的濃度為1ppm或以下(最好的是濃度為10ppb或以下)的高純度氣體。另外，濺射氣體是指引入到進行濺射的處理室內的氣體。
作為濺射法，有作為濺射電源使用高頻電源的RF濺射法、使用直流電源的濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多源濺射裝置。多源濺射裝置既可以在同一反應室中層疊形成不同的材料膜，又可以在同一反應室中同時對多種材料進行放電而進行成膜。
此外，有利用如下濺射法的濺射裝置，該濺射法是：在處理室內具備磁體機構的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為濺射法，還可以使用在成膜時使靶材物質和濺射氣體成分發生化學反應而形成它們的化合物薄膜的反應濺射法、以及在成膜時對基板也施加電壓的偏壓濺射法。
在本說明書的濺射法中，可以適當地應用上述濺射裝置及濺射方法。
在本實施例中，將基板101搬運到處理室，並引入含有去除了氫、水、羥基或氫化物等的高純度的氧的濺射氣體，並使用矽靶在基板101上形成氧化矽膜作為絕緣膜103。另外，當形成絕緣膜103時，基板101可以被加熱。
例如，使用石英(最好是合成石英)在基板溫度108℃；基板與靶材之間的距離(T-S間的距離)60mm；壓力0.4Pa；高頻電源1.5kW；及氧及氬(氧流量25sccm：氬流量25sccm=1：1)氣圍下利用RF濺射法形成氧化矽膜。至於厚度例如可以形成為100nm。另外，還可以使用矽靶代替石英(最好的是合成石英)。另外，作為濺射氣體使用氧或氧及氬的混合氣體來進行。
另外，在絕緣膜103使用疊層結構構成時，例如，在氧化矽膜與基板之間，使用含有去除了氫、水、羥基或氫化物等的高純度的氮的濺射氣體及矽靶來形成氮化矽膜。此時，最好與氧化矽膜同樣地，邊去除殘留在處理室內的氫、水、羥基或氫化物等邊形成氮化矽膜。另外，在該製程中，基板101可以被加熱。
當層疊氮化矽膜和氧化矽膜作為絕緣膜103時，可以在同一處理室中使用公共的矽靶來形成氮化矽膜和氧化矽膜。首先引入含有氮的濺射氣體使用裝備於處理室內的矽靶形成氮化矽膜，然後將含有氫的濺射氣體轉換為含有氧的濺射氣體使用同一矽靶形成氧化矽膜。由於可以不暴露於大氣地連續地形成氮化矽膜和氧化矽膜，所以可以防止氮化矽膜表面上吸附氫、水、羥基或氫化物等雜質。
可以使用如下方法形成第一電極105，即：在基板101上利用濺射法、CVD法或真空蒸鍍法形成導電膜，並在該導電膜上藉由光石印製程形成抗蝕劑掩模，並使用該抗蝕劑掩模對導電膜進行蝕刻來形成第一電極105。或者，不利用光石印製程而利用印刷法、噴墨法形成第一電極105來減少製程數。另外，當第一電極105的端部為錐形時可以提高後面形成的閘極絕緣膜的覆蓋性，所以是最好的。藉由使第一電極105的端部與絕緣膜103的夾角為30度至60度(最好為40度至50度)可以提高後面形成的閘極絕緣膜的覆蓋性。
在本實施例中，利用濺射法形成50nm厚的鈦膜、100nm厚的鋁膜及50nm厚的鈦膜作為用作第一電極105的導電膜。接著，使用藉由光石印製程形成的抗蝕劑掩模進行蝕刻來形成島狀的第一電極105。
接著，如圖7B所示，在第一電極105上形成氧化物半導體膜107及第二電極109。氧化物半導體膜107用作薄膜電晶體的通道形成區，第二電極109用作薄膜電晶體的源極電極或汲極電極的另一方。
這裡，對氧化物半導體膜107及第二電極109的製造方法進行說明。
在基板101及第一電極105上利用濺射法形成氧化物半導體膜。然後，在氧化物半導體膜上形成導電膜。
為了儘量不使氧化物半導體膜107中含有氫，最好作為預處理在濺射裝置的預熱室中對形成有第一電極105的基板101進行預熱，來使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。另外，設置在預熱室中的排氣單元最好使用低溫泵。此外，還可以省略該預熱處理。另外，既可以對形成後面形成的閘極絕緣膜111之前的基板101進行該預熱處理，又可以對形成後面形成的第三電極113及第三電極115之前的基板101進行該預熱處理。
另外，在利用濺射法形成氧化物半導體膜之前，藉由進行引入氬氣生成電漿的反濺射來去除附著在第一電極105的表面的塵屑和氧化膜，可以降低第一電極105及氧化物半導體膜的介面的電阻，所以是最好的。反濺射是指不對靶材一側施加電壓而使用高頻電源在氬氣圍中對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氣圍。
在本實施例中，藉由使用In-Ga-Zn-O類金屬氧化物靶材的濺射法形成氧化物半導體膜。另外，氧化物半導體膜還可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體(典型的是氬)及氧氣圍下利用濺射法形成。另外，當使用濺射法時，可以使用包含2wt%至10wt%的SiO2 的靶材來形成。
另外，作為形成氧化物半導體膜時使用的濺射氣體，最好使用對氫、水、羥基或氫化物等雜質進行了去除，所包含的氫、水、羥基或氫化物等雜質的濃度為1ppm或以下(最好的是濃度為10ppb或以下)的高純度氣體。另外，濺射氣體是指引入到進行濺射的處理室內的氣體。
作為利用濺射法形成氧化物半導體膜的靶材，可以使用以氧化鋅為主要成分的金屬氧化物的靶材。另外，金屬氧化物的靶材的其他的例子，可以使用含有In、Ga及Zn的金屬氧化物靶材(作為組成比，In2 O3 :Ga2 O3 :ZnO=1:1:1[摩爾比]，In：Ga：Zn=1：1：0.5[摩爾比])。或者，作為含有In、Ga及Zn的金屬氧化物靶材，可以使用具有如下組成比的靶材：In:Ga:Zn=1:1:1[摩爾比]或In:Ga:Zn=1:1:2[摩爾比]。金屬氧化物靶材的填充率為90%至100%，最好為95%至99.9%。如此，使用填充率高的金屬氧化物靶材形成的氧化物半導體膜成為緻密的膜。
至於氧化物半導體膜，將基板保存在減壓狀態下的處理室內，邊去除殘留在處理室內的水分邊引入去除了氫、水、羥基或氫化物等的濺射氣體，並以金屬氧化物作為靶材在基板101上形成氧化物半導體膜。最好使用吸附式真空泵去除殘留在處理室內的氫、水、羥基或氫化物等。例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用裝備有冷阱的渦輪泵。在使用低溫泵進行排氣的處理室中，例如氫、水、羥基或氫化物等(更佳的是含有碳原子的化合物也)被排出，所以可以降低氧化物半導體膜所含有的雜質濃度。此外，還可以邊對基板進行加熱邊形成氧化物半導體膜。
在本實施例中，作為氧化物半導體膜的成膜條件的一個例子，可以使用以下條件：基板溫度室溫；基板與靶材之間的距離110mm；壓力0.4Pa；直流(DC)電源0.5kW；氧及氬(氧流量15sccm：氬流量30sccm)氣圍下。另外，藉由使用脈衝直流(DC)電源可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是最好的。氧化物半導體膜最好為30nm至3000nm。此外，根據使用的氧化物半導體膜的材料的不同適宜的厚度也不同，根據材料選擇適宜的厚度即可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以適當地使用絕緣膜103所示的濺射法及濺射裝置。
成為第二電極109的導電膜可以適當地使用第一電極105的材料及方法。這裡，作為成為第二電極109的導電膜，依次層疊50nm厚的鈦膜、100nm厚的鋁膜及50nm厚的鈦膜。
接著，藉由光石印製程在導電膜上形成抗蝕劑掩模，利用該抗蝕劑掩模對成為第二電極109的導電膜及成為氧化物半導體膜107的氧化物半導體膜進行蝕刻，來形成島狀的第二電極109及氧化物半導體膜107。另外，還可以使用噴墨法形成抗蝕劑掩模來代替藉由光石印製程形成抗蝕劑掩模，以減少製程數。藉由該蝕刻，藉由使第二電極109及氧化物半導體膜107的端部與第一電極105的夾角成為30度至60度(最好為40度至50度)可以提高後面形成的閘極絕緣膜的覆蓋性。
另外，這裡的導電膜及氧化物半導體膜的蝕刻，既可以使用乾蝕刻也可以使用濕蝕刻，還可以兩種蝕刻都使用。根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等)，以便形成所希望的形狀的氧化物半導體膜107及第二電極109。
另外，當成為第二電極109的導電膜及氧化物半導體膜的蝕刻速率與第一電極105的蝕刻速率不同時，選擇第一電極105的蝕刻速率低而成為第二電極109的導電膜及氧化物半導體膜的蝕刻速率高的條件。或者，選擇氧化物半導體膜的蝕刻速率低而成為第二電極109的導電膜的蝕刻速率高的條件，並在對成為第二電極109的導電膜進行蝕刻之後，選擇第一電極105的蝕刻速率低而氧化物半導體膜的蝕刻速率高的條件。
作為對氧化物半導體膜進行濕蝕刻的蝕刻液，可使用磷酸、醋酸及硝酸的混合溶液、過氧化氫氨水(31wt%過氧化氫水：28wt%氨水：水=5:2:2)等。此外，也可以使用ITO-07N(關東化學株式會社製造)。
另外，濕蝕刻之後的蝕刻劑與被蝕刻材料一起藉由清洗被去除。也可以提純包括該被去除了的材料的蝕刻液的廢液，來重新使用所含的材料。藉由從該蝕刻後的廢液回收包含在氧化物半導體膜中的銦等的材料並將它再使用，可以高效地使用資源並實現低成本化。
另外，作為用於氧化物半導體膜的乾蝕刻的蝕刻氣體，最好採用含有氯的氣體(氯類氣體，例如氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、四氯化碳(CCl4 )等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4 )、六氟化硫(SF6 )、三氟化氮(NF3 )、三氟甲烷(CHF3 )等)、溴化氫(HBr)、氧(O2 )或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應性離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法等。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望的加工形狀。
在本實施例中，使用[0]過氧化氫氨水(銨、水、過氧化氫水的混合液)為蝕刻劑對成為第二電極109的導電膜進行蝕刻之後，使用磷酸、醋酸及硝酸的混合溶液對氧化物半導體膜進行蝕刻來形成島狀的氧化物半導體膜107。
接著，在本實施例中，進行第一加熱處理。將第一加熱處理溫度設定為400℃或以上且750℃或以下，最好設定為400℃以上且低於基板的應變點。這裡，藉由將基板放入到加熱處理裝置之一的電爐中，並在氮、稀有氣體等的惰性氣體氣圍下以450℃對氧化物半導體膜進行1個小時的加熱處理，然後藉由不使其接觸大氣來防止氫、水、羥基或氫化物等再次混入到氧化物半導體膜中，可以獲得氫濃度得到降低的高純度化的i型化或實質上被i型化了的氧化物半導體膜。也就是說，藉由該第一加熱處理至少可以進行氧化物半導體膜107的脫水化及脫氫化中的一方。
另外，在第一加熱處理中，最好不使氮或氦、氖、氬等稀有氣體中含有氫、水、羥基或氫化物等。另外，最好將引入於加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)或以上，更佳的是設定為7N(99.99999%)或以上(即，將雜質濃度設定為1ppm或以下，最好設定為0.1ppm或以下)。
另外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時氧化物半導體膜進行晶化而形成微晶膜或多晶膜。例如，有時形成晶化率為90%或以上或者為80%或以上的微晶氧化物半導體膜。此外，根據第一加熱處理的條件或氧化物半導體膜的材料，有時形成不含有結晶成分的非晶氧化物半導體膜。或者，有時形成非晶氧化物半導體膜中混有微晶部(粒徑1nm至20nm(典型為2nm至4nm))的氧化物半導體膜。
另外，也可以對形成島狀氧化物半導體膜之前的氧化物半導體膜進行第一加熱處理。此時，在第一加熱處理之後，從加熱裝置取出基板並對其進行蝕刻處理。
另外，可以在形成氧化物半導體膜之後；在氧化物半導體膜上層疊成為第二電極的導電膜之後；在第一電極、氧化物半導體膜及第二電極上形成閘極絕緣膜之後；或者形成閘極電極之後進行用於對氧化物半導體膜進行脫水化及脫氫化的加熱處理。
接著，如圖7C所示，在第一電極105、氧化物半導體膜107、第二電極109上形成閘極絕緣膜111。
i型化或實質上被i型化的氧化物半導體膜(氫濃度降低了的高純度化的氧化物半導體膜)由於去除了雜質，其對介面狀態、介面電荷極為敏感，所以該氧化物半導體膜與閘極絕緣膜111的介面十分重要。因此，接觸於高純度化的氧化物半導體膜的閘極絕緣膜111被要求高品質化。
例如，藉由使用微波(2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質的絕緣膜，所以是最好的。這是由於藉由氫濃度降低了的高純度化的氧化物半導體膜與高品質的閘極絕緣膜密接可以降低介面狀態而形成良好的介面特性的緣故。
當然，只要作為閘極絕緣膜能夠形成優質的絕緣膜，也可以使用濺射法或電漿CVD法等其他的成膜方法。另外，還可以使用藉由閘極絕緣膜形成後的加熱處理閘極絕緣膜的膜質及與氧化物半導體膜之間的介面特性得到改善的絕緣膜。總之，只要作為閘極絕緣膜膜質良好並能夠降低與氧化物半導體膜之間的介面態密度從而形成良好的介面的絕緣膜即可。
並且，在85℃、2×106 V/cm、12小時的閘極偏壓-熱應力試驗(BT試驗)中，當氧化物半導體膜中添加有雜質時，雜質與氧化物半導體膜的主要成分的鍵由於強電場(B：偏壓)與高溫(T：溫度)而被切斷，生成的懸空鍵誘發臨界值電壓(Vth )的漂移。
針對於此，藉由儘量地去除氧化物半導體膜的雜質尤其是氫或水等，來如上述那樣使氧化物半導體膜與閘極絕緣膜之間形成良好的介面特性，可以獲得在BT試驗中也穩定的薄膜電晶體。
藉由利用濺射法形成閘極絕緣膜111可以降低閘極絕緣膜111中的氫濃度。當利用濺射法形成氧化矽膜時，使用矽或石英作為靶材，使用氧或氧及氬的混合氣體作為濺射氣體來進行成膜。
閘極絕緣膜111還可以採用在第一電極105、氧化物半導體膜107及第二電極109一側層疊氧化矽膜及氮化矽膜的結構。例如，作為第一閘極絕緣膜形成厚度為5nm至300nm的氧化矽膜(SiOx (x>0))，並在第一閘極絕緣膜上作為第二閘極絕緣膜利用濺射法層疊厚度為50nm以上200nm以下的氮化矽膜(SiNy (y>0))，來形成厚度為100nm的閘極絕緣膜。在本實施例中，在壓力0.4Pa、高頻電源1.5kW、氧及氬(氧流量25sccm：氬流量25sccm=1：1)氣圍下利用RF濺射法形成厚度為100nm的氧化矽膜。
接著，可以在惰性氣體氣圍下或氧氣體氣圍下進行第二加熱處理(最好是200℃至400℃，例如250℃至350℃)。另外，該第二加熱處理也可以在形成後面形成的第三電極113及第三電極115、絕緣膜117或佈線125、131中的至少一個之後進行。藉由該加熱處理，可以將包含於氧化物半導體膜中的氫或水分擴散到閘極絕緣膜中。
然後，在閘極絕緣膜111上形成用作閘極電極的第三電極113及第三電極115。
作為第三電極113及第三電極115，可以藉由在閘極絕緣膜111上利用濺射法、CVD法或真空蒸鍍法形成成為第三電極113及第三電極115的導電膜，然後在該導電膜上藉由光石印製程形成抗蝕劑掩模並使用該抗蝕劑掩模對導電膜進行蝕刻來形成。
在本實施例中，在利用濺射法形成厚度為150nm的鈦膜之後，使用藉由光石印製程形成的抗蝕劑掩模進行蝕刻來形成第三電極113及第三電極115。
藉由上述製程可以形成具有氫濃度降低了的高純度化的氧化物半導體膜107的薄膜電晶體133。
接著，如圖7D所示，在閘極絕緣膜111、第三電極113及第三電極115上形成絕緣膜117，然後形成接觸孔、接觸孔119、接觸孔121及接觸孔123。
絕緣膜117可以使用如氧化矽膜、氧氮化矽膜、氧化鋁膜或氧氮化鋁膜等的氧化物絕緣膜；或如氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等的氮化物絕緣膜。此外，還可以使用氧化物絕緣膜及氮化物絕緣膜的疊層。
利用濺射法、CVD法等形成絕緣膜117。另外，當利用濺射法形成絕緣膜117時，可以將基板101加熱到100℃至400℃的溫度，並引入含有去除了氫、水、羥基或氫化物等的含有高純度的氮的濺射氣體使用矽靶材形成絕緣膜。此時最好邊去除殘留在處理室內的氫、水、羥基或氫化物等邊形成絕緣膜。
另外，還可以在形成絕緣膜117之後，進一步在大氣中以100℃至200℃進行1小時至30小時的加熱處理。藉由該加熱處理，可以獲得常關閉型薄膜電晶體。從而可以提高半導體裝置的可靠性。
藉由光石印製程形成抗蝕劑掩模，並藉由選擇性地蝕刻去除閘極絕緣膜111及絕緣膜117的一部分，來形成到達第一電極105、第三電極113及第三電極115及第二電極109的所述接觸孔、接觸孔119、接觸孔121及接觸孔123。
接著，在閘極絕緣膜111、接觸孔119、接觸孔121及接觸孔123上形成導電膜，然後使用藉由光石印製程形成的抗蝕劑掩模進行蝕刻來形成佈線125及佈線131。另外，還可以利用噴墨法形成抗蝕劑掩模。當利用噴墨法形成抗蝕劑掩模時由於不使用光掩模，所以可以降低製造成本。
佈線125及佈線131可以與第一電極105同樣地形成。
另外，還可以在第三電極113及第三電極115與佈線125及佈線131之間設置用來平坦化的平坦化絕緣膜。作為平坦化絕緣膜的典型例子，可以使用如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料之外，還可以舉出低介電常數材料(低-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣膜。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，也可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對平坦化絕緣膜的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等方法；刮片、輥塗機、幕塗機、刮刀塗佈機等工具(設備)。
藉由上述製程可以降低氧化物半導體膜中的氫濃度而使其高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，由此可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於高精細化、工作速度快並在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例可以製造不易引起擊穿現象(即，耐壓高)的二極體。
另外，為了去除可能存在於氧化物半導體膜或者與該氧化物半導體膜接觸地設置的絕緣膜之間的介面中的氫、水分、羥基或氫化物(也稱為氫化合物)等雜質，使接觸於氧化物半導體膜設置的絕緣膜包含鹵素(例如，氟或氯)，或者也可以在使氧化物半導體膜露出的狀態下在含有鹵素的氣體氣圍中利用電漿處理使氧化物半導體膜包含鹵素。當使絕緣膜中包含鹵素時，將該絕緣膜中的鹵素濃度設定為5×1018 atoms/cm3 至1×1020 atoms/cm3 左右即可。
另外，如上所述，當使氧化物半導體膜中或氧化物半導體膜和與其接觸的絕緣膜的介面上包含鹵素並且接觸於氧化物半導體膜設置的絕緣膜為氧化物絕緣膜時，最好使用氮類絕緣膜覆蓋氧化物絕緣膜的不與氧化物半導體膜接觸的一側。也就是說，可以在與氧化物半導體膜接觸的氧化物絕緣膜上以與該氧化物絕緣膜接觸的方式設置氮化矽膜等。藉由採用該種結構，可以防止氫、水分、羥基或氫化物等的雜質進入氧化物絕緣膜。
另外，圖2A和2B至圖6A和6B所示的二極體也可以同樣地形成。
本實施例可以與其他的實施例所記載的結構適當地組合而實施。
實施例5
在本實施例中，使用圖7A和7B及圖8A和8B對具有與實施例4不同實施例的氧化物半導體膜的二極體連接的薄膜電晶體及其製造方法進行說明。
與實施例4同樣，如圖7A所示，在基板101上形成絕緣膜103及第一電極105。接著，如圖7B所示，在第一電極105上形成氧化物半導體膜107及第二電極109。
接著，進行第一加熱處理。本實施例中的第一加熱處理與上述實施例中的第一加熱處理不同，藉由該加熱處理，可以如圖8A所示那樣形成表面上形成有晶粒的氧化物半導體膜151。在本實施例中，使用至少利用電阻發熱體等的發熱體所產生的熱傳導和熱輻射中的一方對被處理物進行加熱的裝置來進行第一加熱處理。這裡，最好加熱溫度為500℃至700℃，更佳的是650℃至700℃。另外，雖然本發明的實質部分對加熱處理溫度的上限沒有要求，但是加熱處理溫度的上限需要在基板101的耐熱溫度範圍內。另外，加熱處理時間最好為1分鐘至10分鐘。藉由利用RTA處理，可以以短時間進行加熱處理，從而可以減小對基板101的熱度影響。也就是說，與長時間進行加熱處理的情況相比，可以升高加熱處理溫度的上限。此外，還能夠在氧化物半導體膜的表面附近選擇性地形成預定結構的晶粒。
作為可以用於本實施例的加熱裝置，可以舉出GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物產生反應的惰性氣體如氬等的稀有氣體或氮。
例如，作為第一加熱處理，可以利用GRTA，即：將基板移到加熱到650℃至700℃高溫的氮或稀有氣體等惰性氣體氣團中，在進行幾分鐘的加熱之後，再將基板從加熱到高溫的惰性氣體中取出。藉由利用GRTA可以在短時間內進行高溫加熱處理。
另外，在第一加熱處理中，最好氮或氦、氖、氬等稀有氣體中不包含氫、水、羥基或氫化物等。或者，最好將導入於加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)或以上，更佳的是設定為7N(99.99999%)或以上(即，將雜質濃度設定為1ppm或以下，最好設定為0.1ppm或以下)。
另外，雖然只要是在形成氧化物半導體膜107之後就可以在任何時序進行上述加熱處理，但是為了促進脫水化或脫氫化，最好在在氧化物半導體膜107的表面上設置其他的構成要素之前進行上述加熱處理。此外，上述加熱處理不限於一次，還可以進行多次。
這裡，圖8B示出圖8A的虛線153的擴大圖。
氧化物半導體膜151包括以非晶為主要結構的非晶區155和形成在氧化物半導體膜151表面的晶粒157。另外，晶粒157形成在與表面的距離(深度)為20nm或以下的區域(表面附近)中。但是，當氧化物半導體膜151的厚度變大時不侷限於該深度。例如，當氧化物半導體膜151的厚度為200nm或以上時，“表面的附近(表面附近)”是指與表面的距離(深度)為氧化物半導體膜的厚度的10%或以下的區域。
這裡，非晶區155的主要結構為非晶氧化物半導體膜。另外，“主要”是指，例如，占50%或以上的狀態，這裡是指非晶氧化物半導體膜在vol%(或wt%)上占50%或以上的狀態。也就是說，除了非晶氧化物半導體膜之外有時還含有氧化物半導體膜的結晶等，最好氧化物半導體膜的結晶的含有率在vol%(或wt%)上小於50%但並不侷限於此。
當作為氧化物半導體膜的材料使用In-Ga-Zn-O類氧化物半導體膜時，最好上述非晶區155的組成中Zn的含量(atomic%)小於In或Ga的含量(atomic%)。藉由採用該種組成，易於形成預定的組成的晶粒157。
在這之後，與實施例4同樣地形成閘極絕緣膜和用作閘極電極的第三電極來製造薄膜電晶體。
氧化物半導體膜151的表面接觸閘極絕緣膜而成為通道。藉由使成為通道的區域包括晶粒，可以降低源極電極、通道及汲極電極間的電阻並提高載子遷移率。由此，具有該氧化物半導體膜151的薄膜電晶體的場效應遷移率得到提高，從而可以實現良好的電特性。
另外，由於晶粒157比非晶區155穩定，藉由使其存在於氧化物半導體膜151的表面附近，可以降低非晶區155吸取雜質(例如氫、水、羥基或氫化物等)的可能性。由此，可以提高氧化物半導體膜151的可靠性。
藉由以上的製程可以降低氧化物半導體膜中的氫濃度，而使其高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，由此可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於高精細化、工作速度快並在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例可以製造不易引起擊穿現象(即，耐壓高)的二極體。
本實施例可以與其他的實施例所記載的結構適當地組合而實施。
實施例6
在本實施例中，使用圖7A至7E對圖1A和1B所示的二極體連接的薄膜電晶體的與實施例4及實施例5不同的製造製程進行說明。
與實施例4同樣，如圖7A所示地在基板101上形成第一電極105。
接著，如圖7B所示地在第一電極105上形成氧化物半導體膜107及第二電極109。
另外，在利用濺射法形成氧化物半導體膜之前，藉由進行引入氬氣生成電漿的反濺射來去除附著在第一電極105的表面的塵屑和氧化膜，可以降低第一電極105及氧化物半導體膜的介面的電阻，所以是最好的。另外，也可以使用氮、氦等代替氬氣圍。
利用濺射法在基板101及第一電極105上形成氧化物半導體膜。接著，在氧化物半導體膜上形成導電膜。
在本實施例中，利用使用In-Ga-Zn-O類金屬氧化物靶材的濺射法形成氧化物半導體膜。在本實施例中，將基板保存在減壓狀態下的處理室內，並將基板加熱至室溫或低於400℃。並且，邊去除殘留在處理室內的氫、水、羥基或氫化物等邊引入去除了氫、水、羥基或氫化物等的濺射氣體，並使用金屬氧化物為靶材在基板101及第一電極105上形成氧化物半導體膜。最好使用吸附式真空泵去除殘留在處理室內的氫、水、羥基或氫化物等。例如，最好使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，可以使用裝備有冷阱的渦輪泵。在使用低溫泵進行排氣的處理室中，例如氫、水、羥基或氫化物(更最好含有碳原子的化合物也)等被排出，所以可以降低在該處理室中形成的氧化物半導體膜所含有的雜質濃度。另外，藉由邊利用低溫泵去除殘留在處理室內的氫、水、羥基或氫化物等邊進行濺射，即使在基板溫度為室溫至低於400℃的情況下也可以形成減少了氫原子、水等雜質的氧化物半導體膜。
在本實施例中，可以使用如下條件進行成膜：基板與靶材之間的距離100mm；壓力0.6Pa；直流(DC)電源0.5kW；氧(氧流量比率100%)氣圍下。另外，藉由使用脈衝直流(DC)電源可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑等)且膜厚分佈也變得均勻，所以是最好的。氧化物半導體膜最好為30nm至3000nm。此外，根據使用的氧化物半導體材料的不同適宜的厚度也不同，根據材料選擇適宜的厚度即可。
另外，形成氧化物半導體膜時的濺射法及濺射裝置可以使用絕緣膜103所示的濺射法。
接著，使用與第一電極105相同的材料及方法形成成為第二電極109的導電膜。
接著，與實施例4同樣地，對成為第二電極109的導電膜及成為氧化物半導體膜107的氧化物半導體膜進行蝕刻，來形成島狀的第二電極109及氧化物半導體膜107。根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等)，以便形成所希望的形狀的氧化物半導體膜107及第二電極109。
接著，如圖7C所示與實施例4同樣地在第一電極105、氧化物半導體膜107及第二電極109上形成閘極絕緣膜111。最好閘極絕緣膜111與氧化物半導體膜107的介面特性良好，藉由利用使用μ波(2.45GHz)的高密度電漿CVD法來形成閘極絕緣膜111，可以形成緻密的絕緣耐壓高且高品質的絕緣膜，所以是最好的。另外，只要作為閘極絕緣膜能夠形成優質的絕緣膜，也可以使用濺射法或電漿CVD法等其他的成膜方法。
另外，在形成閘極絕緣膜111之前進行反濺射，最好至少去除附著在氧化物半導體膜107表面上的抗蝕劑殘渣等。
另外，還可以在形成閘極絕緣膜111之前，藉由使用N2 O、N2 或Ar等的氣體的電漿處理去除附著在露出的氧化物半導體膜的表面上的氫、水、羥基或氫化物等。另外，還可以進行使用氧和氬的混合氣體的電漿處理。當進行電漿處理時，最好不接觸大氣地形成接觸於氧化物半導體膜的一部分的閘極絕緣膜111。
另外，為了儘量不使閘極絕緣膜111包含氫、水、羥基或羥化物等，作為預處理，最好在濺射裝置的預熱室內對形成有第一電極105至第二電極109的基板101進行預熱，來使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。或者，最好在形成閘極絕緣膜111之後，使用濺射裝置的預熱室對基板101進行預加熱來使吸附在基板101上的氫、水、羥基或氫化物等的雜質脫離並排氣。另外，預熱溫度為100℃至400℃最好為150℃至300℃。另外，設置在預熱室中的排氣單元最好使用低溫泵。此外，還可以省略該預熱處理。
閘極絕緣膜111還可以採用在第一電極105、氧化物半導體膜107及第二電極109一側層疊氧化矽膜及氮化矽膜的結構。例如，作為第一閘極絕緣膜利用濺射法形成厚度為5nm至300nm的氧化矽膜(SiOx (x>0))，並在第一閘極絕緣膜上作為第二閘極絕緣膜層疊厚度為50nm至200nm的氮化矽膜(SiNy (y>0))來形成閘極絕緣膜。
接著，如圖7C所示，與實施例4同樣地在閘極絕緣膜111上形成用作閘極電極的第三電極113及第三電極115。
藉由上述製程可以形成包括氫濃度被降低了的氧化物半導體膜107的薄膜電晶體133。
如上所述，當形成氧化物半導體膜時，藉由去除殘留在反應氣圍中的氫、水、羥基或氫化物等可以降低該氧化物半導體膜中的氫濃度。由此可以實現氧化物半導體膜的穩定化。
接著，如圖7D所示，與實施例4同樣地在閘極絕緣膜111、第三電極113及第三電極115上形成絕緣膜117之後，形成接觸孔119、接觸孔121及接觸孔123。
接著，如圖7E所示，與實施例4同樣地形成佈線125及佈線131。
在形成絕緣膜117之後，進一步與實施例4同樣地，在大氣中，以100℃至200℃的溫度進行1小時至30小時的加熱處理。藉由該加熱處理，可以獲得常關閉型薄膜電晶體。從而可以提高半導體裝置的可靠性。
另外，也可以在第三電極113及第三電極115及佈線125及佈線131之間設置用來平坦化的平坦化絕緣膜。
如上所述，當形成氧化物半導體膜時，藉由去除殘留在反應氣圍中的氫、水、羥基或氫化物等可以降低該氧化物半導體膜中的氫濃度而使其高純度化。由此可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，少數載子的數量極少，從而可以形成能隙寬的氧化物半導體膜。由此，可以製造使用大面積基板的薄膜電晶體，由此可以提高量產性。另外，藉由使用該氫濃度被降低而被高純度化的氧化物半導體膜，可以製造適於高精細化、工作速度快且在導通時能流過大電流而在截止時幾乎不流過電流的薄膜電晶體。
藉由將該種薄膜電晶體的源極電極或汲極電極連接到閘極，可以獲得反向電流極小的二極體。所以，根據本實施例可以製造不易引起擊穿現象(即，耐壓高)的二極體。
本實施例可以與其他的實施例所記載的結構適當地組合而實施。
實施例7
可以將上述實施例中說明的二極體用於半導體裝置。作為半導體裝置，例如可以舉出顯示裝置。
參照圖9對本發明的一個實施例的顯示裝置的結構進行說明。圖9示出顯示裝置的基板200的頂視圖。在基板200上形成有像素部201。另外，輸入端子202及輸入端子203對形成在基板200上的像素電路提供用於顯示圖像的信號及電源電力。
另外，本發明的一個實施例的顯示裝置不侷限於圖9所示的實施例。也就是說，還可以在基板200上形成掃描線驅動電路及信號線驅動電路的一者或兩者。
並且，形成在基板200上的掃描線一側的輸入端子202及信號線一側的輸入端子203利用縱橫延伸的佈線與像素部201連接，並且該佈線與保護電路204至207連接。
像素部201與輸入端子202藉由佈線209連接。保護電路204設置在像素部201與輸入端子202之間，並與佈線209連接。藉由設置保護電路204，可以保護像素部201所包括的薄膜電晶體等的各種半導體元件，從而可以防止其劣化或損壞。另外，雖然佈線209在圖中僅示出一個佈線，但是與佈線209平行設置的多個佈線都具有與佈線209同樣的連接關係。此外，佈線209用作掃描線。
另外，在掃描線一側，除了設置在輸入端子202與像素部201之間的保護電路204之外，還可以中間夾著像素部201在輸入端子202相反一側也設置保護電路(參照圖9的保護電路205)。
另一方面，像素部201與輸入端子203藉由佈線208運接。保護電路206設置在像素部201與輸入端子203之間，並與佈線208連接。藉由設置保護電路206，可以保護像素部201所具有的如薄膜電晶體等的各種半導體元件，從而可以防止其劣化或損壞。另外，雖然佈線208在附圖中指示一個佈線，但是與佈線208平行設置的多個佈線都具有與佈線208同樣的連接關係。此外，佈線208用作信號線。
另外，在信號線一側不僅有設置在輸入端子203與像素部201之間的保護電路206，還可以中間夾著像素部201在輸入端子203相反一側也設置保護電路(參照圖9的保護電路207)。
注意，不需要設置保護電路204至207的全部。但是，至少需要設置保護電路204。這是因為如下緣故：當掃描線發生過大的電流時，像素部201所具有的薄膜電晶體的閘極絕緣層被破壞，而有可能發生許多點缺陷。
此外，藉由不但設置保護電路204而且設置保護電路206，可以防止在信號線發生過大的電流。因此，與只設置保護電路204的情況相比，可靠性得到提高且良率也得到提高。藉由具有保護電路206，也可以防止在形成薄膜電晶體後的研磨製程等中有時發生的由於靜電的破壞。
再者，藉由具有保護電路205及保護電路207，可以進一步提高可靠性。此外，也可以提高良率。保護電路205及保護電路207設置在與輸入端子202及輸入端子203相反一側。因此，這些有助於防止在顯示裝置的製造製程(例如，液晶顯示裝置的製造製程中的研磨製程)中發生的各種半導體元件的退化及破壞。
另外，在圖9中，藉由利用諸如COG方法、TAB方法等已知方法將與基板200另行形成的信號線驅動電路以及掃描線驅動電路安裝到基板200。然而，不侷限於此，也可以在基板200上形成掃描線驅動電路和像素部，並且安裝另行形成的信號線驅動電路。或者，也可以將掃描線驅動電路的一部分或者信號線驅動電路的一部分與像素部201一起形成在基板200上，並且安裝掃描線驅動電路的其他部分或者信號線驅動電路的其他部分。當掃描線驅動電路的一部分設置在像素部201和掃描線一側的輸入端子202之間時，可以在掃描線一側的輸入端子202和基板200上的掃描線驅動電路的一部分之間設置保護電路，也可以在掃描線驅動電路的一部分和像素部201之間設置保護電路，也可以在這些的兩者設置保護電路。此外，當信號線驅動電路的一部分設置在像素部201和信號線一側的輸入端子203之間時，可以在信號線一側的輸入端子203和基板200上的信號線驅動電路的一部分之間設置保護電路，也可以在信號線驅動電路的一部分和像素部201之間設置保護電路，也可以在這些的兩者設置保護電路。就是說，因為驅動電路採用各種各樣的方式，所以保護電路根據其方式而決定要設置的數量和地方。
接著，參照圖10A至10F將說明使用於圖9中的保護電路204至207的保護電路的具體電路結構的例子。在以下說明中，只說明設置n型電晶體的情況。
圖10A所示的保護電路具有使用多個薄膜電晶體的保護二極體211至214。保護二極體211包括串聯連接的n型薄膜電晶體211a及n型薄膜電晶體211b。並且，n型薄膜電晶體211a的源極電極及汲極電極中的一方連接到n型薄膜電晶體211a及n型薄膜電晶體211b的閘極電極，並且保持為電位Vss 。n型薄膜電晶體211a的源極電極及汲極電極中的另一方連接到n型薄膜電晶體211b的源極電極及汲極電極中的一方。n型薄膜電晶體211b的源極電極及汲極電極中的另一方連接到保護二極體212。並且，其他保護二極體212至214也與保護二極體211同樣地具有分別串聯連接的多個薄膜電晶體，並且串聯連接的多個薄膜電晶體的一端連接到多個薄膜電晶體的閘極電極。
另外，保護二極體211至214分別具有的薄膜電晶體的數量及極性不侷限於圖10A所示的結構。例如，保護二極體211也可以由串聯連接的三個薄膜電晶體構成。
而且，保護二極體211至214依次串聯連接，並且保護二極體212和保護二極體213的中間連接到佈線215。另外，佈線215是電連接到成為保護對象的半導體元件的。另外，與佈線215連接的佈線不侷限於保護二極體212和保護二極體213之間的佈線。換言之，佈線215既可以連接到保護二極體211和保護二極體212的中間，又可以連接到保護二極體213和保護二極體214的中間。
而且，保護二極體214的一端保持為電源電位Vdd 。此外，保護二極體211至214中的每一個被連接，以受到反偏壓的電壓。
圖10B所示的保護電路包括保護二極體220、保護二極體221、電容元件222、電容元件223以及電阻元件224。電阻元件224是具有兩個端子的電阻，對其一端從佈線225供應電位Vin ，而對其另一端供應電位Vss 。電阻元件224是為了當停止供應電位Vin 時使佈線225的電位成為Vss 而設置的，並且將其電阻值設定為比佈線225的佈線電阻十分大。保護二極體220及保護二極體221使用二極體連接的n型薄膜電晶體。
另外，圖10A至10F所示的保護二極體也可以具有進一步使多個薄膜電晶體串聯連接的結構。
在此，考慮到圖10A至10F所示的保護電路工作的情況。此時，在保護二極體211、212、221、230、231、234、235的源極電極及汲極電極中，保持為電位Vss 一側是汲極電極。此外，另一方成為源極電極。在保護二極體213、214、220、232、233、236、237的源極電極及汲極電極中，將保持為電位Vdd 的一側設定為源極電極，並且將另一方設定為汲極電極。另外，將構成保護二極體的薄膜電晶體的臨界值電壓表示為Vth 。
此外，保護二極體211、212、221、230、231、234、235當電位Vin 高於電位Vss 時，受到反偏壓的電壓，而難以流過電流。另一方面，保護二極體213、214、220、232、233、236、237當電位Vin 低於電位Vdd 時，受到反偏壓的電壓，而難以流過電流。
在此，將說明設置為電位Vout 實質上成為電位Vss 和電位Vdd 的中間的保護電路的工作。
首先，考慮到電位Vin 高於電位Vdd 的情況。在電位Vin 高於電位Vdd 的情況下，當保護二極體213、214、220、232、233、236、237的閘極電極和源極電極之間的電位差Vgs =Vin -Vdd >Vth 時，該n型薄膜電晶體接通。在此，因為設想Vin 非常高的情況，所以該n型薄膜電晶體接通。此時，保護二極體211、212、221、230、231、234、235具有的n型薄膜電晶體截止。此時，藉由保護二極體213、214、220、232、233、236、237，Vout 的電位成為Vdd 。因而，即使由於雜音等而電位Vin 非常高於電位Vdd ，Vout 的電位也不變高於電位Vdd 。
另一方面，在電位Vin 低於電位Vss 的情況下，當保護二極體211、212、221、230、231、234、235的閘極電極和源極電極之間的電位差Vgs =Vss -Vin >Vth 時，該n型薄膜電晶體接通。在此，因為設想Vin 非常低的情況，所以n型薄膜電晶體接通。此時，保護二極體213、214、220、232、233、236、237具有的n型薄膜電晶體截止。此時，藉由保護二極體211、212、221、230、231、234、235，Vout 的電位成為Vss 。因而，即使由於雜音等而電位Vin 非常低於電位Vss ，Vout 的電位也不變低於電位Vss 。再者，電容元件222、223起如下作用：使輸入電位Vin 具有的脈衝狀的雜音變鈍，而緩和由於雜音而發生的電位的陡峭變化。
另外，在電位Vin 處於Vss -Vth 至Vdd +Vth 之間的情況下，所有的保護二極體具有的n型薄膜電晶體截止，電位Vin 輸入到電位Vout 。
藉由如上所述地配置保護電路，Vout 的電位置質上保持為電位Vss 和電位Vdd 之間。因而，可以防止Vout 的電位脫離該範圍。換言之，防止Vout 成為非常高的電位或者非常低的電位，並且防止該保護電路的後級的電路破壞或退化，而可以保護後級的電路。
再者，如圖10B所示，藉由在輸入端子設置具有電阻元件224的保護電路，當不輸入信號時，可以將被供應信號的所有的佈線的電位成為一定(在此，電位Vss )。換言之，當不輸入信號時，也具有能夠使佈線彼此短路的用作短路環的功能。因此，可以防止起因於發生在佈線之間的電位差的靜電擊穿。此外，因為電阻元件224的電阻值相對於佈線電阻十分大，所以當輸入信號時，可以防止供應給佈線的信號降低到電位Vss 。
在此，作為一個例子，對將臨界值電壓Vth =0的n型薄膜電晶體使用於圖10B的保護二極體220及保護二極體221的情況進行說明。
首先，當Vin >Vdd 時，保護二極體220成為Vgs =Vin -Vdd >0，而接通。保護二極體221截止。從而，佈線225的電位成為Vdd ，而成為Vout =Vdd 。
另一方面，當Vin <Vss 時，保護二極體220截止。保護二極體221成為Vgs =Vss -Vin >0，而接通。從而，佈線225的電位成為Vss ，而成為Vout =Vss 。
如此，即使在成為Vi n<Vss 或者Vdd <Vin 的情況下，也可以在Vss <Vout <Vdd 的範圍內進行工作。從而，即使在Vin 過大或者過小的情況下，也可以防止Vout 成為過大或者過小。從而，例如即使在由於雜音等而電位Vin 低於電位Vss 的情況下，佈線225的電位也不遠比電位Vss 低。再者，電容元件222及電容元件223起如下作用：使輸入電位Vin 具有的脈衝狀的雜音變鈍，而緩和電位的陡峭變化。
藉由如上所述地配置保護電路，佈線225的電位實質上保持為電位Vss 和電位Vdd 之間。因而，可以防止佈線225成為非常離開該範圍的電位，而可以保護該保護電路的後級的電路(輸入部電連接到Vout 的電路)破壞或退化。再者，藉由在輸入端子設置保護電路，當不輸入信號時，可以將被供應信號的所有的佈線的電位保持為一定(在此，電位Vss )。換言之，當不輸入信號時，也具有能夠使佈線彼此短路的作為短路環的功能。因此，可以防止起因於發生在佈線之間的電位差的靜電擊穿。此外，因為電阻元件224的電阻值十分大，所以當輸入信號時，可以防止供應給佈線225的信號的電位的降低。
圖10C所示的保護電路的保護二極體220以及保護二極體221都由兩個n型薄膜電晶體代用。
此外，雖然圖10B及10C所示的保護電路使用二極體連接的n型薄膜電晶體作為保護二極體，但是本發明不侷限於此。
此外，圖10D所示的保護電路具有保護二極體230至237、電阻元件238。電阻元件238串聯連接到佈線239A和佈線239B的中間。保護二極體230至233分別使用二極體連接的n型薄膜電晶體，而保護二極體234至237分別使用二極體連接的n型薄膜電晶體。
保護二極體230和保護二極體231串聯連接，一端保持為電位Vss ，另一端連接到電位Vin 的佈線239A。保護二極體232和保護二極體233串聯連接，一端保持為電位Vdd ，另一端連接到電位Vin 的佈線239A。保護二極體234和保護二極體235串聯連接，一端保持為電位Vss ，另一端連接到電位Vout 的佈線239B。保護二極體236和保護二極體237串聯連接，一端保持為電位Vdd ，另一端連接到電位Vout 的佈線239B。
此外，圖10E所示的保護電路具有電阻元件240、電阻元件241、保護二極體242。雖然在圖10E中使用二極體連接的n型薄膜電晶體作為保護二極體242，但是不侷限於此。也可以使用二極體連接的多個薄膜電晶體。電阻元件240、電阻元件241、保護二極體242與佈線243串聯連接。
藉由利用電阻元件240和電阻元件241，緩和佈線243的電位的急劇變動，而可以防止半導體元件的退化或破壞。此外，藉由利用保護二極體242，可以防止由於電位的變動而反偏壓電流流過佈線243。
另外，圖10A所示的保護電路可以調換為圖10F所示的結構。圖10F示出將圖10A所示的保護二極體211及保護二極體212置換為保護二極體216並將保護二極體213及保護二極體214置換為保護二極體217的結構。特別是，由於上述實施例所說明的二極體的耐壓性高，所以可以使用如圖10F所示的結構。
另外，在只使電阻元件與佈線串聯連接的情況下，緩和佈線的電位的急劇變動，而可以防止半導體元件的退化或破壞。此外，在只使保護二極體與佈線串聯連接的情況下，可以防止由於電位的變動而反方向電流流過佈線。
此外，設置在本發明的一個實施例的顯示裝置中的保護電路不侷限於圖10A至10F所示的結構，只要是同樣工作的電路結構，就可以適當地改變設計。
實施例8
可以將實施例7所說明的具有保護電路的顯示裝置用於電子裝置。
作為將實施例7的顯示裝置用於顯示部的電子裝置，例如可以舉出如攝像機、數位相機等影像拍攝裝置、護目鏡型顯示器、導航系統、聲音再現裝置(汽車音響、組合音響等)、電腦、遊戲機、可攜式資訊終端(可攜式電腦、手機、可攜式遊戲機或電子書閱讀器等)以及具備記錄媒體的圖像再現設備(明確而言，能夠再現如數位影音光碟(DVD)等的記錄媒體並具有能夠顯示其圖像的顯示器的裝置)等。
圖11A所示的顯示器包括框體300、支撐台301及顯示部302，並具有將輸入的各種資訊(靜止圖像、動態圖像、文字圖像等)顯示於顯示部302的功能。另外，圖11A所示的顯示器所具有的功能不侷限於此，例如其還可以具有揚聲器，或者顯示器為不僅能夠顯示資訊還能夠進行輸入的觸摸屏。
圖11B所示的電視裝置的框體311中安裝有顯示部312。利用顯示部312可以顯示影像。另外，這裡，示出將電視裝置固定到牆壁310以支撐框體的背側的結構。
可以利用框體311所具備的操作開關或遙控操作機315進行圖11B所示的電視裝置的操作。可以利用遙控操作機315所具備的操作鍵314進行頻道、音量的操作，並且可以操作顯示於顯示部312的影像。也可以在遙控操作機315中設置顯示從該遙控操作機315輸出的資訊的顯示部313。
另外，圖11B所示的電視裝置可以具有包括接收機、數據機等的結構。利用接收機，可以接收一般電視廣播。此外，藉由數據機連接到有線或無線的通信網路，可以進行單向(從發送者到接收者)或雙向(發送者與接收者之間或者接收者之間等)的資訊通信。
圖11C所示的電腦包括主體320、框體321、顯示部322、鍵盤323、外接埠324、定位裝置325，並具有將各種資訊(靜止圖像、動態圖像、文字圖像等)顯示於顯示部322的功能。另外，圖11C所示的電腦所具有的功能不侷限於此，例如顯示器也可以為不僅能夠顯示資訊還能夠進行輸入的觸摸屏。
如本實施例所述，可以將本發明的一個實施例的二極體用於顯示裝置。
101．．．基板
103．．．絕緣膜
105．．．第一電極
106．．．第一電極
107．．．氧化物半導體膜
109．．．第二電極
111．．．閘極絕緣膜
113．．．第三電極
115．．．第三電極
117．．．絕緣膜
119．．．接觸孔
121．．．接觸孔
123．．．接觸孔
125．．．佈線
129．．．佈線
131．．．佈線
132．．．佈線
133．．．薄膜電晶體
141．．．薄膜電晶體
143．．．薄膜電晶體
145．．．薄膜電晶體
151．．．氧化物半導體膜
153．．．虛線部
155．．．非晶區
157．．．晶粒
200．．．基板
201．．．像素部
202．．．輸入端子
203．．．輸入端子
204．．．保護電路
205．．．保護電路
206．．．保護電路
207．．．保護電路
208．．．佈線
209．．．佈線
211．．．保護二極體
211a．．．n型薄膜電晶體
211b．．．n型薄膜電晶體
212．．．保護二極體
213．．．保護二極體
214．．．保護二極體
215．．．佈線
220．．．保護二極體
221．．．保護二極體
222．．．電容元件
223．．．電容元件
224．．．電阻元件
225．．．佈線
230．．．保護二極體
231．．．保護二極體
232．．．保護二極體
233．．．保護二極體
234．．．保護二極體
235．．．保護二極體
236．．．保護二極體
237．．．保護二極體
238．．．電阻元件
239A．．．佈線
239B．．．佈線
240．．．電阻元件
241．．．電阻元件
242．．．保護二極體
243．．．佈線
300．．．框體
301．．．支撐台
302．．．顯示部
310．．．牆壁
311．．．框體
312．．．顯示部
313．．．顯示部
314．．．操作鍵
315．．．遙控操作機
320．．．主體
321．．．框體
322．．．顯示部
323．．．鍵盤
324．．．外接埠
325．．．定位裝置
在附圖中：
圖1A和1B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖2A和2B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖3A和3B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖4A和4B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖5A和5B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖6A和6B是說明本發明的一個實施例的二極體的頂視圖及截面圖；
圖7A至7E是說明本發明的一個實施例的二極體的製造方法的截面圖；
圖8A和8B是說明本發明的一個實施例的二極體的製造方法的截面圖；
圖9是說明本發明的一個實施例的顯示裝置的圖；
圖10A至10F是說明本發明的一個實施例的顯示裝置所設置的保護電路的圖；
圖11A至11C是說明本發明的一個實施例的電子裝置的圖。
105．．．第一電極
107．．．氧化物半導體膜
109．．．第二電極
113．．．第三電極
115．．．第三電極
125．．．佈線
131．．．佈線
133．．．薄膜電晶體

Claims (12)

  1. 一種非線性元件，包括：在基板上的第一電極；在該第一電極上並與該第一電極接觸的氧化物半導體膜；在該氧化物半導體膜上並與該氧化物半導體膜接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；與該氧化物半導體膜相鄰的多個第三電極，該閘極絕緣膜夾於該多個第三電極及該氧化物半導體膜之間，該多個第三電極與該閘極絕緣膜接觸並且上覆多個通道區域，該多個通道區域在該氧化物半導體膜中，各該多個通道區域具有相同的導電類型；在該多個第三電極上的絕緣膜；在該閘極絕緣膜及該絕緣膜中的開口；以及經由該開口連接到該第二電極的佈線，其中該佈線連接到該多個第三電極的每一個，其中該多個第三電極連接到該第二電極，且其中該多個第三電極的部分在該第二電極上。
  2. 一種非線性元件，包括：在基板上的第一電極；在該第一電極上並與該第一電極接觸的氧化物半導體膜； 在該氧化物半導體膜上並與該氧化物半導體膜接觸的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的閘極絕緣膜；與該氧化物半導膜相鄰的閘極電極，該閘極絕緣膜夾於該閘極電極及該氧化物半導體膜之間，該閘極電極與該閘極絕緣膜接觸並且上覆多個通道區域，該多個通道區域在該氧化物半導體膜中，各該多個通道區域具有相同的導電類型；在該閘極電極上的絕緣膜；在該閘極絕緣膜及該絕緣膜中的開口；以及經由該開口連接到該第二電極的佈線，其中該佈線連接到該閘極電極，其中該閘極電極連接到該第二電極，其中該第一電極用作源極電極和汲極電極的其中之一個，其中該第二電極用作該源極電極和該汲極電極的另外一個，且其中該閘極電極的部分在該第二電極上。
  3. 如申請專利範圍第1項的非線性元件，其中該第一電極用作源極電極和汲極電極的其中一個，其中該第二電極用作該源極電極和該汲極電極的另外一個，且其中該多個第三電極用作閘極電極。
  4. 如申請專利範圍第1或2項的非線性元件，其中該氧化物半導體膜包含氫的濃度為5×1019 atoms/cm3 或更少。
  5. 如申請專利範圍第1或2項的非線性元件，其中該氧化物半導體膜具有載子濃度為5×1014 atoms/cm3 或更少。
  6. 如申請專利範圍第1或2項的非線性元件，其中該閘極絕緣膜的至少一部分接觸於該氧化物半導體膜，且其中該閘極絕緣膜的該部分為氧化物絕緣膜。
  7. 如申請專利範圍第6項的非線性元件，其中該氧化物絕緣膜為氧化矽膜，且其中該氧化矽膜被氮化矽覆蓋。
  8. 一種非線性元件，包含：第一電極；在該第一電極上的氧化物半導體膜；在該氧化物半導體膜上的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的絕緣膜；在該絕緣膜上的第三電極；以及在該絕緣膜上的第四電極，其中該第三電極與該第四電極相互面對，該第一電極、該氧化物半導體膜及該第二電極夾於該第三電極及該第四電極之間，其中各該第三電極及該第四電極電連接到該第一電極 及該第二電極的至少之一，其中鹵素元素至少含有於該氧化物半導體膜中及於該氧化物半導體膜及該絕緣膜之間的介面中，其中該絕緣膜係氧化物絕緣層，且其中該絕緣膜包含由含氮絕緣層覆蓋的區域。
  9. 一種非線性元件，包含：第一電極；在該第一電極上的氧化物半導體膜；在該氧化物半導體膜上的第二電極；覆蓋該第一電極、該氧化物半導體膜及該第二電極的絕緣膜；以及在該絕緣膜上的第三電極；其中該第三電極電連接到該第一電極及該第二電極的至少之一，其中鹵素元素至少含有於該氧化物半導體膜中及於該氧化物半導體膜及該絕緣膜之間的介面中，其中該絕緣膜係氧化物絕緣層，且其中該絕緣膜包含由含氮絕緣層覆蓋的區域。
  10. 如申請專利範圍第8或9項的非線性元件，其中該氧化物半導體膜包含在該氧化物半導體膜的表面附近的結晶。
  11. 如申請專利範圍第8或9項的非線性元件，其中該氧化物半導體膜包含由二次離子質譜量測的氫的含量為5×1019 atoms/cm3 或更少的區域。
  12. 如申請專利範圍第8或9項的非線性元件，其中該氧化物半導體膜包含載子濃度為5×1014 atoms/cm3 或更少的區域。
TW099135594A 2009-10-30 2010-10-19 非線性元件，顯示裝置及電子裝置 TWI496288B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009251186 2009-10-30

Publications (2)

Publication Number Publication Date
TW201133852A TW201133852A (en) 2011-10-01
TWI496288B true TWI496288B (zh) 2015-08-11

Family

ID=43921839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135594A TWI496288B (zh) 2009-10-30 2010-10-19 非線性元件，顯示裝置及電子裝置

Country Status (5)

Country Link
US (1) US9105609B2 (zh)
JP (4) JP5667414B2 (zh)
KR (1) KR101796909B1 (zh)
TW (1) TWI496288B (zh)
WO (1) WO2011052413A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101796909B1 (ko) * 2009-10-30 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비선형 소자, 표시 장치, 및 전자 기기
WO2011052409A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101740684B1 (ko) 2009-10-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
JP5538175B2 (ja) * 2010-10-08 2014-07-02 株式会社ニューギン 遊技機の可動演出装置
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102050561B1 (ko) 2012-12-18 2020-01-09 삼성디스플레이 주식회사 수직형 박막트랜지스터 및 이의 제조 방법
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
US11189737B2 (en) 2015-12-25 2021-11-30 Idemitsu Kosan Co., Ltd. Laminated body
TWI726964B (zh) 2015-12-25 2021-05-11 日商出光興產股份有限公司 積層體
CN105514173B (zh) * 2016-01-06 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US10782580B2 (en) * 2016-04-29 2020-09-22 Samsung Display Co., Ltd. Array substrate, liquid crystal display device having the same, and method for manufacturing array substrate
CN105789120B (zh) 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105977262B (zh) * 2016-05-27 2019-09-20 深圳市华星光电技术有限公司 一种显示装置、阵列基板及其制造方法
CN106169485B (zh) * 2016-08-31 2019-06-14 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US11741913B2 (en) * 2018-12-07 2023-08-29 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254713A (ja) * 1994-09-26 1995-10-03 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果半導体装置
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
TW200419676A (en) * 2002-09-27 2004-10-01 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20090159885A1 (en) * 2007-12-21 2009-06-25 Semiconductor Energy Laboratory Co., Ltd. Diode and display device including diode

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63296378A (ja) * 1987-05-28 1988-12-02 Toppan Printing Co Ltd 縦型薄膜トランジスタ
JPH01283879A (ja) * 1988-05-11 1989-11-15 Nippon Telegr & Teleph Corp <Ntt> 薄膜形半導体装置とその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0722202B2 (ja) * 1993-04-02 1995-03-08 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置
JPH0794737A (ja) 1993-09-22 1995-04-07 Oki Electric Ind Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11274524A (ja) * 1998-03-20 1999-10-08 Toshiba Corp Ｘ線撮像装置
JP3788021B2 (ja) * 1998-03-30 2006-06-21 セイコーエプソン株式会社 薄膜トランジスタおよびその製造方法
JP3421580B2 (ja) * 1998-06-22 2003-06-30 株式会社東芝 撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3446664B2 (ja) * 1999-06-18 2003-09-16 日本電気株式会社 トンネルトランジスタおよびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004111872A (ja) * 2002-09-20 2004-04-08 Ricoh Co Ltd 縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4667096B2 (ja) 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101796909B1 (ko) * 2009-10-30 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비선형 소자, 표시 장치, 및 전자 기기
KR101740684B1 (ko) 2009-10-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 다이오드, 정류기 및 그것을 가지는 반도체 장치
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011052409A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
JPH07254713A (ja) * 1994-09-26 1995-10-03 Semiconductor Energy Lab Co Ltd 絶縁ゲート型電界効果半導体装置
TW200419676A (en) * 2002-09-27 2004-10-01 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20090159885A1 (en) * 2007-12-21 2009-06-25 Semiconductor Energy Laboratory Co., Ltd. Diode and display device including diode

Also Published As

Publication number Publication date
TW201133852A (en) 2011-10-01
JP5667414B2 (ja) 2015-02-12
US20110101355A1 (en) 2011-05-05
JP2011119667A (ja) 2011-06-16
JP2017175140A (ja) 2017-09-28
WO2011052413A1 (en) 2011-05-05
KR20120102657A (ko) 2012-09-18
JP2015084439A (ja) 2015-04-30
JP5919367B2 (ja) 2016-05-18
JP6345304B2 (ja) 2018-06-20
US9105609B2 (en) 2015-08-11
JP2016154254A (ja) 2016-08-25
JP6138311B2 (ja) 2017-05-31
KR101796909B1 (ko) 2017-12-12

Similar Documents

Publication Publication Date Title
TWI496288B (zh) 非線性元件，顯示裝置及電子裝置
TWI555164B (zh) 非線性元件，包括非線性元件之顯示裝置，及包括顯示裝置之電子裝置
US8390044B2 (en) Non-linear element, display device including non-linear element, and electronic device including display device
TWI521700B (zh) 電晶體
JP6055455B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees