JPS63296378A - 縦型薄膜トランジスタ - Google Patents
縦型薄膜トランジスタInfo
- Publication number
- JPS63296378A JPS63296378A JP13236187A JP13236187A JPS63296378A JP S63296378 A JPS63296378 A JP S63296378A JP 13236187 A JP13236187 A JP 13236187A JP 13236187 A JP13236187 A JP 13236187A JP S63296378 A JPS63296378 A JP S63296378A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- film
- main electrode
- region
- tpt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000001894 space-charge-limited current method Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、液晶ディスプレイ用スイッチング素子として
要求される特性を備えた縦型ｆＩＩＩＩ！トランジスタ
に関する。
要求される特性を備えた縦型ｆＩＩＩＩ！トランジスタ
に関する。
〈従来の技術とその問題点〉
薄膜トランジスタ（以下ＴＰＴと略す）は、アクティブ
マトリックス型液晶ディスプレイ用のスイッチング素子
として近年急速に開発が進められている。特に、アモル
ファスシリコン（以下ａ−８１と略す）を用いたＴＰＴ
は、低温プロセスによって製造することができるため、
今後のディスプレイの大型化に際し、プロセス面で有利
な構成であるといえる。
マトリックス型液晶ディスプレイ用のスイッチング素子
として近年急速に開発が進められている。特に、アモル
ファスシリコン（以下ａ−８１と略す）を用いたＴＰＴ
は、低温プロセスによって製造することができるため、
今後のディスプレイの大型化に際し、プロセス面で有利
な構成であるといえる。
第３図は従来の逆スタツガ型のａ−ＳｉＴＰＴの構造を
示す断面図である。第３図の例では、絶縁性基板８上に
Ｃｒ等のゲート電極７が選択的に形成され、ゲート電極
７を覆うようにＳｉＮｘ等のゲート絶縁膜６が形成され
ている。ゲート絶縁膜６上にはａ−３ｉｌ１５が積層さ
れており、その表面には、ゲート電極をはさむようにｎ
”ａ−３ｉ膜４とＡｆｆｉからなる第１及び第２主電橿
１，２がｉｆ的に形成されている。このＴＰＴにおいて
、ゲート電極７に正電圧を印可した状態、すなわちオン
状態では、ａ−３ｔ膜５のゲート絶縁膜６に接した領域
に電子が蓄積することによりチャネルが形成され、第１
及び第２主電極１．２間に電位差が存在する場合には、
両電極間に電流が流れる。
示す断面図である。第３図の例では、絶縁性基板８上に
Ｃｒ等のゲート電極７が選択的に形成され、ゲート電極
７を覆うようにＳｉＮｘ等のゲート絶縁膜６が形成され
ている。ゲート絶縁膜６上にはａ−３ｉｌ１５が積層さ
れており、その表面には、ゲート電極をはさむようにｎ
”ａ−３ｉ膜４とＡｆｆｉからなる第１及び第２主電橿
１，２がｉｆ的に形成されている。このＴＰＴにおいて
、ゲート電極７に正電圧を印可した状態、すなわちオン
状態では、ａ−３ｔ膜５のゲート絶縁膜６に接した領域
に電子が蓄積することによりチャネルが形成され、第１
及び第２主電極１．２間に電位差が存在する場合には、
両電極間に電流が流れる。
また、ゲート電圧７に負電圧を印加した状態すなわちオ
フ状態ではａ−３ｉ膜５のゲート絶縁膜６に接した領域
に正孔が誘起されるが、正孔による電流は第１及び第２
主電極１．２とａ−３ｔ膜５との界面に設けられたｎ′
″ａ−３ｉ膜４によって阻止される。従って、オン状態
とオフ状態における第１及び第２主電極間に流れる電流
値の比、すなわちオン−オフ比は通常１０’以上とする
ことができる。液晶ディスプレイ用スイッチング素子と
してのＴＰＴは、オン状態で第１主電極１から第２主電
極２へと運ばれる電荷を、第２主電極と電気的に接続さ
れた画素電極（図示せず）に蓄積し、オフ状態では、蓄
積された電荷を次のゲート信号が送られて（るまでの間
保持する必要があるが、逆スタツガ型のａ−ＳｉＴＦＴ
はこれら液晶ディスプレイ用スインチング素子として要
求される特性をほぼ満たしているといえる。
フ状態ではａ−３ｉ膜５のゲート絶縁膜６に接した領域
に正孔が誘起されるが、正孔による電流は第１及び第２
主電極１．２とａ−３ｔ膜５との界面に設けられたｎ′
″ａ−３ｉ膜４によって阻止される。従って、オン状態
とオフ状態における第１及び第２主電極間に流れる電流
値の比、すなわちオン−オフ比は通常１０’以上とする
ことができる。液晶ディスプレイ用スイッチング素子と
してのＴＰＴは、オン状態で第１主電極１から第２主電
極２へと運ばれる電荷を、第２主電極と電気的に接続さ
れた画素電極（図示せず）に蓄積し、オフ状態では、蓄
積された電荷を次のゲート信号が送られて（るまでの間
保持する必要があるが、逆スタツガ型のａ−ＳｉＴＦＴ
はこれら液晶ディスプレイ用スインチング素子として要
求される特性をほぼ満たしているといえる。
一方、逆スタツガ型以外の構造を持つＴＰＴとして積層
膜の側面にチャネル領域を形成する縦型ＴＰＴが提案さ
れている。第４図にａ−３ｉを用いた縦型ＴＰＴの構造
を示す断面図を示す、第４図の例では、絶縁性基板８上
に下層より第１主電極膜１１． ｎ′″ ａ−３ｉ膜
１４．ａ−３ｔ膜１５． ｎ” ａ−３ｔ膜１４．
第２主電極膜１２．から成る積層膜が島状に形成されて
おり、その端面にゲート絶縁膜１６及びゲート電極１７
がそれぞれ選択的に形成されている。第４図に示した縦
型ＴＰＴでは、ゲート電極１７に印加された正電圧によ
って積層膜に含まれるａ−３ｉ膜の１５の端面にチャネ
ルが形成されるため、チャネル長はａ−３ｔ膜１５の膜
厚とテーパー角によって決定される。
膜の側面にチャネル領域を形成する縦型ＴＰＴが提案さ
れている。第４図にａ−３ｉを用いた縦型ＴＰＴの構造
を示す断面図を示す、第４図の例では、絶縁性基板８上
に下層より第１主電極膜１１． ｎ′″ ａ−３ｉ膜
１４．ａ−３ｔ膜１５． ｎ” ａ−３ｔ膜１４．
第２主電極膜１２．から成る積層膜が島状に形成されて
おり、その端面にゲート絶縁膜１６及びゲート電極１７
がそれぞれ選択的に形成されている。第４図に示した縦
型ＴＰＴでは、ゲート電極１７に印加された正電圧によ
って積層膜に含まれるａ−３ｉ膜の１５の端面にチャネ
ルが形成されるため、チャネル長はａ−３ｔ膜１５の膜
厚とテーパー角によって決定される。
このように、縦型ＴＰＴではチャネル長が薄膜の膜厚と
断面のテーパー角によって決まるため、１μｍ程度の極
めて短いチャネル長が実現される。
断面のテーパー角によって決まるため、１μｍ程度の極
めて短いチャネル長が実現される。
従って応答スピードの速いＴＰＴを容易に形成すること
ができる。
ができる。
しかしながら第４図に示した構造を持つａ−３ｉＴＦＴ
では、ａ−３ｉｌｌ！２５の膜厚がｌｌ１ｍ程度になる
とａ−３ｉ膜１５中を流れる空間電荷制限電流を無視す
ることができなくなるため、オフ電流が増大してしまい
、ＴＰＴとしてのオン−オフ比が低下するという問題が
あった。第３図の説明で述べたように液晶ディスプレイ
用のａ−３ｉＴＦＴには、オン状態で画素電極に蓄積し
た電荷をオフ状態で保持する特性が要求されるため、こ
の縦型ＴＰＴにおれるオフ電流の増大は大きな問題とな
っていた。
では、ａ−３ｉｌｌ！２５の膜厚がｌｌ１ｍ程度になる
とａ−３ｉ膜１５中を流れる空間電荷制限電流を無視す
ることができなくなるため、オフ電流が増大してしまい
、ＴＰＴとしてのオン−オフ比が低下するという問題が
あった。第３図の説明で述べたように液晶ディスプレイ
用のａ−３ｉＴＦＴには、オン状態で画素電極に蓄積し
た電荷をオフ状態で保持する特性が要求されるため、こ
の縦型ＴＰＴにおれるオフ電流の増大は大きな問題とな
っていた。
〈問題点を解決する具体的手段〉
本発明は以上述べた問題点を解決すべく、考案されたも
のである。すなわち、絶縁物基板上に形成された第１主
電極領域及び第３主電極領域を両者共に部分的に覆うよ
うに形成された下層より高抵抗半導体膜、第２主電極領
域より形成される積層膜より成る島状領域と、第１主電
極領域上と第３主電極領域上にあり、かつ前記島状領域
の異なる２ケ所の側面にゲート絶縁膜及びゲート電極を
設けることにより一つの島状領域の異なる複数の側面に
互いに直列に接続された２個の縦型ＴＰＴを形成し、こ
の直列に接続された２個の縦型ＴＰＴをスイッチング素
子として用いることにより、オフ電流の低減並びにオン
−オフ比の増大を図った新規な縦型ＴＰＴを提供するも
のである。
のである。すなわち、絶縁物基板上に形成された第１主
電極領域及び第３主電極領域を両者共に部分的に覆うよ
うに形成された下層より高抵抗半導体膜、第２主電極領
域より形成される積層膜より成る島状領域と、第１主電
極領域上と第３主電極領域上にあり、かつ前記島状領域
の異なる２ケ所の側面にゲート絶縁膜及びゲート電極を
設けることにより一つの島状領域の異なる複数の側面に
互いに直列に接続された２個の縦型ＴＰＴを形成し、こ
の直列に接続された２個の縦型ＴＰＴをスイッチング素
子として用いることにより、オフ電流の低減並びにオン
−オフ比の増大を図った新規な縦型ＴＰＴを提供するも
のである。
〈発明の詳述〉
第１図（ａ）は、ガラスなどの透明絶縁性基板２８表面
にＣｒ、Ｍｏ、Ｗなどの導電性薄膜２１．２９と、ｎ″
ａ−５ｔ膜２４ａを順次堆積した後、バターリングを
行い、第１及び第３主電極領域２１．２９を分離した後
に、ａ−５ｔ膜２５． ｎ” ａ−３ｉ膜２４ｂ。
にＣｒ、Ｍｏ、Ｗなどの導電性薄膜２１．２９と、ｎ″
ａ−５ｔ膜２４ａを順次堆積した後、バターリングを
行い、第１及び第３主電極領域２１．２９を分離した後
に、ａ−５ｔ膜２５． ｎ” ａ−３ｉ膜２４ｂ。
Ｃｒ、Ｍｏ、Ｗなどの第２主電極膜２２を順次堆積した
段階での断面図である。第１図（ｂ）は、フォトレジス
トなどにより第１及び第３主電極領域を部分的に覆うよ
うにマスクを形成し、続いて第２主電極膜２２． ｎ
” ａ−３ｉ膜２４ｂ、 ａ−３ｉ２５． ｎ”
ａ−Ｓｌ薄膜４ａを順次エツチング除去して積層膜を島
状に孤立させ、側面を露出させた段階での断面図である
。エツチング法としては、ＣＦＩＣｊ！、、ＣＦＣｊ！
３などのガスを用いて反応性イオンエツチングを行うこ
とにより、サイドエツチングがなく、かつテーパー形状
を持った断面を制御性良く形成することができる。この
場合、ＣＦ。
段階での断面図である。第１図（ｂ）は、フォトレジス
トなどにより第１及び第３主電極領域を部分的に覆うよ
うにマスクを形成し、続いて第２主電極膜２２． ｎ
” ａ−３ｉ膜２４ｂ、 ａ−３ｉ２５． ｎ”
ａ−Ｓｌ薄膜４ａを順次エツチング除去して積層膜を島
状に孤立させ、側面を露出させた段階での断面図である
。エツチング法としては、ＣＦＩＣｊ！、、ＣＦＣｊ！
３などのガスを用いて反応性イオンエツチングを行うこ
とにより、サイドエツチングがなく、かつテーパー形状
を持った断面を制御性良く形成することができる。この
場合、ＣＦ。
やＳＦ、などのガスの使用は、ａ−３ｉｌｌ１２５のサ
イドエツチングを引きおこすので、好ましくない。
イドエツチングを引きおこすので、好ましくない。
第１図（Ｃ）は、第１図（ロ）で積層膜を島状に孤立さ
せた後、島状領域を完全に覆うようにＳｉＮｘなどから
なるゲート絶縁膜２６を選択的に形成し、さらに島状領
域の異なる２ケ所の側面にゲート絶縁膜２６を介して、
Ａｌ４．Ｃｒなとの遮光性導電膜から□なるゲート電１
２７ ａ 、 ２７ ｂを形成した最終的な断面図であ
る。
せた後、島状領域を完全に覆うようにＳｉＮｘなどから
なるゲート絶縁膜２６を選択的に形成し、さらに島状領
域の異なる２ケ所の側面にゲート絶縁膜２６を介して、
Ａｌ４．Ｃｒなとの遮光性導電膜から□なるゲート電１
２７ ａ 、 ２７ ｂを形成した最終的な断面図であ
る。
第１図（Ｃ）に示された縦型ＴＰＴにおいて、ゲート電
極２７ａ、２７ｂに正電圧が印加された状態、すなわち
オン状態の場合、第１主電極領域に電圧を印加すると、
ａ−Ｓｉ膜２５のゲート電極２Ｔａ側の側面表層に電子
が蓄積され、チャネルが形成されるため、このチャネル
領域を通って第２主電極２２に電荷が流入する。この時
、ゲート電極２７ｂにも。
極２７ａ、２７ｂに正電圧が印加された状態、すなわち
オン状態の場合、第１主電極領域に電圧を印加すると、
ａ−Ｓｉ膜２５のゲート電極２Ｔａ側の側面表層に電子
が蓄積され、チャネルが形成されるため、このチャネル
領域を通って第２主電極２２に電荷が流入する。この時
、ゲート電極２７ｂにも。
ゲート電極２７ａと同じゲート電圧が印加されて１、い
れば、ａ−Ｓｉｌ！！２５のゲート電極２７ｂ側の側面
表層にもチャネルが形成されるため、このチャネル領域
を通って第２主電極２２に流入した電荷は続いて第３主
電極２９へと流入する。この場合、電流は２個のＴＰＴ
を通りぬけることになるが、第１図（Ｃ）に示した縦型
ＴＰＴの場合、電流は極めて低抵抗となっていると考え
られるａ−３ｉ膜側面に形成されたチャネル領域のみを
流れるため、逆スタツガ型ＴＰＴの場合のように寄生抵
抗の影響は受けにくく、ＴＰＴとしての電流駆動能力は
殆ど劣化しない。
れば、ａ−Ｓｉｌ！！２５のゲート電極２７ｂ側の側面
表層にもチャネルが形成されるため、このチャネル領域
を通って第２主電極２２に流入した電荷は続いて第３主
電極２９へと流入する。この場合、電流は２個のＴＰＴ
を通りぬけることになるが、第１図（Ｃ）に示した縦型
ＴＰＴの場合、電流は極めて低抵抗となっていると考え
られるａ−３ｉ膜側面に形成されたチャネル領域のみを
流れるため、逆スタツガ型ＴＰＴの場合のように寄生抵
抗の影響は受けにくく、ＴＰＴとしての電流駆動能力は
殆ど劣化しない。
次にゲート電極２７ａ、２７ｂに負電圧が印加された状
態、すなわちオフ状態の場合、第１、第２主電極間、あ
るいは第２．第３主電極間に電位差が存在すると、ｎ
” ａ −Ｓ ｉ ／ ａ −Ｓ ｉ ／ ｎ ”
ａ −Ｓｔ積層構造に起因する空間電荷制限電流によっ
て各電極間に第１図で説明した逆スタツガ型ＴＰＴと比
較して２〜３桁多いオフ電流が流れることになる。しか
し、本発明における縦型ＴＰＴは、１つの島状領域の異
なる２カ所の側面に縦型ＴＰＴを２個形成し、結果的に
その２個の縦型ＴＰＴが互いに直列に接続されているよ
うな構造をとっているため、第３主電極２９より第１主
電極２１へと流れる電流を大幅に減少させることができ
る。この結果、オフ電流の低減と、オン−オフ比の増大
を共に実現することができる。しかも本発明における縦
型ＴＰＴは、実際には２個の縦型ＴＰＴが直列に接続さ
れているにもかかわらず、同一の島状領域の２カ所の側
面を利用して２個の縦型ＴＰＴを形成しているため、Ｔ
ＰＴ素子の占める基板上の面積は、殆ど増加しない。
態、すなわちオフ状態の場合、第１、第２主電極間、あ
るいは第２．第３主電極間に電位差が存在すると、ｎ
” ａ −Ｓ ｉ ／ ａ −Ｓ ｉ ／ ｎ ”
ａ −Ｓｔ積層構造に起因する空間電荷制限電流によっ
て各電極間に第１図で説明した逆スタツガ型ＴＰＴと比
較して２〜３桁多いオフ電流が流れることになる。しか
し、本発明における縦型ＴＰＴは、１つの島状領域の異
なる２カ所の側面に縦型ＴＰＴを２個形成し、結果的に
その２個の縦型ＴＰＴが互いに直列に接続されているよ
うな構造をとっているため、第３主電極２９より第１主
電極２１へと流れる電流を大幅に減少させることができ
る。この結果、オフ電流の低減と、オン−オフ比の増大
を共に実現することができる。しかも本発明における縦
型ＴＰＴは、実際には２個の縦型ＴＰＴが直列に接続さ
れているにもかかわらず、同一の島状領域の２カ所の側
面を利用して２個の縦型ＴＰＴを形成しているため、Ｔ
ＰＴ素子の占める基板上の面積は、殆ど増加しない。
また、図では縦型ＴＰＴとして、第１．第２主電極間に
半導体膜がはさまれた構造のものを用いて説明したが、
本発明は縦型ＴＰＴの構造としてこの構造に限るもので
はなく、第２図に示すように第１主電極２１．第２主電
極２２間に絶縁膜３３がはさまれており、積層膜の側面
に半導体膜２５．絶縁膜３６．さらにゲート電極２７ａ
、２７ｂが形成されているような構造の縦型ＴＰＴにも
応用することができる。
半導体膜がはさまれた構造のものを用いて説明したが、
本発明は縦型ＴＰＴの構造としてこの構造に限るもので
はなく、第２図に示すように第１主電極２１．第２主電
極２２間に絶縁膜３３がはさまれており、積層膜の側面
に半導体膜２５．絶縁膜３６．さらにゲート電極２７ａ
、２７ｂが形成されているような構造の縦型ＴＰＴにも
応用することができる。
さらに半導体膜としてａ−３ｉ膜を用いた場合のみを説
明したが、ａ−３ｔ以外にもＰｏ１ｙＳｉ、ＣｄＳｅ等
の他の半導体膜を用いた場合にも本発明が応用できるこ
とはいうまでもない。
明したが、ａ−３ｔ以外にもＰｏ１ｙＳｉ、ＣｄＳｅ等
の他の半導体膜を用いた場合にも本発明が応用できるこ
とはいうまでもない。
〈発明の効果〉
本発明は、短チャネル長を持つ縦型ＴＰＴにおけるオフ
電流の低減及びオン−オフ比の増大を、縦型ＴＰＴ２個
を直列に接続し、２個の縦型ＴＰＴを同一のゲート信号
で駆動することにより実現した。この直列に接続された
２個の縦型ＴＰＴは同一の占存面積で形成することがで
きる。さらに言えば、ゲート電極としてＡｆｆｉ、 Ｃ
ｒなどの遮光性を有する導電性薄膜を用いれば、チャネ
ル部を遮光することになり、光の入射により誤動作する
ことを防止できる。また、本発明における縦型ＴＰＴの
製造に際しては、従来の縦型ＴＰＴの製造工程に、新た
な工程を追加する必要は全くない、など本発明は実用上
極めて優れている。
電流の低減及びオン−オフ比の増大を、縦型ＴＰＴ２個
を直列に接続し、２個の縦型ＴＰＴを同一のゲート信号
で駆動することにより実現した。この直列に接続された
２個の縦型ＴＰＴは同一の占存面積で形成することがで
きる。さらに言えば、ゲート電極としてＡｆｆｉ、 Ｃ
ｒなどの遮光性を有する導電性薄膜を用いれば、チャネ
ル部を遮光することになり、光の入射により誤動作する
ことを防止できる。また、本発明における縦型ＴＰＴの
製造に際しては、従来の縦型ＴＰＴの製造工程に、新た
な工程を追加する必要は全くない、など本発明は実用上
極めて優れている。
第１図（ａ）〜（Ｃ）は、本発明の縦型ＴＰＴの一実施
例を製作工程順に示す断面図であり、第２図は、本発明
の他の実施例を示す断面図であり、第３図は、従来の逆
スタツガ型アモルファスシリコンＴＰＴの一例を示す断
面図、第４図は、従来の縦型ＴＰＴの一例を示す断面図
である。 １ 、１１．２１・・・・・・・・・・・・・・・第１
主電極２、１２．２２・・・・・・・・・・・・・・・
第２主電極Ｌ １３．３３・・・・・・・・・・・・・
・・絶縁膜４、１４．２４ａ、 ２４ｂ・Ｎ’ −ａ−
Ｓ ｉＭ。 ５、１５．２５・・・・・・・・・・・・・・・ａ−３
ｉ膜６ 、１６．２６．３６・・・・・・・・・ゲート
絶縁膜７ 、１７．２７ａ 、 ２７ｂ ・・・ゲート
電極８・・・・・・・・・・・・・・・・・・・・・・
・・・・・基板時 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫 第１図
例を製作工程順に示す断面図であり、第２図は、本発明
の他の実施例を示す断面図であり、第３図は、従来の逆
スタツガ型アモルファスシリコンＴＰＴの一例を示す断
面図、第４図は、従来の縦型ＴＰＴの一例を示す断面図
である。 １ 、１１．２１・・・・・・・・・・・・・・・第１
主電極２、１２．２２・・・・・・・・・・・・・・・
第２主電極Ｌ １３．３３・・・・・・・・・・・・・
・・絶縁膜４、１４．２４ａ、 ２４ｂ・Ｎ’ −ａ−
Ｓ ｉＭ。 ５、１５．２５・・・・・・・・・・・・・・・ａ−３
ｉ膜６ 、１６．２６．３６・・・・・・・・・ゲート
絶縁膜７ 、１７．２７ａ 、 ２７ｂ ・・・ゲート
電極８・・・・・・・・・・・・・・・・・・・・・・
・・・・・基板時 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫 第１図
Claims (2)
- （１）絶縁物基板上に形成された第１主電極領域及び第
３主電極領域と、該第１及び第３主電極領域を両者共に
部分的に覆うように形成された下層より高抵抗半導体薄
膜、第２主電極領域より形成される積層膜より成る島状
領域と、下部に前記第１主電極領域を有する前記島状領
域の側面と、下部に前記第３主電極領域を有する前記島
状領域の側面に形成されたゲート絶縁膜及びゲート電極
よりなることを特徴とする縦型薄膜トランジスタ。 - （２）前記ゲート電極が遮光性を有する導電性薄膜であ
る特許請求の範囲第１項記載の縦型薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236187A JPS63296378A (ja) | 1987-05-28 | 1987-05-28 | 縦型薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236187A JPS63296378A (ja) | 1987-05-28 | 1987-05-28 | 縦型薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63296378A true JPS63296378A (ja) | 1988-12-02 |
Family
ID=15079568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13236187A Pending JPS63296378A (ja) | 1987-05-28 | 1987-05-28 | 縦型薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63296378A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297406A (ja) * | 1994-04-21 | 1995-11-10 | Tdk Corp | 縦型薄膜半導体装置 |
| JPH11284191A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 縦型薄膜トランジスタおよびその製造方法 |
| US6320221B1 (en) | 1998-12-30 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | TFT-LCD having a vertical thin film transistor |
| US6953976B2 (en) * | 2000-06-26 | 2005-10-11 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| WO2011052409A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| WO2011052410A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Power diode, rectifier, and semiconductor device including the same |
| WO2011052413A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device, and electronic device |
| WO2011065244A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2014195077A (ja) * | 2014-03-31 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8912596B2 (en) | 2011-07-15 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8975680B2 (en) | 2011-02-17 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method manufacturing semiconductor memory device |
| JP2015046620A (ja) * | 2009-11-13 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9059029B2 (en) | 2012-03-05 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| US9431400B2 (en) | 2011-02-08 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for manufacturing the same |
| US9520287B2 (en) | 2009-11-28 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stacked oxide semiconductor layers |
-
1987
- 1987-05-28 JP JP13236187A patent/JPS63296378A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297406A (ja) * | 1994-04-21 | 1995-11-10 | Tdk Corp | 縦型薄膜半導体装置 |
| JPH11284191A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 縦型薄膜トランジスタおよびその製造方法 |
| US6320221B1 (en) | 1998-12-30 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | TFT-LCD having a vertical thin film transistor |
| US6953976B2 (en) * | 2000-06-26 | 2005-10-11 | Nec Lcd Technologies, Ltd. | Method of deforming a pattern and semiconductor device formed by utilizing deformed pattern |
| CN102668095A (zh) * | 2009-10-30 | 2012-09-12 | 株式会社半导体能源研究所 | 晶体管 |
| WO2011052410A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Power diode, rectifier, and semiconductor device including the same |
| WO2011052413A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Non-linear element, display device, and electronic device |
| WO2011052409A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| US9105609B2 (en) | 2009-10-30 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Oxide-based semiconductor non-linear element having gate electrode electrically connected to source or drain electrode |
| JP2018201057A (ja) * | 2009-10-30 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017108193A (ja) * | 2009-10-30 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI500167B (zh) * | 2009-10-30 | 2015-09-11 | Semiconductor Energy Lab | 功率二極體、整流器、及包含該功率二極體或該整流器之半導體裝置 |
| US8941107B2 (en) | 2009-10-30 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Power diode, rectifier, and semiconductor device including the same |
| US9112041B2 (en) | 2009-10-30 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Transistor having an oxide semiconductor film |
| JP2015092590A (ja) * | 2009-10-30 | 2015-05-14 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2015046620A (ja) * | 2009-11-13 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011065244A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10079310B2 (en) | 2009-11-28 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including stacked oxide semiconductor material |
| US10347771B2 (en) | 2009-11-28 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| JP2012253369A (ja) * | 2009-11-28 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| TWI570815B (zh) * | 2009-11-28 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9368640B2 (en) | 2009-11-28 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Transistor with stacked oxide semiconductor films |
| US9520287B2 (en) | 2009-11-28 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stacked oxide semiconductor layers |
| US9431400B2 (en) | 2011-02-08 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method for manufacturing the same |
| US9257432B2 (en) | 2011-02-17 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method of manufacturing semiconductor memory device |
| US8975680B2 (en) | 2011-02-17 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and method manufacturing semiconductor memory device |
| US8912596B2 (en) | 2011-07-15 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9059029B2 (en) | 2012-03-05 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| US10170630B2 (en) | 2012-03-05 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor memory device |
| JP2014195077A (ja) * | 2014-03-31 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920083A (en) | Thin-film transistor display devices having coplanar gate and drain lines | |
| JPS63296378A (ja) | 縦型薄膜トランジスタ | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| JP3279939B2 (ja) | 液晶ディスプレイ装置 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US20050190312A1 (en) | [pixel structure and manufacturing method thereof] | |
| JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JPH06295924A (ja) | 液晶表示素子の製造方法 | |
| KR19980070918A (ko) | 액티브 매트릭스 ｌｃｄ 및 그 제조 방법 | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| KR20120075110A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| JPH08262492A (ja) | 液晶表示装置 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP2862739B2 (ja) | 液晶表示装置 | |
| JPH0281028A (ja) | 液晶表示装置 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP5452842B2 (ja) | 薄膜トランジスタ、および薄膜トランジスタの製造方法 | |
| JP2661320B2 (ja) | 液晶表示装置の製造方法 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPS6284563A (ja) | 薄膜電界効果トランジスタアレイの製造方法 |