TWI607512B - 濺射標靶及其製造方法和電晶體 - Google Patents

濺射標靶及其製造方法和電晶體 Download PDF

Info

Publication number
TWI607512B
TWI607512B TW105113603A TW105113603A TWI607512B TW I607512 B TWI607512 B TW I607512B TW 105113603 A TW105113603 A TW 105113603A TW 105113603 A TW105113603 A TW 105113603A TW I607512 B TWI607512 B TW I607512B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
film
oxide
insulating layer
Prior art date
Application number
TW105113603A
Other languages
English (en)
Other versions
TW201630081A (zh
Inventor
山崎舜平
高山徹
佐藤惠司
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201630081A publication Critical patent/TW201630081A/zh
Application granted granted Critical
Publication of TWI607512B publication Critical patent/TWI607512B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C31/00—Handling, e.g. feeding of the material to be shaped, storage of plastics material before moulding; Automation, i.e. automated handling lines in plastics processing plants, e.g. using manipulators or robots
    • B29C31/008—Handling preformed parts, e.g. inserts
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C04B35/645—Pressure sintering
    • C04B35/6455—Hot isostatic pressing
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/0072—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34—Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418—Silicon oxide, silicic acids or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/666—Applying a current during sintering, e.g. plasma sintering [SPS], electrical resistance heating or pulse electric current sintering [PECS]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Robotics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

濺射標靶及其製造方法和電晶體
本發明係關於濺射標靶及其製造方法。此外，本發明係關於使用濺射標靶所製造的電晶體。
形成於例如典型上用於液晶顯示裝置中的玻璃基板等平板之上的電晶體，一般係由例如非晶矽或多晶矽等半導體材料所形成。使用非晶矽所製造的電晶體具有低場效遷移率，但是可以形成於更大的玻璃基板之上。相反地，使用多晶矽所製造的電晶體具有高場效遷移率，但是需要例如雷射退火等晶化步驟且並非總是適用於更大的玻璃基板。
因此，使用氧化物半導體作為半導體材料以製造電晶體並將電晶體應用至電子裝置或光學裝置的技術引起注意。舉例而言，專利文獻1及專利文獻2揭示使用氧化鋅或以In-Ga-Zn-O為基礎的氧化物半導體作為半導體材料以形成電晶體及此電晶體作為影像顯示裝置的切換元件等等之技術。
通道形成區(也稱為通道區)係設於氧化物半導體中的電晶體比使用非晶矽的電晶體具有較高的場效遷移率。在相對低溫下，以濺射法形成氧化物半導體膜。其製程比使用多晶矽的電晶體的製程更容易。
在玻璃基板、塑膠基板、等等之上由此氧化物半導體形成的電晶體可望應用至例如液晶顯示器、電致發光(也稱為EL顯示器)、及電子紙等顯示裝置。
[參考文獻]
專利文獻1：日本公告專利申請號2007-123861
專利文獻2：日本公告專利申請號2007-096055
但是，使用氧化物半導體製造的半導體元件的特徵尚不夠充份。舉例而言，對於包含氧化物半導體的電晶體，需要受控的臨界電壓、高操作速度、相當容易的製程、及足夠的可靠度。
本發明的一個實施例之目的在於提供用以形成氧化物半導體膜的沈積技術。此外，本發明的一個實施例之目的在於提供包含氧化物半導體膜的高度可靠的半導體元件之製造方法。
氧化物半導體膜中的載子密度對包含氧化物半導體的電晶體之臨界電壓具有影響。氧化物半導體膜中的載子是導因於含於氧化物半導體膜中的雜質而產生的。舉例而言，包含於沈積的氧化物半導體膜中的例如以H2O為代 表的含氫之化合物、含有碳原子的化合物、氫原子、或碳原子等雜質會增加氧化物半導體膜的載子密度。
在使用例如以H2O為代表的含氫之化合物、或氫原子等雜質的氧化物半導體膜製造的電晶體中，難以控制例如臨界電壓等偏移之隨著時間的劣化。
為了取得上述目的，去除包含於氧化物半導體膜中對載子密度有影響的雜質，舉例而言，例如以H2O為代表的含氫之化合物、或氫原子等雜質。具體而言，藉由從用於沈積的濺射標靶去除雜質，形成含有小量雜質的氧化物半導體膜。
本發明的一個實施例之濺射標靶是用以形成氧化物半導體膜的濺射標靶，其包含選自氧化鎂、氧化鋅、氧化鋁、氧化鎵、氧化銦、及氧化錫中至少一金屬氧化物的燒結體。含於燒結體中的氫濃度低於1×1016原子/cm3。
本發明的一個實施例之濺射標靶是用以形成氧化物半導體膜的濺射標靶，其包含氧化銦、氧化鎵、及氧化錫的燒結體。含於燒結體中的氫濃度低於1×1016原子/cm3。
此外，在上述濺射標靶中，含有0.1wt%至20wt%(含)的氧化矽。
本發明的一個實施例之電晶體包含由上述濺射標靶所形成的氧化物半導體層作為主動層。
在本發明的一個實施例之濺射標靶的製造方法中，混合及烘烤多種金屬氧化物以形成金屬氧化物的燒結體，對金屬氧化物的燒結體執行機械處理以致於形成具有所需形 狀的標靶，清潔標靶，以及，對經過清潔的標靶執行熱處理。
在本發明的一個實施例之濺射標靶的製造方法中，混合及烘烤多種金屬氧化物以形成金屬氧化物的燒結體，對金屬氧化物的燒結體執行機械處理以致於形成具有所需形狀的標靶，清潔標靶，對經過清潔的標靶執行熱處理，以及，將標靶與烘烤板彼此附著。
注意，為便於說明，在本說明書中使用例如「第一」及「第二」等序數，但是，它們並非代表步驟的次序及層的堆疊次序。此外，本說明書中的序數並非代表具體指明本發明的特定名稱。
在本說明書中，氧氮化物意指含有的氧比氮多之物質，氮氧化物意指含有的氮比氧多的物質。舉例而言，氧氮化矽膜意指含有的氧原子多於含有的氮原子之膜，且其含有的氧、氮、矽、及氫由RBS(拉塞福背向濺射儀)及HFS(氫正向散射)測得的濃度範圍分別為50原子%至70原子%(含)、0.5原子%至15原子%(含)、25原子%至35原子%(含)、及0.1原子%至10原子%(含)。此外，氮氧化矽膜意指含有的氮原子多於含有的氮原子之膜，且其含有的氧、氮、矽、及氫由RBS及HFS測得的濃度範圍分別為5原子%至30原子%(含)、20原子%至55原子%(含)、25原子%至35原子%(含)、及10原子%至30原子%(含)。注意，在含於氧氮化矽膜或氮氧化矽膜中的原子總數定義為100原子%之下，氮、氧、矽、及氫的百分比 落在上述範圍之內。
在本說明書等中，在說明元件之間的實體關係時，「在...之上」及「在...之下」無需分別意指「直接在...之上」或「直接在...之下」。舉例而言，「在閘極絕緣層上的第一閘極電極」未排除另一元件介於閘極絕緣層與閘極電極之間的情況。此外，僅為方便說明而使用「在...之上」及「在...之下」。除非另外指明，否則包含它們的位置互換的情況。
在本說明書等中，「電極」或「佈線」等名詞並非限定元件的功能。舉例而言，「電極」可以作為「佈線」的一部份，而「佈線」可以作為「電極」的一部份。此外，舉例而言，「電極」或「佈線」也意指複數「電極」或「佈線」的組合。
此外，舉例而言，當使用具有不同極性的電晶體或在電路操作時電流方向改變時，「源極」和「汲極」的功能可以切換。因此，在本說明書中，「源極」和「汲極」可以互換。
注意，在本說明書中，使用二次離子質譜儀(SIMS)的測量值作為標靶或氧化物半導體膜中的氫濃度。已知理論上以SIMS難以取得樣品表面附近或不同材料形成的堆疊膜之間的介面的附近之準確資料。因此，在以SIMS分析厚度方向上膜中的氫濃度分佈的情況中，使用設有複數個膜、值未大幅改變且強度位準幾乎不變之區域中的平均值作為氫濃度。此外，在膜厚小的情況中，由 於彼此相鄰的膜的氫濃度的影響，在某些情況中無法發現強度位準幾乎不變的區域。在此情況中，採用設有複數個膜的區域的氫濃度的最大值或最小值作為膜的氫濃度。此外，在設有複數個膜的區域中未存在有具有最大值的山狀峰值與具有最小值的山谷狀峰值之情況中，採用迴折點的值作為氫濃度。
在本發明的一個實施例中，提供含有例如以H2O為代表的含有氫原子之化合物或氫原子等小量雜質的濺射標靶。使用所述濺射標靶，可以形成雜質降低的氧化物半導體膜。提供高度可靠的半導體元件之製造方法，所述半導體元件包含含有小量雜質之氧化物半導體膜。
300‧‧‧基板
302‧‧‧閘極絕緣層
303‧‧‧保護絕緣層
310‧‧‧電晶體
311‧‧‧閘極電極層
313‧‧‧通道形成區
314a‧‧‧高電阻源極區
314b‧‧‧高電阻汲極區
315‧‧‧源極電極層
315b‧‧‧汲極電極層
316‧‧‧氧化物絕緣層
320‧‧‧基板
322‧‧‧閘極絕緣層
323‧‧‧保護絕緣層
330‧‧‧氧化物半導體膜
331‧‧‧氧化物半導體層
332‧‧‧氧化物半導體層
340‧‧‧基板
342‧‧‧閘極絕緣層
343‧‧‧保護絕緣層
345‧‧‧氧化物半導體膜
346‧‧‧氧化物半導體層
350‧‧‧電晶體
351‧‧‧閘極電極層
352‧‧‧氧化物半導體層
355a‧‧‧源極電極層
355b‧‧‧汲極電極層
356‧‧‧氧化物絕緣層
360‧‧‧電晶體
361‧‧‧閘極電極層
362‧‧‧氧化物半導體層
363‧‧‧通道形成區
364a‧‧‧高電阻源極區
364b‧‧‧高電阻汲極區
365a‧‧‧源極電極層
365b‧‧‧汲極電極層
366‧‧‧氧化物絕緣層
370‧‧‧電晶體
372a‧‧‧閘極絕緣層
372b‧‧‧閘極絕緣層
373‧‧‧保護絕緣層
380‧‧‧電晶體
381‧‧‧閘極電極層
382‧‧‧氧化物半導體層
385a‧‧‧源極電極層
385b‧‧‧汲極電極層
386‧‧‧氧化物絕緣層
390‧‧‧電晶體
391‧‧‧閘極電極層
392‧‧‧氧化物半導體層
393‧‧‧氧化物半導體膜
394‧‧‧基板
395a‧‧‧源極電極層
395b‧‧‧汲極電極層
396‧‧‧氧化物絕緣層
397‧‧‧閘極絕緣層
398‧‧‧保護絕緣層
399‧‧‧氧化物半導體層
400‧‧‧基板
402‧‧‧閘極絕緣層
407‧‧‧絕緣層
410‧‧‧電晶體
411‧‧‧閘極電極層
412‧‧‧氧化物半導體層
414a‧‧‧佈線層
414b‧‧‧佈線層
415a‧‧‧源極電極層或汲極電極層
415b‧‧‧源極電極層或汲極電極層
420‧‧‧矽基板
421a‧‧‧開口
421b‧‧‧開口
422‧‧‧絕緣層
423‧‧‧開口
424‧‧‧導電層
425‧‧‧電晶體
426‧‧‧電晶體
427‧‧‧導電層
450‧‧‧基板
452‧‧‧閘極絕緣層
457‧‧‧絕緣層
460‧‧‧電晶體
461‧‧‧閘極電極層
461a‧‧‧閘極電極層
461b‧‧‧閘極電極層
462‧‧‧氧化物半導體層
464‧‧‧佈線層
465a‧‧‧源極電極層或汲極電極層
465a1‧‧‧源極電極層或汲極電層
465a2‧‧‧源極電極層或汲極電層
465b‧‧‧源極電極層或汲極電極層
468‧‧‧佈線層
501‧‧‧主體
502‧‧‧機殼
503‧‧‧鍵盤
504‧‧‧鍵盤
512‧‧‧探針
513‧‧‧顯示部
514‧‧‧操作鍵
515‧‧‧外部介面
520‧‧‧電子書讀取器
521‧‧‧機殼
523‧‧‧機殼
525‧‧‧顯示部
527‧‧‧顯示部
531‧‧‧電源
533‧‧‧操作鍵
535‧‧‧揚音器
537‧‧‧鉸鏈
540‧‧‧機殼
541‧‧‧機殼
542‧‧‧顯示面板
543‧‧‧揚音器
544‧‧‧麥克風
545‧‧‧操作鍵
546‧‧‧指向裝置
547‧‧‧相機鏡頭
548‧‧‧外部連接端子
549‧‧‧太陽能電池
550‧‧‧外部記憶體插槽
561‧‧‧主體
563‧‧‧目鏡
564‧‧‧操作開關
565‧‧‧顯示部B
566‧‧‧電池
567‧‧‧顯示部A
570‧‧‧電視機
571‧‧‧機殼
573‧‧‧顯示部
575‧‧‧支架
577‧‧‧顯示部
579‧‧‧操作鍵
580‧‧‧遙控器
圖1A至1F流程圖，顯示濺射標靶的製造方法。
圖2A及2B分別是平面視圖及剖面視圖，顯示根據實施例之電晶體。
圖3A至3E顯示根據實施例的電晶體之製程。
圖4A及4B分別是根據實施例之電晶體的平面視圖及剖面視圖。
圖5A至5E顯示根據實施例之電晶體的製程。
圖6A及6B是根據實施例之電晶體的剖面視圖。
圖7A至7E顯示根據實施例的電晶體之製程。
圖8A至8E顯示根據實施例的電晶體之製程。
圖9A至9D顯示根據實施例的電晶體之製程。
圖10A至10D顯示根據實施例的電晶體之製程。
圖11是根據實施例之電晶體的剖面視圖。
圖12是縱向剖面視圖，顯示使用氧化物半導體的頂部閘極型電晶體。
圖13是圖12中顯示的A-A’剖面之能帶圖(概要圖)。
圖14A顯示正電壓(VG>0)施加至閘極(GE)的狀態，圖14B顯示負電壓(VG<0)施加至閘極(GE)的狀態
圖15是顯示真空能階與金屬的功函數(ΦM)之間的關係及氧化物半導體的真空能階與電子親和力(χ)之間的關係。
圖16A至16F顯示電子裝置的實例。
於下，將參考附圖，詳述本發明的實施例。注意，本發明不限於下述說明，以及，習於此技藝者將容易瞭解，可以依不同方式修改模式及細節。因此，本發明不應被解釋成侷限於實施例的說明。注意，在本說明書的圖式中，相同的部份或具有類似功能的部份由相同的代號表示，並省略其說明。
(實施例1)
在本實施例中，將參考圖1A至1F，說明本發明的一個實施例之濺射標靶(於下，也稱為標靶)的製造方法。 圖1A至1F是流程圖，顯示根據本實施例之濺射標靶的製造方法。
首先，將複數個標靶材料適當地配重，並且，將經過配重的複數個標靶材料混合，以球體研磨等等，將每一個標靶材料壓碎。關於用以形成氧化物半導體膜的靶材，舉例而言，可以將氧化鎂、氧化鋅、氧化鋁、氧化鎵、氧化銦、氧化錫、等等適當地混合(圖1A)。
此外，添加2wt%至10wt%(含)的氧化矽，以致於SiOX(X>0)包含在氧化物半導體膜中。當氧化物半導體膜包含SiOX(X>0)時，可以抑制氧化物半導體膜的結晶。
在本實施例中，製造用於膜形成之以In-Ga-Zn-O為基礎的氧化物半導體標靶。舉例而言，In2O3、Ga2O3、及ZnO配重成In2O3：Ga2O3：ZnO的成份比為1：1：1(莫耳比)。
關於本實施例中製造的用於膜形成的氧化物半導體標靶的實施例，不限於用於膜形成之以In-Ga-Zn-O為基礎的氧化物半導體膜，而是可為以In-Sn-Ga-Zn-O為基礎的、以In-Sn-Zn-O為基礎的、以In-Al-Zn-O為基礎的、以Sn-Ga-Zn-O為基礎的、以Al-Ga-Zn-O為基礎的、以Sn-Al-Zn-O為基礎的、以In-Zn-O為基礎的、以Sn-Zn-O為基礎的、以Al-Zn-O為基礎的、以Zn-Mg-O為基礎的、以Sn-Mg-O為基礎的、以In-Mg-O為基礎的、以In-O為基礎的、以Sn-O為基礎的、以Zn-O為基礎的、等等用於膜形成的氧化物半導體標靶。
接著，將混合物整形成為預定形狀以及烘烤，因而取得金屬氧化物的燒結體(圖1B)。藉由烘烤標靶材料，可以防止氫、濕氣、碳氫化合物、等等混合標靶中。在惰性氣體氛圍(氮氛圍或稀有氣體氛圍)中、在真空中、或在高壓氛圍中，執行烘烤，此外，可以藉由施加機械壓力以執行烘烤。關於烘烤方法，可以適當地使用氛圍燒結法、壓力烘烤法、等等。關於壓力燒結法，較佳使用均力加壓(HIP)法、放電電漿燒結法、或衝擊法。雖然視標靶材料的燒結溫度而選擇執行烘烤的最大溫度，但是，較佳的是設定在約1000℃至2000℃，或更佳地，1200℃至1500℃。雖然視標靶材料而選取最大溫度的保持時間，但是，0.5至3小時是較佳的。
注意，在本實施例中用於膜形成的氧化物半導體濺射標靶的填充率較佳為90%至100%(含)，或更佳地，95%至99.9%(含)。藉由使用具有高填充率的用於膜形成的氧化物半導體標靶，在濺射沈積時，可以去除吸收例如濕氣等形成於標靶中的穴。此外，在濺射沈積時，防止產生小結，因而均勻放電是可能的且可以抑制粒子產生。此外，沈積的氧化物半導體膜具有優良平滑度的表面且是緻密膜。結果，抑制雜質濃度，因而可以取得具有均勻品質的氧化物半導體膜。
接著，執行機械處理以形成具有所需尺寸、形狀及表面粗糙度的標靶(圖1C)。關於處理機構，舉例而言，可以使用機械拋光、化學機械拋光(CMP)、或這些的組 合。
之後，為了去除機械處理產生的微小灰塵及研磨液，以超音波清洗來清潔標靶，在超音波清洗中，標靶浸於水或有機溶液中，以流水清潔、等等(圖1D)。藉由在機械處理之後執行清潔，可以取得灰塵及雜質被去除的標靶，並且，使用所述標靶以形成具有高品質的高純度膜。
然後，對已被清潔的標靶執行熱處理(圖1E)。在惰性氣體氛圍(氮氛圍或稀有氣體氛圍)中，較佳執行熱處理。雖然熱處理的溫度會視標靶材料而變，但是，其被設定在標靶特性不會改變及充份消除標靶表面上的氫及濕氣。具體而言，溫度為150℃至750℃(含)，較佳為425℃至750℃(含)。加熱時間是可以充份地降低含於標靶內部及表面上的氫濃度之時間。具體而言，執行加熱0.5小時或更長，較佳地，一小時或更長。藉由清潔之後執行熱處理，可以從靶材消除因清潔而混入的氫、濕氣、等等。在真空或在高壓氛圍中，執行熱處理。
關於熱處理，舉例而言，將標靶導入熱處理設備其中之一的電熱爐，並且，在氮氛圍中執行熱處理。然後，標靶曝露於空氣，以致於防止濕氣及氫進入，並且，取得氫濃度降低的標靶。在從加熱溫度至足以防止濕氣進入的溫度中，使用相同的加熱爐。具體而言，基板緩慢冷卻直到溫度變成比加熱溫度T低100℃或更多為止。不限於氮氛圍，在氦氛圍、氖氛圍、氬氛圍、等等中，執行熱處理。
注意，熱處理設備不限於電熱爐，舉例而言，可為例 如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)等快速熱退火(RTA)設備。LRTA設備是藉由例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等燈發射的光(電磁波)之輻射，將待處理的物體加熱。GRTA設備是使用來自上述的燈發射的光(電磁波)之熱輻射以及由燈發射的光加熱的氣體之熱傳導，將待處理的物體加熱之設備。關於氣體，使用不會與熱處理待處理的物體反應之惰性氣體，例如氮或例如氬等稀有氣體。此外，LRTA設備及GRTA設備可以設有不僅藉由來自燈也藉由來自例如電阻式加熱器等加熱器之熱傳導或熱輻射以將產品加熱之裝置。
在熱處理中，較佳的是，氮或例如氦、氖、或氬等中未含有濕氣、氫、等等。較佳的是，被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
一般用於膜形成的氧化物半導體標靶含有以二次離子質譜儀(SIMS)測得之1×1020至1×1021原子/cm3的氫。但是，在清潔之後，藉由熱處理，本實施例中所述的標靶含有例如5×1019原子/cm3或更低的氫，較佳地，5×1019原子/cm3或更低的氫，更佳地，5×1017原子/cm3或低於1×1016原子/cm3的氫。因此，能夠降低含於使用標靶形成的氧化物半導體膜中的氫的濃度。
之後，標靶附著至稱為背板的金屬板(圖1F)。背板具有冷卻標靶材料及作為濺射電極的功能，因此，較佳使用導熱性及導電性優良的銅形成。或者，銅以外，也可以使用鈦、銅合金、不鏽鋼合金、等等。在背板的背表面內部或之上形成冷卻路徑，水、油、等等作為冷卻劑而流過冷卻路徑；因此，可以增加濺射沈積時標靶的冷卻效率。注意，水在100℃蒸發；因此，在標靶的溫度需要保持在100℃或更高的情況中，油等比水較。
舉例而言，標靶及背板可以藉由電子束銲接而彼此附著。電子束銲接意指一方法，其中，真空氛圍中產生的電子被加速、聚焦、然後遞送至標的物，因而可以僅對需要被銲接的部份執行銲接，而不會傷及被銲接部份以外之標的物的部份之材料特性。在電子束銲接中，可以控制被銲接的部份之形狀及銲接深度。由於在真空中執行銲接，所以，可以防止氫、濕氣、碳氫化合物、等等附著至標靶。
關於附著至背板的標靶之銲接材料，較佳使用Au、Bi、Sn、Zn、In、這些材料的合金、等等。注意，具有高導電率的金屬(或合金)材料較佳作為銲接材料。此外，背塗著層可以形成於銲接材料及標靶之間。藉由形成背塗著層，可以增進標靶與背板之間的黏著度。
在本實施例中，說明一實例，其中，在標靶接合至背板之前，執行清潔之後的熱處理；但是，本發明的實施例不限於此，可以在標靶接合之後執行熱處理，或是在接合之前及之後，多次執行熱處理。注意，慮及銲接材料或背 板的抗熱性，較佳的是標靶與背板接合之後的熱處理係在150℃至350℃(含)下執行。較佳在惰性氣體氛圍(氮氛圍或稀有氣體氛圍)中執行熱處理。
較佳的是，已受到熱處理的標靶可以在高純度氧氣氛圍、高純度N2O氣體氛圍、或超乾空氣(具有-40℃或更低、較佳為-60℃或更低的露點)氛圍中被轉移、儲存、等等，以防止濕氣或氫進入。標靶可以由例如不鏽鋼合金等具有低透水性之材料形成的保護材料覆蓋，上述氣體可以被導入至保護材料與標靶之間的間隙。較佳的是，氧氣及N2O氣體未包含濕氣、氫、等等。或者，氧氣或N2O氣體的純度較佳為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，氧氣或N2O氣體的雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
經由上述步驟，製造本實施例中所述的濺射標靶。藉由在製程中於清潔之後受到熱處理，本實施例中的濺射標靶可以消除例如氫原子或含有氫原子的化合物等雜質，造成雜質量降低。因此，也可以降低使用標靶形成的含於氧化物半導體膜中的雜質濃度。在真空中使用UV燈照射以取代熱處理、或是使用UV燈的照射結合熱處理，可以消除例如氫原子等雜質。
類似地，標靶設於惰性氣體氛圍(氮氛圍或稀有氣體氛圍)中的濺射設備中而未曝露於空氣中。因此，可以防止氫、濕氣、碳氫化合物、等等附著至標靶。
此外，在標靶設於濺射設備中之後，較佳執行脫氫處 理以去除餘留在標靶材料表面上或內部中的氫。關於脫氫處理，可以使用膜形成室內部在降壓下加熱至200℃至600℃的方法、當膜形成室內部加熱時重複導入及去除氮或惰性氣體的方法、等等。在此情況中，較佳不僅使用水，也可以使用油等作為標靶的冷媒。雖然不用加熱而重複導入和去除氮時，可以取得某種程度的效果，但是，較佳的是膜形成室內部受加熱以執行熱處理。或者、氧、惰性氣體、或氧及惰性氣體被導入至膜形成室中，使用高頻波或微波，產生惰性氣體及/或氧的電漿。雖然，當執行處理而未加熱時可以取得某種程度的效果，但是，較佳的是膜形成室內部受加熱以執行熱處理。
注意，本實施例可以與任何其它實施例適當地結合。
(實施例2)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體作為半導體裝置的實例。在本實施例中所述的電晶體410中，使用實施例1所述的濺射標靶形成氧化物半導體膜作為主動層。
參考圖2A及2B以及圖3A至3E，說明本實施例之電晶體的一個實施例及電晶體的製造方法之一個實施例。
圖2A及2B分別顯示電晶體的平面結構實施例及剖面結構實施例。圖2A及2B中所示的電晶體410是一種頂部閘極型電晶體。
圖2A是頂部閘極型電晶體410的平面視圖，圖2B 是圖2A中的C1-C2剖面視圖。
電晶體410包含設於基板400和絕緣層407之上的氧化物半導體層412、源極或汲極電極層415b、閘極絕緣層402、及閘極電極層411。佈線層414a和佈線層414b分別設置成接觸及電連接至源極或汲極電極層415a和源極或汲極電極層415b。
雖然使用單閘極電晶體作為電晶體410以作說明，但是，於需要時，可以形成包含複數個通道形成區的多閘極電晶體。
於下，參考圖3A至3E，說明在基板400之上製造電晶體410的製程。
雖然對於作為具有絕緣表面的基板400之基板並無特別限定，但是，基板需要對往後執行的熱處理至少具有足夠的抗熱性。關於具有絕緣表面的基板400，使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等玻璃基板。
在使用玻璃基板且往後執行的熱處理的溫度高的情況中，較佳使用具有730℃或更高的應變點之基板。關於玻璃基板，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。一般而言，含有的氧化鋇(BaO)比氧化硼(Ba2O3)多之玻璃基板是更實際抗熱的玻璃。因此，較佳使用含有BaO及B2O3而BaO的量大於B2O3的量之玻璃基板。
注意，關於上述基板，可以使用例如陶瓷基板、石英基板、或藍寶石基板等絕緣體形成的基板。或者，可以使 用結晶的玻璃基板等等。又或者，可以適當地使用塑膠基板等等。
首先，在具有絕緣表面的基板400上形成作為基底膜的絕緣層407。關於與氧化物半導體層接觸的絕緣層407，較佳使用例如氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層等氧化物絕緣層。關於形成絕緣層407的方法，可以使用電漿CVD法、濺射法、等等；但是，較佳的是以濺射法形成絕緣層407，以致於絕緣層407不會含有大量的氫。
在本實施例中，以濺射法形成氧化矽層作為絕緣層407。基板400轉移至處理室，將含有高純度氧及已去除氫和濕氣的濺射氣體導入其中，並且，使用矽標靶以在基板400上形成氧化矽層作為絕緣層407。基板400的溫度可以室溫，或者，基板400可以被加熱。
舉例而言，使用石英(較佳為合成石英)，在含有氧及氬(氧對氬的流量比是1：1(流速均為25sccm))的氛圍中，在下述條件下：以RF濺射法形成氧化矽層：基板溫度是108℃、基板與標靶之間的距離(T-S距離)是60mm，壓力是0.4Pa、高頻功率是1.5kW。層的厚度是100nm。注意，取代石英(較佳為合成石英)，可以使用矽標靶來沈積氧化矽層。關於濺射氣體，使用氧氣或氧與氬的混合氣體。
在此情況中，較佳的是，形成絕緣層407並去除餘留在處理室中的濕氣以致於絕緣層407不會含有氫、羥基、 或濕氣。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在使用低溫泵以抽真空的處理室中，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等，因而可以降低處理室中形成的絕緣層407中的雜質濃度。
關於沈積絕緣層407時使用的濺射氣體，較佳使用高純度氣體，其中，去除例如氫、濕氣、羥基或氫化物等雜質，以致於濃度約為數ppm或是約數ppb。
濺射法的實施例包含以高頻電源用於濺射電源的RF濺射法、使用DC電源的DC濺射法、以及使用以脈衝式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情況中，主要使用RF濺射法，在形成金屬膜的情況中，主要使用DC濺射法。
此外，也有多源濺射設備，其中，可以設置複數個不同材料的靶。藉由多源濺射設備，可以在相同腔室中形成堆疊的不同材料膜，或者，在相同腔室中，同時藉由放電而形成具有多種材料的膜。
或者，使用在腔室內設有磁系統且用於磁控管濺射法的濺射設備，或是使用微波產生的電漿而未使用輝光放電之用於ECR濺射法的濺射設備。
此外，關於使用濺射法的沈積法，可以使用反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體 成份在沈積期間彼此化學地反應以形成其薄的化合物膜，在偏壓濺射法中，在沈積期間，電壓也被施加至基板。
絕緣層407也具有堆疊層結構。舉例而言，例如氮化矽層、氮氧化矽層、氮化鋁層、或氮氧化鋁層等氮化物絕緣層及上述氧化物絕緣層可以依序地堆疊於基板400上。
舉例而言，含有高純度氮及已去除氫和濕氣的濺射氣體被導入至氧化矽層與基板之間，以使用矽標靶來形成氮化矽層。也在此情況中，較佳的是形成氮化矽層並以類似於氧化矽層的方式，去除餘留在處理室中的濕氮。
也是在形成氮化矽層的情況中，在沈積時將基板加熱。
在氧化矽層及氧化矽層堆疊作為絕緣層407的情況中，使用相同的矽標靶，在同一處理室中，形成氮化矽層及氧化矽層。首先，將含有氮的濺射氣體導入，並且，使用置於處理室之內的矽標靶，以形成氮化矽層，然後，濺射氣體切換至含有氧的濺射氣，並且，使用相同的矽標靶，以形成氧化矽層。由於，連續地形成氮化矽層和氧化矽層而不用曝露於空氣中，所以，能夠防止例如氫或濕氣等雜質被吸收於氮化矽層的表面上。
然後，在絕緣層407之上，形成厚度大於或等於2nm且小於或等於200nm之氧化物半導體膜。
此外，為了在氧化物半導體膜中含有儘可能少的濕氣，較佳的是，在濺射設備的預熱室中，將絕緣層407形成於其上的基板400預熱，以致於例如被吸附於基板400 之上的氫或濕氣等雜質被消除及去除，以作為沈積前的預熱處理。關於設置用於預熱室的抽真空單元，較佳使用低溫泵。注意，此預熱處理可以省略。在稍後形成的閘極絕緣層402的沈積之前，可以對基板400類似地執行此預熱，或者，在形成稍後形成的源極或汲極電極層415a和源極或汲極電極層415b之前，對基板400類似地執行此預熱。
注意，在以濺射法形成氧化物半導體膜之前，以反向濺射法較佳地去除附著於絕緣層407的表面上的粉末物質(也稱為粒子或灰塵)，在反向濺射中，導入氬氣以及產生電漿。反向濺射為一方法，其中，並未施加電壓至靶側，在氬氛圍中，使用高頻電源以施加電壓至基板側，並且，在基板附近產生電漿以修改表面。注意，可以使用氮氛圍、氦氛圍、氧氛圍等等以取代氬氛圍。或者，可以使用添加氧、氧化亞氮、等等之氬氛圍。
以濺射法形成氧化物半導體膜。關於濺射標靶，使用所含有的氫濃度降低之實施例1中所述的標靶。
關於氧化物半導體，可以使用例如以In-Sn-Ga-Zn-O為基礎的膜之四成分金屬氧化物膜；例如以In-Ga-Zn-O為基礎的膜、以In-Sn-Zn-O為基礎的膜、以In-Al-Zn-O為基礎的膜、以Sn-Ga-Zn-O為基礎的膜、以Al-Ga-Zn-O為基礎的膜、或以Sn-Al-Zn-O為基礎的膜等三成分金屬氧化物膜；或例如以In-Zn-O為基礎的膜、以Sn-Zn-O為基礎的膜、以Al-Zn-O為基礎的膜、以Zn-Mg-O為基礎 的膜、以Sn-Mg-O為基礎的膜、或以In-Mg-O為基礎的膜等二成份金屬氧化物膜；以In-O為基礎的膜、以Sn-O為基礎的膜、或以Zn-O為基礎的膜等單一成分金屬氧化物膜。此外，上述氧化物半導體膜可以含有SiO2。
關於氧化物半導體膜，可以使用由InMo3(ZnO)m(m>0)表示的薄膜。此處，M代表選自Ga、Al、Mn、及Co的其中之一或更多種金屬元素。舉例而言，M可為Ga、Ga和Al、Ga和Mn、Ga和Co、等等。成份公式以InMo3(ZnO)m(m>0)表示且至少包含Ga作為M的氧化物半導體膜稱為上述以In-Ga-Zn-O為基礎的氧化物半導體，以及，其薄膜也稱為以In-Ga-Zn-O為基礎的膜。
關於形成氧化物半導體膜時所使用的濺射氣體，較佳使用高純度氣體，其中，例如氫、濕氣、羥、或氫化物等雜質被去除以致於濃度約為數ppm或是約數ppb。
關於用於濺射法形成氧化物半導體膜的標靶，使用包含氧化鋅作為主成份的用於膜形成之氧化物半導體標靶。關於用於膜形成的氧化物半導體標靶之另一實施例，使用包含In、Ga、及Zn之用於膜形成的氧化物半導體標靶(In2O3：Ga2O3：ZnO=1：1：1莫耳比之成份比)。關於含有In、Ga、及Zn之用於膜形成的氧化物半導體標靶，也可以使用具有In2O3：Ga2O3：ZnO=1：1：2莫耳比之成份比的標靶或是具有In2O3：Ga2O3：ZnO=1：1：4莫耳比之成份比的標靶。用於膜形成的氧化物半導體標靶的填充率高於或等於90%且低於或等於100%，較佳高於或等於 95%且低於或等於99.9%。藉由使用具有高填充率的用於膜形成之氧化物半導體標靶，以形成緻密的氧化物半導體膜。
以下述方式形成氧化物半導體膜：將基板固持在保持於降壓狀態中的處理室中，將氫及濕氣被去除的濺射氣體導入至處理室中並去除餘留在其中的濕氣，並且，使用金屬氧化物作為標靶，在基板400之上形成氧化物半導體膜。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在以低溫泵抽真空的處理室中，氫原子、例如濕氣等含有氫原子的化合物(H2O)(較佳地，也有含有碳原子的化合物)、等等被去除，因此，可以降低形成於處理室中的氧化物半導體膜中的雜質濃度。當形成氧化物半導體膜時，基板可以被加熱。
關於沈積條件的一個實例，應用下述條件：基板溫度為室溫、基板與標靶之間的距離為110mm、壓力0.4Pa、直流(DC)電力為0.5kW、以及氛圍為氧及氬(氧的流速為15sccm，氬的流速為30sccm)的氛圍。注意，當使用脈衝式直流(DC)電源時，可以降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)，並且膜厚容易均勻。氧化物半導體膜較佳具有5nm至30nm(含)的厚度。注意，適當的厚度視氧化物半導體材料而不同，並且，可以視材料而適當地設定厚度。
接著，在第一微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層412(請參見圖3A)。此外，使用噴墨法，以形成用於形成島狀氧化物半導體層412的光阻掩罩。藉由噴墨法之光阻掩罩的形成不需要光罩；因此，可以降低製造成本。
可以使用乾式蝕刻、濕式蝕刻、或二者皆有，以蝕刻氧化物半導體膜。
關於用於乾式蝕刻的氣體，較佳使用含氯的氣體(例如，氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4)等以氯為基礎的氣體)。
或者，可以使用含有氟的氣體(例如，四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)等以氟為基礎的氣體)；溴化氫(HBr)；氧(O2)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將膜蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。
關於用於濕式蝕刻的蝕刻劑，使用例如磷酸、醋酸、及硝酸、等等的混合溶液。此外，也可以使用ITO07N(KANTO CHEMICAL Co.,INC.的產品)。
藉由清洗，將濕式蝕刻後的蝕刻劑與蝕刻掉的材料一 起去除。包含蝕刻劑及蝕刻掉的材料之廢液可以被純化及材料可以再使用。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中例如銦等材料時，可以有效地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如，蝕刻劑、蝕刻時間、及溫度)，以致於材料可以被蝕刻成所需形狀。
在本實施例中，使用磷酸、醋酸、及硝酸的混合溶液，以濕式蝕刻方法，將氧化物半導體膜處理成島狀氧化物半導體層412。
在本實施例中，對氧化物半導體層412執行第一熱處理。此處，以高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應變點之溫度，執行第一熱處理。在本實施例中，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，然後，氧化物半導體層未曝露於空氣，以致於防止濕氣及氫等進入；因此，取得氧化物半導體層。藉由第一熱處理，對氧化物半導體層412執行脫氫或脫水。
注意，熱處理設備不限於電熱爐，可以設有由來自例如電阻式加熱器等加熱元件之熱傳導或熱輻射以將物品加熱之裝置。舉例而言，使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等快速熱退火(RTA)設備。LRTA設備是藉由例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等 燈發射的光(電磁波)之輻射，將待處理的物體加熱。GRTA設備是使用高溫氣體之熱處理設備。關於氣體，使用不會與熱處理待處理的物體反應之惰性氣體，例如氮或例如氬等稀有氣體。
舉例而言，關於第一熱處理，執行GRTA，藉由GRTA，將基板移入被加熱至高達650℃至700℃的高溫之惰性氣體、基板加熱數分鐘、以及將基板移出被加熱至高溫的惰性氣體。藉由GRTA，可以取得短時間的高溫熱處理。
注意，在第一熱處理中，較佳的是，氮或例如氦、氖、或氬等稀有氣體中未含有濕氣、氫、等等。較佳的是，被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
視第一熱處理的條件或氧化物半導體層的材料，將氧化物半導體層晶化至微晶膜或多晶膜。舉例而言，氧化物半導體層可以結晶變成具有90%或更高、或是80%或更高的結晶度之微晶氧化物半導體膜。或者，取決於第一熱處理的條件及用於氧化物半導體層的材料，氧化物半導體層可以變成未含結晶成份的非晶氧化物半導體膜。氧化物半導體層可以變成氧化物半導體膜，在所述氧化物半導體膜中，微晶部份(具有大於或等於1nm且小於或等於20nm的粒徑，典型上大於或等於2nm且低於或等於4 nm)混入於非晶氧化物半導體中。
在氧化物半導體膜處理成島狀氧化物半導體層之前，執行用於氧化物半導體層的第一熱處理。在該情況中，在第一熱處理後，從加熱設備取出基板，然後，執行微影步驟。
在下述任何時機執行具有氧化物半導體層的脫水或脫氫效果之熱處理：在形成氧化物半導體層之後；在氧化物半導體層之上形成源極電極和汲極電極之後；並且，在源極電極和汲極電極之上形成閘極絕緣層之後。
接著，在絕緣層407和氧化物半導體層412上形成導電膜。以濺射法或真空蒸鍍法，形成導電膜。關於導電膜的材料，能夠使用選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、及鎢(W)之元素、含有任何這些元素的合金、結合這些元素的合金膜、等等。或者，選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)的其中之一或更多種材料。此外，導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構；鋁膜及堆疊於其之上的鈦膜之雙層結構；鈦膜、鋁膜、及鈦膜依序堆疊的三層結構；等等。或者，鋁與選自下述的其中之一或複數個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在第二微影步驟中，在導電膜之上形成光阻掩罩。執 行選擇性蝕刻，以便形成源極或汲極電極層415a和源極或汲極電極層415b。然後，去除光阻掩罩(請參見圖3B)。較佳的是，形成的源極電極層和汲極電極層的端部具有錐形的形狀，以便增進堆疊於其之上的閘極絕緣層的覆蓋。
在本實施例中，以濺射法形成厚度150nm的鈦膜作為源極或汲極電極層415a以及源極或汲極電極層415b。
注意，適當地調整每一種材料及蝕刻條件，以致於氧化物半導體層412不會被去除，並且，當導電膜被蝕刻時，在其之下的絕緣層407不會曝露出。
在本實施例中，使用鈦膜作為導電膜，使用以In-Ga-Zn-O為基礎的氧化物半導體作為氧化物半導體層412，並且使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為鈦膜的蝕刻劑。
在第二微影步驟中，僅有部份氧化物半導體層412被蝕刻掉，因此，可以形成具有溝槽(凹部)的氧化物半導體。以噴墨法形成用於形成源極或汲極電極層415a以及源極或汲極電極層415b。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
在第二微影步驟中用於光阻掩罩形成的曝光中，使用紫外光、KrF(氟化氪)雷射光、或ArF(氟化氬)雷射光。稍後形成的電晶體的通道長度L係由氧化物半導體層412之上彼此相鄰之源極電極層的下邊緣部份與汲極電極層的下邊緣部份之間的距離所決定。當在通道長度L短於 25nm的情況中執行曝光時，使用具有數奈米至數十奈米之極度短波長的極紫外光，執行第二微影步驟中用於形成光阻掩罩的曝光。在使用極紫外光的曝光中，解析度高且聚焦深度大。因此，稍後形成的電晶體的通道長度L可以是10nm至1000nm(含)，電路的操作速度可以增加，並且，由於關閉狀態電流值極度小，所以，可以降低耗電。
接著，在絕緣層407、氧化物半導體層412、源極或汲極電極層415a、以及源極或汲極電極層415b之上形成閘極絕緣層402(請參見圖3C)。
藉由去除雜質而取得的i型或實質上i型的氧化物半導體(高度純化的氧化物半導體)對於介面程度或介面電荷極度敏感。因此，氧化物半導體與閘極絕緣膜之間的介面是重要的因素。因此，對於與高度純化的氧化物半導體接觸的閘極絕緣膜(GI)，要求更高的品質。
舉例而言，由於形成具有高耐受電壓的緻密及高品質絕緣膜，所以，使用微波(2.45GHz)的高密度電漿CVD方法是較佳的。高度純化的氧化物半導體與高品質閘極絕緣膜佊此緊密接觸，因而可以降低介面程度及增進介面特徵。
此外，由於使用高密度電漿CVD設備形成的絕緣膜具有均勻的厚度，所以，絕緣膜具有優良的步階覆蓋。此外，關於使用高密度電漿CVD設備形成的絕緣膜，因此，能夠準確地控制薄膜的厚度。
無需多言，只要能夠形成高品質絕緣膜作為閘極絕緣 膜，即可以應用例如濺射法或電漿CVD法等另一沈積法。此外，形成絕緣膜，其膜品質及與氧化物半導體的介面特徵藉由絕緣膜形成後執行的熱處理而增進。在任何情況中，使用與氧化物半導體具有減少的介面狀態密度以及能夠形成有利的介面以及具有作為閘極絕緣膜之有利的膜品質之任何絕緣膜。
此外，當含有雜質的氧化物半導體在85℃、2×106V/cm的電壓被施加至閘極之條件下受到偏壓溫度測試(BT測試)12小時時，雜質與氧化物半導體的主成份之間的鍵結會被高電場(B：偏壓)及高溫(T：溫度)斷裂，並且，所產生的懸空鍵造成臨界電壓(Vth)偏移。相反地，本發明藉由儘可能地去除氧化物半導體中的雜質，特別是氫、濕氣、等等，以取得如上所述之氧化物半導體與閘極絕緣膜之間的介面的有利特徵，而能夠取得BT測試穩定的電晶體。
使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層之單層或堆疊層，以形成閘極絕緣層。
使用高密度電漿CVD設備，形成閘極絕緣層。此處，高密度電漿CVD設備意指能夠實現1×1011/cm3或更高的電漿密度之設備。舉例而言，藉由施加高於或等於3kW且低於或等於6kW的微波功率以產生電漿，以便形成絕緣膜。
將單矽烷(SiH4)、氧化亞氮(N2O)、及稀有氣體作為源氣體導入腔室中，以在高於或等於10且低於或等 於30Pa的壓力下產生高密度電漿，以致於在例如玻璃基板等具有絕緣表面的基板上形成絕緣膜。之後，停止單矽烷氣體(SiH4)的供應，將氧化亞氮(N2O)、及稀有氣體導入而不曝露於空氣中以對絕緣膜的表面執行電漿處理。至少在形成絕緣膜之後，執行藉由導入氧化亞氮(N2O)及稀有氣體而對絕緣膜的表面執行的電漿處理。經由上述處理程序而形成的絕緣膜具有小厚度且相當於即使厚度小於例如100nm時仍然能夠確保可靠度的絕緣膜。
被導入腔室中的矽甲烷(SiH4)對氧化亞氮(N2O)的流量比在1：10至1：200的範圍中。此外，關於被導入腔室中的稀有氣體，使用氦、氬、氪、氙、等等。特別是，較佳使用不昂貴的氬。
在很多點上與使用傳統的平行板電漿CVD設備形成的絕緣膜不一樣，在以相同的蝕刻劑而相互比較蝕刻率的情況中，經由上述製程程序形成的絕緣膜的蝕刻率比使用傳統的平行板電漿CVD設備形成的絕緣膜的蝕刻率低10%或更多、或是低20%或更多。因此，可以說使用高密度電漿CVD設備所取得的絕緣膜是緻密膜。
在本實施例中，使用厚度100nm的氧氮化矽膜(也稱為SiOXNy(x>y>0))作為閘極絕緣層402。以下述方式形成閘極絕緣層402：在高密度電漿CVD設備中使用SiH4/N2O/Ar=250/2500/2500(sccm)的流速比之單矽烷(SiH4)、氧化亞氮(N2O)、及氬(Ar)作為膜形成氣 體，並且，在30Pa的膜形成壓力及325℃的膜形成溫度下，施加5kW的微波功率以產生電漿。
或者，以濺射法形成閘極絕緣層402。在以濺射法形成氧化矽膜的情況中，使用矽標靶或石英標靶作為標靶，使用氧或氧與氬的混合氣體作為濺射氣體。藉由使用濺射法，閘極絕緣層402未含有大量的氫。
閘極絕緣層402具有一結構，其中，氧化矽層和氮化矽層依序被堆疊於源極或汲極電極層415a和源極或汲極電極層415b之上。舉例而言，以下述方式形成厚度100nm的閘極絕緣層402：以濺射法，形成厚度5nm至300nm(含)(在本實施例中為50nm)的氧化矽層(SiOX(x>0))作為第一閘極絕緣層以及厚度50nm至200nm(含)(在本實施例中為50nm)的氮化矽層(SiNy(y>0))堆疊於第一閘極絕緣層之上作為第二閘極絕緣層。舉例而言，在壓力0.4Pa及高頻功率為1.5Kw的條件下，在含有氧及氬(氧對氬的流速比為1：1(流速均為25sccm)的氛圍中，以RF濺射法，形成厚度100nm的氧化矽層。
接著，在第三微影步驟中形成光阻掩罩，並且，藉由執行選擇性蝕刻以去除部份閘極絕緣層402，以致於分別形成開口421a和開口421b至抵達源極或汲極電極層415a和源極或汲極電極層415b(請參見圖3D)。
然後，在導電膜形成於閘極絕緣層402之上及開口421a和開口421b中及之上之後，在第四微影步驟中，形成閘極電極層411、佈線層414a、以及佈線層414b。注 意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧或含有任何這些材料作為主成份之合金材料，將閘極電極層411、佈線層414a、以及佈線層414b形成為單層或堆疊層。
舉例而言，關於閘極電極層411、佈線層414a、和佈線層414b中的每一者，下述結構是較佳的：鋁層及堆疊於其之上的鉬層之雙層結構、銅層及堆疊於其之上的鉬層之雙層結構、銅層及堆疊於其上的氮化鈦層或氮化鉭之雙層結構、以及氮化鈦層及鉬層之雙層結構。關於三層結構，鎢層或氮化鎢層、鋁及矽的合金或鋁和鈦的合金之層、以及氮化鈦層或鈦層之堆疊是較佳的。注意，使用透光導電膜，形成閘極電極層。關於透光導電膜的實施例可為透光導電氧化物等等。
在本實施例中，以濺射法形成150nm厚的鈦膜作為閘極電極層411、佈線層414a、以及佈線層414b。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳地，200℃至400℃(含)、更佳地，250℃至350℃(含))。在本實施例中，在250℃下，在氮氛圍中執行第二熱處理一小時。在電晶體410之上形成保護絕緣層或平坦化絕緣層之後，執行第二熱處理。
此外，在空氣中，在100℃至200℃(含)下執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下 執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。此外，可以在形成氧化物絕緣層之前，在降壓下執行此熱處理。在降壓下，熱處理時間可以縮短。
經由上述製程，形成電晶體410，電晶體410包含氫、濕氣、氫化物的濃度降低之氧化物半導體層412(請參見圖3E)。
此外，在電晶體410之上形成保護絕緣層或用於平坦化的平坦化絕緣層。舉例而言，保護絕緣層形成為具有氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層之單層結構或堆疊層結構。
平坦化絕緣層由耐熱有機材料形成，例如聚醯亞胺、丙烯酸、聚醯亞胺醯胺、苯環丁烯、聚醯胺、或環氧樹脂。除了這些有機材料之外，也能夠使用低介電常數材料(低k材料)、以矽氧烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。可以藉由堆疊這些材料形成的多個絕緣膜，以形成平坦化絕緣層。
注意，以矽氧烷為基礎的樹脂相當於使用以矽氧烷為基礎的材料作為啟始材料而形成的包含Si-O-Si鍵之樹脂。以矽氧烷為基礎的樹脂可以包含有機基(舉例而言，烷基或芳基)或氟基作為替代物。此外，有機基可以包含氟基。
對於形成平坦化絕緣層之方法並無特別限定，可以視材料而使用例如濺射法、SOG(旋塗玻璃)法、旋轉塗敷 法、浸漬法、噴灑塗著法、或滴放法(例如，噴墨法、網版印刷法、舉離印刷法、等等)等方法、或是例如刮刀、輥塗器、簾幕塗著器、刀式塗著器等工具，以形成平坦化絕緣層。
在本實施例中所述的電晶體中，由於使用實施例1中所述的濺射標靶來形成氧化物半導體膜，所以，可以降低含於氧化物半導體膜中的雜質濃度。當以上述方式形成氧化物半導體膜時，餘留在反應氛圍中的濕氣被去除；因此，可以進一步降低氧化物半導體膜中的氫的濃度及氫化物的濃度。因此，將氧化物半導體膜穩定。
在根據本發明的一個實施例之電晶體中，用於主動層的氧化物半導體膜的載子密度低於或等於1×1012/cm3，較佳地，低於或等於1×1011/cm3。亦即，氧化物半導體層的載子密度低於或等於測量極限且被製成儘可能為零。
藉由如上所述般應用高度純化的氧化物半導體層至電晶體，可以提供關閉電流降低至例如1×10-13A或更低之電晶體。
關於與氧化物半導體相比較的半導體材料的實施例，可為碳化矽(舉例而言，4H-SiC)。氧化物半導體與4H-SiC具有某些共同的特點。載子密度是其一例。根據費米-得瑞(Fermi-Dirac)分佈，氧化物半導體的次要載子的數目估計為1×10-7/cm3，這是極度低的值，類似於4H-SiC中的6.7×10-11/cm3。相較於矽的本質載子密度(約1.4×10-10/cm3)，容易瞭解到程度是相當不尋常。
此外，由於氧化物半導體的能帶隙是3.0eV至3.5eV，以及，4H-SiC的能帶隙是3.26eV，氧化物半導體與碳化矽在都為寬間隙半導體上是共同的。
另一方面，在氧化物半導體與碳化矽之間有顯著差異。此差異為處理溫度。由於一般而言碳化矽需要1500℃至2000℃之熱處理，所以，難以形成碳化矽及使用另一半導體材料形成的半導體元件之堆疊層結構。這是因為半導體基板或半導體元件由此高溫破壞。另一方面，以300℃至500℃(低於或等於玻璃轉換溫度，最多約700℃)的熱處理，製造氧化物半導體；因此，在使用另一半導體材料形成積體電路之後，形成使用氧化物半導體形成的半導體元件。
此外，氧化物半導體具有可以使用例如玻璃基板等具有低抗熱性的基板之優點，這與碳化矽的情況不同。此外，氧化物半導體的形成製程相較於碳化矽具有能量成本顯著降低的優點，這是因為不需要高溫熱處理。
氧化物半導體通常被視為n型半導體；但是，根據此處揭示的發明的一個實施例，藉由去除雜質，特別是濕氣及氫，實現i型半導體。關於此點，由於根據本發明的一個實施例以不同於矽等藉由添加雜質而被製成為i型的方式，將氧化物半導體製成i型的，所以，可以說此處揭示的本發明的一個實施例包含新穎的技術思想。
<包含氧化物半導體的電晶體的導電機制>
此處，參考圖12、圖13、圖14A及14B、以及圖15，說明使用氧化物半導體製造的電晶體之導電機制。注意，下述說明僅為考量，不可依此否定本發明的功效。
圖12是使用氧化物半導體製造的頂部閘極型電晶體的縱剖面視圖。氧化物半導體層(OS)係設於閘極電極(GE)之下方而以閘極絕緣膜(GI)介於其間，以及，源極電極(S)和汲極電極(D)設於其之上。
圖13顯示圖12中的A-A’剖面之能帶結構圖。在圖13中，黑圓圈(●)及白圓圈(○)分別代表電子及電洞且分別具有電荷(-q，+q)。圖13顯示正電壓被施加至汲極(VD>0)以及未施加電壓至閘極電極(VG=0)(虛線所示)或正電壓被施加至閘極電極(VG>0)(實線所示)的情況。在電壓未施加至閘極電極的情況中，由於高電位障壁，載子(電子)未從源極電極注入至氧化物半導體側，以致於沒有電流流通，意指關閉狀態。另一方面，當正電壓施加至閘極電極時，電位障壁的高度降低，以致於電流流通，意指開啟狀態。
圖14A及14B是圖12中的B-B’剖面之能帶圖(概要圖)。圖14A顯示正電壓(VG>0)被施加至閘極電極(GE)及載子(電子)在源極電極與汲極電極之間流動的狀態。圖14B顯示負電壓VG(VG<0)被施加至閘極電極(GE)及次要載子未流動之關閉狀態。
圖15顯示真空位準與金屬的功函數(ΦM)之間的關係及氧化物半導體的真空能階與電子親和力(χ)之間的 關係。
在一般溫度下，金屬中的電子衰退，以及費米能階位於導電帶。習知的氧化物半導體典型上是n型半導體，在該情況中，費米能階(Ef)遠離位於能帶隙的中間之本質費米能階(Ei)並較接近導電帶。注意，知悉部份氫在氧化物半導體中作為施體且是造成氧化物半導體成為n型半導體的一個因素。
另一方面，藉由從氧化物半導體去除n型雜質的氫以及純化氧化物半導體以致於防止不是氧化物半導體的主要成份之雜質儘可能不含於其中，本發明的氧化物半導體為本質的(i型)或是實質上本質的氧化物半導體。換言之，氧化物半導體的特點是未藉由添加雜質而是藉由儘可能去除氫或濕氣而取得的純化的i型(本質的)半導體、或是接近本質的半導體。這使得費米能階(Ef)能夠與本質費米能階(Ei)是實質相同的能階。
可說氧化物半導體的能帶隙(Eg)是3.15eV，其電子親和力(χ)是4.3V。包含於源極電極和汲極電極中的鈦(Ti)的功函數實質上等於氧化物半導體的電子親和力(χ)。在鈦用於源極電極和汲極電極的情況中，在金屬與氧化物半導體之間的介面處並未形成肖特基電子障壁。
在此情況中，如圖14A所示，在閘極絕緣膜與高度純化的氧化物半導體之間的介面處，電子沿著能量上穩定之氧化物半導體的最低區域移動。
此外，在圖14B中，當負電位被施加至閘極電極 (GE)時，次要載子之電洞的數目實質上為零，並且，電流的值相當接近零。
舉例而言，即使當電晶體具有1×104μm的通道寬度W以及3μm的通道長度時，取得關閉電流為10-13A或更低且次臨界擺幅(S值)為0.1V/dec.(閘極絕緣膜的厚度：100nm)之電晶體。
如上所述，氧化物半導體被純化以致於不是氧化物半導體的主成份之雜質量最小化，因而可以取得電晶體的有利操作。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例3)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體作為半導體裝置的實施例。注意，與實施例2中相同的部份或是具有類似於實施例2中的功能之部份、及用以形成這些部份的步驟可以類似於實施例2中的部份及步驟，且將省略其重複說明。此外，不重複相同部份的詳細說明。在本實施例中所述的電晶體460中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
參考圖4A及4B以及圖5A至5E，說明本實施例之電晶體的實例及電晶體的製造方法之實例。
圖4A及4B分別顯示的電晶體的平面結構及剖面結構。圖4A及4B中所示的電晶體460是一種頂部閘極型 電晶體。
圖4A是頂部閘極型電晶體460的平面視圖，圖4B是圖4A中的D1-D2剖面視圖。
電晶體460包含設於具有絕緣表面的基板450上的絕緣層457、源極或汲極電極層465a(465a1和465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452、及閘極電極層461(461a和461b)。源極或汲極電極層465a(465a1和465a2)經由佈線層468而電連接至佈線層464。此外，雖然未顯示，但是，源極或汲極電極層465b經由設在閘極絕緣層452中的開口也電連接至佈線層。
於下，參考圖5A至5E，說明在基板450之上製造電晶體460的製程。
首先，在具有絕緣表面的基板450之上形成作為基底膜的絕緣層457。
在本實施例中，以濺射法形成氧化矽層作為絕緣層457。以下述方式：基板450轉移至處理室，將含有高純度氧及已去除氫和濕氣的濺射氣體導入其中，並且，使用矽標靶或石英(較佳是合成石英)。關於濺射氣體，使用氧氣或氧與氬的混合氣體。
舉例而言，在下述條件下，使用RF濺射，形成氧化矽層：濺射氣體的純度為6N(99.9999%)；使用石英(較佳為合成石英)；基板溫度是108℃、基板與標靶之間的距離(T-S距離)是60mm；壓力是0.4Pa；高頻功率是1.5 Kw；氛圍是含氧及氬(氧對氬的流量比是1：1(流速均為25sccm))的氛圍。層的厚度是100nm。注意，取代石英(較佳為合成石英)，可以使用矽標靶作為用於氧化矽層形成的標靶。
在此情況中，較佳的是，形成絕緣層457並去除餘留在處理室中的濕氣以致於絕緣層457不會含有氫、羥基、或濕氣。在使用低溫泵以抽真空的處理室中，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等，因而可以降低處理室中形成的情況中絕緣層457中的雜質濃度。
關於形成絕緣層457時使用的濺射氣體，較佳使用高純度氣體，其中，例如氫、濕氣、羥基或氫化物等雜質被去除，以致於濃度約為數ppm或是約數ppb。
絕緣層457可以具有堆疊層結構，舉例而言，可以具有例如氮化矽層、氮氧化矽層、氮化鋁層、或氮氧化鋁層等氮化物絕緣層及上述氧化物絕緣層依序地堆疊於基板450之上的堆疊層結構。
舉例而言，含有高純度氮及已去除氫和濕氣的濺射氣體被導入至氧化矽層與基板之間，使用矽標靶來形成氮化矽層。也在此情況中，較佳的是以類似於氧化矽層的方式，在形成氮化矽層時去除餘留在處理室中的濕氮。
接著，在絕緣層457之上形成導電膜，在第一微影步驟中於導電膜之上形成光阻掩罩，執行選擇性蝕刻以形成源極或汲極電極層465a1和465a2，然後，去除光阻掩罩 (請參見圖5A)。源極或汲極電極層465a1和465a2是連續膜，但是在剖面視圖中顯示為分離的。注意，較佳的是所形成的源極或汲極電極層465a1和465a2的端部具有錐形形狀，以致於增進堆疊於其上的閘極絕緣層的覆蓋。
關於源極或汲極電極層465a1和465a2的材料，有選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素作為成份的合金、任何這些元素的組合、等等。或者，可以使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)的其中之一或更多種材料。此外，導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構；鋁膜及堆疊於其之上之鈦膜的二層結構；依序堆疊的鈦膜、鋁膜、及鈦膜的三層結構；等等。或者，鋁與選自下述的其中之一或複數個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在本實施例中，以濺射法形成厚度150nm的鈦膜作為源極或汲極電極層465a1和465a2。使用實施例1中所述的濺射標靶，以形成氧化物半導體膜。
接著，在絕緣層457和源極或汲極電極層465a1和465a2上，形成厚度2nm至200nm(含)的氧化物半導體膜。使用實施例1中所述的濺射標靶，以形成氧化物半導體膜。
接著，在第二微影步驟中，將氧化物半導體膜處理成 島狀氧化物半導體層462(請參見圖5B)。在本實施例中，使用用於膜形成的以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜。
以下述方式，在基板450之上形成氧化物半導體膜：將基板固持於保持在降壓狀態的處理室中，將氫及濕氣被去除的濺射氣體導入處理室中並去除餘留於其中的濕氣，並且，使用金屬氧化物作為標靶。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等，因而可以降低處理室中形成的氧化物半導體膜中的雜質濃度。此外，在形成氧化物半導體膜時，以100℃至400℃的溫度，加熱基板。
關於形成氧化物半導體膜的濺射氣體，較佳使用高純度氣體，其中，去除例如氫、濕氣、羥基或氫化物等雜質，以致於濃度約為數ppm或是約數ppb。
沈積條件的實施例如下所述：基板溫度為室溫、基板與標靶之間的距離為110mm、壓力0.4Pa、直流(DC)電力為0.5kW、以及氛圍為含氧及氬(氧對氬的流速比為15sccm：30sccm)的氛圍。注意，當使用脈衝式直流(DC)電源時，可以降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)，並且膜厚容易均勻。氧化物半導體膜較佳具有5nm至30nm(含)的厚度(含)。注意，適當的 厚度視氧化物半導體材料而不同，並且，可以視材料而適當地設定厚度。
在本實施例中，使用混合磷酸、醋酸、及硝酸而取得的溶液作為蝕刻劑，以濕式蝕刻方法，將氧化物半導體膜處理成島狀氧化物半導體層462。
在本實施例中，對氧化物半導體層462執行第一熱處理。此處，以高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應變點之溫度，執行第一熱處理。在本實施例中，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，然後，氧化物半導體層未曝露於空氣，以致於防止濕氣及氫進入。以此方式，取得氧化物半導體層。經由此第一熱處理，對氧化物半導體層462執行脫氫或脫水。
注意，熱處理設備不限於電熱爐，可以設有由來自例如電阻式加熱元件等加熱元件之熱傳導或熱輻射以將物品加熱之裝置。舉例而言，使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等快速熱退火(RTA)設備。舉例而言，關於第一熱處理，執行GRTA，藉由GRTA，將基板移入被加熱至高達650℃至700℃的高溫之惰性氣體、基板加熱數分鐘、以及將基板移出被加熱至高溫的惰性氣體。藉由GRTA，可以取得短時間的高溫熱處理。
注意，在第一熱處理中，較佳的是，氮或例如氦、 氖、或氬等稀有氣體中未含有濕氣、氫、等等。或者，被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度較佳大於或等於6N(99.9999%)，或更佳大於或等於7N(99.99999%)或更高(亦即，雜質濃度小於或等於1ppm，或較佳為小於或等於0.1ppm)。
此外，視第一熱處理的條件或氧化物半導體層的材料，將氧化物半導體層晶化至微晶膜或多晶膜。
在氧化物半導體膜處理成島狀氧化物半導體層之前，執行用於氧化物半導體層的第一熱處理。在該情況中，在第一熱處理後，從加熱設備取出基板，然後，執行微影步驟。
在下述任何時機執行具有氧化物半導體層的脫水或脫氫效果之熱處理：在形成氧化物半導體層之後；在氧化物半導體層之上形成源極電極和汲極電極之後；並且，在源極電極和汲極電極之上形成閘極絕緣層之後。
接著，在絕緣層457、氧化物半導體層462、及源極或汲極電極層465a2之上形成導電膜，在第三微影步驟中在導電膜之上形成光阻掩罩，執行選擇性蝕刻以形成源極或汲極電極層465b及佈線層468，然後去除光阻掩罩(請參見圖5C)。
在本實施例中，以濺射法形成厚度150nm的鈦膜作為源極或汲極電極層465b以及佈線層468。在本實施例中，以相同的鈦膜用於源極或汲極電極層465a1和465a2以及源極或汲極電極層465b；因此，源極或汲極電極層 465a1和465a2的蝕刻率與源極或汲極電極層465b相同或實質上相同。因此，為了當源極或汲極電極層465b被蝕刻時源極或汲極電極層465a1和465a2不被蝕刻，將佈線層468設於未由氧化物半導體層462覆蓋的部份源極或汲極電極層465a2之上。在使用提供源極或汲極電極層465b的高選擇比例給源極或汲極電極層465a1和465a2的不同材料之情況中，無需設置蝕刻時保護源極或汲極電極層465a2之佈線層468。
注意，適當地調整材料及蝕刻條件，以致於氧化物半導體層462不會因導電膜的蝕刻而被去除。
在本實施例中，使用鈦膜作為導電膜，使用以In-Ga-Zn-O為基礎的氧化物半導體作為氧化物半導體層462，以及使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為鈦膜的蝕刻劑。
注意，在第三微影步驟中，僅有部份氧化物半導體層462被蝕刻，因此，在某些情況中，形成具有溝槽(凹部)的氧化物半導體。以噴墨法形成用於形成源極或汲極電極層465b以及佈線層468之光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
接著，在絕緣層457、氧化物半導體層462、源極或汲極電極層465a1和465a2、以及源極或汲極電極層465b之上形成閘極絕緣層452。
以電漿CVD法、濺射法、等等，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層，以單層 或堆疊層形成閘極絕緣層452。為了防止閘極絕緣層452含有大量的氫，以濺射法較佳地形成閘極絕緣層452。在以濺射法形成氧化矽膜的情況中，使用矽標靶或石英標靶作為標靶，使用氧或氧及氬的混合氣體作為濺射氣體。
閘極絕緣層452具有一結構，其中，氧化矽層和氮化矽層依序堆疊於源極或汲極電極層465a1和465a2以及源極或汲極電極層465b之上。在本實施例中，在壓力0.4Pa、高頻功率為1.5Kw、及氧及氬(氧對氬的流速比為1：1(流速均為25sccm)的氛圍中，以RF濺射法，形成厚度100nm的氧化矽層。
接著，在第四微影步驟中，形成光阻掩罩，並且，執行選擇性蝕刻以去除部份閘極絕緣層452，以致於形成抵達佈線層468的開口423(請參見圖5D)。雖然未顯示，但是，可以在形成開口423時形成抵達源極或汲極電極層465b的開口。在本實施例中，說明一實施例，其中，在進一步堆疊層間絕緣層之後形成抵達源極或汲極電極層465b的開口，然後，在開口中形成用於電連接的佈線層。
然後，在第五微影步驟中，在閘極絕緣層452和開口423之上形成導電膜，並且，形成閘極電極層461(461a和461b)及佈線層464。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧或 含有任何這些材料作為主成份之合金材料，將閘極電極層461(461a和461b)、及佈線層464形成為單層或堆疊層。
在本實施例中，以濺射法形成150nm厚的鈦膜，形成閘極電極層461(461a和461b)及佈線層464。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(舉例而言，200℃至400℃(含)，較佳地，250℃至350℃(含))。在本實施例中，在250℃下，在氮氛圍中執行第二熱處理一小時。在電晶體460之上形成保護絕緣層或平坦化絕緣層之後，執行第二熱處理。
此外，在空氣中，在100℃至200℃(含)下執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。此外，可以在形成氧化物絕緣層之前，在降壓下執行此熱處理。在降壓下，熱處理時間可以縮短。
經由上述製程，形成電晶體460，電晶體460包含氫、濕氣、氫化物、或氫氧化物的濃度降低之氧化物半導體層462(請參見圖5E)。
在電晶體460之上設置保護絕緣層或用於平坦化的平坦化絕緣層。雖然未顯示，在閘極絕緣層452及保護絕緣層或平坦化絕緣層中形成抵達源極或汲極電極層465b的開口，並且，在開口中形成電連接至源極或汲極電極層465b的佈線層。舉例而言，保護絕緣層形成為具有氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層 之單層結構或堆疊層結構。
在本實施例中所述的電晶體中，使用實施例1中所述的濺射標靶來形成氧化物半導體膜；因此，可以降低含於氧化物半導體膜中的雜質濃度。當以上述方式形成氧化物半導體膜時，餘留在反應氛圍中的濕氣被去除；因此，可以進一步降低氧化物半導體膜中的氫的濃度及氫化物的濃度。因此，將氧化物半導體膜穩定。
如上所述，藉由應用高度純化的氧化物半導體至電晶體，可以提供具有降低的關閉電流之電晶體。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例4)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。注意，如同實施例2一般地形成或執行與實施例2中相同的部份、具有類似於實施例2中的功能之部份、及類似於實施例2中的步驟，且不重複其說明。此外，不重複相同部份的詳細說明。在本實施例中所述的電晶體425和426中，均使用實施例1中所述的標靶所形成的氧化物半導體膜作為主動層。
參考圖6A及6B，說明本實施例之電晶體。
圖6A及6B均顯示電晶體的剖面結構的實例。圖6A及6B中所示的電晶體425和426均為具有氧化物半導體層夾於導電層與閘極電極層之間的結構之電晶體。
在圖6A及6B中，使用矽基板作為基板，並且，電晶體425和426係設於形成在基板420之上的絕緣層422之上。
在圖6A中，導電層427係設於設在基板420之上的絕緣層422與絕緣層407之間，以致於至少與整個氧化物半導體層412重疊。
圖6B是藉由蝕刻而如同所示般處理絕緣層422與絕緣層407之間的導電層424、以及導電層424與包含至少通道形成區的部份氧化物半導體層412重疊之實例。
關於導電層427和424，可以使用能夠耐受往後執行的熱處理之溫度的金屬材料：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的元素、包含任何上述元素作為成份的合金、包含這些元素中的任何元素的組合之合金膜、包含任何上述元素作為成份的氮化物、等等。此外，導電層427和424均具有單層結構或堆疊層結構。舉例而言，可以使用鎢層的單層結構、包含氮化鎢層和鎢層的堆疊層結構、等等。
導電層427和424可以具有與電晶體425和426的閘極電極層411相同的電位或不同的電位以及作為第二閘極電極層。此外，導電層427和424可以是例如GND或0V等固定電位。
導電層427和424能夠分別控制電晶體425和426的電特徵。
如上所述般，藉由應用高度純化的氧化物半導體層至 電晶體，能夠提供具有降低的關閉狀態電流之電晶體。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例5)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。在本實施例中所述的電晶體390中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
圖7A至7E顯示本實施例中電晶體的剖面結構的實例。圖7A至7E中所示的電晶體390是底部閘極型電晶體，也稱為逆交錯電晶體。
雖然電晶體390被說明為單閘極電晶體，但是，於需要時，電晶體390可以製成包含多個通道形成區之多閘極電晶體。
於下，將參考圖7A至7E，說明在基板394之上製造電晶體390之製程。
首先，在具有絕緣表面的基板394上形成導電膜，然後，在第一微影步驟中形成閘極電極層391。所形成的閘極電極層的邊緣較佳為錐形形狀，在此情況中，能夠增進堆疊於其之上的閘極絕緣層的覆蓋。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩，造成製造成本降低。
雖然對於作為具有絕緣表面的基板394之基板並無特 別限定，但是，基板需要對往後執行的熱處理至少具有足夠的抗熱性。使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等玻璃基板作為具有絕緣表面的基板394。
在使用玻璃基板且往後執行的熱處理的溫度高的情況中，較佳使用應變點等於或高於730℃的基板。關於玻璃基板，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。注意，一般而言，當玻璃基板含有的氧化鋇(BaO)比氧化硼(Ba2O3)多時，玻璃基板更實用及抗熱。基於此理由，較佳使用含有BaO及B2O3而BaO的量大於B2O3的量之玻璃基板。
注意，可以使用例如陶瓷基板、石英基板、或藍寶石基板等絕緣體形成的基板，取代上述玻璃基板。或者，可以使用結晶的玻璃基板等等。又或者，可以適當地使用塑膠基板等等。
作為基底膜的絕緣膜可以設於基板394與閘極電極層391之間。基底膜具有防止雜質元素從基板394擴散的功能，並且，可以形成為具有使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多個膜的單層結構或堆疊層結構。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有任何這些材料作為主成份之合金材料，將閘極電極層391形成為具有單層結構或堆疊層結構。
舉例而言，關於閘極電極層391的雙層結構，下述結構是較佳的：鉬層堆疊於鋁層之上的雙層結構、鉬層堆疊 於銅層之上的雙層結構、氮化鈦層或氮化鉭層堆疊於銅層之上的雙層結構、氮化鈦層及鉬層堆疊之雙層結構、以及氮化鎢層及鎢層堆疊的雙層結構。關於三層結構，鎢層或氮化鎢層、鋁及矽的合金或鋁和鈦的合金之層、以及氮化鈦層或鈦層之堆疊是較佳的。注意，使用透光導電膜，以形成閘極電極層。關於透光導電膜的實施例可為透光導電氧化物等等。
接著，在閘極電極層391之上形成閘極絕緣層397。
以電漿CVD法、濺射法、等等，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、及氧化鋁層，將閘極絕緣層形成為具有單層結構或堆疊層結構。以濺射法較佳形成閘極絕緣層397，以致於防止大量的氫被含於閘極絕緣層397中。在以濺射法形成氧化矽膜的情況中，使用矽標靶或石英標靶作為標靶，並且，使用氧或氧及氬的混合氣體作為濺射氣體。
閘極絕緣層397具有一結構，其中，氮化矽層及氧化矽層依序地堆疊於閘極電極層391之上。舉例而言，以濺射法形成厚度大於或等於50nm且小於或等於至200nm(在本實施例中為50nm)的氮化矽層(SiNy(y>0))作為第一閘極絕緣層，並且，厚度大於或等於5nm且小於或等於300nm(在本實施例中為50nm)的氧化矽層(SiOX(x>0))堆疊於第一閘極絕緣層之上作為第二閘極絕緣層，因而形成厚度100nm的閘極絕緣層。
為了在閘極絕緣層397及稍後形成的氧化物半導體膜 397中含有儘可能少的氫、羥、及濕氣，較佳的是，在濺射設備的預熱室中，將閘極絕緣層391形成於之上的基板394或閘極絕緣層391及閘極絕緣層397形成於其上的基板394預熱，以作為膜形成的預熱，以致於例如被吸附於基板394之上的氫或濕氣等雜質被消除及去除。預熱溫度高於或等於100℃且低於或等於400℃，較佳高於或等於150℃且低於或等於300℃。關於設置用於預熱室的抽真空單元，較佳使用低溫泵。此預熱處理可以省略。在形成氧化物絕絕緣層396之前，以類似方式對有複數層形成於上的基板394執行此預熱，所述複數層到達且包含源極電極層395a和汲極電極層395b。
接著，在閘極絕緣層397之上形成厚度大於或等於2nm且小於或等於200nm的氧化物半導體膜393(請參見圖7A)。使用實施例1中所述的濺射標靶，以形成氧化物半導體膜393。
注意，在以濺射法形成氧化物半導體膜393之前，以反向濺射法較佳地去除附著於絕緣層397的表面上的灰塵，在反向濺射中，導入氬氣以產生電漿。反向濺射為一方法，其中，電壓施加至基板側，未施加至靶側，在氬氛圍中，使用RF電源，並且，在基板附近產生電漿，以致於修改基板表面。注意，可以使用氮氛圍、氦氛圍、氧氛圍等等以取代氬氛圍。
使用實施例1中所述濺射標靶，以濺射法形成氧化物半導體膜393。關於氧化物半導體膜393，可以使用下 述：以In-Ga-Zn-O為基礎的氧化物半導體膜、以In-Sn-Zn-O為基礎的氧化物半導體膜、以In-Al-Zn-O為基礎的氧化物半導體膜、以Sn-Ga-Zn-O為基礎的氧化物半導體膜、以Al-Ga-Zn-O為基礎的氧化物半導體膜、以Sn-Al-Zn-O為基礎的氧化物半導體膜、以In-Sn-O為基礎的氧化物半導體膜、以In-Zn-O為基礎的氧化物半導體膜、以Sn-Zn-O為基礎的氧化物半導體膜、以Al-Zn-O為基礎的氧化物半導體膜、以In-O為基礎的氧化物半導體膜、以Sn-O為基礎的氧化物半導體膜、或以Zn-O為基礎的氧化物半導體膜。在本實施例中，使用用於膜形成的以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜393。在稀有氣體氛圍(典型上為氬)、氧氛圍、稀有氣體(典型上為氬)及氧的混合氛圍中，以濺射法，形成氧化物半導體膜393。在使用濺射法的情況中，使用含有大於或等於2wt%且小於或等於10wt%的SiO2之標靶，形成氧化物半導體膜。
關於用於以濺射法形成氧化物半導體膜393的標靶，使用含有氧化鋅作為主成份的用於膜形成之氧化物半導體標靶。關於用於膜形成的氧化物半導體標靶之另一實施例，使用含有In、Ga、及Zn之用於膜形成的氧化物半導體標靶(In2O3：Ga2O3：ZnO=1：1：1之成份比(莫耳比))。關於含有In、Ga、及Zn之用於膜形成的氧化物半導體標靶，也可以使用具有In2O3：Ga2O3：ZnO=1：1：2之成份比(莫耳比)的標靶或是具有In2O3： Ga2O3：ZnO=1：1：4之成份比(莫耳比)的標靶。此外，用於膜形成的氧化物半導體標靶的填充率高於或等於90%且低於或等於100%，較佳高於或等於95%且低於或等於99.9%。藉由使用具有高填充率的用於膜形成之氧化物半導體標靶形成的氧化物半導體膜是緻密的。
以下述方式，在基板394之上形成氧化物半導體膜393：基板被固持在維持降壓的處理室中並被加熱至室溫或低於400℃的溫度，然後，導入氫及濕氣被去除的濺射氣體並去除餘留在處理室中的濕氣，並且，使用金屬氧化物作為標靶。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物(較佳也去除含有碳原子的化合物)、等等，因而可以降低處理室中形成的氧化物半導體膜中的雜質濃度。執行濺射膜形成並使用低溫泵去除餘留在處理室中的濕氣，因而在形成氧化物半導體膜393時的基板溫度在室溫至低於400℃的溫度之範圍中。
關於沈積條件的實施例，使用下述條件：基板與標靶之間的距離為100mm、壓力0.6Pa、直流(DC)電力為0.5kW、以及氛圍為氧氛圍(氧流量比例為100%)。注意，較佳使用脈衝式直流(DC)電源，在此情況中，可以降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)，以及厚度均勻。氧化物半導體膜較佳具有大於或等於5 nm且低於或等於30nm(含)的厚度。注意，適當的厚度視氧化物半導體材料而不同，並且，可以視材料而適當地設定厚度。
濺射法的實施例包含以高頻電源用於濺射電源的RF濺射法、使用DC電源的DC濺射法、以及使用以脈衝式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情況中，主要使用RF濺射法，在形成金屬膜的情況中，主要使用DC濺射法。
此外，也可以使用多源濺射設備，其中，可以設置複數個不同材料的靶。藉由多源濺射設備，可以在相同腔室中形成堆疊的不同材料膜，或者，在相同腔室中，同時藉由放電而形成具有多種材料的膜。
此外，可以使用在腔室內設有磁系統且用於磁控管濺射法的濺射設備、或是使用微波產生的電漿而未使用輝光放電之用於ECR濺射法的濺射設備。
此外，關於使用濺射法的沈積法，也可以使用反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體成份在沈積期間彼此化學地反應以形成其薄的化合物膜，在偏壓濺射法中，在沈積期間，電壓也施加至基板。
接著，在第二微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層399(請參見圖7B)。注意，以噴墨法形成用以形成島狀氧化物半導體層399的光阻掩罩。藉由噴墨法之光阻掩罩的形成不需要光罩，造成製造成本降低。
在接觸孔形成於閘極絕緣層397中的情況中，在形成氧化物半導體層399時形成接觸孔。
注意，可以以乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻等二者，以執行此處的氧化物半導體膜393的蝕刻。
關於用於乾式蝕刻的蝕刻氣體，較佳使用含氯的氣體(例如，氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4)等以氯為基礎的氣體)。
或者，可以使用含有氟的氣體(例如，四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)等以氟為基礎的氣體)；溴化氫(HBr)；氧(O2)；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將膜蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。
關於用於濕式蝕刻的蝕刻劑，使用例如磷酸、醋酸、及硝酸、等等的混合溶液。此外，也可以使用ITO07N(由KANTO CHEMICAL Co.,INC.所製造)。
藉由清洗，將濕式蝕刻後的蝕刻劑與蝕刻掉的材料一起去除。含有蝕刻劑及蝕刻掉的材料之廢液可以被純化及材料可以再使用。當從蝕刻後的廢液中收集及再使用包含 於氧化物半導體層中例如銦等材料時，可以有效地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如，蝕刻劑、蝕刻時間、及溫度)，以致於氧化物半導體膜可以被蝕刻成所需形狀。
注意，在後續步驟形成導電膜之前，較佳執行反向濺射，以致於附著至氧化物半導體層399和閘極絕緣層397的光阻餘留物等被去除。
接著，在絕緣層397和氧化物半導體層399上形成導電膜。以濺射法或真空蒸鍍法，形成導電膜。關於用於導電膜的材料的實施例，可為選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有任何這些元素的合金、結合這些元素的合金膜、等等。或者，可以使用選自錳、鎂、鋯、鈹、及釷的其中之一或更多種材料。此外，導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構；鋁膜及堆疊於其之上的鈦膜之雙層結構；鈦膜、堆疊於其之上的鋁膜、及堆疊於其上的鈦膜的三層結構；等等。或者，可以使用含有鋁(Al)與選自下述的其中之一或更多個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在第三微影步驟中，在導電膜之上形成光阻掩罩，並且，選擇性蝕刻導電膜，以致於形成源極電極層395a和汲極電極層395b，然後，去除光阻掩罩(請參見圖 7C)。
在第三微影步驟中用於光阻掩罩形成的曝光中，使用紫外光、KrF雷射光、或ArF雷射光。稍後完成的電晶體的通道長度L係由氧化物半導體層399上彼此相鄰之源極電極層和汲極電極層的底部端之間的距離所決定。注意，當在通道長度L小於25nm的情況中執行曝光時，使用具有數奈米至數十奈米之極度短波長的極紫外光，執行第三微影步驟中用於形成光阻掩罩的曝光。使用極紫外光的曝光能夠有高解析度及深聚焦深度。因此，稍後完成的電晶體的通道長度L大於或等於10nm且低於或等於1000nm，電路的操作速度增加，又由於關閉狀態電流值極度小，以致於取得更低耗電。
注意，為了防止氧化物半導體層399在導電膜蝕刻時被去除，適當地調整導電膜及氧化物半導體層399的材料及蝕刻條件。
在本實施例中，使用鈦膜作為導電膜，以In-Ga-Zn-O為基礎的氧化物半導體使用於氧化物半導體層399，並且使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為鈦膜的蝕刻劑。
注意，在第三微影步驟中，在某些情況中僅有部份氧化物半導體層399被蝕刻，因而形成具有溝槽(凹部)的氧化物半導體層。此外，以噴墨法形成用於形成源極電極層395a和汲極電極層395b之光阻掩罩。以噴墨法形成光阻掩罩不需要光罩，造成製造成本降低。
為了降低微影步驟中的光罩數目及步驟，藉由使用多色調掩罩以執行蝕刻步驟，多色調掩罩是光透射過而具有多種強度的曝光掩罩。藉由使用多色調掩罩形成的光阻掩具有複數厚度，以及又可藉由蝕刻而改變形狀；因此，在用於處理成不同圖案之多個蝕刻步驟中使用光阻掩罩。因此，藉由多色調光罩，可以形成對應於至少二種或更多種的不同圖案之光阻掩罩。因此，可以降低曝光掩罩的數目，也可以降低對應的微影步驟之數目，因而可以實現製程簡化。
執行使用例如N2O、N2、或Ar等氣體之電漿處理以去除附著至氧化物半導體層的曝露表面的水等等。或者，使用氧及氬的混合氣體，以執行電漿處理。
在執行電漿處理的情況中，形成氧化物絕緣層396而不曝露於空氣中，以作為接觸部份氧化物半導體層的保護絕緣膜(請參見圖7D)。在本實施例中，形成氧化物絕緣層396以在氧化物半導體層399未與源極電極層395a和汲極電極層395b重疊的區域中與氧化物半導體層399相接觸。
在本實施例中，以下述方式形成含有缺陷的氧化矽層作為氧化物絕緣層396：將有複數層形成於上的基板394加熱至室溫或低於100℃的溫度、導入含有高純度氧及氫和濕氣已被去除的濺射氣體、以及使用矽標靶，所述複數層係達到及包含島狀氧化物半導體層399、源極電極層395a、和汲極電極層395b。
舉例而言，在下述條件下，以脈衝DC濺射，形成氧化矽層：濺射氣體的純度為6N(99.9999%)，使用摻雜硼的矽標靶(電阻率0.01Ωcm)，基板與標靶之間的距離(T-S距離)是89mm，壓力是0.4Pa，直流(DC)功率是6kW，氛圍是氧氛圍(氧流量比是100%)。氧化矽層的厚度是300nm。注意，使用石英(較佳為合成石英)作為用於形成氧化矽層的標靶以取代矽標靶。關於濺射氣體，使用氧及氬的混合氣體。
在該情況中，較佳形成氧化物絕緣層396並去除餘留在處理室中的濕氣以防止氫、羥基、或濕氣含於氧化物半導體層399及氧化物半導體層396中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物絕緣層396中的雜質濃度。
注意，關於氧化物絕緣層396，使用氧氮化矽層、氧化鋁層、氧氮化鋁層、等等以取代氧化矽層。
此外，使氧化物絕緣層396與氧化物半導體層399彼此接觸，在100℃至400℃下執行熱處理。由於在本實施例中的氧化物絕緣層396含有大量的缺陷，所以，藉由此熱處理，例如氫、濕氣、羥基、氫化物等含於氧化物半導體層399中的雜質擴散至氧化物絕緣層396，以致於含於 氧化物半導體層399中的雜質被進一步降低。
經由上述步驟，製造包含氫、濕氣、羥基、或氫化物的濃度降低之氧化物半導體層392的電晶體390(請參見圖7E)。
在本實施例中所述的電晶體中，由於使用實施例1中所述的濺射標靶來形成氧化物半導體膜，所以，可以降低含於氧化物半導體膜中的雜質濃度。此外，當形成氧化物半導體膜時去除餘留在反應氛圍中的濕氣時，可以進一步降低氧化物半導體膜中的氫及氫化物的濃度。因此，將氧化物半導體膜穩定。
在氧化物絕緣層之上設置保護絕緣層。在本實施例中，保護絕緣層398形成於氧化物絕緣層396上。使用氮化矽膜、氧氮化矽膜、氮化鋁膜、氮氧化鋁膜、等等作為保護絕緣層398。
以下述方式形成氮化矽層作為保護絕緣層398：將有複數層形成於上的基板394加熱至100℃至400℃的溫度、導入含有高純度氮及氫和濕氣已被去除的濺射氣體、以及使用矽標靶，所述複數層係達到及包含氧化物絕緣層。也在該情況中，以類似於氧化物絕緣層396的方式，較佳地形成保護絕緣層398並去除餘留在處理室中的濕氣。
在形成保護絕緣層398的情況中，在形成保護絕緣層398時，將基板394加熱至100℃至400℃，因此，含於氧化物半導體層中的氫或濕氣擴散至氧化物絕緣層中。在 該情況中，在形成氧化物絕緣層之後不必執行熱處理。
在形成氧化矽層作為氧化物絕緣層396及氮化矽層堆疊於其之上作為保護絕緣層398的情況中，使用相同的矽標靶，在相同的處理室中形成氧化矽層及氮化矽層。首先，以導入含氧的氣體及使用設於處理室中的矽標靶之方式，形成氧化矽層。然後，以氣體切換至含氮的氣體及使用用於氮化矽層的矽標靶之方式，形成氮化矽層。連續地形成氧化矽層及氮化矽層而不曝露於空氣；如此，防止例如氫或濕氣等雜質被吸附於氧化矽層的表面上。在該情況中，在形成氧化矽層作為氧化物絕緣層396及氮化矽層堆疊於其之上作為保護絕緣層398之後，較佳執行熱處理(在100℃至400℃)，以致於含於氧化物半導體層中的氫或濕氣擴散至氧化物絕緣層中。
在形成保護絕緣層之後，在空氣中，在高於或等於100℃且低於或等於200℃的溫度下，又執行熱處理大於或等於一小時且小於或等於30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至大於或等於100℃且低於或等於200℃的溫度，然後降至室溫。在形成氧化物絕緣層之前，在降壓下執行此熱處理。當在降壓下執行熱處理時，熱處理時間可以縮短。此熱處理能夠取得常關電晶體。因此，可以增加半導體裝置的可靠度。
此外，在閘極絕緣層上形成作為通道形成區的氧化物半導體層時，去除餘留在反應氛圍中的濕氣，因而降低氧 化物半導體層中的氫及氫化物的濃度。
由於在400℃或更低的溫度下執行上述步驟，所以，製程可以應用至使用邊等於或大於1m且厚度小於或等於1mm的玻璃基板的製程。此外，由於在400℃或更低的處理溫度下執行所有上述步驟，所以，能夠製造顯示面板而不會消耗太多能量。
如上所述，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流量降低的電晶體。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例6)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。在本實施例中所述的電晶體310中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
圖8A至8E顯示本實施例中電晶體的剖面結構的實例。圖8A至8E中所示的電晶體310是底部閘極型電晶體，稱為逆交錯電晶體。
雖然電晶體310被說明為單閘極電晶體，但是，於需要時，可以製成包含多個通道形成區之多閘極電晶體。
於下，將參考圖8A至8E，說明在基板300之上製造電晶體310之製程。
首先，在具有絕緣表面的基板300之上形成導電膜， 然後，在第一微影步驟中形成閘極電極層311。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩，造成製造成本降低。
雖然對於作為具有絕緣表面的基板300之基板並無特別限定，但是，基板需要對往後執行的熱處理至少具有足夠的抗熱性。使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等製成的玻璃基板。
在往後執行的熱處理的溫度高的情況中，較佳使用應變點等於或高於730℃的玻璃基板。關於玻璃基板，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。注意，一般而言，在含有的氧化鋇(BaO)比氧化硼多的情況中，取得更實用抗熱的玻璃基板。因此，較佳使用含有的氧化鋇(BaO)比氧化硼(B2O3)大的玻璃基板。
注意，可以使用例如陶瓷基板、石英基板、或藍寶石基板等絕緣體形成的基板，取代上述玻璃基板。或者，可以使用結晶的玻璃基板等等。又或者，可以適當地使用塑膠基板等等。
作為基底膜的絕緣膜可以設於基板300與閘極電極層311之間。基底膜具有防止雜質元素從基板300擴散的功能，並且，可以形成為具有使用選自氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多個膜的單層結構或堆疊層結構。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等 金屬材料或含有任何這些材料作為主成份之合金材料，將閘極電極層311形成為具有單層結構或堆疊層結構。
關於閘極電極層311的雙層結構，舉例而言，下述結構是較佳的：鉬層堆疊於鋁層之上之結構、鉬層堆疊於銅層之上之結構、氮化鈦層或氮化鉭層堆疊於銅層之上之結構、氮化鈦層及鉬層堆疊之結構、或氮化鎢層及鎢層堆疊的結構。關於三層結構，鎢層或氮化鎢層、鋁及矽的合金或鋁和鈦的合金之層、以及氮化鈦層或鈦層之堆疊是較佳的。
接著，在閘極電極層311之上形成閘極絕緣層302。
以電漿CVD法、濺射法、等等，將閘極絕緣層302形成為具有氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層的單層或其堆疊層。舉例而言，使用SiH4、氧、及氮作為沈積氣體，以電漿CVD法，形成氧氮化矽層。閘極絕緣層302的厚度大於或等於100nm且小於或等於500nm。在堆疊層結構的情況中，舉例而言，依序堆疊厚度大於或等於50nm且小於或等於至200nm的第一閘極絕緣層以及厚度大於或等於5nm且小於或等於300nm的第二閘極絕緣層。
在本實施例中，以電漿CVD法，形成厚度小於或等於100nm的氧氮化矽層作為閘極絕緣層302。
接著，在閘極絕緣層302上形成厚度大於或等於2nm且小於或等於200nm的氧化物半導體膜330。使用實施例1中所述的濺射標靶，以濺射法形成氧化物半導體膜 330。
注意，在以濺射法形成氧化物半導體膜330之前，以反向濺射法較佳地去除附著於絕緣層302的表面上的灰塵，在反向濺射中，導入氬氣以產生電漿。注意，可以使用氮氛圍、氦氛圍、氧氛圍等等以取代氬氛圍。
關於氧化物半導體膜330，可以使用下述：以In-Ga-Zn-O為基礎的氧化物半導體膜、以In-Sn-Zn-O為基礎的氧化物半導體膜、以In-Al-Zn-O為基礎的氧化物半導體膜、以Sn-Ga-Zn-O為基礎的氧化物半導體膜、以Al-Ga-Zn-O為基礎的氧化物半導體膜、以Sn-Al-Zn-O為基礎的氧化物半導體膜、以In-Sn-O為基礎的氧化物半導體膜、以In-Zn-O為基礎的氧化物半導體膜、以Sn-Zn-O為基礎的氧化物半導體膜、以Al-Zn-O為基礎的氧化物半導體膜、以In-O為基礎的氧化物半導體膜、以Sn-O為基礎的氧化物半導體膜、或以Zn-O為基礎的氧化物半導體膜。在本實施例中，使用用於膜形成的以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜330。此階段的剖面視圖為圖8A。在稀有氣體氛圍(典型上為氬)、氧氛圍、或稀有氣體(典型上為氬)及氧的混合氛圍中，以濺射法，形成氧化物半導體膜330。在使用濺射法的情況中，使用含有大於或等於2wt%且小於或等於10wt%的SiO2之標靶，形成氧化物半導體膜。
關於用於以濺射法形成氧化物半導體膜330的標靶，使用含有氧化鋅作為主成份的用於膜形成之氧化物半導體 標靶。關於用於膜形成的氧化物半導體標靶之另一實施例，使用含有In、Ga、及Zn之用於膜形成的氧化物半導體標靶(In2O3：Ga2O3：ZnO=1：1：1之成份比(莫耳比))。關於含有In、Ga、及Zn之用於膜形成的氧化物半導體標靶，也可以使用具有In2O3：Ga2O3：ZnO=1：1：2之成份比(莫耳比)的標靶或是具有In2O3：Ga2O3：ZnO=1：1：4之成份比(莫耳比)的標靶。此外，用於膜形成的氧化物半導體標靶的填充率高於或等於90%且低於或等於100%，較佳高於或等於95%且低於或等於99.9%。使用具有高填充率的用於膜形成之氧化物半導體標靶形成的氧化物半導體膜是緻密的。
關於用於形成氧化物半導體膜330的濺射氣體，較佳使用高純度氣體，其中，去除例如氫、濕氣、羥基或氫化物等雜質，以致於濃度約為數ppm或是約數ppb。
基板固持在維持降壓的處理室中並被加熱至高於或等於100℃且低於或等於600℃的溫度，較佳地，高於或等於200℃且低於或等於400℃的溫度。當基板受加熱時執行膜形成，因此，降低含於所形成的氧化物半導體膜中的雜質濃度。此外，降低導因於濺射的損傷。然後，導入氫及濕氣被去除的濺射氣體並去除餘留在處理室中的濕氣，並且，使用金屬氧化物作為標靶。以上述方式，在閘極絕緣層302上形成氧化物半導體膜330。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有 冷阱的渦輪泵。在由低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物(較佳也去除含有碳原子的化合物)、等等，因而可以降低處理室中形成的氧化物半導體膜中的雜質濃度。
關於沈積條件的實施例，使用下述條件：基板與標靶之間的距離為100mm、壓力0.6Pa、直流(DC)電力為0.5kW、以及氛圍為氧氛圍(氧流量比例為100%)。注意，較佳使用脈衝式直流(DC)電源，在此情況中，可以降低沈積時產生的粉末物質(也稱為粒子或灰塵)，以及厚度均勻。氧化物半導體膜較佳具有大於或等於5nm且低於或等於30nm的厚度。注意，適當的厚度視氧化物半導體材料而不同，並且，可以視材料而適當地設定厚度。
接著，在第二微影步驟中，將氧化物半導體膜330處理成島狀氧化物半導體層。注意，以噴墨法形成用於形成島狀氧化物半導體層的光阻掩罩。藉由噴墨法之光阻掩罩的形成不需要光罩，造成製造成本降低。
接著，對氧化物半導體層執行第一熱處理。經由第一熱處理，將氧化物半導體層脫水或脫氫。第一熱處理的溫度高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應變點。此處，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，然後，氧化物半導體層未曝露於空氣，防止濕氣及氫進入氧化物 半導體層，以致於取得氧化物半導體層331(請參見圖8B)。
熱處理設備不限於電熱爐，可以設有由來自例如電阻式加熱器等加熱器之熱傳導或熱輻射以將待處理的物品加熱之裝置。舉例而言，使用例如LRTA(燈快速熱退火)設備或GRTA(氣體快速熱退火)設備等RTA(快速熱退火)設備。LRTA設備是藉由例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等燈發射的光(電磁波)之輻射，將待處理的物體加熱。GRTA設備是使用高溫氣體執行熱處理的設備。關於氣體，使用不會因熱處理而與待處理的物體反應之惰性氣體，例如氮或例如氬等稀有氣體。
舉例而言，關於第一熱處理，如下所述般執行GRTA：將基板移入並置於被加熱至高達650℃至700℃的高溫之惰性氣體、基板被加熱數分鐘、以及將基板移出被加熱至高溫的惰性氣體。GRTA能夠在短時間內高溫熱處理。
注意，在第一熱處理中，較佳的是，氮或例如氦、氖、或氬等稀有氣體的氛圍中未含有濕氣、氫、等等。較佳的是，被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳為0.1ppm或更低)。
此外，視第一熱處理的條件或氧化物半導體層的材 料，將氧化物半導體層晶化至變成微晶膜或多晶膜。舉例而言，氧化物半導體層可以結晶變成具有90%或更高、或是80%或更高的結晶度之微晶氧化物半導體膜。此外，取決於第一熱處理的條件及氧化物半導體層的材料，氧化物半導體層可以變成未含結晶成份的非晶氧化物半導體膜。氧化物半導體層可以變成氧化物半導體膜，在所述氧化物半導體膜中，微晶部份(具有大於或等於1nm且小於或等於20nm的粒徑，典型上大於或等於2nm且低於或等於4nm)混入於非晶氧化物半導體中。
對未被處理成島狀氧化物半導體層的氧化物半導體膜330執行用於氧化物半導體層的第一熱處理。在該情況中，在第一熱處理後，從加熱設備中取出基板，然後，執行微影步驟。
在下述任何時機執行具有氧化物半導體層的脫水或脫氫效果之熱處理：在形成氧化物半導體層之後；在源極電極和汲極電極堆疊在氧化物半導體層之上之後；並且，在源極電極和汲極電極之上形成保護絕緣膜之後。
在接觸孔形成於閘極絕緣層302中的情況中，在氧化物半導體層330的脫水或脫氫之前或之後，執行接觸孔的形成。
注意，氧化物半導體膜的蝕刻可以是乾式蝕刻，不限於濕式蝕刻。
視材料而適當地調整蝕刻條件(例如，蝕刻劑、蝕刻時間、及溫度)，以致於材料可以被蝕刻成所需形狀。
接著，在閘極絕緣層302和氧化物半導體層331之上形成導電膜。以濺射法或真空蒸鍍法，形成導電膜。關於導電膜的材料，可為選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；含有任何這些元素作為成份的合金；含有這些元素的結合之合金膜、等等。此外，可以使用選自錳、鎂、鋯、鈹、及釷的其中之一或更多種材料。此外，導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構；鋁膜及堆疊於其上的鈦膜之雙層結構；鈦膜、鋁膜、及鈦膜依序堆疊的三層結構；等等。或者，可以使用Al與選自下述的其中之一或更多個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在形成導電膜之後執行熱處理的情況中，導電膜較佳具有足以承受熱處理的抗熱性。
在第三微影步驟中，在導電膜之上形成光阻掩罩，並且，選擇性蝕刻導電膜，以致於形成源極電極層315a和汲極電極層315b，然後，去除光阻掩罩(請參見圖8C)。
在第三微影步驟中用於光阻掩罩形成的曝光中，使用紫外光、KrF雷射光、或ArF雷射光。稍後完成的電晶體的通道長度L係由氧化物半導體層331上彼此相鄰之源極電極層和汲極電極層的底部端之間的距離所決定。注意，當在通道長度L小於25nm的情況中執行曝光時，使用具 有數奈米至數十奈米之極度短波長的極紫外光，執行第三微影步驟中用於形成光阻掩罩的曝光。使用極紫外光的曝光能夠有高解析度及深聚焦深度。因此，稍後完成的電晶體的通道長度L大於或等於10nm且低於或等於1000nm，電路的操作速度增加，又由於關閉狀態電流值極度小，以致於取得更低耗電。
注意，為了防止氧化物半導體層331在導電膜蝕刻時被去除，適當地調整導電膜及氧化物半導體層331的材料及蝕刻條件。
在本實施例中，使用鈦膜作為導電膜，以In-Ga-Zn-O為基礎的氧化物半導體用於氧化物半導體層331，以及使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為鈦膜的蝕刻劑。
注意，在第三微影步驟中，在某些情況中僅有部份氧化物半導體層331被蝕刻，因而形成具有溝槽(凹部)的氧化物半導體層。此外，以噴墨法形成用於形成源極電極層315a和汲極電極層315b之光阻掩罩。以噴墨法形成光阻掩罩不需要光罩，造成製造成本降低。
此外，氧化物半導體層可以形成於氧化物半導體層與源極和汲極電極層之間。連續地形成用於形成源極和汲極電極層之氧化物導電層和金屬層。氧化物導電層作為源極區和汲極區。
在氧化物半導體層與源極和汲極電極層之間設置氧化物導電層作為源極和汲極區，能夠降低源極和汲極區的電 阻以及以高速操作電晶體。
為了降低微影步驟中的光罩數目及步驟，藉由使用多色調掩罩以執行蝕刻步驟，多色調掩罩是光透射過而具有多種強度的曝光掩罩。藉由使用多色調掩罩形成的光阻掩具有複數厚度，以及又可藉由蝕刻而改變形狀；因此，在用於處理成不同圖案之多個蝕刻步驟中使用光阻掩罩。因此，藉由多色調光罩，可以形成對應於至少二種或更多種的不同圖案之光阻掩罩。因此，可以降低曝光掩罩的數目，也可以降低對應的微影步驟之數目，因而可以實現製程簡化。
接著，執行使用例如N2O、N2、或Ar等氣體之電漿處理。藉由此電漿處理，去除附著至氧化物半導體層的曝露表面的水等等。使用氧及氬的混合氣體，執行電漿處理。
在電漿處理之後，形成氧化物絕緣層316作為保護絕緣膜且接觸部份氧化物半導體層，而不曝露於空氣中。
適當地以例如濺射法等不會將例如水或氫等雜質混入於氧化物絕緣層316之方法，形成厚度至少1nm的氧化物絕緣層316。當氫含於氧化物絕緣層316中時，造成氫進入氧化物半導體層或由氫取出氧化物半導體層中的氧，藉以使得氧化物半導體層的背通道具有更低的電阻(成為n型)，以致於可以形成寄生通道。因此，重要的是採用不使用氫之形成方法以形成含有儘可能少的氫之氧化物絕緣層316。
在本實施例中，以濺射法形成厚度200nm的氧化矽膜作為氧化物絕緣層316。在膜形成時的基板溫度可以高於或等於室溫且小於或等於300℃，在本實施例中為100℃。在稀有氣體(典型上，氬)氛圍中、氧氛圍中、或氧和稀有氣體(典型上，氬)氛圍中，以濺射法形成氧化矽膜。使用氧化矽標靶或矽標靶作為標靶。舉例而言，在含有氧及氮的氛圍中，以濺射法形成氧化矽膜。關於形成為接觸電阻降低的氧化物半導體層之氧化物絕緣層316，使用未含有例如濕氣、氫離子、及羥等雜質且阻擋它們從外部進入的無機絕緣膜。具體而言，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
在該情況中，較佳形成氧化物絕緣層316並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣含於氧化物半導體層331及氧化物絕緣層316中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物絕緣層316中的雜質濃度。
關於用於形成氧化物絕緣層316的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處 理(較佳地，高於或等於200℃且低於或等於400℃，更佳地，高於或等於250℃且低於或等於350℃)。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。藉由第二熱處理，在部份氧化物半導體層(通道形成區)未接觸氧化物絕緣層316下施加熱。
經由上述步驟，用以形成的氧化物半導體膜的脫水或脫氫之第一熱處理使得氧化物半導體膜成為乏氧及具有較低電阻，亦即，使得氧化物半導體膜為n型(例如，n-型)。之後，藉由部份氧化物半導體層(通道形成區)未接觸氧化物絕緣層時施加熱的第二熱處理，氧供應至電阻由第一熱處理降低的氧化物半導體層331，因而修復乏氧部份。結果，與閘極電極層311重疊的通道形成區313具有更高的電阻(i型)，並且，以自行對準方式，形成與源極電極層315a重疊的高電阻源極區314a以及與汲極電極層315b重疊的高電阻汲極區314b。經由上述步驟，製造電晶體310(請參見圖8D)。
此外，在空氣中，在高於或等於100℃且低於或等於200℃(含)下執行熱處理一小時及小於或等於30小時。在本實施例中，在150℃下執行熱處理10小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃(含)的溫度，然後降至室溫。此外，可以在形成氧化物絕緣膜之前，在降壓下執行此熱處理。當在降壓下執行此熱處理時，熱處理時間可以縮短。 此熱處理能夠取得常關電晶體。因此，能夠增加半導體裝置的可靠度。
高電阻汲極區314b(或高電阻源極區314a)形成於與汲極電極層315b(或源極電極層315a)重疊的氧化物半導體層的部份中，因而能夠增加電晶體的可靠度。具體而言，高電阻汲極區314b的形成能夠造成導電率從汲極電極層315b經過高電阻汲極區314b至通道形成區313逐漸變化的結構。因此，在以汲極電極層315b連接至供應高電源電位VDD的佈線來操作電晶體的情況中，高電阻汲極區作為緩衝器，且即使高電壓施加至閘極電極層311與汲極電極層315b之間時，仍然較不易發生電場局部集中，因而增加電晶體的耐受電壓。
在氧化物半導體層薄至15nm或更薄的情況中，在整個厚度方向上形成氧化物半導體層中的高電阻源極區或高電阻汲極區；而在氧化物半導體層厚至大於或等於30nm且小於或等於50nm的情況中，在部份氧化物半導體層中，亦即，與源極電極層或汲極電極層相接觸及其附近之氧化物半導體層區中，電阻可以降低，以致於形成高電阻源極區或高電阻汲極區，並且，接近閘極絕緣層的氧化物半導體層的區域製成i型的。
在氧化物絕緣層316上額外地形成保護絕緣層。舉例而言，以RF濺射法形成氮化矽層。由於RF濺射法提供高生產力，所以，較佳作為保護絕緣層的膜形成方法。關於保護絕緣層，使用未含有例如濕氣、氫離子、及羥且阻 擋它們從外部進入的無機絕緣膜；舉例而言，使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氮化鋁膜、等等。在本實施例中，使用氮化矽膜形成保護絕緣層303作為保護絕緣層(請參見圖8E)。
在本實施例中，以下述方式形成氮化矽膜作為保護絕緣層303：將有複數層形成於其上的基板300加熱至100℃至400℃的溫度、導入含有高純度氮及氫和濕氣已被去除的濺射氣體、以及使用矽標靶，所述複數層係達到及包含氧化物絕緣層316。也是在該情況中，以類似於氧化物絕緣層316的情況，當去除餘留在處理室中的濕氣時，較佳形成保護絕緣層。
用於平坦化的平坦化絕緣層可以設置在保護絕緣層303之上。
如上所述，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流降低的電晶體。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例7)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。在本實施例中所述的電晶體360中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
圖9A至9D顯示本實施例中電晶體的剖面結構的實 例。圖9A至9D中所示的電晶體360是底部閘極型電晶體，稱為通道保護型(通道截止)電晶體，也稱為逆交錯電晶體。
雖然電晶體360被說明為單閘極電晶體，但是，於需要時，可以製成包含多個通道形成區之多閘極電晶體。
於下，將參考圖9A至9D，說明在基板320上製造電晶體360之製程。
首先，在具有絕緣表面的基板320之上形成導電膜，然後，在第一微影步驟中形成閘極電極層361。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩，造成製造成本降低。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有任何這些材料作為主成份之合金材料，將閘極電極層361形成為具有單層或堆疊層結構。
接著，在閘極電極層361之上形成閘極絕緣層322。
在本實施例中，以電漿CVD法，形成厚度小於或等於100nm的氧氮化矽層作為閘極絕緣層322。
接著，在閘極絕緣層322之上形成厚度大於或等於2nm且小於或等於200nm的氧化物半導體膜，然後，在第二微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層。在本實施例中，使用實施例1中所述的用於膜形成之以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜。
在該情況中，較佳形成氧化物半導體膜並去除餘留在 處理室中的濕氣，以致於在氧化物半導體膜中含有儘可能少的氫、羥基、或濕氣。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物半導體膜中的雜質濃度。
關於用於形成氧化物半導體膜的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物等雜質被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，執行氧化物半導體層的脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應變點。此處，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，然後，氧化物半導體層未曝露於空氣，防止濕氣及氫進入氧化物半導體層；因此，取得氧化物半導體層332(請參見圖9A)。
接著，執行使用例如N2O、N2、或Ar等氣體之電漿處理。藉由此電漿處理，去除附著至氧化物半導體層的曝露表面的水等等。使用氧及氬的混合氣體，執行電漿處理。
接著，在閘極絕緣層322及氧化物半導體層332上形 成氧化物絕緣層。之後，在第三微影步驟中，形成光阻掩罩，並且，藉由執行選擇性蝕刻以去除部份閘極絕緣層402，以及選擇性地蝕刻氧化物絕緣層，以致於形成氧化物絕緣層366。之後，去除光阻掩罩。
在本實施例中，以濺射法形成厚度200nm的氧化矽膜作為氧化物絕緣層366。在膜形成時的基板溫度可以高於或等於室溫且低於或等於300℃，在本實施例中為100℃。在稀有氣體(典型上為氬)氛圍中、氧氛圍中、或氧和稀有氣體(典型上為氬)氛圍中，以濺射法形成氧化矽膜。使用氧化矽標靶或矽標靶作為標靶。舉例而言，在含有氧及氮的氛圍中，以濺射法形成氧化矽膜。關於形成為接觸電阻降低的氧化物半導體層之氧化物絕緣層366，使用未含有例如濕氣、氫離子、及羥等雜質且阻擋它們從外部進入的無機絕緣膜。具體而言，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
在該情況中，較佳形成氧化物絕緣層366並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣含於氧化物半導體層332及氧化物絕緣層366中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物絕緣層366中的雜質濃度。
關於用於形成氧化物絕緣層366的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳地，高於或等於200℃且低於或等於400℃，更佳地，高於或等於250℃且低於或等於350℃)。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。藉由第二熱處理，在部份氧化物半導體層(通道形成區)未接觸氧化物絕緣層366下施加熱。
在本實施例中，設有氧化物絕緣層366且部份地曝露之氧化物半導體層332又在氮氛圍或惰性氣體氛圍或降壓下受到熱處理。藉由氮氛圍或惰性氣體氛圍或降壓下的熱處理，能夠降低未由氧化物絕緣層366覆蓋的氧化物半導體層332的曝露區的電阻。舉例而言，在氮氛圍中，在250℃下，執行熱處理一小時。
藉由在氮氛圍中對設有氧化物絕緣層366的氧化物半導體層332執行熱處理，降低氧化物半導體層332的曝露區的電阻，以致於形成包含具有不同電阻的複數個區域(圖9B中由陰影區及白區標示)之氧化物半導體層362。
接著，在閘極絕緣層322、氧化物半導體層362、及氧化物絕緣層366之上形成導電膜。之後，在第四微影步驟中，形成光阻掩罩以及選擇性地去除導電膜，以致於形成源極電極層365a和汲極電極層365b，然後，去除光阻 掩罩(請參見圖9C)。
關於源極電極層365a和汲極電極層365b的材料的實施例，可為選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素的合金、任何這些元素的組合、等等。此外，導電膜可以具有單層結構或二或更多層的堆疊層結構。
經由上述步驟，用以形成的氧化物半導體膜的脫水或脫氫之第一熱處理使得氧化物半導體膜成為乏氧及具有較低電阻，亦即，使得氧化物半導體膜為n型(例如，n-型)。之後，藉由氧化物絕緣層接觸氧化物半導體層時施加熱的第二熱處理，氧供應至電阻由第一熱處理降低的氧化物半導體層362，因而修復乏氧部份。結果，與閘極電極層361重疊的通道形成區363具有更高的電阻(i型)，以及，以自行對準方式，形成與源極電極層365a重疊的高電阻源極區364a以及與汲極電極層365b重疊的高電阻汲極區364b。經由上述步驟，製造電晶體360。
此外，在空氣中，在高於或等於100℃且低於或等於200℃(含)下執行熱處理一小時及小於或等於30小時。在本實施例中，在150℃下執行熱處理10小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃(含)的溫度，然後降至室溫。在形成氧化物絕緣膜之前，可以在降壓下執行此熱處理。當在降壓下執行熱處理時，熱處理時間可以縮短。此熱處理 能夠取得常關電晶體。因此，能夠增加半導體裝置的可靠度。
高電阻汲極區364b(或高電阻源極區364a)形成於與汲極電極層365b(或源極電極層365a)重疊的氧化物半導體層的部份中，因而能夠增加電晶體的可靠度。具體而言，高電阻汲極區364b的形成能夠造成導電率從汲極電極層365b經過高電阻汲極區364b至通道形成區363逐漸變化的結構。因此，在以汲極電極層315b連接至供應高電源電位VDD的佈線來操作電晶體的情況中，高電阻汲極區作為緩衝器，且即使高電壓施加至閘極電極層361與汲極電極層365b之間時，仍然較不易發生電場局部集中，因而增加電晶體的耐受電壓。
在源極電極層365a、汲極電極層365b、及氧化物絕緣層366之上形成保護絕緣層323。在本實施例中，使用氮化矽膜形成保護絕緣層323(請參見圖9D)。
注意，可以在源極電極層365a、汲極電極層365b、及氧化物絕緣層366之上額外地設置氧化物絕緣層，並且，保護絕緣層323堆疊於氧化物絕緣層之上。
在本實施例中所述的電晶體中，由於使用實施例1中所述的濺射標靶來形成氧化物半導體膜，所以，能夠降低含於氧化物半導體膜中的雜質濃度。當形成氧化物半導體膜時，去除餘留在反應氛圍中的濕氣；因此，進一步降低氧化物半導體膜中的氫的濃度及氫化物的濃度。因此，將氧化物半導體膜穩定。
如上所述，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流降低的電晶體。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例8)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。在本實施例中所述的電晶體350中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
圖10A至10D顯示本實施例中電晶體的剖面結構的實例。
雖然電晶體350被說明為單閘極電晶體，但是，於需要時，可以製成包含多個通道形成區之多閘極電晶體。
於下，將參考圖10A至10D，說明在基板340之上製造電晶體350之製程。
首先，在具有絕緣表面的基板340之上形成導電膜，然後，在第一微影步驟中形成閘極電極層351。在本實施例中，以濺射法形成厚度150nm的鎢膜作為閘極電極層351。
接著，在閘極電極層351之上形成閘極絕緣層342。在本實施例中，以電漿CVD法，形成厚度小於或等於100nm的氧氮化矽層作為閘極絕緣層342。
接著，在閘極絕緣層342之上形成導電膜，在第二微 影步驟中於導電膜之上形成光阻掩罩以及選擇性地蝕刻導電膜，以致於形成源極電極層355a和汲極電極層355b，然後，去除光阻掩罩(請參見圖10A)。
接著，形成氧化物半導體膜345(請參見圖10B)。使用實施例1中所述的濺射標靶，形成氧化物半導體膜345。在本實施例中，使用實施例1中所述的用於膜形成之以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜345。在第三微影步驟中，氧化物半導體膜345被處理成島狀氧化物半導體層。
在該情況中，較佳形成氧化物半導體膜345並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣被含於氧化物半導體膜345中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物半導體膜345中的雜質濃度。
關於用以形成氧化物半導體膜345的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物等雜質被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，執行氧化物半導體層的脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應 變點。此處，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時。然後，氧化物半導體層未曝露於空氣，以致於防止濕氣及氫進入，以及取得氧化物半導體層346(請參見圖10C)。
關於第一熱處理，可以如下所述般執行GRTA：將基板轉移及置於已被加熱至高達650℃至700℃的惰性氣體中、將基板加熱數分鐘、以及將基板自已被加熱至高溫的惰性氣體轉移及取出。GRTA能夠在短時間內達成高溫熱處理。
作為保護絕緣層的氧化物絕緣層356形成為接觸氧化物半導體層346。
適當地以例如濺射法等不會將例如濕氣或氫等雜質混入於氧化物絕緣層356之方法，形成厚度至少1nm的氧化物絕緣層356。當氫含於氧化物絕緣層356中時，造成氫進入氧化物半導體層或由氫取出氧化物半導體層中的氧，藉以使得氧化物半導體層的背通道具有更低的電阻(成為n型)，以致於可以形成寄生通道。因此，重要的是採用不使用氫之形成方法以形成含有儘可能少的氫之氧化物絕緣層356。
在本實施例中，以濺射法形成厚度200nm的氧化矽膜作為氧化物絕緣層356。在膜形成時的基板溫度可以高於或等於室溫且小於或等於300℃，在本實施例中為100℃。在稀有氣體(典型上為氬)氛圍中、氧氛圍中、 或氧和稀有氣體(典型上為氬)氛圍中，以濺射法形成氧化矽膜。使用氧化矽標靶或矽標靶作為標靶。舉例而言，在含有氧及氮的氛圍中，以濺射法形成氧化矽膜。關於形成為接觸電阻降低的氧化物半導體層之氧化物絕緣層356，使用未含有例如濕氣、氫離子、及羥等雜質且阻擋它們從外部進入的無機絕緣膜。具體而言，使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、等等。
在該情況中，較佳形成氧化物絕緣層356並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣含於氧化物半導體層346及氧化物絕緣層356中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物絕緣層356中的雜質濃度。
關於用於形成氧化物絕緣層356的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳地，高於或等於200℃且低於或等於400℃，更佳地，高於或等於250℃且低於或等於350℃)。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。藉由第二熱處理，在部份氧化物半導體層(通道形成區)未 接觸氧化物絕緣層356下施加熱。
經由上述步驟，在對氧化物半導體膜執行脫水或脫氫之熱處理以降低氧化物半導體膜的電阻之後，修復氧化物半導體膜的乏氧部份。結果，形成電阻增加的氧化物半導體層352(i-型氧化物半導體層)。經由上述步驟，製造電晶體350。
此外，在空氣中，在高於或等於100℃且低於或等於200℃(含)下執行熱處理一小時及小於或等於30小時。在本實施例中，在150℃下執行熱處理10小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃(含)的溫度，然後降至室溫。可以在形成氧化物絕緣膜之前，在降壓下執行此熱處理。當在降壓下執行此熱處理時，熱處理時間可以縮短。此熱處理能夠取得常關電晶體。因此，能夠增加半導體裝置的可靠度。
在氧化物絕緣層356之上額外地形成保護絕緣層。舉例而言，以RF濺射法形成氮化矽層。在本實施例中，使用氮化矽膜形成保護絕緣層343作為保護絕緣層(請參見圖10D)。
在保護絕緣層343之上設置用於平坦化的平坦化絕緣層。
在本實施例中所述的電晶體中，由於使用實施例1中所述的濺射標靶來形成氧化物半導體膜，所以，能夠降低 含於氧化物半導體膜中的雜質濃度。此外，當形成氧化物半導體膜時，去除餘留在反應氛圍中的濕氣時，進一步降低氧化物半導體膜中的氫及氫化物的濃度。因此，將氧化物半導體膜穩定。
如上所述，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流量降低的電晶體。此外，在例如顯示裝置中的像素中使用關閉狀態電流量降低的電晶體，以致於設在像素中的儲存電容器能夠固持電壓的儲存電容器之時間長度增加。因此，能夠提供顯示靜態影像等時消耗較少電力的顯示裝置。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例9)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。在本實施例中所述的電晶體380中，使用實施例1中所述的濺射標靶所形成的氧化物半導體膜作為主動層。
在本實施例中，將參考圖11，說明與實施例6部份地不同的電晶體之製程的實例。由於除了某些步驟以外圖11中的電晶體的製程都與圖8A至8E中的電晶體相同，所以，相同的代號用於相同的部份，且省略相同的部份之詳細說明。
根據實施例6，閘極電極層381形成於基板370之 上，並且，第一閘極絕緣層372a和第二閘極絕緣層372b相堆疊。在本實施例中，閘極絕緣層具有雙層結構，其中，使用氮化物絕緣層作為第一閘極絕緣層372a和使用氧化物絕緣層作為第二閘極絕緣層372b。
可以使用氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層、等等作為氧化物絕緣層。可以使用氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層、等等作為氮化物絕緣層。
在本實施例中，閘極絕緣層具有一結構，其中，氮化矽層和氧化矽層依序堆疊於閘極電極層381之上。以濺射法，形成厚度大於或等於50nm且小於或等於200nm(在本實施例中為50nm)的氮化矽層(SiNy(y>0))作為第一閘極絕緣層372a，並且，在第一閘極絕緣層372a上形成厚度大於或等於5nm且小於或等於300nm(在本實施例中為100nm)的氧化矽層(SiOX(x>0))作為第二閘極絕緣層372b，因而形成厚度150nm的閘極絕緣層。
接著，在微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層。在本實施例中，使用用於膜形成之以In-Ga-Zn-O為基礎的氧化物半導體標靶，以濺射法形成氧化物半導體膜。
在該情況中，較佳形成氧化物半導體膜並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣含於氧化物半導體膜中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空 泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物半導體膜中的雜質濃度。
關於用於形成氧化物半導體膜的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物等雜質被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
接著，執行氧化物半導體層的脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃。注意，在溫度高於或等於425℃的情況中，熱處理時間可以是一小時或更短，而在溫度低於425℃的情況中，熱處理時間比一小時長。此處，將基板置於熱處理設備其中之一的電熱爐中，並且，在氮氛圍中，對氧化物半導體層執行熱處理，然後，氧化物半導體層未曝露於空氣，防止濕氣及氫進入氧化物半導體層；因此，取得氧化物半導體層。在冷卻之後，藉由將高純度氧氣、高純度N2O氣體、或超乾空氣(具有-40℃或更低的露點，較佳為-60℃或更低)導入至相同的爐中，以執冷卻。較佳的是氧氣及N2O氣體未含有濕氣、氫、等等。或者，被導入至熱處理設備中的氧氣或N2O氣體的純度較佳為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，氧氣或N2O氣體的純度為1ppm或更低，較佳為0.1ppm或更低)。
注意，熱處理設備不限於電熱爐，舉例而言，可以使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)等快速熱退火(RTA)設備。LRTA設備是藉由例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等燈發射的光(電磁波)之輻射，將待處理的物體加熱。此外，LRTA設備及GRTA設備可以設有不僅藉由來自燈也藉由來自例如電阻式加熱器等加熱器之熱傳導或熱輻射以將待處理的物品加熱之裝置。GRTA意指使用高溫氣體的熱處理。關於氣體，使用不會與熱處理待處理的物體反應之惰性氣體，例如氮或例如氬等稀有氣體。以RTA方法，在600℃至750℃下執行熱處理數分鐘。
此外，在脫水或脫氫的第一熱處理之後，在氧氣或N2O氣體的氛圍中，在200℃至400℃(含)下，較佳為200℃至300℃(含)下，執行熱處理。
對已被處理成島狀氧化物半導體層的氧化物半導體膜，執行用於氧化物半導體層的第一熱處理。在該情況中，在第一熱處理後，自熱處理設備取出基板，然後，執行微影步驟。
經由上述步驟，整個氧化物半導體膜製成含有過量的氧，因而氧化物半導體膜具有更高的電阻，亦即，氧化物半導體膜變成i型氧化物半導體膜。因此，取得整個區域是i型區的氧化物半導體層382。
接著，在第二閘極絕緣層372b和氧化物半導體層 382上形成導電膜。此外，在微影步驟中在導電膜之上形成光阻掩罩，以及執行選擇性蝕刻以形成源極電極層385a和汲極電極層385b，然後，以濺射法形成氧化物絕緣層386。
在該情況中，較佳形成氧化物絕緣層386並去除餘留在處理室中的濕氣，以致於防止氫、羥基、或濕氣含於氧化物半導體層382及氧化物絕緣層386中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2O)等含有氫原子的化合物、等等；因此，可以降低處理室中形成的氧化物絕緣層386中的雜質濃度。
關於用於形成氧化物絕緣層386的濺射氣體，較佳使用例如氫、濕氣、羥或氫化物等雜質被去除的高純度氣體，以致於濃度約數ppm或約數ppb。
經由上述步驟，製造電晶體380。
接著，為了降低電晶體的電特徵變異，在惰性氣體氛圍或氮氣體氛圍中，執行熱處理(較佳地，在高於或等於150℃且低於350℃的溫度)。舉例而言，在氮氛圍中，在250℃下，執行熱處理一小時。
此外，在高於或等於100℃且低於或等於200℃的溫度下執行熱處理一小時或更長且小於或等於30小時。在本實施例中，在150℃下執行熱處理10小時。此熱處理 可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃(含)的溫度，然後降至室溫。可以在形成氧化物絕緣膜之前，在降壓下執行此熱處理。當在降壓下執行熱處理時，熱處理時間可以縮短。此熱處理能夠取得常關電晶體。因此，能夠增加半導體裝置的可靠度。
在氧化物絕緣層386上形成保護絕緣層373。在本實施例中，以濺射法形成厚度100nm的氮化矽膜作為保護絕緣層。
由氮化物絕緣層形成的保護絕緣層373和第一閘極絕緣層372a未含有例如濕氣、氫、氫化物、或氫氧化物等雜質以及具有阻擋這些雜質從外部進入的功能。
如此，在形成保護絕緣層373之後的製程中，可以防止例如濕氣等雜質自外部進入。此外，即使在完成裝置成為半導體裝置後，仍然能夠長時間防止例如濕氣等雜質從外部進入；因此，能夠增進裝置的長期可靠度。
或者，可以去除設在氮化物絕緣層形成的保護絕緣層373與第一閘極絕緣層372a之間的絕緣層，以致於保護絕緣層373接觸第一閘極絕緣層372a。
因此，氧化物半導體層中例如濕氣、氫、氫化物、或氫氧化物等雜質的濃度被降低至最低且防止雜質進入，以致於氧化物半導體層中的雜質濃度保持低。
在保護絕緣層373之上設置用於平坦化的平坦化絕緣層。
在本實施例中所述的電晶體中，由於使用實施例1中所述的濺射標靶來形成氧化物半導體膜，所以，能夠降低含於氧化物半導體膜中的雜質濃度。此外，當形成氧化物半導體膜時，去除餘留在反應氛圍中的濕氣時，進一步降低氧化物半導體膜中的氫及氫化物的濃度。因此，將氧化物半導體膜穩定。
如上所述，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流量降低的電晶體。此外，在例如顯示裝置中的像素中使用關閉狀態電流量降低的電晶體，以致於設在像素中的儲存電容器能夠固持電壓的儲存電容器之時間長度增加。因此，能夠提供顯示靜態影像等時消耗較少電力的顯示裝置。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例10)
在本實施例中，將說明使用實施例1中的標靶以製造電晶體的另一實例。本實施例中所述的電晶體可以作為實施例2至9中所述的電晶體。
在本實施例中，將說明透光導電材料用於閘極電極層、源極電極層、和汲極電極層之實例。除了上述之外，以類似於上述實施例的方式，製造電晶體，以及，未作出與上述實施例中相同的部份或具有類似的功能及步驟的部份的說明。此外，省略相同部份的詳細說明。
使用可使可見光透射的導電材料作為閘極電極層、源極電極層、和汲極電極層。舉例而言，可以使用下述金屬氧化物：以In-Sn-O為基礎的金屬氧化物；以In-Sn-Zn-O為基礎的金屬氧化物；以In-Al-Zn-O為基礎的金屬氧化物；以Sn-Ga-Zn-O為基礎的金屬氧化物；以Al-Ga-Zn-O為基礎的金屬氧化物；以Sn-Al-Zn-O為基礎的金屬氧化物；以In-Zn-O為基礎的金屬氧化物；以Sn-Zn-O為基礎的金屬氧化物；以Al-Zn-O為基礎的金屬氧化物；以In-O為基礎的金屬氧化物；以Sn-O為基礎的金屬氧化物；以Zn-O為基礎的金屬氧化物。其厚度適當地設定在大於或等於50nm且小於或等於300nm。關於用於閘極電極層、源極電極層、和汲極電極層的金屬氧化物的沈積方法，使用濺射法、真空蒸鍍法(電子束蒸鍍法等等)、電弧放電離子電鍍法、或噴灑法。在使用濺射法的情況中，使用含有大於或等於2wt%且小於或等於10wt%的SiO2之標靶，較佳執行沈積，以致於在透光導電膜中含有抑制結晶的SiOx(x>0)；依此方式，可以在往後執行的熱處理中防止氧化物半導體膜結晶。
注意，透光導電膜中的成份百分比的單位是原子百分比，成份百分比是使用電子探針X光微分析儀(EPMA)求得的值。
在設置電晶體的像素中，當使用使可見光透射的導電膜以形成像素電極層、其它電極層(例如，電容器電極層)、或佈線層(例如，電容器佈線層)時，實現具有高 孔徑比的顯示裝置。無需多言，使用使可見光透射的膜，也較佳地形成像素中的閘極絕緣層、氧化物絕緣層、保護絕緣層、及平坦化絕緣層。
在本說明書中，使光透射的膜意指具有允許75%至100%的可見光透射率之厚度的膜。在膜具有導電率的情況中，膜也稱為透明導電膜。此外，對可見光半透明的導電膜可以被使用於金屬氧化物，所述金屬氧化物用於閘極電極層、源極電極層、汲極電極層、像素電極層、其它電極層、或其它佈線層。對可見光半透明的導電膜意指具有允許50%至75%的可見光透射率之膜。
當電晶體具有如上所述的透光特性時，孔徑比增加。特別是，對於10吋或更小的小型液晶顯示面板，即使當像素的尺寸降低以便藉由例如增加閘極佈線的數目來實現更高的顯示影像解析度時，仍然能夠取得高孔徑比。此外，透光膜用於電晶體中的元件，即使提供高密度電晶體組時，仍然能夠取得高孔徑比以及確保足夠的顯示區面積。此外，當使用與電晶體中的元件相同的材料及步驟以形成儲存電容器時，儲存電容器也能具有透光特性，進一步增加孔徑比。
此外，在電晶體中使用高度純化的氧化物半導體層，因而可以提供關閉狀態電流量降低的電晶體。此外，在例如顯示裝置中的像素中使用關閉狀態電流量降低的電晶體，以致於設在像素中的儲存電容器能夠固持電壓的儲存電容器之時間長度增加。因此，能夠提供顯示靜態影像等 時消耗較少電力的顯示裝置。
本實施例可以與其它實施例的任何結構適當地結合實施。
(實施例11)
使用例如實施例2至10中所述的電晶體等半導體裝置，能夠完成各式各樣的電子裝置。在使用實施例1中所述的標靶製造的電晶體中，使用高度純化的氧化物半導體層作為主動層；因此，降低關閉狀態電流。此外，可以取得具有較少臨界電壓變異及高可靠度的電晶體。因此，能夠以高產量及高品質，製造作為終端產品的電子裝置。
在本實施例中，參考圖16A至16F，說明電子裝置的具體應用實例。注意，電子裝置包含電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等相機、數位相框、行動電話手機(也稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、以及例如彈珠台等大型遊戲機、等等。注意，根據實施例2至10的半導體裝置可以被整合安裝至電路板等上，而併入於電子裝置中，或者可以作為像素部的切換元件。實施例2至10中所述的電晶體具有小的關閉狀態電流量及較低的臨界電壓變異，因而可以有利地用於像素部及驅動電路部中。
圖16A顯示膝上型個人電腦，其包含根據實施例2至10的任何半導體裝置以及包含主體501、機殼502、顯示 部503、鍵盤504、等等。
圖16B是可攜式資訊終端(個人數位助理)，其包含根據實施例2至10的任何半導體裝置。在主體511中，設有2、顯示部513、外部介面515、操作鍵514、等等。此外，個人資訊終端包含探針512作為操作配件。
圖16C顯示電子書讀取器520作為包含電子紙的裝置實例，電子書讀取器520包含二機殼：機殼521和機殼523。機殼521和機殼523藉由鉸鏈537而相結合，以致於電子書讀取器520能以鉸鏈537為軸而開啟及關閉。此結構使得電子書讀取器能夠如同紙書般被使用。
顯示部525和顯示部527分別被併入於機殼521和機殼523中。顯示部525和顯示部527可以顯示同一影像或不同的影像。在不同的影像顯示於顯示部525和顯示部527的結構中，舉例而言，右顯示部(圖16C中的顯示部525)顯示文字，左顯示部(圖16C中的顯示部527)顯示影像。
圖16C顯示機殼521設有操作等的實例。舉例而言，機殼521設有電源531、操作鍵533、揚音器535、等等。以操作鍵533可以翻頁。注意，鍵盤、指向裝置、等等可以設於設有顯示部的機殼的表面上。此外，外部連接端子(耳機端子、USB端子、連接至例如AC轉接器及USB纜線等不同纜線之端子、等等)、記錄媒體插入埠、等等可以設在機殼的背表面或側表面上。此外，電子書讀取器520可以具有電子字典的功能。
此外，電子書讀取器520可以無線地發送及接收資訊。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。
注意，只要電子裝置顯示資料，電子紙可以用於所有領域的電子裝置。舉例而言，電子紙可以應用至海報、例如火車等車中廣告、例如信用卡等各式各樣卡片的顯示、等等以及電子書讀取器。
圖16D顯示包含根據實施例2至10的任何半導體裝置之行動電話。行動電話包含二機殼：機殼540和機殼541。機殼541係設有顯示面板542、揚音器543、麥克風544、指向裝置546、相機鏡頭547、外部連接端子548、等等。機殼540係設有將行動話充電的太陽能電池549、外部記憶體插槽、等等。此外，天線被併入於機殼541中。
顯示面板542係設有觸控面板功能。在圖16D中以虛線標示顯示為影像的多個操作鍵545。注意，行動電話包含升壓電路，用以將太陽能電池549輸出的電壓增加至每一個電路所需的電壓。除了上述結構之外，可以併有非接觸式IC晶片、小型記憶裝置、等等。
顯示面板542的顯示部根據使用樣式而適當地變化。此外，行動電話在設有顯示面板542的表面上設有相機鏡頭，因此，其可以作為視訊電話。揚音器543和麥克風544可以用於視訊電話、記錄、播放、等等，不限於語音通訊。此外，處於如圖16D所示的展開狀態之機殼540和 541可以滑動，以致於一者可以重疊於另一者之下；因此，可攜式終端的尺寸可以縮小，使得可攜式終端適於攜帶。
外部連接端子548可以被連接至AC轉接器及例如USB纜線等各式各樣的纜線，而能夠將行動電話充電以及在行動電話與個人電腦等等之間作資料通訊。此外，藉由將記錄媒體插至外部記憶體插槽550，可以儲存及移動較大量的資料。此外，除了上述功能之外，還可以提供紅外線通訊功能、電視接收功能、等等。
圖16E顯示包含根據實施例2至10的任何半導體裝置之數位相機。數位相機包含主體561、顯示部A 567、目鏡563、操作開關564、顯示部B 565、電池566、等等。
圖16F顯示包含根據實施例2至10的任何半導體裝置之電視機。在電視機570中，顯示部573被併入於機殼571中。影像可以顯示於顯示部573。此處，機殼571係由支架575所支撐。
以機殼571的操作開關或分開的遙控器580，操作電視機570。以遙控器580的操作鍵579，控制頻道及音量，以致於可以控制顯示於顯示部573上的影像。此外，遙控器580可以設有顯示部577，用於顯示從遙控器580輸出的資料。
注意電視機570較佳係設有接收器、數據機、等等。藉由接收器，可以接收一般的電視廣播。此外，當顯示裝 置經由數據機而有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間、在接收器與接收器之間、等等)資訊通訊。
本實施例中揭示的方法、結構、等等可以與其它實施例中所述的任何方法、結構、等等適當地結合。
本申請案係根據2009年11月13日向日本專利局申請之日本專利申請序號2009-260224，其整體內容於此一併列入參考。

Claims (10)

  1. 一種製造半導體膜的方法，包括下述步驟：準備包括燒結體的濺射標靶，該燒結體包括選自氧化鎂、氧化鋅、氧化鋁、氧化鎵、氧化銦、及氧化錫之至少一金屬氧化物；以及使用該濺射標靶形成該半導體膜，其中，含於該燒結體中的氫原子的濃度低於5×1019原子/立方公分。
  2. 一種製造包括半導體膜的電晶體的方法，包括下述步驟：準備包括燒結體的濺射標靶，該燒結體包括選自氧化鎂、氧化鋅、氧化鋁、氧化鎵、氧化銦、及氧化錫之至少一金屬氧化物；使用該濺射標靶形成該半導體膜；形成相鄰於該半導體膜的閘極電極；以及形成電連接到該半導體膜的源極電極和汲極電極，其中，含於該燒結體中的氫原子的濃度低於5×1019原子/立方公分。
  3. 如申請專利範圍第2項之方法，其中，該半導體膜在該閘極電極上。
  4. 如申請專利範圍第2項之方法，其中，該閘極電極在該半導體膜上。
  5. 如申請專利範圍第1或2項之方法，其中，該燒結體包括氧化銦、氧化鎵、及氧化鋅。
  6. 如申請專利範圍第1或2項之方法，其中，該氫原子的濃度係使用二次離子質譜儀而被測量。
  7. 如申請專利範圍第1或2項之方法，還包括對該燒結體執行熱處理。
  8. 如申請專利範圍第1或2項之方法，還包括對該半導體膜執行熱處理，其中，該熱處理在氮氛圍中以高於或等於400℃且低於或等於750℃之溫度被執行。
  9. 如申請專利範圍第1或2項之方法，其中，該氫原子的濃度低於5×1018原子/立方公分。
  10. 如申請專利範圍第1或2項之方法，其中，該氫原子的濃度低於1×1016原子/立方公分。
TW105113603A 2009-11-13 2010-11-09 濺射標靶及其製造方法和電晶體 TWI607512B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009260224 2009-11-13

Publications (2)

Publication Number Publication Date
TW201630081A TW201630081A (zh) 2016-08-16
TWI607512B true TWI607512B (zh) 2017-12-01

Family

ID=43991541

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099138510A TWI542717B (zh) 2009-11-13 2010-11-09 濺射標靶及其製造方法和電晶體
TW105113603A TWI607512B (zh) 2009-11-13 2010-11-09 濺射標靶及其製造方法和電晶體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099138510A TWI542717B (zh) 2009-11-13 2010-11-09 濺射標靶及其製造方法和電晶體

Country Status (5)

Country Link
US (3) US8492862B2 (zh)
JP (9) JP5627098B2 (zh)
KR (2) KR20120094013A (zh)
TW (2) TWI542717B (zh)
WO (1) WO2011058882A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612714B (zh) 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
WO2012169449A1 (en) 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
WO2013026491A1 (en) * 2011-08-25 2013-02-28 Applied Materials, Inc. Sputtering apparatus and method
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
CN106847929B (zh) * 2011-09-29 2020-06-23 株式会社半导体能源研究所 半导体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015504479A (ja) * 2011-11-08 2015-02-12 トーソー エスエムディー，インク． 特別な表面処理及び優れた粒子性能を有するシリコンスパッターターゲット及びその製造方法
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN104797736A (zh) * 2012-06-29 2015-07-22 株式会社半导体能源研究所 溅射靶材的使用方法以及氧化物膜的制造方法
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
WO2014061535A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101504580B1 (ko) * 2012-10-19 2015-03-20 홍성돈 코팅 성능이 향상된 엠블럼 코팅 장치
KR101410943B1 (ko) * 2012-12-20 2014-07-04 재단법인 포항산업과학연구원 고 아연 분율의 산화인듐-산화갈륨-산화아연 혼합 화합물의 소결체 및 그 제조방법
EP2767610B1 (en) * 2013-02-18 2015-12-30 Heraeus Deutschland GmbH & Co. KG ZnO-Al2O3-MgO sputtering target and method for the production thereof
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) * 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR20170101233A (ko) 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
US20170229295A1 (en) * 2016-02-09 2017-08-10 Honeywell International Inc. Sputtering device component with modified surface and method of making
US10655212B2 (en) 2016-12-15 2020-05-19 Honeywell Internatonal Inc Sputter trap having multimodal particle size distribution
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
CN113182941A (zh) * 2021-04-29 2021-07-30 合肥江丰电子材料有限公司 一种含铜靶材的自动抛光工艺方法
CN112975593A (zh) * 2021-04-29 2021-06-18 合肥江丰电子材料有限公司 一种含钼靶材的自动抛光工艺方法
CN113442000A (zh) * 2021-06-08 2021-09-28 先导薄膜材料有限公司 一种金属铋平面靶材的制备方法
WO2023189870A1 (ja) * 2022-03-29 2023-10-05 出光興産株式会社 スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物薄膜、薄膜トランジスタ、及び電子機器
CN114823977B (zh) * 2022-04-25 2024-02-23 中国科学技术大学 氧化镓光电探测器的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074835A (ja) * 1996-08-30 1998-03-17 Nec Corp 半導体装置の製造方法
JP2002217124A (ja) * 2001-01-15 2002-08-02 Toshiba Corp レーザアニール装置およびレーザアニール方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20070215456A1 (en) * 2006-03-15 2007-09-20 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, manufacturing method therefor, manufacturing method for transparent conductive film using the same, and resultant transparent conductive film

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0784654B2 (ja) * 1989-07-13 1995-09-13 株式会社ジャパンエナジー Ｉｔｏ透明導電膜用スパッタリングターゲットの製造方法
JPH04154654A (ja) * 1990-10-19 1992-05-27 Sumitomo Metal Mining Co Ltd Ｉｔｏ焼結体の製造方法
JPH04293769A (ja) * 1991-03-20 1992-10-19 Tosoh Corp 低温成膜用ｉｔｏスパッタリングタ−ゲット
JP3030913B2 (ja) * 1991-04-15 2000-04-10 住友金属鉱山株式会社 Ｉｔｏ焼結体の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH073443A (ja) * 1993-06-16 1995-01-06 Asahi Glass Co Ltd スパッタリングターゲットとその製造方法
JP3864425B2 (ja) * 1994-03-22 2006-12-27 東ソー株式会社 アルミニウムドープ酸化亜鉛焼結体およびその製造方法並びにその用途
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5836506A (en) 1995-04-21 1998-11-17 Sony Corporation Sputter target/backing plate assembly and method of making same
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
WO1997001853A1 (fr) 1995-06-28 1997-01-16 Idemitsu Kosan Co., Ltd. Stratifie transparent conducteur et ecran tactile realise a partir dudit stratifie
JP3746094B2 (ja) * 1995-06-28 2006-02-15 出光興産株式会社 ターゲットおよびその製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5650358A (en) * 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
US6329275B1 (en) 1995-10-12 2001-12-11 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6673400B1 (en) 1996-10-15 2004-01-06 Texas Instruments Incorporated Hydrogen gettering system
JPH10297966A (ja) 1997-04-28 1998-11-10 Sumitomo Metal Mining Co Ltd スパッタリングターゲット用ＺｎＯ−Ｇａ２Ｏ３系焼結体の製造方法
JPH1150244A (ja) 1997-08-05 1999-02-23 Riyouka Massey Kk スパッタリングターゲット材およびその製造方法
JP4076265B2 (ja) * 1998-03-31 2008-04-16 三井金属鉱業株式会社 酸化亜鉛焼結体スパッタリングターゲットおよびその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CA2322714A1 (en) * 1999-10-25 2001-04-25 Ainissa G. Ramirez Article comprising improved noble metal-based alloys and method for making the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003277924A (ja) 2002-01-21 2003-10-02 Sumitomo Metal Mining Co Ltd ルテニウムスパッタリングターゲットの製造方法及びそれにより得られたターゲット
JP2003216100A (ja) 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003213407A (ja) 2002-01-24 2003-07-30 Nikko Materials Co Ltd 高純度ニッケル又はニッケル合金スパッタリングターゲット及びその製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100602062B1 (ko) 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101099927B1 (ko) * 2003-05-20 2011-12-28 이데미쓰 고산 가부시키가이샤 비정질 투명 도전막, 그 원료 스퍼터링 타겟, 비정질 투명 전극 기판, 그 제조방법, 및 디스플레이용 컬러 필터
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101012491B1 (ko) 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4823543B2 (ja) 2004-03-26 2011-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7459379B2 (en) 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7476105B2 (en) * 2004-08-06 2009-01-13 Super Talent Electronics, Inc. Super-digital (SD) flash card with asymmetric circuit board and mechanical switch
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4822287B2 (ja) 2005-03-23 2011-11-24 独立行政法人産業技術総合研究所 不揮発性メモリ素子
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) * 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP2008091789A (ja) 2006-10-04 2008-04-17 Hitachi Cable Ltd 発光ダイオード
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
EP2669402A1 (en) 2006-12-13 2013-12-04 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
JP5143410B2 (ja) 2006-12-13 2013-02-13 出光興産株式会社 スパッタリングターゲットの製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5049659B2 (ja) 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR100884883B1 (ko) 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
JP5446161B2 (ja) 2007-08-31 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2009127125A (ja) 2007-11-28 2009-06-11 Mitsui Mining & Smelting Co Ltd スパッタリングターゲット材およびこれから得られるスパッタリングターゲット
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011058867A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074835A (ja) * 1996-08-30 1998-03-17 Nec Corp 半導体装置の製造方法
JP2002217124A (ja) * 2001-01-15 2002-08-02 Toshiba Corp レーザアニール装置およびレーザアニール方法
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20070215456A1 (en) * 2006-03-15 2007-09-20 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, manufacturing method therefor, manufacturing method for transparent conductive film using the same, and resultant transparent conductive film

Also Published As

Publication number Publication date
JP6425769B2 (ja) 2018-11-21
JP6151332B2 (ja) 2017-06-21
JP6995927B2 (ja) 2022-02-04
US20110114944A1 (en) 2011-05-19
JP2022033167A (ja) 2022-02-28
KR20170072965A (ko) 2017-06-27
JP2015043440A (ja) 2015-03-05
JP5848427B2 (ja) 2016-01-27
US20130277895A1 (en) 2013-10-24
KR20120094013A (ko) 2012-08-23
JP7470093B2 (ja) 2024-04-17
JP5627098B2 (ja) 2014-11-19
US10083823B2 (en) 2018-09-25
JP2015061953A (ja) 2015-04-02
JP2017152742A (ja) 2017-08-31
US8937020B2 (en) 2015-01-20
JP2019014975A (ja) 2019-01-31
US20150136594A1 (en) 2015-05-21
JP2011122238A (ja) 2011-06-23
JP2024079844A (ja) 2024-06-11
JP2020150270A (ja) 2020-09-17
TW201630081A (zh) 2016-08-16
US8492862B2 (en) 2013-07-23
JP5839746B2 (ja) 2016-01-06
JP2016066804A (ja) 2016-04-28
TWI542717B (zh) 2016-07-21
WO2011058882A1 (en) 2011-05-19
TW201132780A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
TWI607512B (zh) 濺射標靶及其製造方法和電晶體
TWI542718B (zh) 濺鍍靶材及其製造方法與電晶體
JP6345825B2 (ja) 半導体装置
US8901559B2 (en) Semiconductor device having inverter circuit with terminal electrically connected to transistor that includes oxide semiconductor material
TWI529728B (zh) 包含記憶單元之半導體元件
TWI508290B (zh) 半導體裝置及其製造方法
TW201145834A (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same