TWI529728B - 包含記憶單元之半導體元件 - Google Patents

包含記憶單元之半導體元件 Download PDF

Info

Publication number
TWI529728B
TWI529728B TW099139046A TW99139046A TWI529728B TW I529728 B TWI529728 B TW I529728B TW 099139046 A TW099139046 A TW 099139046A TW 99139046 A TW99139046 A TW 99139046A TW I529728 B TWI529728 B TW I529728B
Authority
TW
Taiwan
Prior art keywords
electrode
transistor
semiconductor layer
oxide semiconductor
gate
Prior art date
Application number
TW099139046A
Other languages
English (en)
Other versions
TW201140600A (en
Inventor
鎌田康一郎
關根祐輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201140600A publication Critical patent/TW201140600A/zh
Application granted granted Critical
Publication of TWI529728B publication Critical patent/TWI529728B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

包含記憶單元之半導體元件
本發明有關於記憶體，尤其非揮發性記憶體。非揮發性記憶體包括電晶體，且電晶體包括使用氧化物半導體所形成之通道。
已提出類似第1圖中所示之半導體裝置作為使用TFT的記憶體，其之主動層以非晶氧化物所製成。半導體裝置包括第一電晶體20及第二電晶體21。第一電晶體形成在含有半導體材料之基板上方。第二電晶體包括氧化物半導體薄膜。另外，專利文件1揭露一種使用TFT的ROM電路，其之主動層以非晶氧化物製成。
[引用]
[專利文件1]日本公開專利申請案第2006-165532號
在類似第1圖中所示之半導體裝置中，需要資料抹除。
本發明之一實施例提供一種非揮發性記憶體，包括電晶體，其之通道形成在氧化物半導體中。在非揮發性記憶體中，可輕易抹除保持的資料。
本發明人在後述的實驗中已經發現一種現象，其中電晶體(其之通道形成在氧化物半導體中)之Vg(閘極電壓)及Id(汲極電流)之間的關係在電晶體受到紫外線光照射之前與之後會有所不同。因此，發現此現象能夠實現上述的目的。
(實驗)
第2A及2B圖顯示電晶體10(其之通道形成在氧化物半導體中)之Vg(V(伏特))與Id(A(安培))之間的關係的測量實例。第2A圖顯示其中Vd(汲極電壓)為1 V的情況。曲線1為在電晶體受到紫外線光照射之前所得之Vg-Id曲線，曲線2為在電晶體受到紫外線光照射不久後得之Vg-Id曲線，以及曲線3為在電晶體受到紫外線光照射後留在室溫中40小時之後所得之Vg-Id曲線。第2B圖顯示其中Vd(汲極電壓)為10 V的情況。曲線4為在電晶體受到紫外線光照射之前所得之Vg-Id曲線，曲線5為在電晶體受到紫外線光照射不久後得之Vg-Id曲線，以及曲線6為在電晶體受到紫外線光照射後留在室溫中40小時之後所得之Vg-Id曲線。使用氙燈作為光源。紫外線光的光強度近乎100,000 lx，且照射時間為30分鐘。通道以非晶In-Ga-Zn-O為基的氧化物半導體材料製成。電晶體10為底閘極電晶體(參見第3圖)。
將概述電晶體10。電晶體10形成在於基板11上方之絕緣層12上方，並包括閘極電極13、閘極絕緣薄膜14、氧化物半導體層15、源極電極16、汲極電極17、及鈍化膜18。通道的長/寬(L/W)為3μm/50μm。
將概述製造電晶體10之方法。使用玻璃基板(由Asahi Glass Co.,Ltd提供之AN100)作為基板11。在基板11上方藉由CVD沉積具有100 nm的厚度之氧化矽膜及具有150 nm的厚度之氧氮化矽膜，形成絕緣層12。
藉由濺鍍沉積具有100 nm的厚度之鎢膜，並且將鎢膜處理成島狀，形成閘極電極13。
藉由CVD沉積具有100 nm的厚度之氧氮化矽膜作為閘極絕緣薄膜14。
藉由濺鍍沉積具有30 nm的厚度之In-Ga-Zn-O為基的氧化物半導體膜，並將氧化物半導體膜處理成島狀，形成氧化物半導體層15。
在下一步驟中，在450℃的氮周圍環境中執行熱處理60分鐘，或在550℃的氮周圍環境中執行熱處理6分鐘。
欲形成導電膜，藉由濺鍍沉積具有100 nm的厚度之Ti膜、在Ti膜上方藉由濺鍍沉積具有200 nm的厚度之Al膜、以及在Al膜上方藉由濺鍍沉積具有100 nm的厚度之Ti膜。處理導電膜以形成源極電極16及汲極電極17。
藉由濺鍍沉積具有300 nm的厚度之鈍化膜18。
在下一步驟中，在250℃的氮周圍環境中執行熱處理60分鐘。注意到在鈍化膜18及閘極絕緣薄膜14中形成接觸孔，並接著視需要形成與源極電極16接觸的電線、與汲極電極17接觸的電線、及與閘極電極13接觸的電線。
曲線1顯示在其中Vd=1 V的初始狀態中，臨限電壓(Vth1)高於0 V(Vth1>0)。另外，發現電晶體10為所謂的通常關閉的電晶體。關閉狀態確認為1.E-12 A或更少，亦即，1×10-12 A或更少，其低於測量儀器的靈敏感極限。考慮到電晶體(其之通道使用非晶矽形成)的關閉狀態電流為10-11至10-9 A，發現電晶體10的關閉電流極低。
接下來，以來自通道上方之紫外線光照射通道(參見第3圖)。接著，Vg-Id曲線從曲線1改變至曲線2，且臨限電壓(Vth2)變成低於0 V(Vth2<0)。故發現電晶體10通常啟通。
在下一步驟中，將電晶體10留在室溫40小時。接著，Vg-Id曲線從曲線2改變至曲線3，且臨限電壓(Vth3)高於0 V(Vth3>0)。故發現電晶體10再度變成通常關閉。
注意到即使當Vd=10 V，仍獲得類似結果(參見第2B圖)。這顯示所得的Vg-Id曲線與Vd中之變化不相關。
如上述，電晶體(其通道形成在氧化物半導體中)通常為通常關閉，但當受到紫外線光照射時變成通常啟通。在留著不動之後，電晶體再度變成通常關閉。本發明人發現此現象能讓非揮發性記憶體中之資料被輕易地抹除。
本發明之一實施例為包括一包括第一電晶體及第二電晶體的記憶單元之非揮發性記憶體。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第二源極電極與第二汲極電極之一電連接至第一閘極電極。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。將0 V之電壓施加至第二閘極電極。第二電晶體在以紫外線光照射第二電晶體之前為通常關閉的電晶體。藉由以紫外線光照射第二電晶體使第二電晶體變成正常上為啟通的電晶體。
本發明之一實施例為包括第一記憶單元及第二記憶單元之非揮發性記憶體。第一記憶單元包括第一電晶體、第二電晶體、及第一電容器。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第二源極電極與第二汲極電極之一電連接至第一閘極電極及第一電容器之一電極。第二記憶單元包括第三電晶體、第四電晶體、及第二電容器。第三電晶體包括第三通道、第三閘極電極、第三源極電極、及第三汲極電極。第四電晶體包括第四通道、第四閘極電極、第四源極電極、及第四汲極電極。第四通道形成在氧化物半導體中。第四源極電極與第四汲極電極之一電連接至第三閘極電極及第二電容器之一電極。第一源極電極及第一汲極電極之一為第三源極電極及第三汲極電極之一，或第一源極電極及第一汲極電極之一電連接至第三源極電極及第三汲極電極之一。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位及第一電容器之該一電極的電位或藉由儲存電荷於節點中來進行第一記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位及第一電容器之該一電極的電位或藉由從節點釋放電荷來進行第一記憶單元中之資料抹除。藉由升高第四源極電極及第四汲極電極之一與第三閘極電極之間的節點之電位及第二電容器之該一電極的電位或藉由儲存電荷於節點中來進行第二記憶單元中之資料寫入。藉由以紫外線光照射第四通道並降低節點之電位及第二電容器之該一電極的電位或藉由從節點釋放電荷來進行第二記憶單元中之資料抹除。將0 V之電壓施加至第二閘極電極及第四閘極電極。第二電晶體及第四電晶體在以紫外線光照射第二電晶體及第四電晶體之前為通常關閉的電晶體。藉由以紫外線光照射第二電晶體及第四電晶體使第二電晶體及第四電晶體變成正常上為啟通的電晶體。
本發明之一實施例為包括一包括第一電晶體、第二電晶體、及第三電晶體的記憶單元之非揮發性記憶體。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第三電晶體包括第三通道、第三閘極電極、第三源極電極、及第三汲極電極。第二源極電極與第二汲極電極之一電連接至第一閘極電極。第一源極電極及第一汲極電極之一為第三源極電極及第三汲極電極之一，或第一源極電極及第一汲極電極之一電連接至第三源極電極及第三汲極電極之一。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。將0 V之電壓施加至第二閘極電極。第二電晶體在以紫外線光照射第二電晶體之前為通常關閉的電晶體。藉由以紫外線光照射第二電晶體使第二電晶體變成正常上為啟通的電晶體。
本發明之一實施例為包括一包括電晶體及電容器的記憶單元之非揮發性記憶體。電晶體包括通道、閘極電極、源極電極、及汲極電極。通道形成在氧化物半導體中。源極電極及汲極電極之一電連接至電容器之一電極。藉由升高源極電極及汲極電極之一與電容器之該一電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。將0 V之電壓施加至閘極電極。電晶體在以紫外線光照射電晶體之前為通常關閉的電晶體。藉由以紫外線光照射電晶體使電晶體變成正常上為啟通的電晶體。
在一實施例中，使用通道形成在氧化物半導體中之電晶體作為非揮發性記憶體。即使施加0 V的電壓至電晶體的閘極電極，仍可在記憶體中輕易抹除資料。當非揮發性記憶體包括複數記憶單元時，可一次輕易抹除其中之全部資料。
將於下說明本發明之實施例。然而，可在諸多不同模式中進行本發明，且熟悉此技藝人士輕易了解到可以各種方式修改本發明之模式及細節而不背離本發明之宗旨及範疇。因此，不應將本發明解釋成限制於下列所述之實施例的說明。注意到共同提供相同參考符號給不同圖中之相同部件或具有類似功能的部件，且在某些情況中將省略重複的解釋。
[實施例1]
此實施例為包括一包括第一電晶體及第二電晶體的記憶單元之非揮發性記憶體。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第二源極電極與第二汲極電極之一電連接至第一閘極電極。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。
記憶單元22包括第一電晶體20及第二電晶體21(參見第4圖)。第一電晶體20包括第一通道26、第一閘極電極23、電極24(第一源極電極及第一汲極電極之一)、及電極25(第一源極電極及第一汲極電極之另一)。第二電晶體21包括第二通道28、第二閘極電極27、電極29(第二源極電極及第二汲極電極之一)、及電極30(第二源極電極及第二汲極電極之另一)。電極29電連接至第一閘極電極23。替代地，電極29及第一閘極電極23可以相同電線所製成。
第二通道28的材料包括氧化物半導體。第一通道26以非氧化物半導體材料的材料製成，如選自矽、鍺、矽-鍺、矽-碳、砷化鎵、及之類的一者。使用非氧化物半導體的材料之第一電晶體20，其尤其為單晶矽、鍺、矽-鍺、矽-碳、或砷化鎵，能適當高速操作，並因此致能高速資料讀取及之類。注意到包括氧化物半導體層之第二電晶體21提供極低的關閉狀態電流。因此，當第二電晶體21為關閉時，第一電晶體20之第一閘極電極23的電位可保持極長的時期。換言之，即使不施加電位至第二閘極電極27(電源關閉)，資料維持保持。故可實現非揮發性記憶體。
由於可保持第一閘極電極23的電位，實現資料寫入、資料保持、及資料讀取。此外，可藉由紫外線照射輕易抹除資料。
(操作方法)
將說明記憶單元22之操作。在此，第一電晶體20及第二電晶體21為n型電晶體。
1.　資料寫入、資料保持、及資料讀取
在初始狀態中，第一電晶體20及第二電晶體21為關閉(參見第5A圖)。
施加電壓(VG2)至第二閘極電極27，並啟通第二電晶體21。此針對VG2≧第二電晶體21的臨限電壓(VTH2)(電壓VG2高於或等於電壓VTH2)為成立。當第二電晶體21為啟通時，電極30之電位(VSD2)會施加至電極29與第一閘極電極23之間的節點31，藉此增加節點31的電位。透過電極30及電極29儲存電荷於節點31中。由於節點31及第一閘極電極23具有相同電位，當施加VSD2至第一閘極電極23時，啟通第一電晶體20。此針對VSD2≧第一電晶體20的臨限電壓(VTH1)(電壓VSD2高於或等於電壓VTH1)為成立。當第一電晶體20為啟通時，電流從電極25流至電極24(見第5B圖，資料寫入)。
在下一步驟中，將第二電晶體21在其關閉之電位，如0 V，施加至第二閘極電極27，並且藉此關閉第二電晶體21。此針對0<VTH2為成立。如上述，第二電晶體21的關閉狀態電流極低，因此節點31的電位不會減少而是保持。保持節點31中所儲存之電荷。由於節點31與第一閘極電極23具有相同電位，第一電晶體20維持啟通並且電流不斷流經過其(見第5C圖，資料保持及資料讀取)。電容器可進一步設置於節點31以保持電荷。
在其中節點31的電位，亦即，第一閘極電極23的電位為在其第一電晶體20被關閉及第二電晶體21關閉之電位的情況中，節點31之電位不會增加而是保持，因為第二電晶體21的關閉狀態電流極低。電荷不儲存在節點31中。第一電晶體20維持關閉。
2.　資料抹除
以紫外線光照射第二電晶體21的第二通道28。在不以紫外線光照射下第二電晶體21正常上為關閉。然而，當以紫外線光照射第二電晶體21時，第二電晶體21變成通常啟通，亦即啟通狀態(見第6A圖)。第二電晶體21變成即使施加0 V的電壓至第二閘極電極27仍啟通。即使當停止紫外線照射時，第二電晶體21仍維持啟通。
在那時，電極30之電位減少至低於節點31的電位。由於第二電晶體21為啟通，第二節點31的電位減少。釋放第二節點31中所儲存之電荷。由於節點31及第一閘極電極23具有相同電位，第一電晶體20為啟通(見第6B圖，資料抹除)。在下一步驟中，第二電晶體21保持不動，所以第二電晶體21變成通常關閉(見第6C圖)。如上述，即使當施加0 V的電壓至第二閘極電極27，可僅藉由紫外線照射來抹除資料。雖在此說明記憶單元22中之資料抹除，在其中記憶體包括複數記憶單元22之情況中，可藉由以紫外線光照射所有的第二電晶體21來一次抹除這些記憶單元22中之所有的資料。
紫外線光的波長範圍為從10 nm至400 nm。使用商用UV燈、商用準分子雷射、或之類作為光源。照射強度及照射時間取決於波長及光源，且可例如分別近乎10,000至200,000 lx，且近乎1至60分鐘。
(記憶單元之組態)
接著，將說明記憶單元22中之第一電晶體20及第二電晶體21(見第7A及7B圖)。第7A圖為記憶單元22之剖面圖。第7B圖為記憶單元22之平面圖。第7A圖顯示第7B圖中之剖面A1-A2及剖面B1-B2。第7A及7B圖中所示之記憶單元22在其下部份包括第一電晶體20，其係使用非氧化物半導體的材料所形成，以及在其上部分包括第二電晶體21，其係使用氧化物半導體所形成。注意到雖然在此第一電晶體20及第二電晶體21為n型電晶體，其可替代地為p型電晶體。很容易將第一電晶體20製造成p型電晶體。
第一電晶體20包括形成在使用單晶矽或之類形成的半導體基板100中之第一通道116、雜質區域114及重摻雜區域120(簡單統稱為雜質區域)(這兩者間設置第一通道116)、在第一通道116上方之第一閘極絕緣層108a、在第一閘極絕緣層108a上方之第一閘極電極110a、電連接至雜質區域114之一的電極130a(第一源極電極及第一汲極電極之一)、及電連接至雜質區域114之一的電極130b(第一源極電極及第一汲極電極之另一)。
在第一閘極電極110a的側邊上形成側壁絕緣層118。此外，重摻雜區域120形成在半導體基板100中以不重疊側壁絕緣層118(當從上看去時)，且金屬化合物區域124存在於重摻雜區域120上方。元件隔離絕緣層106形成在半導體基板100上方以圍繞第一電晶體20。形成層間絕緣層126及層間絕緣層128以覆蓋第一電晶體20。電極130a及電極130b各透過層間絕緣層126及層間絕緣層128中之開口電連接至金屬化合物區域124。電極130a及電極130b透過金屬化合物區域124電連接至重摻雜區域120及雜質區域114。第一閘極電極110a電連接至與電極130a或電極130b同時形成之電極130c。
第二電晶體21包括在層間絕緣層128上方之第二閘極電極136d；在第二閘極電極136d上方之第二閘極絕緣層138；在第二閘極絕緣層138上方之氧化物半導體層140；以及在氧化物半導體層140上方並電連接至氧化物半導體層140之電極142a(第二源極電極及第二汲極電極之一)及電極142b(第二源極電極及第二汲極電極之另一)。第二通道28形成在氧化物半導體層140中。以來自氧化物半導體層140上方之紫外線光照射氧化物半導體層140。
在此，形成第二閘極電極136d以嵌入絕緣層132中，其係在層間絕緣層128上方。此外，如同在第二閘極電極136d的情況中般，形成電極136a以接觸電極130a，形成電極136b以接觸電極130b，以及形成電極136c以接觸電極130c。
保護絕緣層144形成在第二電晶體21上方以接觸氧化物半導體層140之部分。層間絕緣層146形成在保護絕緣層144上方。到達電極142a及電極142b的開口設置在保護絕緣層144及層間絕緣層146中。形成電極150d及電極150e以分別透過開口接觸電極142a及電極142b。如同在電極150d及電極150e的情況中般，形成電極150a、電極150b、及電極150c以分別透過第二閘極絕緣層138、保護絕緣層144、及層間絕緣層146中之開口接觸電極136a、電極136b、及電極136c。
絕緣層152形成在層間絕緣層146上方。形成電極154a、電極154b、電極154c、及電極154d以嵌在絕緣層152中。在此，電極154a接觸電極150a、電極154b接觸電極150b、電極154c接觸電極150c及150d、及電極154d接觸電極150e。
第一電晶體20的第一閘極電極110a透過電極130c、電極136c、電極150c、電極154c、及電極150d電連接至第二電晶體21的電極142a(第二源極電極及第二汲極電極之一)。
接著，將說明製造上述記憶單元的方法。首先，將參照第8A至8H圖說明在下部份中之第一電晶體20的製造方法，並且接著，將參照第9A至9G圖及第10A至10D圖於後說明在上部份中之第二電晶體21的製造方法。
(第一電晶體20的製造方法)
備置含有半導體材料之基板100(見第8A圖)。可使用矽、碳化矽、或之類的單晶半導體基板、微晶半導體基板、矽鍺或之類的化合物半導體基板、SOI基板、或之類作為含有半導體材料之基板100。在此，說明一種情況的實例，其中使用單晶矽基板作為含有半導體材料之基板100。注意到一般而言，「SOI基板」一詞意指在其絕緣表面上具有矽半導體層的半導體基板。在此說明書及之類中，「SOI基板」一詞亦意指在其絕緣表面上具有使用非矽之材料的半導體層之基板。換言之，包括在「SOI基板」中之半導體層不限於矽半導體層。SOI基板的實例包括絕緣基板，諸如具有半導體層在其表面上方之玻璃，且在半導體層與絕緣基板之間有絕緣層。
將充當用於形成絕緣元件絕緣層的遮罩之保護層102形成在基板100上方(見第8A圖)。使用氧化矽、氮化矽、氮氧化矽、或之類的絕緣層作為保護層102。此外，亦可使用阻劑遮罩作為保護層102。注意到在此步驟之前及之後，可添加給予n型傳導性之雜質元素或給予p型傳導性之雜質元素至基板100以控制電晶體的臨限電壓。在其中使用矽作為半導體的情況中，使用磷、砷、或之類作為給予n型傳導性之雜質。另一方面，使用硼、鋁、鎵、或之類作為給予p型傳導性之雜質。
使用保護層102作為遮罩來蝕刻未被保護層102覆蓋的基板100之區域(暴露區域)。形成隔離半導體區域104(見第8B圖)。雖較佳採用乾蝕刻作為蝕刻，亦可採用濕蝕刻作為蝕刻。根據待蝕刻層的材料適當地選擇蝕刻氣體及蝕刻劑。
形成絕緣層以覆蓋半導體區域104。選擇性蝕刻重疊半導體區域104之絕緣層的區域，形成絕緣絕緣層106(見第8B圖)。使用氧化矽、氮化矽、氮氧化矽、或之類來形成絕緣層。移除半導體區域104上方之絕緣層的方法包括蝕刻、如CMP之磨光、及之類，且任何這些皆適用。注意到在形成半導體區域104之後或形成絕緣絕緣層106之後，移除保護層102(見第8B圖)。
在半導體區域104上方形成絕緣層，並在絕緣層上方形成含導電材料的層。
建議絕緣層，其將成為第一閘極絕緣層，具有藉由CVD、噴濺、或之類而得的含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、或之類的薄膜之單層結構或分層結構。替代地，藉由以高密度電漿處理或熱氧化處理來氧化或氮化半導體區域104之表面而形成絕緣層。例如使用諸如He、Ar、Kr、或Xe的稀有氣體及氧、氧化氮、氨、氮、氫、或之類的混合氣體來執行高密度電漿處理。對於絕緣層的厚度並無特別限制；絕緣層之厚度範圍例如為從1至100 nm。
使用諸如鋁、銅、鈦、鉭、及鎢之金屬材料形成含導電材料之層。替代地，可使用諸如含導電材料之多晶矽的半導體材料來形成含導電材料之層。對於形成含導電材料之層的方法並無特別限制；各種沉積方法，如蒸氣沉積、CVD、濺鍍、及旋塗皆為適用。注意到在此實施例中，說明一種情況的實例，其中使用金屬材料來形成含導電材料之層。
之後，選擇性蝕刻絕緣層及含導電材料之層，藉此形成第一閘極絕緣層108a及第一閘極電極110a(見第8C圖)。
形成覆蓋第一閘極電極110a的絕緣層112(見第8C圖)。接著，添加磷(P)、砷(As)、或之類至半導體區域104，形成具有淺接面深度之雜質區域114(見第8C圖)。注意到雖在此添加磷或砷以形成n型電晶體，在形成p型電晶體的情況中，可添加諸如硼(B)或鋁(Al)之雜質。藉由形成雜質區域114，在第一閘極絕緣層108a下方的半導體區域104之一部分中形成第一通道116(見第8C圖)。適當設定所添加的雜質濃度。其之濃度在半導體元件高度整合時會升高。雖在此採用其中在形成絕緣層112之後形成雜質區域114的程序，可替代採用其中在形成雜質區域114之後形成絕緣層112的程序。
形成側壁絕緣層118(見第8D圖)。藉由形成覆蓋絕緣層112的絕緣層並接著對絕緣層執行高度各向異性蝕刻而以自對準方式形成側壁絕緣層118。部分蝕刻絕緣層112，以暴露出第一閘極電極110a的頂表面及雜質區域114的頂表面。
形成絕緣層以覆蓋第一閘極電極110a、雜質區域114、側壁絕緣層118、及之類。接著，添加磷(P)、砷(As)、或之類至其中絕緣層接觸雜質區域114的區域，藉此形成重摻雜區域120(見第8E圖)。之後，移除絕緣層，並形成金屬層122以覆蓋第一閘極電極110a、側壁絕緣層118、重摻雜區域120、及之類。(見第8E圖)。以各種方法(如蒸氣沉積、濺鍍、及旋塗)形成金屬層122。較佳使用一種金屬材料形成金屬層122，該金屬材料藉由與包括在半導體區域104中之半導體材料反應可變成具有低電阻的金屬化合物。這類金屬材料的實例包括鈦、鉭、鎢、鎳、鈷、及鉑。
執行熱處理，使金屬層122與半導體材料反應。形成接觸重摻雜區域120之金屬化合物區域124(見第8F圖)。注意到當使用多晶矽或之類作為第一閘極電極110a時，亦在其中第一閘極電極110a接觸金屬層122的部份中形成金屬化合物區域。
例如，針對上述熱處理使用閃光燈的照射。可接受另一熱處理；較佳使用實現短暫熱處理時期的方法以改善關於金屬化合物之形成的化學反應的可控性。注意到金屬化合物區域具有夠高的傳導性，因為它們係藉由金屬材料與半導體材料之反應形成。金屬化合物區域可適當地減少電阻並改善元件特性。注意到在形成金屬化合物區域124之後移除金屬層122。
形成層間絕緣層126及層間絕緣層128以覆蓋上述步驟中形成的元件(見第8G圖)。使用包括無機絕緣材料的材料(諸如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、及氧化鉭)來形成層間絕緣層126及128。替代地，可使用諸如聚酰亞胺或丙烯酸的有機絕緣材料。雖層間絕緣層126及層間絕緣層128形成兩層結構，層間絕緣層的結構不限於此。在形成層間絕緣層128之後，較佳藉由CMP、蝕刻、或之類平坦化其之表面。
在層間絕緣層126及128中形成到達金屬化合物區域124的開口，並在開口中形成電極130a(第一源極電極及第一汲極電極之一)及電極130b(第一源極電極及第一汲極電極之另一)(見第8H圖)。例如，以下列方式形成電極130a及電極130b：藉由PVD、CVD、或之類在包括開口的區域中形成導電層，並接著，藉由蝕刻、CMP、或之類部分移除導電層。
在其中藉由移除導電層之部分來形成電極130a及電極130b的情況中，較佳將其表面處理成平的。例如，在於包括開口的區域中形成了薄鈦膜或薄氮化鈦膜之後形成嵌入開口中之鎢膜的情況中，之後執行的CMP可移除鎢、鈦、氮化鈦、及之類的不必要部分，並改善表面的平坦度。可藉由對於包括電極130a及電極130b之表面的平坦度的改善而在後續步驟中形成適當的電極、佈線、絕緣層、半導體層、或之類。
雖僅在此顯示接觸金屬化合物區域124的電極130a及電極130b，可在相同形成步驟中形成接觸第一閘極電極110a(如第7A及7B圖中之電極130c)或之類的電極。各種導電材料適用於電極130a及電極130b。例如，使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧的導電材料。
上述程序允許形成第一電晶體20。注意到在上述步驟之後，可形成額外電極、佈線、絕緣層、或之類。使用層間絕緣層及導電層的分層結構的多層互連結構提供高度整合的記憶單元及非揮發性記憶體。
(第二電晶體21之製造方法)
接下來，將說明在層間絕緣層128上方形成第二電晶體21的程序(見第9A至9G圖及第10A至10D圖)。在第9A至9G圖及第10A至10D圖中，省略存在第二電晶體21下方的第一電晶體20。
在層間絕緣層128、電極130a、電極130b、及電極130c上方形成絕緣層132(見第9A圖)。藉由PVD、CVD、或之類形成絕緣層132。使用含有無機絕緣材料(氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、及氧化鉭)的材料來形成絕緣層132。
在絕緣層132中形成到達電極130a的開口、到達電極130b的開口、及到達電極130c的開口。那時，在將形成第二閘極電極136d的區域中形成額外的開口。接著，形成導電層134以填充開口(見第9B圖)。藉由使用遮罩的蝕刻或之類來形成開口。例如，藉由使用光罩的曝光來製造遮罩。可使用濕蝕刻或乾蝕刻作為蝕刻；有鑑於精細圖案化，乾蝕刻為較佳。藉由諸如PVD及CVD之沉積方法來形成導電層134。導電層134之材料的實例包括導電材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧；以及任何這些材料的合金及化合物(如氮化物)。
例如，藉由PVD在包括開口的區域中形成薄鈦膜；藉由CVD形成薄氮化鈦膜；並形成鎢膜以填充開口。藉由PVD所形成之鈦膜減少在與較低電極(在此，電極130a、電極130b、電極130c、或之類)之介面的氧化物膜，並因此減少至較低電極的接觸電阻。之後所形成之氮化鈦膜具有阻擋導電材料擴散之阻障功能。在形成使用鈦、氮化鈦、或之類所形成之阻障膜之後，可藉由鍍覆形成銅膜。
在形成導電層134之後，藉由蝕刻或CMP移除導電層134的部分，並因此暴露出絕緣層132，藉此形成電極136a、電極136b、電極136c、及第二閘極電極136d(見第9C圖)。注意到當藉由移除導電層134之部分來形成電極136a、電極136b、電極136c、及第二閘極電極136d。時，較佳將絕緣層132、電極136a、電極136b、電極136c、及第二閘極電極136d的頂表面處理成平坦的。可藉由絕緣層132、電極136a、電極136b、電極136c、及第二閘極電極136d之表面平坦度的改善而在後續步驟中形成適當的電極、佈線、絕緣層、半導體層、或之類。
形成第二閘極絕緣層138以覆蓋絕緣層132、電極136a、電極136b、電極136c、及第二閘極電極136d(見第9D圖)。藉由CVD、濺鍍、或之類來形成第二閘極絕緣層138。第二閘極絕緣層138含有氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、或之類。第二閘極絕緣層138具有單層結構或分層結構。例如，可藉由使用矽烷(SiH4)、氧、及氮作為來源氣體的電漿CVD來形成氧氮化矽之第二閘極絕緣層138。對於第二閘極絕緣層138並無特別限制；厚度的範圍可例如從10至500 nm。當採用分層結構時，第二閘極絕緣層138較佳具有閘極絕緣層A(其厚度範圍從50至200 nm)及在閘極絕緣層A上方之閘極絕緣層B(其厚度範圍從50至300 nm)。
藉由移除雜質(高純度之氧化物半導體)而實現的i型或實質i型氧化物半導體對於界面狀態密度或界面電荷非常敏感。氧化物半導體層與第二閘極絕緣層138之間的界面為在使用這類氧化物半導體作為氧化物半導體層的情況中很重要的一項因素。換言之，接觸高純度之氧化物半導體層的第二閘極絕緣層138須為高品質。
例如，使用微波(2.45 GHz)的高密度電漿CVD產生有高耐受電壓之密實高品質的第二閘極絕緣層138。具有高純度之氧化物半導體層及高品質的閘極絕緣層之間的密切接觸減少界面狀態密度並產生適當的界面特性。
諸如濺鍍及電漿CVD的另一方法為適用，只要可形成適當的第二閘極絕緣層138。可使用可藉由熱處理來改善其的品質或界面特性之絕緣層。
另外，可防止氫、羥基、或濕氣包含在第二閘極絕緣層138中。較佳執行下列的預先處理：在濺鍍設備的預先處理室中預熱基板100並從預熱室移除吸收在基板100上之諸如氫、水、羥基、或氫化物的雜質。預熱溫度的範圍為從100至400℃，且較佳從150至300℃。設置在預熱室中之抽空單元較佳為低溫泵。注意到可省略此預熱處理。
在第二閘極絕緣層138中之鹵素(如氟或氯)的濃度可近乎5×1018 atoms/cm3至1×1020 atoms/cm3。鹵素得以移除可能存在於氧化物半導體層140中或在第二閘極絕緣層138與氧化物半導體層140之間的界面之諸如氫、濕氣、羥基、及氫化物的雜質。
在第二閘極絕緣層138上方形成氧化物半導體層，且藉由使用遮罩的蝕刻或之類處理氧化物半導體層，形成島狀氧化物半導體層140(見第9E圖)。
這類的氧化物半導體層較佳為一氧化物半導體，尤其係使用In-Ga-Zn-O為基的氧化物半導體、In-Sn-Zn-O為基的氧化物半導體、In-Al-Zn-O為基的氧化物半導體、Sn-Ga-Zn-O為基的氧化物半導體、Al-Ga-Zn-O為基的氧化物半導體、Sn-Al-Zn-O為基的氧化物半導體、In-Zn-O為基的氧化物半導體、Sn-Zn-O為基的氧化物半導體、Al-Zn-O為基的氧化物半導體、In-O為基的氧化物半導體、Sn-O為基的氧化物半導體、及Zn-O為基的氧化物半導體之一的非晶氧化物半導體層。在一實施例中，藉由使用In-Ga-Zn-O為基的氧化物半導體靶材之濺鍍來形成非晶氧化物半導體層作為氧化物半導體層。添加矽至非晶氧化物半導體層抑制層的結晶；因此，可使用含有在2至10 wt%之SiO2的靶材來形成氧化物半導體層。
用於藉由濺鍍形成氧化物半導體層的這類靶材可為主要成份為氧化鋅的金屬氧化物靶材，或含有In、Ga、及Zn(成分比例為In2O3：Ga2O3：ZnO=1：1：1[莫耳比])的氧化物半導體靶材。含有In、Ga、及Zn的氧化物半導體靶材之成分比例可為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]或In2O3：Ga2O3：ZnO=1：1：4[莫耳比])。氧化物半導體靶材之填充因子為90至100%，且較佳為95%或更多(如99.9%)。具有高填充因子的氧化物半導體靶材產生密實的氧化物半導體層。
較佳防止氫、羥基、或濕氣包含在氧化物半導體層中。詳言之，氫濃度為5×1019/cm3或更少；且較佳5×1018/cm3或更少；且更佳5×1016/cm3或更少。在300K之載子濃度為5×1014/cm3或更少；且較佳1×1014/cm3或更少；且更佳5×1012/cm3或更少；且又更佳1×1012/cm3或更少。換言之，氧化物半導體層中之載子濃度盡可能地接近零。此外，氧化物半導體之能隙為2 eV或更多；且較佳2.5 eV或更多；且更佳3 eV或更多。注意到可藉由二次離子質譜(SIMS)來測量氧化物半導體層中之氫濃度。可藉由霍爾效應測量法來測量載子濃度。
已知氫原子作為氧化物半導體中之施體並且為造成氧化物半導體具有n型傳導性之一項因素。因此，可藉由從氧化物半導體移除氫並藉由使氧化物半導體變為高純度來提供i型氧化物半導體(本質氧化物半導體)，使氧化物半導體可含有盡可能少的雜質(除了其主要成份外)。較佳藉由從氧化物半導體盡可能地移除諸如氫及水之雜質而非添加雜質至氧化物半導體來提供i型氧化物半導體(本質氧化物半導體)。已從其移除雜質之氧化物半導體的費米能階(EF)可非常接近本質費米能階(Ei)。
即使當施加負電位至第二閘極電極136d時(即使當施加反向偏壓至第二電晶體21時)，包括氧化物半導體層之第二電晶體21提供低關閉狀態電流。當施加負電位至第二閘極電極136d時，關閉狀態電流因電洞而流動。然而，在第二電晶體21中，所有載子濃度為低，所以貢獻關閉狀態電流之少數載子濃度(電洞濃度)為低，因此關閉狀態電流為低。
沉積氧化物半導體層之周圍環境較佳為稀有氣體(典型為氬)周圍環境、氧周圍環境、或稀有氣體(典型為氬)及氧之混合的周圍環境。詳言之，較佳為高純度氣體，其中如此雜質(如氫、水、羥基、及氫化物)的濃度使其近乎在每百萬部分中(較佳每億萬部分中)。
針對氧化物半導體層之沉積，在減壓的室中設定基板，並且基板溫度設定在100及600℃之間，且較佳在200及400℃之間。沉積氧化物半導體層同時加熱基板減少包含在沉積的氧化物半導體層中之雜質的濃度並亦減少濺鍍對層造成之破壞。接著，在引進濺鍍氣體(從其移除氫及水)到處理室(其中使用金屬氧化物作為靶材)中的同時移除處理室中殘留的濕氣，藉此形成氧化物半導體層。為了移除在處理室中之殘留濕氣，較佳使用吸附真空泵。較佳使用例如低溫泵、離子泵、或鈦昇華泵。抽空單元可為設有冷陷之渦輪泵。當以低溫泵抽空時從沉積室移除氫原子、含有氫原子之化合物(如水(H2O))、(更佳還有含有碳原子之化合物)、及之類，藉此減少形成在沉積室中之氧化物半導體層中的雜質濃度。
例如，沉積條件係如下：基板與靶材之間的距離為100 mm；壓力為0.6 Pa；直流電(DC)功率為0.5 kW；以及周圍環境為氧周圍環境(氧流速比例中之氧部分為100%)。注意到較佳使用脈衝直流電(DC)電源，因為其減少在沉積時產生的塵埃且其使膜厚度均勻。氧化物半導體層的厚度範圍較佳為從2至200 nm，且較佳5至30 nm。注意到適當厚度隨所使用之氧化物半導體材料而變，並因此根據所用的材料適當地選擇厚度。
注意到在藉由濺鍍形成氧化物半導體層之前，較佳藉由反向濺鍍(其中藉由引進氬氣體來產生電漿)移除附接至第二閘極絕緣層138之表面的塵埃。在此反向濺鍍意指一種藉由離子撞擊表面來改善表面品質之方法，而一般濺鍍則是藉由離子撞擊濺鍍靶材所實現。使離子撞擊表面的方法包括在氬周圍環境下在表面上施加高頻電壓並在基板附近產生電漿。注意到可使用氮、氦、氧、或之類來取代氬周圍環境。
氧化物半導體層之蝕刻可為乾蝕刻或濕蝕刻。自然地，蝕刻可替代地為乾蝕刻及濕蝕刻的組合。根據材料適當調整蝕刻條件(如蝕刻氣體、蝕刻劑、蝕刻時間、及溫度)以使材料被蝕刻希望的形狀。
例如，針對乾蝕刻，採用含有氯之氣體(氯為基之氣體，如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、或四氯化碳(CCl4))作為蝕刻氣體。替代地，可使用含氟之氣體(氟為基之氣體，如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧(O2)、或可添加諸如(He)或(Ar)的稀有氣體至其之任何這些氣體、或之類。
針對乾蝕刻，可採用平行板RIE(反應性離子蝕刻)或ICP(電感耦合式電漿)蝕刻。為了使膜能被蝕刻成希望的形狀，適當調整蝕刻條件(施加至線圈狀的電極之電力量、施加至基板側上之電極的電力量、基板側上之電極的溫度、或之類)。
針對濕蝕刻，可使用磷酸、醋酸、及硝酸的混合溶液、過氧化氨混合物(在31%的過氧化氫水：在28%的氨水：水=5：2：2)、或之類作為蝕刻劑。替代地，可使用諸如ITO07N(由KANTO CHEMICAL CO.,INC所生產)的蝕刻劑。
接下來，較佳使氧化物半導體層140受到第一熱處理。第一熱處理允許氧化物半導體層140脫水或脫氫。第一熱處理的溫度在300及750℃，且較佳400℃或更多並少於基板的應變點。例如，將基板引入使用電阻式加熱元件或之類的電爐中，並且使氧化物半導體層140受到氮周圍環境下在450℃的熱處理一小時。在此期間，氧化物半導體層140不暴露在空氣以防止被存在於空氣中的水或氫污染。
熱處理設備不限於電爐，熱處理設備可為使用藉由媒介(如加熱氣體或之類)所提供之熱傳導或熱輻射來加熱物體之設備。例如，諸如氣體迅速熱退火(GRTA)設備或燈迅速熱退火(LRTA)設備的迅速熱退火(RTA)設備為適用。LRTA設備為以從諸如鹵素燈、金屬鹵化物、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈的燈所發射之光的輻射(電磁波)加熱物體之設備。GRTA設備為使用高溫氣體來執行熱處理的設備。使用不在熱處理期間與物體起反應之例如氮的惰性氣體或諸如氬之稀有氣體。
例如，第一熱處理可採用GRTA，其中將基板移到加熱在650℃至700℃的高溫之惰性氣體中，並在該處加熱數分鐘，並接著將基板儀出惰性氣體。GRTA可允許短時間高溫的熱處理。此外，這類短時間的熱處理即使在超過基板之應變點之溫度仍適用。
注意到在第一熱處理中，較佳使用一種周圍環境，其含有氮或稀有氣體(氦、氖、氟、或之類)作為其主要成份且其不含有水、氫、或之類。例如，引進熱處理設備中之氮或諸如氦、氖、或氬之稀有氣體的純度為6N(99.9999%)或更多；且較佳7N(99.99999%)或更多(亦即，雜質濃度為1 ppm或更少，較佳0.1 ppm或更少)。
根據第一熱處理之條件或氧化物半導體層之構成，氧化物半導體層可結晶成微晶或多晶。例如，氧化物半導體層可結晶成具有90%或更多，或在某些情況中80%或更多的結晶程度之微晶氧化物半導體層。另外，根據第一熱處理之條件或氧化物半導體層之構成，氧化物半導體層變成不含結晶成分的非晶氧化物半導體層。
在某些情況中，氧化物半導體層變成其中微晶部分(具有1 nm至20 nm，典型為2 nm至4 nm之粒度)混合在非晶氧化物半導體(如氧化物半導體層之表面)中的氧化物半導體層。
可藉由對準氧化物半導體層中之非晶部分中的微晶來改變氧化物半導體層之電氣特性。例如，在其中使用In-Ga-Zn-O為基的氧化物半導體靶材來形成氧化物半導體層之情況中，可藉由在氧化物半導體層中形成微晶部分(其中具有電各向異性之In2Ga2ZnO7的晶粒為對準)來改變氧化物半導體層之電氣特性。
詳言之，例如藉由對準In2Ga2ZnO7的晶粒使其C軸可與氧化物半導體層之表面垂直，氧化物半導體層在與表面平行的方向中呈現出增進的導電性並且在與表面垂直的方向中呈現出增進的電阻率。此外，這類微晶部分具有防止諸如水及氫之雜質進入氧化物半導體層的功能。
上述具有微晶部分之氧化物半導體可藉由以GRTA加熱氧化物半導體層之表面而得。含有比Zn更多In或Ga的濺鍍靶材之使用允許以較佳方式形成上述氧化物半導體層。
對氧化物半導體層140執行之第一熱處理可在尚未處理成島狀氧化物半導體層140的氧化物半導體層上。在此情況中，在第一熱處理之後從熱處理設備取出基板並接著使基板受到光微影程序。
上述熱處理亦可稱為脫水程序或脫氫程序，因其有效使氧化物半導體層140脫水或脫氫。可在形成氧化物半導體層、在氧化物半導體層140上方形成第二源極電極或第二汲極電極之後、或在第二源極電極或第二汲極電極上方形成保護絕緣層之後執行這類脫水程序或脫氫程序。可進行這類脫水程序或脫氫程序超過一次。
形成電極142a及電極142b以接觸氧化物半導體層140(見第9F圖)。藉由形成導電層使導電層覆蓋氧化物半導體層140並接著選擇性蝕刻導電層來形成電極142a及電極142b。
可藉由諸如濺鍍之PVD或諸如電漿CVD之CVD來形成導電層。導電層之材料的實例包括選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素；及包括任何這些元素作為成分之合金。可替代使用選自錳、鎂、鋯、鈹、及釷的一或更多材料作為導電層。替代地，可使用與選自鈦、鉭、鎢、鉬、鉻、釹、及鈧的一或更多元素結合的鋁作為導電層。導電層可為單層結構或包括兩或更多層之分層結構。可提出含矽之鋁薄膜的單層結構、其中鈦膜堆疊在鋁膜之上的兩層結構、其中第一鈦膜、鋁薄膜、及第二鈦膜以此順序堆疊的三層結構、及之類作為實例。
在此，較佳使用紫外線光、KrF雷射光、或ArF雷射光於製造蝕刻遮罩的曝光用。
藉由電極142a之下部份與電極142b之下部份之間的距離來決定電晶體之通道長度(L)。在通道長度(L)小於25 nm的情況中，於數奈米至數百奈米之極短的波長之極紫外線範圍中執行製造遮罩的曝光。在極紫外線範圍中之曝光導致高解低度及大焦深。因此，後續形成之電晶體之通道長度(L)可為10 nm至1000 nm，且可增加電路的操作速度。此外，關閉狀態電流極低，不增加耗電量。
適當調整導每一材料和蝕刻條件，使得在導電層之蝕刻中不會移除氧化物半導體層140。在此步驟中，根據氧化物半導體層之組成及蝕刻條件，可部分蝕刻氧化物半導體層140而成為具有溝槽部分(凹部)之氧化物半導體層。
可在氧化物半導體層140與電極142a(第二源極電極及第二汲極電極之一)之間或在氧化物半導體層140與電極142b(第二源極電極及第二汲極電極之另一)之間形成氧化物導電層。可陸續形成氧化物導電層及將成為電極142a或電極142b(連續沉積)之金屬層。氧化物導電層可作為源極區域或汲極區域。這類氧化物導電層之設置可減少源極區域或汲極區域的電阻，故可實現使電晶體之高速度操作。
注意到較佳進行使用諸如N2O、N2、及Ar的氣體之電漿處理。此電漿處理移除黏附至氧化物半導體層之暴露表面的水或之類。電漿處理可使用氧及氬的混合氣體。
接下來，在形成步驟期間不暴露至空氣下形成接觸氧化物半導體層140之部分的保護絕緣層144(參見第9G圖)。
可適當使用一種方法(如濺鍍)來形成保護絕緣層144，藉此防止諸如水或氫的雜質進入保護絕緣層144。保護絕緣層144之厚度為1 nm或更多。保護絕緣層144之材料的實例包括氧化矽、氮化矽、氧氮化矽、及氮氧化矽。保護絕緣層144之結構可為單層結構或分層結構。沉積保護絕緣層144用之基板溫度較佳為室溫或更多及300℃或更少。沉積保護絕緣層144用之周圍環境較佳為稀有氣體(典型氬)周圍環境、氧周圍環境、或含有稀有氣體(典型氬)及氧的混合周圍環境。
將氫混合在保護絕緣層144中會造成氫對氧化物半導體層之污染、因氫而從氧化物半導體層除去氧、或之類，藉此可能會減少在氧化物半導體層之背通道的電阻並可能形成寄生通道。因此，很重要地在形成保護絕緣層144時不使用氫，以盡可能最小化保護絕緣層144中之氫的進入。
較佳在移除留在處理室中的濕氣之同時形成保護絕緣層144。這是為了防止氫、羥基、或水進入氧化物半導體層140及保護絕緣層144。
為了移除處理室中殘留的濕氣，使用吸付真空泵。例如，較佳使用低溫泵、離子泵、或鈦昇華泵。抽空單元可為設有冷阱的渦輪泵。在以低溫泵抽空時，從沉積室移除氫原子、諸如水(H2O)的含有氫原子之化合物、或之類，藉此減少形成在沉積室中之保護絕緣層144的雜質濃度。
用於沉積保護絕緣層144之濺鍍氣體較佳為高純度氣體，其中減少諸如氫、水、羥基、及氫化物的雜質濃度，使其在近乎每百萬部分中(較佳近乎每億萬部分中)。
接下來，執行第二熱處理，較佳在惰性氣體周圍環境或氧氣體周圍環境中(較佳在200℃至400℃，例如，在250℃至350℃)。例如，在250℃於氮周圍環境中執行第二熱處理一小時。第二熱處理可減少電晶體之電氣特性中的變異。
可在100℃至200℃在空氣中執行熱處理一小時至30小時。可在固定加熱溫度或跟隨溫度循環地執行此熱處理，在溫度循環中溫度重複從室溫上升至100℃至200℃的加熱溫度並從加熱溫度下降至室溫。可在沉積保護絕緣層之前在減壓下執行此熱處理。在減壓下的熱處理可縮短加熱時間。注意到可取代第二熱處理地、在第二熱處理之前、在第二熱處理之後執行此熱處理。
接下來，在保護絕緣層144上方形成層間絕緣層146(參見第10A圖)。可藉由PVD、CVD、或之類來形成層間絕緣層146。使用含有氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、及氧化鉭的無機絕緣材料的材料來形成層間絕緣層146。在形成層間絕緣層146之後，較佳以CMP、蝕刻、或之類來平面化層間絕緣層146的表面。
接下來，在層間絕緣層146、保護絕緣層144、及閘極絕緣層138中形成到達電極136a、電極136b、電極136c、電極142a、及電極142b的開口。接著，形成導電層148以嵌入開口中(參見第10B圖)。可藉由使用遮罩的蝕刻之方法來形成開口。可藉由例如使用光遮罩的曝光來製造遮罩。可使用濕蝕刻或乾蝕刻來做為蝕刻：在精細圖案化的情況中，較佳使用乾蝕刻。可藉由諸如PVD或CVD的沉積方法來形成導電層148。導電層134的材料之實例可包括諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧之導電材料；及任何這些材料的合金或化合物(如氮化物)。
方法可採用藉由PVD在包括開口的區域中所形成之薄鈦膜、藉由CVD所形成之薄氮化鈦膜、及形成為填充開口之鎢膜。藉由PVD所形成之鈦膜具有減少夾置於鈦膜與下電極(在此，電極136a、電極136b、電極136c、電極142a、及電極142b)之間的氧化物膜，並藉此減少鈦膜與下電極之接觸電阻。之後將會形成的氮化鈦膜具有防止導電材料擴散的阻障功能。另外，在形成以鈦或氮化鈦製成的阻障膜之後，可藉由鍍覆形成銅膜。
在形成導電層148之後，藉由蝕刻或CMP移除導電層148的部分，並因此暴露出層間絕緣層146，藉此形成電極150a、電極150b、電極150c、電極150d、及電極150e(參見第10C圖)。當藉由移除導電層148之部分而形成電極150a、電極150b、電極150c、電極150d、及電極150e時，較佳將表面處理成平坦的。可藉由對於層間絕緣層146、電極150a、電極150b、電極150c、電極150d、及電極150e之表面的平坦度的改善在後續步驟中形成適當的電極、佈線、絕緣層、半導體層、或之類。
形成絕緣層152，且在絕緣層152中形成到達電極150a、電極150b、電極150c、電極150d、及電極150e之開口。接著，形成導電層以填充開口。之後，藉由蝕刻或CMP移除導電層的部分，並因此暴露出絕緣層152，藉此形成電極154a、電極154b、電極154c、及電極154d(參見第10D圖)。此步驟與形成電極150a及之類的步驟類似；故省略其之細節。
當以上述方式形成第二電晶體21時，氧化物半導體層140中之氫濃度為5×1018/cm3或更少。此外，即使當第二電晶體21的通道寬度(W)及通道長度(L)分別為1×104 μm及3μm，第二電晶體21的關閉狀態電流及次臨限擺幅(S值)分別為10-13A或更少及0.1 V/dec(第二閘極絕緣層138之厚度：100 nm)。藉由適當減少氫濃度而產生之這類具有高純度的氧化物半導體層140的使用會產生具有優異特性之第二電晶體21並亦產生具有優異特性之記憶單元，其在其下部份中具有使用非氧化物半導體之材料的第一電晶體20，且在其上部份中具有使用氧化物半導體之第二電晶體21。
將說明結構不同於前述的記憶單元之具有第二電晶體21之記憶單元作為變化例(見第11圖及第12A及12B圖)。第一電晶體20之結構則與前述之記憶單元的類似。
第11圖顯示包括第二電晶體21之記憶單元的一實例，其中第二閘極電極136d在氧化物半導體層140及電極142a(第二源極電極及第二汲極電極之一)下方且電極142b(第二源極電極及第二汲極電極之另一)接觸氧化物半導體層140之下端。注意到可根據剖面結構改變平面結構，因此在此僅顯示剖面結構。
第11圖中所示之記憶單元及第7A及7B圖中所示之記憶單元的主要不同之處在於電極142a或電極142b接觸氧化物半導體層140的位置。換言之，在第7A及7B圖中所示之記憶單元中，電極142a或電極142b接觸氧化物半導體層140之上端，而在第11圖中所示之記憶單元中，電極142a或電極142b接觸氧化物半導體層140之下端。因為這種接觸位置中的不同，其他電極、絕緣層、及之類的位置亦不同。每一元件之細節與第7A及7B圖中所述類似。
詳言之，第11圖中所示之記憶單元包括在層間絕緣層128上方之第二閘極電極136d；在第二閘極電極136d上方之第二閘極絕緣層138；在第二閘極絕緣層138上方之電極142a及電極142b；且氧化物半導體層140接觸電極142a及電極142b之上端。
在此，形成第二閘極電極136d以嵌入絕緣層132中，其係在層間絕緣層128上方。此外，如同在第二閘極電極136d的情況中般，形成電極136a以接觸電極130a，形成電極136b以接觸電極130b，以及形成電極136c以接觸電極130c。
保護絕緣層144形成在第二電晶體21上方以接觸氧化物半導體層140之部分。層間絕緣層146形成在保護絕緣層144上方。在此，到達電極142a及電極142b的開口設置在保護絕緣層144及層間絕緣層146中。形成電極150d及電極150e以分別透過開口接觸電極142a及電極142b。如同在電極150d及電極150e的情況中般，形成電極150a、電極150b、及電極150c以分別透過第二閘極絕緣層138、保護絕緣層144、及層間絕緣層146中之開口接觸電極136a、電極136b、及電極136c。
絕緣層152形成在層間絕緣層146上方。形成電極154a、電極154b、電極154c、及電極154d以嵌在絕緣層152中。在此，電極154a接觸電極150a、電極154b接觸電極150b、電極154c接觸電極150c及150d、及電極154d接觸電極150e。
第12A及12B圖各繪示記憶單元之一實例，其具有相對大尺寸之元件，並包括在氧化物半導體層140下方之閘極電極136d。在此情況中，表面平坦之需求相對小，且因此無需在絕緣層中嵌入佈線、電極、及之類。例如，可藉由形成導電層並處理所形成之導電層來形成第二閘極電極136d及之類。
第12A圖中所示之記憶單元與第12B圖中所示之記憶單元的主要不同之處在於電極142a及電極142b接觸氧化物半導體層140之下端，而第12B圖中所示之記憶單元具有接觸氧化物半導體層140之上端的電極142a及電極142b。因為這種接觸位置中的不同，其他電極、絕緣層、及之類的位置亦不同。每一元件之細節與第7A及7B圖中所述類似。
詳言之，第12A圖中所示之記憶單元包括在層間絕緣層128上方之第二閘極電極136d；在第二閘極電極136d上方之第二閘極絕緣層138；在第二閘極絕緣層138上方之電極142a及電極142b；且氧化物半導體層140接觸電極142a及電極142b之上端。
第12B圖中所示之記憶單元包括在層間絕緣層128上方之第二閘極電極136d；在第二閘極電極136d上方之第二閘極絕緣層138；氧化物半導體層140係在第二閘極絕緣層138上方並與第二閘極電極136d、接觸氧化物半導體層140之上端的電極142a及電極142b重疊。
並且在第12A及12B圖中，在某些情況中省略第7A及7B圖中之元件。這亦簡化製程。
如上述，氧化物半導體之能隙為2 eV或更多。氧化物半導體可說是寬帶隙的半導體。有名的寬帶隙半導體為SiC及之類。相較於SiC及之類，可在低溫製造氧化物半導體。將SiC施加至第二電晶體需要高溫處理。高溫處理造成對第一電晶體的熱破壞。然而，此實施例採用氧化物半導體並因此肯定比SiC及之類對第一電晶體造成更少的破壞。
在此實施例中所述之方法及結構可與其他實施例中所述的任何者適當地結合。
[實施例2]
此實施例顯示包括第一記憶單元及第二記憶單元之非揮發性記憶體。第一記憶單元包括第一電晶體、第二電晶體、及第一電容器。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第二源極電極與第二汲極電極之一電連接至第一閘極電極及第一電容器之一電極。第二記憶單元包括第三電晶體、第四電晶體、及第二電容器。第三電晶體包括第三通道、第三閘極電極、第三源極電極、及第三汲極電極。第四電晶體包括第四通道、第四閘極電極、第四源極電極、及第四汲極電極。第四通道形成在氧化物半導體中。第四源極電極與第四汲極電極之一電連接至第三閘極電極及第二電容器之一電極。第一源極電極及第一汲極電極之一為第三源極電極及第三汲極電極之一，或第一源極電極及第一汲極電極之一電連接至第三源極電極及第三汲極電極之一。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位及第一電容器之該一電極的電位或藉由儲存電荷於節點中來進行第一記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位及第一電容器之該一電極的電位或藉由從節點釋放電荷來進行第一記憶單元中之資料抹除。藉由升高第四源極電極及第四汲極電極之一與第三閘極電極之間的節點之電位及第二電容器之該一電極的電位或藉由儲存電荷於節點中來進行第二記憶單元中之資料寫入。藉由以紫外線光照射第四通道並降低節點之電位及第二電容器之該一電極的電位或藉由從節點釋放電荷來進行第二記憶單元中之資料抹除。
非揮發性記憶體50包括第一記憶單元95及第二記憶單元96(見第13圖)。
第一記憶單元95包括第一電晶體51、第二電晶體52、及第一電容器61。第一電晶體51包括第一通道54、第一閘極電極53、電極56(第一源極電極及第一汲極電極之一)、及電極55(第一源極電極及第一汲極電極之另一)。當然，第一電晶體51包括第一閘極絕緣膜。第二電晶體52包括第二通道58、第二閘極電極57、電極60(第二源極電極及第二汲極電極之一)、及電極59(第二源極電極及第二汲極電極之另一)。當然，第二電晶體52包括第二閘極絕緣膜。第一電容器61包括一電極62、另一電極63、及在電極62與電極63之間的絕緣膜。
電極55電連接至資料輸出線90。電極60電連接至第一閘極電極53及電極62。電極59電連接至資料輸入及輸出線91並且資料信號因此輸入至電極59或從電極59輸出。啟通第二電晶體52之選擇信號輸入至第二閘極電極57。電極63接地。
第二記憶單元96包括第三電晶體64、第四電晶體65、及第二電容器74。第三電晶體64包括第三通道67、第三閘極電極66、電極68(第三源極電極及第三汲極電極之一)、及電極69(第三源極電極及第三汲極電極之另一)。當然，第三電晶體64包括第三閘極絕緣膜。第四電晶體65包括第四通道71、第四閘極電極70、電極73(第四源極電極及第四汲極電極之一)、及電極72(第四源極電極及第四汲極電極之另一)。當然，第四電晶體65包括第四閘極絕緣膜。第二電容器74包括一電極75、另一電極76、及在電極75與電極76之間的絕緣膜。
電極68連接至電極56。電極69接地。電極73電連接至第三閘極電極66及電極75。電極72電連接至資料輸入及輸出線91並且資料信號因此輸入至電極72。啟通第四電晶體65之選擇信號輸入至第四閘極電極70。電極76接地。
第二通道58及第四通道71的材料包括氧化物半導體。使用非氧化物半導體材料的材料來形成第一通道54及第三通道67，如選自矽、鍺、矽-鍺、矽-碳、及砷化鎵。使用非氧化物半導體的材料之第一電晶體51及第三電晶體64能適當高速操作，並因此致能高速資料讀取或之類。使用氧化物半導體之第二電晶體52及第四電晶體65的特徵在於極低的關閉狀態電流。因此，當第二電晶體52為關閉時，第一電晶體51之第一閘極電極53的電位與電極62之電位可保持極長的時期。換言之，即使不施加電位至第二閘極電極57(電源關閉)，資料維持保持。故可實現非揮發性記憶體。當第四電晶體65為關閉時，第三電晶體64之第三閘極電極66的電位與電極75之電位可保持極長的時期。換言之，即使當不施加電位至第四閘極電極70(電源關閉)時，資料維持保持。故可實現非揮發性記憶體。
由於可保持第一閘極電極53的電位、電極62的電位、第三閘極電極66的電位、及電極75的電位，實現資料寫入、資料保持、及資料讀取。此外，可藉由紫外線照射輕易抹除資料。
(操作方法)
將說明非揮發性記憶體50之操作。
1.　資料寫入、資料保持、及資料讀取
在初始狀態中，第一電晶體51、第二電晶體52、第三電晶體64、及第四電晶體65為關閉(見第14A圖)。
1.　第一記憶單元95中之資料寫入、資料保持、及資料讀取
施加電壓(VG2)至第二閘極電極57，並啟通第二電晶體52。此針對VG2≧第二電晶體52的臨限電壓(VTH2)(電壓VG2高於或等於電壓VTH2)為成立。當第二電晶體52為啟通時，資料輸入及輸出線91之電位(VSD2)會施加至電極60與第一閘極電極53之間的節點41及至電極62。增加節點41及電極62的電位。來自資料輸入及輸出線91的電荷透過電極59及電極60儲存於節點41中。電荷亦儲存在第一電容器61中。由於節點41、電極62、及第一閘極電極53具有相同電位，當施加VSD2至第一閘極電極53時，啟通第一電晶體51。此針對VSD2≧第一電晶體51的臨限電壓(VTH1)(電壓VSD2高於或等於電壓VTH1)為成立。當第一電晶體51為啟通時，電流從電極55流至電極56(見第14B圖，資料寫入)。
在下一步驟中，將第二電晶體52在其關閉之電位，如0 V，施加至第二閘極電極57。此針對0<VTH2為成立。如上述，第二電晶體52提供極低的關閉狀態電流，因此節點41及電極62的電位不會減少而是保持。保持節點41及第一電容器61中所儲存之電荷。由於節點41、電極62、及第一閘極電極53具有相同電位，第一電晶體51維持啟通(見第15圖，資料保持及資料讀取)。
另一方面，第四電晶體65及第三電晶體64維持關閉。在電極73及第三閘極電極66之間的節點42之電位不增加但保持。這是因為第四電晶體65提供極低的關閉狀態電流。
2.　第二記憶單元96中之資料寫入、資料保持、及資料讀取
施加電壓(VG4)至第四閘極電極70，並啟通第四電晶體65。此針對VG4≧第四電晶體65的臨限電壓(VTH4)(電壓VG4高於或等於電壓VTH4)為成立。當第四電晶體65為啟通時，資料輸入及輸出線91之電位(VSD4)會施加至節點42及電極75。增加節點42及電極75的電位。來自資料輸入及輸出線91之電荷透過電極72及電極73儲存於節點42中。電荷亦儲存在第二電容器74中。由於節點42、電極75、及第三閘極電極66具有相同電位，當施加VSD4至第三閘極電極66時，啟通第三電晶體64。此針對VSD4≧第三電晶體64的臨限電壓(VTH3)(電壓VSD4高於或等於電壓VTH3)為成立。當第三電晶體64為啟通時，若電極68之電位高於電極69之電位，電流從電極68流至電極69(見第16A圖，資料寫入)。
在下一步驟中，將第四電晶體65在其關閉之電位，如0 V，施加至第四閘極電極70。此針對0<VTH4為成立。如上述，第四電晶體65提供極低的關閉狀態電流，因此節點42及電極75的電位不會減少而是保持。保持節點42及第二電容器74中所儲存之電荷。由於節點42、電極75、及第三閘極電極66具有相同電位，第三電晶體64維持啟通(見第16B圖，資料保持及資料讀取)。
另一方面，第一電晶體51及第二電晶體52維持關閉。由於第二電晶體52提供極低的關閉狀態電流，節點41之電位不增加但保持。
3.　第一記憶單元95及第二記憶單元96中之資料寫入、資料保持、及資料讀取
施加加電壓(VG2)至第二閘極電極57，並啟通第二電晶體52。當第二電晶體52為啟通時，資料輸入及輸出線91之電位(VSD2)會施加至電極60與第一閘極電極53之間的節點41及至電極62。增加節點41的電位。來自資料輸入及輸出線91的電荷透過電極59及電極60儲存於節點41中。電荷亦儲存在第一電容器61中。當施加VSD2至第一閘極電極53時，啟通第一電晶體51。
施加電壓(VG4)至第四閘極電極70，並啟通第四電晶體65。當第四電晶體65為啟通時，資料輸入及輸出線91之電位(VSD4=VSD2)會施加至節點42。增加節點42及電極75的電位。來自資料輸入及輸出線91之電荷透過電極72及電極73儲存於節點42中。電荷亦儲存在第二電容器74中。當施加VSD4至第三閘極電極66時，啟通第三電晶體64。
當第一電晶體51及第三電晶體64為啟通時，電流從電極55流至電極56、電極68、及電極69(見第17A圖，資料寫入)。
在下一步驟中，將第二電晶體52在其關閉之電位，如0 V，施加至第二閘極電極57。此外，將第四電晶體65在其關閉之電位，如0 V，施加至第四閘極電極70。節點41、電極62、節點42、及電極75的電位不會減少而是保持。保持節點41及第一電容器61中所儲存之電荷及節點42及第二電容器74中所儲存之電荷。第一電晶體51及第三電晶體64維持啟通且電流不斷地流經過其(見第17B圖，資料保持及資料讀取)。
2.　資料抹除
在此，非揮發性記憶體50中之資料在第17B圖中顯示成一次抹除。以紫外線光照射第二電晶體52的第二通道58及第四電晶體65的第四通道71。當以紫外線光照射時，第二電晶體52及第四電晶體65變成通常啟通，亦即啟通(見第18A圖)。第二電晶體52及第四電晶體65變成即使施加0 V的電壓至第二閘極電極57及第四閘極電極70仍啟通。即使當停止紫外線照射時，第二電晶體52及第四電晶體65仍維持啟通。
在那時，資料輸入及輸出線91之電位減少至低於節點41及節點42的電位。由於第二電晶體52及第四電晶體65為啟通，第二節點41及節點42的電位減少。釋放節點41及節點42中所儲存之電荷及第一電容器61與第二電容器74所儲存之電荷被釋放。第一電晶體51及第三電晶體64為關閉(見第18B圖，資料抹除)。在下一步驟中，第二電晶體52及第四電晶體65保持不動，所以第二電晶體52及第四電晶體65變成通常關閉(見第19圖)。如上述，即使當施加0 V的電壓至第二閘極電極57及第四閘極電極70時，可僅藉由紫外線照射來一次抹除資料。
紫外線光與實施例1中所示的相同。
使用與實施例1之第一電晶體20類似的結構及材料來形成第一電晶體51及第三電晶體64。使用與實施例1之第二電晶體21類似的結構及材料來形成第二電晶體52及第四電晶體65。
第一電容器61可例如具有使用第一電晶體51之重摻雜區域所形成之電極62；使用與第一閘極絕緣層相同層所形成之絕緣層；以及使用與第一閘極電極53相同層所形成之電極63。針對第二電容器74也是相同。
可以實施例1中所示之方式製造此實施例中之非揮發性記憶體50。
[實施例3]
此實施例為包括一包括第一電晶體、第二電晶體、及第三電晶體的記憶單元之非揮發性記憶體。第一電晶體包括第一通道、第一閘極電極、第一源極電極、及第一汲極電極。第二電晶體包括第二通道、第二閘極電極、第二源極電極、及第二汲極電極。第二通道形成在氧化物半導體中。第三電晶體包括第三通道、第三閘極電極、第三源極電極、及第三汲極電極。第二源極電極與第二汲極電極之一電連接至第一閘極電極。第一源極電極及第一汲極電極之一為第三源極電極及第三汲極電極之一，或第一源極電極及第一汲極電極之一電連接至第三源極電極及第三汲極電極之一。藉由升高第二源極電極及第二汲極電極之一與第一閘極電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射第二通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。
非揮發性記憶體200包括一包括第一電晶體201、第二電晶體202、及第三電晶體203的記憶單元220(見第20圖)。
第一電晶體201包括第一通道205、第一閘極電極204、電極206(第一源極電極及第一汲極電極之一)、及電極207(第一源極電極及第一汲極電極之另一)。另外，第一電晶體201包括第一閘極絕緣膜。第二電晶體202包括第二通道209、第二閘極電極208、電極211(第二源極電極及第二汲極電極之一)、及電極210(第二源極電極及第二汲極電極之另一)。另外，第二電晶體202包括第二閘極絕緣膜。第三電晶體203包括第三通道213、第三閘極電極212、電極214(第三源極電極及第三汲極電極之一)、及電極215(第三源極電極及第三汲極電極之另一)。另外，第三電晶體203包括第三閘極絕緣膜。
電極207可接地。電極206電連接至電極214。第二閘極電極208電連接至線221，且因此輸入啟通第二電晶體202之寫入信號到第二閘極電極208。電極211電連接至第一閘極電極204。電極210電連接至資料輸入輸出線223，且資料信號輸入至電極210。第三閘極電極212電連接至線222，且輸入啟通第三電晶體203之讀取信號至第三閘極電極212。電極215電連接至資料輸出線224。
第二通道209的材料包括氧化物半導體。使用非氧化物半導體材料的材料形成第一通道205及第三通道213，如選自矽、鍺、矽-鍺、矽-碳、及砷化鎵。使用非氧化物半導體的材料之第一電晶體201及第三電晶體203能夠適當的高速操作，並因此致能高速資料讀取或之類。使用氧化物半導體層之第二電晶體202的特徵在於極低的關閉狀態電流。因此，當第二電晶體202為關閉時，第一電晶體201之第一閘極電極204的電位可保持極長的時期。換言之，即使不施加電位至第二閘極電極208(電源關閉)，資料維持保持。故可實現非揮發性記憶體。
由於可保持第一閘極電極204的電位，實現資料寫入、資料保持、及資料讀取。此外，可藉由紫外線照射輕易抹除資料。
(操作方法)
將說明非揮發性記憶體200之操作。
1.　資料寫入、資料保持、及資料讀取
在初始狀態中，第一電晶體201、第二電晶體202、第三電晶體203為關閉(見第21A圖)。
施加電壓(VG2)至線221並施加電壓(VG2)至第二閘極電極208，並啟通第二電晶體202。此針對VG2≧第二電晶體202的臨限電壓(VTH2)(電壓VG2高於或等於電壓VTH2)為成立。當第二電晶體202為啟通時，資料輸入輸出線223之電位(VSD2)會施加至電極211與第一閘極電極204之間的節點230。增加節點230的電位。來自資料輸入輸出線223之電荷透過電極210及電極211儲存於節點230中。由於節點230及第一閘極電極204具有相同電位，當施加VSD2至第一閘極電極204時，啟通第一電晶體201。此針對VSD2≧第一電晶體201的臨限電壓(VTH1)(電壓VSD2高於或等於電壓VTH1)為成立。當第一電晶體201為啟通時，若電極206之電位高於電極207之電位，電流從電極206流至電極207(見第21B圖，資料寫入)。
在下一步驟中，將第二電晶體202在其關閉之電位，如0 V，施加至第二閘極電極208。此針對0<VTH2為成立。如上述，第二電晶體202提供極低之關閉狀態電流，因此節點230的電位不會減少而是保持。保持節點230中所儲存之電荷。由於節點230與第一閘極電極204具有相同電位，第一電晶體201維持啟通並且電流不斷流經過其(見第22A圖，資料保持)。如實施例2中般，可進一步提供電容器至節點230以保持電荷。
欲讀取保持的資料，施加電壓(VG3)至線222並施加電壓(VG3)至第三閘極電極212，藉此啟通第三電晶體203。此針對VG3≧第三電晶體203的臨限電壓(VTH3)(電壓VG3高於或等於電壓VTH3)為成立。注意到第一電晶體201維持啟通。當第三電晶體203啟通時，電流從資料輸出線224流動至電極215、電極214、電極206、及電極207(見第22B圖，資料讀取)。
2.　資料抹除
在此，抹除第22A圖中所示之非揮發性記憶體200中的資料。以紫外線光照射第二電晶體202的第二通道209。當以紫外線光照射第二電晶體202時，第二電晶體202變成通常啟通，亦即啟通(見第23A圖)。第二電晶體202變成即使施加0 V的電壓至第二閘極電極208仍啟通。即使當停止紫外線照射時，第二電晶體202仍維持啟通。
在那時，資料輸入輸出線223之電位減少至低於節點230的電位。由於第二電晶體202為啟通，節點230的電位減少。釋放節點230中所儲存之電荷。第一電晶體201為關閉(見第23B圖，資料抹除)。在下一步驟中，第二電晶體202保持不動，所以第二電晶體202變成通常關閉(見第24圖)。如上述，即使當施加0 V的電壓至第二閘極電極208，可僅藉由紫外線照射來抹除資料。雖在此說明記憶單元220中之資料抹除，在其中記憶體包括複數記憶單元220之情況中，可藉由以紫外線光照射所有的記憶單元220來一次抹除這些記憶單元220中之所有的資料。
紫外線光與實施例1及2中所述的相同。
使用與實施例1之第一電晶體20類似的結構及材料來形成第一電晶體201及第三電晶體203。使用與實施例1之第二電晶體21類似的結構及材料來形成第二電晶體202。
可以實施例1中所示之方式製造此實施例之記憶單元220。
[實施例4]
此實施例為包括一包括電晶體及電容器的記憶單元之非揮發性記憶體。電晶體包括通道、閘極電極、源極電極、及汲極電極。通道形成在氧化物半導體中。源極電極及汲極電極之一電連接至電容器之一電極。藉由升高源極電極及汲極電極之一與電容器之該一電極之間的節點之電位或藉由儲存電荷於節點中來進行記憶單元中之資料寫入。藉由以紫外線光照射通道並降低節點之電位或藉由從節點釋放電荷來進行記憶單元中之資料抹除。
非揮發性記憶體262包括一包括電晶體251及電容器256的記憶單元261(見第25圖)。
電晶體251包括通道253、閘極電極252、電極255(源極電極及汲極電極之一)、及電極254(源極電極及汲極電極之另一)。電容器256包括一電極257、另一電極258、及在電極257與電極258之間的絕緣膜。
閘極電極252電連接至字線259。電極255電連接至電極257。電極254電連接至位元線260。電極258接地。
通道253的材料包括氧化物半導體。使用氧化物半導體的材料之電晶體251的特徵在於極低的關閉狀態電流。因此，當電晶體251為關閉時，電容器256之電極257的電位可保持極長的時期。換言之，即使不施加電位至閘極電極252(電源關閉)，儲存在電容器256中之電荷仍可維持極長的時期。故可實現非揮發性記憶體。
由於可保持電極257的電位，實現資料寫入、資料保持、及資料讀取。此外，可藉由紫外線照射輕易抹除資料。
(操作方法)
將說明非揮發性記憶體262之操作。
1.　資料寫入、資料保持、及資料讀取
在初始狀態中，電晶體251為關閉(見第26A圖)。
施加電壓(VG)至字線259並施加電壓(VG)至閘極電極252。故啟通電晶體251。此針對VG≧電晶體251的臨限電壓(VTH)(電壓VG高於或等於電壓VTH)為成立。當電晶體251為啟通時，位元線260之電位(VSD)會施加至電極255與電極257之間的節點270及至電極257。增加節點270及電極257的電位。來自位元線260之電荷透過電極254及電極255儲存於節點270中。電荷亦儲存在電容器256中(見第26B圖，資料寫入)。
在下一步驟中，將電晶體251在其關閉之電位，如0 V，施加至閘極電極252。此針對0<VTH為成立。如上述，電晶體251提供極低之關閉狀態電流，因此節點270及電極257的電位不會減少而是保持。保持節點270及第一電容器256中所儲存之電荷。(見第27圖，資料保持)。
2.　資料讀取及資料抹除
以紫外線光照射電晶體251的通道253。當以紫外線光照射時，電晶體251變成通常啟通，亦即啟通(見第28A圖)。電晶體251變成即使施加0 V的電壓至閘極電極252仍啟通。即使當停止紫外線照射時，電晶體251仍維持啟通。
在那時，位元線260之電位減少至低於節點270的電位。由於電晶體251為啟通，節點270的電位減少。釋放節點270及電容器256中所儲存之電荷(見第28B圖，資料讀取及資料抹除)。在下一步驟中，電晶體251保持不動，所以電晶體251變成通常關閉(見第29圖)。如上述，即使當施加0 V的電壓至閘極電極252時，可僅藉由紫外線照射來讀取及抹除資料。
紫外線光與實施例1、2、及3中所述的相同。
將參照第30圖說明電晶體251及電容器256的結構。在絕緣層272(其為形成在基板271上方的基礎膜)上方形成電晶體251及電容器256。
電晶體251包括閘極電極252、閘極絕緣層273、將成為通道之氧化物半導體層253’、電極255、及電極254。電容器256包括電極258、閘極絕緣層273、電極257、將成為鈍化膜絕緣層274、及將成為平面化膜之絕緣層275。
基板271為玻璃基板、塑膠基板、或之類。在基板271上方形成為氧化矽膜或之類的絕緣層272。在絕緣層272上方形成閘極電極252及電極258。在閘極電極252及電極258上方形成閘極絕緣層273。在閘極絕緣層273上方形成氧化物半導體層253’。在氧化物半導體層253’及閘極絕緣層273上方形成電極255、電極254、及電極257。在此使用相同導電膜來形成電極255及電極257，但可用不同導電膜形成它們。在氧化物半導體層253’、電極255、電極254、及電極257上方形成絕緣層274。在絕緣層274上方形成絕緣層275。
閘極電極252、電極258、閘極絕緣層273、氧化物半導體層253’、電極255、電極254、電極257、絕緣層274、及絕緣層275之材料與實施例1中所述的相同。
可以實施例1中所示之相同的方法製造電晶體251及電容器256。
[實施例5]
在此實施例中，參照第31A至31F圖說明其中安裝有根據實施例1、2、3、及4的任何的非揮發性記憶體之電子電器的實例。根據實施例1、2、3、及4的任何的非揮發性記憶體可在即使未供應電力時保持資料。此外，在非揮發性記憶體中，輕易抹除資料並實現高速操作。因此，可提供具有使用非揮發性記憶體之新穎結構的電子電器。注意到根據實施例1、2、3、及4之任何的非揮發性記憶體係安裝在與其他構件整合之電路基板或之類上，並因此內建在電子電器中。
第31A圖顯示包括根據實施例1、2、3、及4之任何的非揮發性記憶體之膝上型PC。膝上型PC包括主體301、殼體302、顯示部303、鍵盤304、及之類。
第31B圖顯示包括根據實施例1、2、3、及4之任何的非揮發性記憶體之個人數位助理(PDA)。個人數位助理包括設有顯示部313之主體311、外部界面315、操作鍵314、及之類。另外，個人數位助理包括做為操作配件之一手寫筆312。
第31C圖顯示作為電子紙之一實例的電子書320，其包括根據實施例1、2、3、及4之任何的非揮發性記憶體。電子書320包括兩殼體，殼體321及323。殼體321及323以鉸鍊337結合，以使用鉸鍊337作軸來打開及闔上電子書320。此一結構允許如紙本書般操作電子書320。
殼體321包括顯示部325，且殼體323包括顯示部327。顯示部325及顯示部327可顯示一連續的影像或不同影像。用於顯示不同影像之結構允許在右邊的顯示部(第31C圖中之顯示部325)上顯示文字，並在左邊的顯示部(第31C圖中之顯示部327)上顯示影像。
第31C圖顯示其中殼體321包括操作部之情況的一實例。例如，殼體321包括電源331、控制鍵333、揚聲器335、及之類。控制鍵333允許翻頁。注意到亦可在與顯示部相同面設置鍵盤、指示裝置、或之類。此外，可在殼體的背表面或側表面上設置外部連結端子(如耳機端子、USB端子、可連接至諸如AC轉接器及USB電纜的各種電纜的端子、或之類)、記錄媒體插入部、及之類。電子書320亦可充當電子字典。
另外，電子書320可無線發送並接收資料。透過無線通訊，可從電子書伺服器購買並下載想要的書資料或之類。
注意到電子紙可應用至所有領域中的電子電器，只要其可顯示資料。例如，欲顯示資料，除了電子書之外，電子紙可應用於海報、如火車之載具中的廣告、如信用卡之各種卡中的顯示、及諸如此類。
第31D圖顯示包括根據實施例1、2、3、及4之任何的非揮發性記憶體之行動電話。上述行動電話包括兩殼體：殼體340及殼體341。殼體341包括顯示板342、揚聲器343、麥克風344、指示裝置346、相機透鏡347、外部連結端子348、及之類。殼體340包括充電行動電話的太陽能電池349、外部記憶體槽350、及之類。天線內建於殼體341中。
顯示板342具有觸碰板系統。由第31D圖中之虛線顯示複數控制鍵345，其顯示成影像。注意到行動電話包括用於將從太陽能電池349輸出之電壓增加至每一電路所需之電壓的升壓電路。除了上述結構外，行動電話可進一步具有其中形成無接觸式IC晶片、小型記憶體裝置、或之類的結構。
顯示板342之顯示方位根據應用模式而適當地改變。此外，相機透鏡347設置在與顯示板342相同面上，所以行動電話可用為視訊電話。揚聲器343及麥克風344可用於視訊通話、記錄、及播放聲音，還有語音通話。此外，在第31D圖中顯示成展開的殼體340及341可藉由滑動而互相重疊。因此，行動電話可為適合攜帶的適當大小。
外部連結端子348可連接至諸如AC轉接器或USB電纜之各種電纜，這允許行動電話之充電或資料通訊。此外，藉由插入記錄媒體至外部記憶體槽350中，可儲存及轉移大量的資料。除了上述功能外，行動電話得以紅外線通訊、電視接收、或之類。
第31E圖顯示包括根據實施例1、2、3、及4之任何的非揮發性記憶體之數位相機。數位相機包括主體361、顯示部A 367、目鏡363、操作開關364、顯示部B 365、電池366、及之類。
第31F圖為包括根據實施例1、2、3、及4之任何的非揮發性記憶體之電視機。電視機370具有包括顯示部373之殼體371。可在顯示部373上顯示影像。在此，由支架375支撐殼體371。
可藉由包括在殼體371中之操作開關或藉由遙控器380操作電視機370。可以包括在遙控器380中之控制鍵379控制頻道及音量，並因此可控制顯示在顯示部373上之影像。注意到遙控器380可設有顯示部377，顯示來自遙控器380的資料。
注意到電視機370較佳包括接收器、數據機、及之類。接收器讓電視機370可接收一般電視廣播。另外，當經由數據機有線或無線式連接至通訊網路時，電視機370得以單向(從發送器到接收器)或雙向(發送器與接收器之間、或接收器之間、或之類)資料通訊。
在此實施例中所述之方法及結構可與其他實施例中所述的任何者適當地結合。
此申請案依據在2009年11月24日向日本專利局申請之日本專利申請案序號2009-266407，其全部內容以引用方式併於此。
1．．．曲線
2．．．曲線
3．．．曲線
4．．．曲線
10．．．電晶體
11．．．基板
12．．．絕緣層
13．．．閘極電極
14．．．閘極絕緣薄膜
15．．．氧化物半導體膜
16．．．源極電極
17．．．汲極電極
18．．．鈍化膜
20．．．第一電晶體
21．．．第二電晶體
22．．．記憶單元
23．．．第一閘極電極
24．．．電極
25．．．電極
26．．．第一通道
27．．．第二閘極電極
28．．．第二通道
29．．．電極
30．．．電極
31．．．節點
41．．．節點
42．．．節點
50．．．非揮發性記憶體
51．．．第一電晶體
52．．．第二電晶體
53．．．第一閘極電極
54．．．第一通道
55．．．電極
56．．．電極
57．．．第二閘極電極
58．．．第二通道
59．．．電極
60．．．電極
61．．．第一電容器
62．．．電極
63．．．電極
64．．．第三電晶體
65．．．第四電晶體
66．．．第三閘極電極
67．．．第三通道
68．．．電極
69．．．電極
70．．．第四閘極電極
71．．．第四通道
72．．．電極
73．．．電極
74．．．第二電容器
75．．．電極
76．．．電極
90．．．資料輸出線
91．．．資料輸入輸出線
95．．．第一記憶單元
96．．．第二記憶單元
100．．．半導體基板
102．．．保護層
104．．．半導體區域
106．．．元件隔離絕緣層
108a．．．第一閘極絕緣層
110a．．．第一閘極電極
112．．．絕緣層
114．．．雜質區域
116．．．第一通道
118．．．側壁絕緣層
120．．．重摻雜區域
122．．．金屬層
124．．．金屬化合物區域
126．．．層間絕緣層
128．．．層間絕緣層
130a．．．電極
130b．．．電極
130c．．．電極
132．．．絕緣層
134．．．導電層
136a．．．電極
136b．．．電極
136c．．．電極
136d．．．第二閘極電極
138．．．第二閘極絕緣層
140．．．氧化物半導體層
142a．．．電極
142b．．．電極
144．．．保護絕緣層
146．．．層間絕緣層
148．．．導電層
150a．．．電極
150b．．．電極
150c．．．電極
150d．．．電極
150e．．．電極
152．．．絕緣層
154a．．．電極
154b．．．電極
154c．．．電極
154d．．．電極
200．．．非揮發性記憶體
201．．．第一電晶體
202．．．第二電晶體
203．．．第三電晶體
204．．．第一閘極電極
205．．．第一通道
206．．．電極
207．．．電極
208．．．第二閘極電極
209．．．第二通道
210．．．電極
211．．．電極
212．．．第三閘極電極
213．．．第三通道
214．．．電極
215．．．電極
220．．．記憶單元
221．．．線
222．．．線
223．．．資料輸入輸出線
224．．．資料輸出線
230．．．節點
251．．．電晶體
252．．．閘極電極
253．．．通道
253’．．．氧化物半導體層
254．．．電極
255．．．電極
256．．．電容器
257．．．電極
258．．．電極
259．．．字線
260．．．位元線
261．．．記憶單元
262．．．非揮發性記憶體
270．．．節點
271．．．基板
272．．．絕緣層
273．．．閘極絕緣層
274．．．絕緣層
275．．．絕緣層
301．．．主體
302．．．殼體
303．．．顯示部
304．．．鍵盤
311．．．主體
312．．．手寫筆
313．．．顯示部
314．．．操作鍵
315．．．外部界面
320．．．電子書
321．．．殼體
323．．．殼體
325．．．顯示部
327．．．顯示部
331．．．電源鈕
333．．．控制鍵
335．．．揚聲器
337．．．鉸鍊
340．．．殼體
341．．．殼體
342．．．顯示板
343．．．揚聲器
344．．．麥克風
345．．．控制鍵
346．．．指示裝置
347．．．相機透鏡
348．．．外部連結端子
349．．．太陽能電池
350．．．外部記憶體槽
361．．．主體
363．．．目鏡
364．．．操作開關
365．．．顯示部B
366．．．電池
367．．．顯示部A
370．．．電視機
371．．．殼體
373．．．顯示部
375．．．支架
377．．．顯示部
379．．．控制鍵
380．．．遙控器
在附圖中：
第1圖為繪示半導體裝置之圖。
第2A及2B圖為繪示臨限電壓之改變的圖。
第3圖為電晶體10之剖面圖。
第4圖為繪示非揮發性記憶體的等效電路之圖。
第5A至5C圖為繪示非揮發性記憶體之操作的圖。
第6A至6C圖為繪示非揮發性記憶體之操作的圖。
第7A及7B圖為繪示非揮發性記憶體之剖面圖及頂視圖。
第8A至8H圖為繪示非揮發性記憶體之製造方法的圖。
第9A至9G圖為繪示非揮發性記憶體之製造方法的圖。
第10A至10D圖為繪示非揮發性記憶體之製造方法的圖。
第11圖為非揮發性記憶體之剖面圖。
第12A及12B圖為非揮發性記憶體之剖面圖。
第13圖為繪示非揮發性記憶體的電路之圖。
第14A及14B圖為繪示非揮發性記憶體之操作的圖。
第15圖為繪示非揮發性記憶體之操作的圖。
第16A及16B圖為繪示非揮發性記憶體之操作的圖。
第17A及17B圖為繪示非揮發性記憶體之操作的圖。
第18A及18B圖為繪示非揮發性記憶體之操作的圖。
第19圖為繪示非揮發性記憶體之操作的圖。
第20圖為繪示非揮發性記憶體的電路之圖。
第21A及21B圖為繪示非揮發性記憶體之操作的圖。
第22A及22B圖為繪示非揮發性記憶體之操作的圖。
第23A及23B圖為繪示非揮發性記憶體之操作的圖。
第24圖為繪示非揮發性記憶體之操作的圖。
第25圖為繪示非揮發性記憶體的電路之圖。
第26A及26B圖為繪示非揮發性記憶體之操作的圖。
第27圖為繪示非揮發性記憶體之操作的圖。
第28A及28B圖為繪示非揮發性記憶體之操作的圖。
第29圖為繪示非揮發性記憶體之操作的圖。
第30圖為繪示非揮發性記憶體之剖面圖。
第31A至31F圖為各繪示使用非揮發性記憶體的電子電器之圖。
20．．．第一電晶體
21．．．第二電晶體

Claims (21)

  1. 一種包含一記憶單元之半導體裝置，該記憶單元包括一第一電晶體及一第二電晶體，其中該第一電晶體包含一第一半導體層、一第一閘極電極、一第一源極電極、及一第一汲極電極，其中該第二電晶體包含一第二半導體層、一第二閘極電極、一第二源極電極、及一第二汲極電極，其中該第二半導體層包括一氧化物半導體材料，其中該第二源極電極及該第二汲極電極之一電連接至該第一閘極電極，以及其中藉由以一紫外線光照射該第二半導體層來放電累積在該第一閘極電極中之電荷。
  2. 如申請專利範圍第1項所述之半導體裝置，更包含一第三電晶體，其中該第三電晶體包含一第三半導體層、一第三閘極電極、一第三源極電極、及一第三汲極電極，以及其中該第一源極電極及該第一汲極電極之一電連接至該第三源極電極及該第三汲極電極之一。
  3. 如申請專利範圍第2項所述之半導體裝置，其中一導電層包括該第一源極電極及該第一汲極電極之該一者及該第三源極電極及該第三汲極電極之該一者。
  4. 一種包含一記憶單元之半導體裝置，該記憶單元包括一第一電晶體及一第二電晶體，其中該第一電晶體包含一第一半導體層、一第一閘極 電極、一第一源極電極、及一第一汲極電極，其中該第二電晶體包含一第二半導體層、一第二閘極電極、一第二源極電極、及一第二汲極電極，其中該第二半導體層包括一氧化物半導體材料，其中該第二源極電極及該第二汲極電極之一電連接至該第一閘極電極，以及其中藉由升高該第一閘極電極的一電位，或藉由儲存電荷於該第一閘極電極中來進行該記憶單元中之資料寫入，以及其中藉由以紫外線光照射該第二半導體層並降低該第一閘極電極的該電位，或藉由從該第一閘極電極釋放該電荷來進行該記憶單元中之資料抹除。
  5. 如申請專利範圍第1項或第4項所述之半導體裝置，其中該第二電晶體之一臨限電壓組態成藉由以該紫外線光照射該第二半導體層而改變。
  6. 如申請專利範圍第1項或第4項所述之半導體裝置，其中藉由以該紫外線光照射該第二半導體層使該第二電晶體變成一通常啟通電晶體。
  7. 如申請專利範圍第1項或第4項所述之半導體裝置，其中該第二半導體層設置在該第一半導體層之上方。
  8. 如申請專利範圍第1項或第4項所述之半導體裝 置，其中該第二源極電極與該第二半導體層的一底表面接觸。
  9. 一種包含一第一記憶單元及一第二記憶單元之半導體裝置，其中該第一記憶單元包括一第一電晶體、一第二電晶體、及一第一電容器，其中該第一電晶體包含一第一半導體層、一第一閘極電極、一第一源極電極、及一第一汲極電極，其中該第二電晶體包含一第二半導體層、一第二閘極電極、一第二源極電極、及一第二汲極電極，其中該第二半導體層包括一第一氧化物半導體材料，其中該第二源極電極及該第二汲極電極之一電連接至該第一閘極電極及該第一電容器之一第一電極，其中該第二記憶單元包括一第三電晶體、一第四電晶體、及一第二電容器，其中該第三電晶體包含一第三半導體層、一第三閘極電極、一第三源極電極、及一第三汲極電極，其中該第四電晶體包含一第四半導體層、一第四閘極電極、一第四源極電極、及一第四汲極電極，其中該第四半導體層包括一第二氧化物半導體材料，其中該第四源極電極及該第四汲極電極之一電連接至該第三閘極電極及該第二電容器之一第一電極，其中該第一源極電極及該第一汲極電極之一電連接至 該第三源極電極及該第三汲極電極之一，其中藉由以一第一紫外線光照射該第二半導體層來放電累積在該第一閘極電極中之電荷，以及其中藉由以一第二紫外線光照射該第四半導體層來放電累積在該第三閘極電極中之電荷。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該第二電晶體之一臨限電壓組態成藉由以該第一紫外線光照射該第二半導體層而改變。
  11. 如申請專利範圍第9項所述之半導體裝置，其中藉由以該第一紫外線光照射該第二半導體層使該第二電晶體變成一通常啟通電晶體。
  12. 如申請專利範圍第9項所述之半導體裝置，其中該第二半導體層設置在該第一半導體層之上方。
  13. 如申請專利範圍第9項所述之半導體裝置，其中該第二源極電極與該第二半導體層的一底表面接觸。
  14. 如申請專利範圍第9項所述之半導體裝置，其中一導電層包括該第一源極電極及該第一汲極電極之該一者及該第三源極電極及該第三汲極電極之該一者。
  15. 如申請專利範圍第9項所述之半導體裝置，其中該第一紫外線光及該第二紫外線光同時發射。
  16. 如申請專利範圍第9項所述之半導體裝置，其中該第一氧化物半導體材料為該第二氧化物半導體材料。
  17. 一種包含一記憶單元之半導體裝置，該記憶單元包括一電晶體及一電容器，其中該電晶體包含一半導體層、一閘極電極、一源極電極、及一汲極電極，其中該半導體層包括一氧化物半導體材料，其中該源極電極及該汲極電極之一電連接至該電容器之一第一電極，以及其中藉由以一紫外線光照射該半導體層來放電累積在該電容器之該第一電極中之電荷。
  18. 一種包含一記憶單元之半導體裝置，該記憶單元包括一電晶體及一電容器，其中該電晶體包含一半導體層、一閘極電極、一源極電極、及一汲極電極，其中該半導體層包括一氧化物半導體材料，其中該源極電極及該汲極電極之一電連接至該電容器之一第一電極，以及其中藉由升高該電容器之該第一電極的一電位，或藉由儲存電荷於該電容器之該第一電極中來進行該記憶單元中之資料寫入，以及其中藉由以紫外線光照射該半導體層並降低該電容器之該第一電極的該電位，或藉由從該電容器之該第一電極釋放該電荷來抹除該記憶單元中之資料。
  19. 如申請專利範圍第17項或第18項所述之半導體裝置， 其中該電晶體之一臨限電壓組態成藉由以該紫外線光照射該半導體層而改變。
  20. 如申請專利範圍第17項或第18項所述之半導體裝置，其中藉由以該紫外線光照射該半導體層使該電晶體變成一通常啟通電晶體。
  21. 如申請專利範圍第17項或第18項所述之半導體裝置，其中該源極電極與該半導體層的一底表面接觸。
TW099139046A 2009-11-24 2010-11-12 包含記憶單元之半導體元件 TWI529728B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009266407 2009-11-24

Publications (2)

Publication Number Publication Date
TW201140600A TW201140600A (en) 2011-11-16
TWI529728B true TWI529728B (zh) 2016-04-11

Family

ID=44061978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139046A TWI529728B (zh) 2009-11-24 2010-11-12 包含記憶單元之半導體元件

Country Status (5)

Country Link
US (1) US8659941B2 (zh)
JP (3) JP5102870B2 (zh)
KR (1) KR101662359B1 (zh)
TW (1) TWI529728B (zh)
WO (1) WO2011065183A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR20200096317A (ko) 2009-11-20 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101790365B1 (ko) 2009-11-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103985760B (zh) 2009-12-25 2017-07-18 株式会社半导体能源研究所 半导体装置
CN102714184B (zh) * 2009-12-28 2016-05-18 株式会社半导体能源研究所 半导体器件
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN102714208B (zh) * 2010-01-15 2015-05-20 株式会社半导体能源研究所 半导体装置
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011089852A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101884031B1 (ko) 2010-04-07 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103003934B (zh) 2010-07-16 2015-07-01 株式会社半导体能源研究所 半导体器件
WO2012014790A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8735892B2 (en) 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
KR101963457B1 (ko) 2011-04-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치 및 그 구동 방법
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US8669781B2 (en) 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103875077B (zh) * 2011-10-07 2016-09-28 住友电气工业株式会社 绝缘膜及其制造方法
JP5984354B2 (ja) * 2011-10-07 2016-09-06 住友電気工業株式会社 半導体素子
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9261943B2 (en) * 2012-05-02 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6074985B2 (ja) 2012-09-28 2017-02-08 ソニー株式会社 半導体装置、固体撮像装置、および半導体装置の製造方法
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195060A (ja) * 2013-03-01 2014-10-09 Semiconductor Energy Lab Co Ltd センサ回路及びセンサ回路を用いた半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9153650B2 (en) * 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
KR102282108B1 (ko) 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013214214A1 (de) * 2013-07-19 2015-01-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Löschen von Informationen und Vorrichtung zur Durchführung desselben
US9590110B2 (en) * 2013-09-10 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet light sensor circuit
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
WO2016055894A1 (en) * 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102421299B1 (ko) 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
US20190378794A1 (en) * 2018-06-06 2019-12-12 Intel Corporation Bandgap reference diode using thin film transistors

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US644502A (en) * 1898-07-27 1900-02-27 Charles Chase Whitacre Type-writer.
DE3171836D1 (en) * 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH0513718A (ja) * 1991-06-28 1993-01-22 Sony Corp 半導体メモリ装置及びその製法
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3315293B2 (ja) 1995-01-05 2002-08-19 株式会社東芝 半導体記憶装置
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002036822A (ja) 2000-07-27 2002-02-06 Bridgestone Corp 空気入りタイヤ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6787835B2 (en) * 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4418254B2 (ja) * 2004-02-24 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路
JP2005243127A (ja) * 2004-02-25 2005-09-08 Sanyo Electric Co Ltd 紫外線消去型半導体メモリ装置
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250044A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体メモリデバイスおよびその動作方法
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP2009146100A (ja) 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5121478B2 (ja) * 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR101861980B1 (ko) 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP5102870B2 (ja) 2012-12-19
JP2011135055A (ja) 2011-07-07
US8659941B2 (en) 2014-02-25
KR101662359B1 (ko) 2016-10-04
US20110122673A1 (en) 2011-05-26
KR20120123266A (ko) 2012-11-08
JP2015111677A (ja) 2015-06-18
JP5857114B2 (ja) 2016-02-10
TW201140600A (en) 2011-11-16
WO2011065183A1 (en) 2011-06-03
JP2013009008A (ja) 2013-01-10

Similar Documents

Publication Publication Date Title
TWI529728B (zh) 包含記憶單元之半導體元件
US10720433B2 (en) Semiconductor device
TWI629766B (zh) 半導體裝置
TWI542717B (zh) 濺射標靶及其製造方法和電晶體
TWI588910B (zh) 半導體裝置的製造方法
US9218966B2 (en) Semiconductor device and method of manufacturing semiconductor device
TW201145834A (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
US9530895B2 (en) Semiconductor device
TWI595670B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees