JP2014195060A - センサ回路及びセンサ回路を用いた半導体装置 - Google Patents

センサ回路及びセンサ回路を用いた半導体装置 Download PDF

Info

Publication number
JP2014195060A
JP2014195060A JP2014034761A JP2014034761A JP2014195060A JP 2014195060 A JP2014195060 A JP 2014195060A JP 2014034761 A JP2014034761 A JP 2014034761A JP 2014034761 A JP2014034761 A JP 2014034761A JP 2014195060 A JP2014195060 A JP 2014195060A
Authority
JP
Japan
Prior art keywords
transistor
film
drain
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014034761A
Other languages
English (en)
Inventor
Jun Koyama
潤 小山
Tomokazu Yokoi
智和 横井
Tsutomu Murakawa
努 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014034761A priority Critical patent/JP2014195060A/ja
Publication of JP2014195060A publication Critical patent/JP2014195060A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0296Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/429Photometry, e.g. photographic exposure meter using electric radiation detectors applied to measurement of ultraviolet light
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/02Details
    • G01J1/0219Electrical interface; User interface
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44Electric circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44Electric circuits
    • G01J2001/4446Type of detector
    • G01J2001/4473Phototransistor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】紫外線に対する受光感度を高めることができるセンサ回路。
【解決手段】酸化物半導体にチャネル形成領域を有するトランジスタと、トランジスタのゲートに、トランジスタのソースまたはドレインよりも低い第1電位と、トランジスタのソースまたはドレインよりも高い第2電位のいずれか一方を供給する第1回路と、トランジスタのゲートに第2電位が与えられているときに、トランジスタのソースとドレインを電気的に接続し、トランジスタのゲートに第1電位が与えられているときに、トランジスタのソースとドレインを電気的に分離する第1スイッチと、第2スイッチと、トランジスタのゲートに第1電位が与えられているときに、トランジスタのソースとドレインの間に流れる電流が、第2スイッチを介して与えられる第2回路と、を有し、第2回路は、電流の値に対応する電圧を生成する機能を有するセンサ回路。
【選択図】図1

Description

半導体装置に関する。例えば、本発明は半導体素子を用いたセンサ回路と、当該センサ回路を用いた半導体装置に関する。
地表に到達する紫外線量が増加しており、紫外線の対策の1つとして、携帯用電子機器に紫外線量を測定できるセンサ回路を搭載する動きがある。携帯用電子機器に紫外線量を測定できるセンサ回路を搭載することで、紫外線量の把握を所望の場所で行いたいという使用者のニーズを満たすことができる。
下記の特許文献1には、シリコンフォトダイオードを用いた紫外線センサについて記載されている。
特開2007−67331号公報
紫外線量を測定できるセンサ回路の携帯用電子機器への搭載を想定すると、センサ回路を使用できる環境の条件を広げることが重要である。当該条件を広げることで、センサ回路を、携帯用電子機器を含めた様々な電子機器へ搭載することが可能となり、センサ回路の用途の幅を広げることができる。
特許文献1の場合、シリコンのようなバンドギャップが1.1eV程度の半導体をフォトダイオードに用いている。そのため、温度の上昇に対する暗電流の増加が著しく、使用できる環境の温度範囲が狭い。また、シリコンを用いたフォトダイオードの場合、紫外線が連続して照射されると、フォトダイオードが著しく劣化するため、信頼性が低いという問題がある。
また、シリコンを用いたフォトダイオードの場合、可視光領域の光に対する受光感度が比較的高い場合が多い。そこで、紫外線に対する受光感度を高めるために、紫外線を選択的に透過するフィルタの設置、或いは、シリコン膜の膜厚の制御や不純物領域の位置制御などのフォトダイオードの構造に対する工夫、などが行われている。しかし、いずれも紫外線を測定するためのセンサ回路の製造コストを高める要因になっている。
上述したような技術的背景のもと、本発明の一態様は、使用可能な温度範囲の広いセンサ回路の提供を課題の一つとする。或いは、本発明の一態様は、信頼性の高いセンサ回路の提供を課題の一つとする。或いは、本発明の一態様は、紫外線に対する受光感度を高めることができるセンサ回路の提供を課題の一つとする。
また、本発明の一態様は、使用可能な温度範囲の広い半導体装置の提供を、課題の一つとする。或いは、本発明の一態様は、信頼性の高い半導体装置の提供を、課題の一つとする。或いは、本発明の一態様は、高性能な半導体装置の提供を、課題の一つとする。
本発明の一態様では、バンドギャップがシリコンよりも広い酸化物半導体、特にIn、Ga、Znを含むIGZO系の酸化物半導体を、紫外線の検出に用いる。例えば、IGZO系の酸化物半導体のバンドギャップは約3.2eVであり、当該バンドギャップは、約1.1eVであるシリコンのバンドギャップの3倍程度に相当する。そして、本発明の一態様では、上記酸化物半導体にチャネル形成領域を有するトランジスタを用い、紫外線の照射時における当該トランジスタのオフ電流を測定することで、紫外線の強度を情報として得るものとする。
シリコンよりもバンドギャップの広い酸化物半導体を用いることで、光の吸収端がシリコンの場合よりも短波長側にあるセンサ回路を実現することができる。具体的に、バンドギャップが約3.2eVであるIGZO系の酸化物半導体をセンサ回路に用いる場合、光の吸収端は約4百数十nmであるため、紫外領域に波長を有する光に対し、受光感度を高めることができる。また、シリコンよりもバンドギャップの広い酸化物半導体を用いることで、センサ回路の温度の上昇に対する暗電流の増加を抑え、使用できる環境の温度範囲を広げることができる。
なお、酸化物半導体にチャネル形成領域を有するトランジスタでは、ソースまたはドレインに対してゲートの電位が低い状態において、光が照射されると、閾値電圧が負の方向にシフトしやすい。そこで、本発明の一態様では、紫外線の強度を測定する合間に、ソースまたはドレインに対してゲートの電位が高くなるように、上記トランジスタに与えられる電位を制御するものとする。
本発明の一態様では、上記構成により、酸化物半導体にチャネル形成領域を有するトランジスタの閾値電圧がシフトするのを防ぐことができ、それによって、センサ回路の信頼性を高めることができる。
具体的に、本発明の一態様に係るセンサ回路は、酸化物半導体にチャネル形成領域を有するトランジスタと、上記トランジスタのゲートに、上記トランジスタのソースまたはドレインよりも低い第1電位と、上記トランジスタのソースまたはドレインよりも高い第2電位のいずれか一方を供給する第1回路と、上記トランジスタのゲートに上記第1電位が与えられているときに、上記トランジスタの上記ソースと上記ドレインの間に流れる電流が与えられることで、上記電流の値を情報として含む信号を生成する第2回路と、を有する。
また、具体的に、本発明の一態様に係るセンサ回路は、酸化物半導体にチャネル形成領域を有するトランジスタと、上記トランジスタのゲートに、上記トランジスタのソースまたはドレインよりも低い第1電位と、上記トランジスタのソースまたはドレインよりも高い第2電位のいずれか一方を供給する第1回路と、上記トランジスタのゲートに上記第2電位が与えられているときに、上記トランジスタのソースとドレインを電気的に接続し、上記トランジスタのゲートに上記第1電位が与えられているときに、上記トランジスタのソースとドレインを電気的に分離する第1スイッチと、第2スイッチと、上記トランジスタのゲートに上記第1電位が与えられているときに、上記トランジスタの上記ソースと上記ドレインの間に流れる電流が、上記第2スイッチを介して与えられる第2回路と、を有し、上記第2回路は、上記電流の値に対応する電圧を生成する機能を有する。
本発明の一態様により、使用可能な温度範囲の広いセンサ回路を提供することができる。或いは、本発明の一態様により、信頼性の高いセンサ回路を提供することができる。或いは、本発明の一態様により、紫外線に対する受光感度を高めることができるセンサ回路を提供することができる。また、本発明の一態様により、使用可能な温度範囲の広い半導体装置を提供することができる。或いは、本発明の一態様により、信頼性の高い半導体装置を提供することができる。或いは、本発明の一態様により、高性能な半導体装置を提供することができる。
センサ回路の構成例を示す図。 センサ回路の構成例を示す図。 センサ回路の構成例を示す図。 センサ回路の動作を示す図。 センサ回路の構成例を示す図。 センサ回路の構成例を示す図。 カレントミラー回路の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 照射した光の波長と、トランジスタのオフ電流との関係を示す図。 放射照度と、トランジスタのオフ電流との関係を示す図。 測定によって得られたトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す図。 測定によって得られたトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す図。 測定によって得られたトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す図。 センサ回路の断面構造を示す図。 トランジスタの構造を示す図。 モジュールの構成を示す図。 電子機器の図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本発明の一態様に係るセンサ回路は、集積回路、RFタグ、半導体表示装置など、あらゆる半導体装置に用いることができる。また、本発明は、センサ回路が用いられた上記半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、DSP(Digital Signal Processor)、マイクロコントローラを含むLSI(Large Scale Integrated Circuit)、FPGA(Field Programmable Gate Array)やCPLD(Complex PLD)などのプログラマブル論理回路(PLD:Programmable Logic Device)が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、DMD(Digital Micromirror Device)、PDP(Plasma Display Panel)、FED(Field Emission Display)などが、その範疇に含まれる。
〈センサ回路の構成例〉
図1に、本発明の一態様に係るセンサ回路10の構成例を示す。図1に示すセンサ回路10は、トランジスタ11と、回路12と、回路15とを有する。
トランジスタ11は、センサとしての機能を有しており、バンドギャップがシリコンよりも広い酸化物半導体にチャネル形成領域を有する。具体的に、IGZO系の酸化物半導体のバンドギャップは約3.2eVであり、当該バンドギャップは、約1.1eVであるシリコンのバンドギャップの3倍程度に相当する。よって、バンドギャップの広い酸化物半導体にチャネル形成領域を有するトランジスタ11は、シリコンにチャネル形成領域を有するトランジスタに比べて、温度の上昇に対する、オフ電流の増加が小さく抑えられる。
なお、特に断りがない限り、本明細書でオフ電流とは、遮断領域においてトランジスタのソースとドレイン間に流れる電流を意味する。
また、酸化物半導体のバンドギャップはシリコンのバンドギャップよりも広いことから、酸化物半導体は、シリコンに比べて光の吸収端を短波長側に有する。例えば、IGZO系の酸化物半導体のバンドギャップは約3.2eVであるので、IGZO系の酸化物半導体は光の吸収端が約4百数十nmである。よって、400nmよりも高い波長領域に含まれる可視光線の受光感度に対する、約1nm乃至約400nmの波長領域に含まれる紫外線の受光感度の比は、酸化物半導体にチャネル形成領域を有するトランジスタ11の方が、シリコンにチャネル形成領域を有するトランジスタよりも高いと言える。
なお、図1では、一のトランジスタ11をセンサとして用いる場合を例示しているが、直列または並列に接続された複数のトランジスタ11をセンサとして用いても良い。なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトランジスタのソース及びドレインの一方のみが、第2のトランジスタのソース及びドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタのソース及びドレインの一方が第2のトランジスタのソース及びドレインの一方に接続され、第1のトランジスタのソース及びドレインの他方が第2のトランジスタのソース及びドレインの他方に接続されている状態を意味する。
また、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して電気的に接続している状態も、その範疇に含む。
回路12は、トランジスタ11のゲートに第1電位または上記第1電位よりも高い第2電位を供給することで、トランジスタ11のゲートの電位を制御する機能を有する。第1電位は、トランジスタ11のゲートがソースよりも低くなるような電位とする。具体的には、トランジスタ11が遮断領域にて動作するように、上記第1電位を定める。また、第2電位は、トランジスタ11のゲートがソースよりも高くなるような電位とする。具体的には、トランジスタ11が弱反転領域または強反転領域にて動作するように、上記第2電位を定める。
なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
また、トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
回路15は、第1電位がトランジスタ11のゲートに与えられている際に、トランジスタ11のソースとドレインの間に流れる電流、すなわちオフ電流を用いて、トランジスタ11に照射された紫外線の強度を情報として含む信号を、生成する機能を有する。
また、回路15には、ローレベルの電位V1とハイレベルの電位V2とが供給されている。回路15に含まれる回路群には、上記電位V1と電位V2の電位差が電源電圧として与えられている。また、電位V1は、トランジスタ11のソース及びドレインの一方に与えられる。或いは、電位V1の与えられる配線と、トランジスタ11のソース及びドレインの一方との間にバイアス回路が設けられていても良い。
トランジスタ11のソースまたはドレインに対してゲートの電位が低い状態において、トランジスタ11に光が照射されていると、トランジスタ11の閾値電圧が負の方向にシフトしやすい。しかし、図1に示すセンサ回路10では、トランジスタ11のソースまたはドレインに対してゲートの電位が低い状態と、トランジスタ11のソースまたはドレインに対してゲートの電位が高い状態とを、交互に実現することができる。よって、図1に示すセンサ回路10では、トランジスタ11のソースまたはドレインに対してゲートの電位が低くなる状態が連続的に続くのを防ぐことができる。それにより、トランジスタ11の閾値電圧がシフトするのを防ぐことができ、センサ回路10の信頼性を高めることができる。
次いで、図2に、図1に示した本発明の一態様に係るセンサ回路10の、より具体的な構成例を示す。図2に示すセンサ回路10は、トランジスタ11、回路12、及び回路15に加えて、スイッチ13及びスイッチ16をさらに有する。
スイッチ13は、トランジスタ11のソースとドレインの電気的な接続を制御する機能を有する。よって、スイッチ13が導通状態にあるとき、トランジスタ11のソースとドレインには概略同じ電位が与えられる。また、スイッチ13が非導通状態にあるとき、トランジスタ11のソースとドレインは電気的に分離される。
スイッチ16は、トランジスタ11と回路15との電気的な接続を制御する機能を有している。スイッチ16が導通状態にあるとき、トランジスタ11のソースとドレインの間に流れる電流の、回路15への供給が行われる。また、スイッチ16が非導通状態にあるとき、トランジスタ11のソースとドレインの間に流れる電流の、回路15への供給が停止される。
トランジスタ11のソースまたはドレインに対してゲートの電位が高い状態において、ゲート電圧が閾値電圧よりも高くなることでトランジスタ11が導通状態となっても、スイッチ13が導通状態になることで、トランジスタ11のソースとドレイン間の電位差が0に近づく。よって、トランジスタ11が導通状態にあったとしても、トランジスタ11のソースとドレイン間に流れる電流はほぼ0となる。また、スイッチ16が非導通状態になることで、トランジスタ11と回路15とは電気的に分離される。そのため、例えば、スイッチ13を導通状態とする前にスイッチ16を非導通状態とすることで、トランジスタ11のソースとドレインの間に流れる電流が回路15へ供給されるのを停止することができる。
図3に、図1に示した本発明の一態様に係るセンサ回路10の、より具体的な構成例を示す。図3に示すセンサ回路10は、トランジスタ11、回路12、及び回路15に加えて、スイッチ13及びスイッチ16をさらに有する。また、回路15は、抵抗素子14を有する。
回路15は、トランジスタ11のソースとドレインの間に流れる電流を用いて、トランジスタ11に照射された紫外線の強度を情報として含む信号を、生成する機能を有する。具体的には、回路15において、紫外線の照射時におけるトランジスタ11のオフ電流に対応する電圧が、抵抗素子14において生成されることで、上記信号を生成することができる。
また、回路15には、ローレベルの電位V1とハイレベルの電位V2とが供給されている。回路15に含まれる抵抗素子14以外の回路群には、上記電位V1と電位V2の電位差が電源電圧として与えられている。
次いで、図3に示したセンサ回路10の動作例について、トランジスタ11がnチャネル型である場合を例に挙げて説明する。
図4(A)に、紫外線の強度を測定する期間1における、センサ回路10の動作を模式的に示す。ただし、図4(A)では、回路12を省略してセンサ回路10の構成を示しており、トランジスタ11のゲートは配線17に接続されているものとする。
期間1では、回路12から配線17を介してトランジスタ11のゲートに第1電位(VL)が供給される。また、期間1では、スイッチ13は非導通状態、スイッチ16は導通状態となる。上記状態において、トランジスタ11に紫外線が照射されると、紫外線の強度に見合った値のオフ電流Ic1が、トランジスタ11のソースとドレインの間に流れる。上記オフ電流Ic1は、スイッチ16を介して回路15に供給される。
回路15では、供給されたオフ電流Ic1、若しくは供給されたオフ電流の値に対応する値の電流Ic2を、抵抗素子14に供給する。図4(A)では、電流Ic2が抵抗素子14に供給される場合を例示している。抵抗素子14では、当該抵抗素子14が有する抵抗値に従って、供給された電流の値に対応する電圧を生成する。抵抗素子14において生成された上記電圧には、トランジスタ11に照射された紫外線の強度が反映されている。回路15は上記電圧を用いて、紫外線の強度を情報として含む信号を、配線18に出力する。
次いで、図4(B)に、期間1の後に設けられる期間2における、センサ回路10の動作を模式的に示す。ただし、図4(B)では、図4(A)と同様に、回路12を省略してセンサ回路10の構成を示しており、トランジスタ11のゲートは配線17に接続されているものとする。
期間2では、回路12から配線17を介してトランジスタ11のゲートに第2電位(VH)が供給される。よって、トランジスタ11のゲート電圧は、閾値電圧よりも高くなり、導通状態となる。また、期間2では、スイッチ13は導通状態、スイッチ16は非導通状態となる。
期間1では、トランジスタ11のソースまたはドレインに対してゲートの電位が低い状態において、トランジスタ11に光が照射されているため、閾値電圧が負の方向にシフトしやすい。しかし、期間2では、トランジスタ11のゲートに第2電位(VH)が供給されることで、トランジスタ11ではソースまたはドレインに対してゲートの電位が高くなる。よって、期間1の後に期間2を設けることで、トランジスタ11のソースまたはドレインに対してゲートの電位が低くなる状態が連続的に続くのを防ぐことができる。それにより、トランジスタ11の閾値電圧がシフトするのを防ぐことができ、センサ回路10の信頼性を高めることができる。
また、トランジスタ11のソースまたはドレインに対してゲートの電位が高い状態において、ゲート電圧が閾値電圧よりも高くなることでトランジスタ11が導通状態となっても、スイッチ13が導通状態になることで、トランジスタ11のソースとドレイン間の電位差が0に近づく。よって、トランジスタ11が導通状態にあったとしても、トランジスタ11のソースとドレイン間に流れる電流はほぼ0となる。また、スイッチ16が非導通状態になることで、トランジスタ11と回路15とは電気的に分離される。そのため、例えば、スイッチ13を導通状態とする前にスイッチ16を非導通状態とすることで、トランジスタ11のソースとドレインの間に流れる電流が回路15へ供給されるのを停止することができる。
〈センサ回路の具体的な構成例1〉
図5に、図1に示したセンサ回路10の、具体的な構成の一例を示す。
図5に示すセンサ回路10は、図1に示したセンサ回路10と同様に、トランジスタ11と、回路12と、スイッチ13と、抵抗素子14を有する回路15と、スイッチ16と、を有する。さらに、図5に示すセンサ回路10は、バイアス電源20及びバイアス電源21と、回路15に含まれるバイアス電源22及びアンプ23とを有する。
バイアス電源20は、配線24の電位V1にバイアス電圧を加えた電位を、トランジスタ11のソース及びドレインの一方に供給する機能を有する。また、バイアス電源21は、配線24の電位V1にバイアス電圧を加えた電位を、スイッチ13を介してトランジスタ11のソース及びドレインの他方に供給する機能を有する。また、バイアス電源22は、配線24の電位V1にバイアス電圧を加えた電位を、アンプ23の非反転入力端子(+)に供給する機能を有する。アンプ23の反転入力端子(−)は、スイッチ16を介して、トランジスタ11のソース及びドレインの他方に接続されている。また、抵抗素子14は、第1端子がアンプ23の反転入力端子(−)に接続されており、第2端子がアンプ23の出力端子に接続されている。アンプ23の出力端子は、配線18に接続されている。また、配線24は、アンプ23の第1電源端子に接続されており、電位V2が与えられる配線25は、アンプ23の第2電源端子に接続されている。
図5に示すセンサ回路10では、期間1において、トランジスタ11のオフ電流が回路15に供給されると、当該オフ電流は抵抗素子14に流れる。アンプ23及び抵抗素子14は反転増幅回路を構成しているので、アンプ23の出力端子には、抵抗素子14の抵抗値と上記オフ電流とが積算されることで得られる電圧が、与えられる。よって、紫外線の照射の有無によって生じるオフ電流の変化が小さくても、抵抗素子14の抵抗値を調整することで、アンプ23の出力端子にかかる電圧を増幅させることができる。
また、アンプ23を有する反転増幅回路を回路15に用いることで、温度によって電気的特性が変化する割合(温度特性)を、回路15において小さくすることができる。よって、アンプ23を有する反転増幅回路を回路15に用いることで、温度の変化によって配線18に与えられる電圧が変化するのを防ぐことができる。
なお、図5では、アンプ23を有する反転増幅回路を回路15に用いる場合について例示しているが、アンプ23を有する非反転増幅回路を回路15に用いていても良い。アンプ23を有する非反転増幅回路を回路15に用いる場合、アンプ23の反転入力端子(+)に、トランジスタ11のオフ電流が供給される構成とする。
〈センサ回路の具体的な構成例2〉
図6に、図1に示したセンサ回路10の具体的な構成について、別の一例を示す。
図6に示すセンサ回路10は、図1に示したセンサ回路10と同様に、トランジスタ11と、回路12と、スイッチ13と、抵抗素子14を有する回路15と、スイッチ16と、を有する。さらに、図6に示すセンサ回路10は、バイアス電源20及びバイアス電源21と、回路15に含まれるカレントミラー回路26とを有する。
バイアス電源20は、配線24の電位V1にバイアス電圧を加えた電位を、トランジスタ11のソース及びドレインの一方に供給する機能を有する。また、バイアス電源21は、配線24の電位V1にバイアス電圧を加えた電位を、スイッチ13を介してトランジスタ11のソース及びドレインの他方に供給する機能を有する。カレントミラー回路26の第1端子は、スイッチ16を介してトランジスタ11のソース及びドレインの他方に接続されている。また、抵抗素子14は、その第1端子がカレントミラー回路26の第2端子、及び配線18に接続されており、その第2端子が配線24に接続されている。カレントミラー回路26の第3端子は、配線25に接続されている。
図6に示すセンサ回路10では、期間1においてトランジスタ11のオフ電流が回路15に供給されると、当該オフ電流は、カレントミラー回路26の第1端子と第3端子の間に流れる。カレントミラー回路26は、第1端子と第3端子の間に流れるオフ電流に比例した値の電流を、第3端子と第2端子の間に流す機能を有する。よって、上記オフ電流に比例した値の電流が、カレントミラー回路26の第1端子と第3端子を経由して、抵抗素子14に供給される。そして、抵抗素子14では、供給された電流の値に対応する電圧、言い換えるとオフ電流の値に対応する電圧が、生成される。
〈カレントミラー回路の構成例〉
次いで、カレントミラー回路26の具体的な構成の一例について説明する。
図7(A)に、カレントミラー回路26の具体的な構成を、一例として示す。図7(A)に示すカレントミラー回路26は、pチャネル型のトランジスタ30及びpチャネル型のトランジスタ31を有する。トランジスタ30は、ドレインが第1端子27に接続されており、ソースが第3端子を介して配線25に接続されている。また、トランジスタ30のドレインは、トランジスタ30のゲート、及びトランジスタ31のゲートに接続されている。トランジスタ31のソースは、第3端子を介して配線25に接続されており、トランジスタ31のドレインは、第2端子を介して配線18、及び抵抗素子14の第1端子(図示せず)に接続されている。
トランジスタ30は飽和領域で動作するので、第1端子27と、第3端子に接続された配線25の間にトランジスタ11のオフ電流が流れると、当該オフ電流の値に見合ったゲート電圧がトランジスタ30のゲートとソース間に生じる。そして、トランジスタ30のゲートとソース間に生じたゲート電圧は、トランジスタ31のゲートとソース間に与えられる。よって、上記ゲート電圧に見合った電流が、トランジスタ31のソースとドレインの間に生じ、当該電流は、第3端子に接続された配線25と、第2端子に接続された配線18の間に流れる。そして、配線25と配線18の間に流れる電流は、抵抗素子14に供給される。
図7(B)に、カレントミラー回路26の具体的な構成の、別の一例を示す。図7(B)に示すカレントミラー回路26は、ダイオード32及びpチャネル型のトランジスタ33を有する。ダイオード32は、陰極が第1端子27に接続されており、陽極が第3端子を介して配線25に接続されている。また、ダイオード32の陰極は、トランジスタ33のゲートに接続されている。トランジスタ33のソースは、第3端子を介して配線25に接続されており、トランジスタ33のドレインは、第2端子を介して配線18、及び抵抗素子14の第1端子(図示せず)に接続されている。
第1端子27と、第3端子に接続された配線25の間にトランジスタ11のオフ電流が流れると、当該オフ電流の値に見合った電圧がダイオード32の陽極と陰極の間に生じる。そして、ダイオード32の陽極と陰極の間に生じた電圧は、トランジスタ33のゲートとソース間に与えられる。よって、上記ゲート電圧に見合った電流が、トランジスタ33のソースとドレインの間に生じ、当該電流は、第3端子に接続された配線25と、第2端子に接続された配線18の間に流れる。そして、配線25と配線18の間に流れる電流は、抵抗素子14に供給される。
〈半導体装置の構成例〉
次いで、本発明の一態様に係る半導体装置40の構成を、図8にブロック図で一例として示す。図8に示す半導体装置40は、センサ回路10と、信号処理回路41と、出力装置42とを有する。
センサ回路10から出力された信号は、信号処理回路41に与えられる。信号処理回路41は、上記信号を用いて、出力装置42の動作を制御するための信号を生成する。具体的に、出力装置42の動作を制御するための信号としては、センサ回路10から出力された信号に含まれる紫外線の強度の情報を、出力装置42において出力するための信号、或いは、センサ回路10から出力された信号に情報として含まれる紫外線の強度の情報に従って、出力装置42の動作を変更するための信号などが挙げられる。
出力装置42の具体例として、表示装置、照明装置、プリンタ、プロッター、音声出力装置などが挙げられる。例えば、出力装置42として表示装置を用いる場合、当該表示装置に上記紫外線の強度の情報を表示させることができる。或いは、出力装置42として水銀ランプなどの照明装置を用いる場合、照明装置から照射される紫外線の強度が変化したときに、センサ回路10からの紫外線の強度の情報を用いて、照明装置から照射される紫外線の強度を調整することができる。
次いで、図9に、図8に示した半導体装置40の、より詳細な構成の一例を示す。
図9に示す半導体装置40は、図8に示す半導体装置40と同様に、センサ回路10と、信号処理回路41と、出力装置42とを有する。そして、図9に示す半導体装置40では、信号処理回路41が、ADC(アナログデジタル変換回路)43と、I/O(インターフェース)44と、プロセッサ45とを有する。
センサ回路10から出力される信号の電圧Voutは、センサ回路10に照射される紫外線の強度が時間の経過に従い連続的に変化するのに合わせて、その値が変化する。ADC43は、上記電圧Voutの値を、所定の期間において取得し、保持する機能、すなわちサンプリングを行う機能を有する。そして、ADC43は、サンプリングされた電圧Voutの値を、アナログからデジタルに変換する機能を有する。
I/O44は、ADC43においてデジタルに変換された電圧Voutを含む信号の、ADC43からプロセッサ45への入力を制御する機能を有する。
プロセッサ45は、I/O44を介してADC43から入力された信号を用い、出力装置42の規格に合わせて、紫外線の強度の情報を含む信号を、演算処理により生成する機能を有する。
なお、紫外線の強度の情報を含む信号は、ADC43においてデジタルに変換された電圧Voutの値と、紫外線の強度の情報とが関連づけられたデータを参照することで、生成することができる。
なお、信号処理回路41は、電圧Voutに信号処理を施す回路を、さらに有していても良い。上記回路として、例えば、フィルタ回路、リニアライズ回路などを有していても良い。フィルタ回路は、電圧Voutに含まれるノイズを除去する機能を有する。リニアライズ回路は、電圧Voutの値と、紫外線の強度との関係が直線となるように、電圧Voutに補正をかける機能を有する。
〈トランジスタのオフ電流について〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタに光を照射したときの、オフ電流の値を測定した結果について述べる。
まず、測定に用いたトランジスタの構造について説明する。用いたトランジスタは、絶縁表面上に、膜厚100nmのタングステン膜を用いたゲート電極と、上記ゲート電極上において、膜厚50nmの窒化珪素膜と膜厚200nmの酸化窒化珪素膜とが順に積層されたゲート絶縁膜とを有していた。さらに、上記トランジスタは、ゲート絶縁膜上においてゲート電極と重なる位置に、膜厚35nmのIGZO系の酸化物半導体膜を有していた。IGZO系の酸化物半導体膜は、In、Ga、Znの組成が1:1:1であるターゲットを用い、スパッタリング法により形成された。また、トランジスタは、酸化物半導体膜上に、膜厚が50nmのタングステン膜と、膜厚が400nmのアルミニウム膜と、膜厚が100nmのチタン膜とが順に積層されたソース電極及びドレイン電極を有していた。また、酸化物半導体膜及びソース電極及びドレイン電極上には、膜厚が400nmの酸化窒化珪素膜が設けられていた。
また、測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが50μmで、ゲート電極とソース電極及びドレイン電極とが重なる領域におけるチャネル長L方向の長さが2μmであった。測定は、室温、及び乾燥雰囲気下にて、300Wのキセノン光源(商品名:朝日分光MAX−302)を用い、バンドパスフィルターにより波長が制御された光を、トランジスタに照射した状態で行った。また、分光放射照度計(ウシオ電機USR−45)を用いて単位波長あたりの放射照度を測定しながら、当該放射照度が一定になるように、トランジスタへの光の照射を行った。
図10に、測定により得られた、照射した光の波長と、トランジスタのオフ電流との関係を示す。測定は、ゲート電圧を−10Vとし、ソースに対するドレインの電圧Vdsが1Vの場合と、10Vの場合とに分けて行った。図10に示すように、波長が450nm以上の可視光領域に含まれる光が照射されたとき、電圧Vdsが1Vと10Vの両方の場合において、トランジスタのオフ電流は、測定下限である1×10−13Aよりも低い値となった。一方、波長が400nm以下の紫外領域に含まれる光が照射されたとき、電圧Vdsが1Vと10Vの両方の場合において、トランジスタのオフ電流は、測定下限である1×10−13Aの10倍から10倍となった。よって、IGZO系の酸化物半導体を含むトランジスタは、可視光領域の光に対する受光感度よりも、紫外領域の光に対する受光感度が著しく高いことが分かった。
次いで、波長が紫外領域に含まれる光の照度と、オフ電流との関係を測定により調べた結果について述べる。
測定に用いたトランジスタの構造は、図10に示した測定において用いられたトランジスタと同じであった。ただし、チャネル長Lが3μm、チャネル幅Wが10μmで、ゲート電極とソース電極及びドレイン電極とが重なる領域におけるチャネル長L方向の長さが2μmであった。測定は、図10の場合と同様に、室温、及び乾燥雰囲気下にて、300Wのキセノン光源(商品名:朝日分光MAX−302)を用い、バンドパスフィルターにより波長350nmに制御された光を、トランジスタに照射した状態で行った。また、分光放射照度計(ウシオ電機USR−45)を用いて単位波長あたりの放射照度を測定しながら、トランジスタにおける光の放射照度を制御した。
図11に、測定により得られた、放射照度(単位:mW/cm)と、トランジスタのオフ電流(単位:A)との関係を示す。測定は、ゲート電圧を−10Vとし、ソースに対するドレインの電圧Vdsが1Vの場合と、10Vの場合とに分けて行った。図11に示すように、電圧Vdsが1Vと10Vの両方の場合において、放射照度が上昇すると、トランジスタのオフ電流も上昇することが確認された。そして、放射照度の対数と、トランジスタのオフ電流の対数とは、ほぼ比例の関係にあることが分かった。
次いで、350nmの波長を有する光の照射の有無による、トランジスタの電気的特性の違いを評価した結果について述べる。
まず、測定に用いたトランジスタの構造について説明する。測定には3つのトランジスタを用いた。いずれのトランジスタも構造は同じであり、厚さ100nmの熱酸化膜に覆われたSi基板上に、スパッタリング法で形成された膜厚100nmの酸化珪素膜の上に設けられた。そして、上記トランジスタは、膜厚150nmのタングステン膜を用いたゲート電極と、上記ゲート電極上において、膜厚20nmの酸化窒化珪素膜を用いたゲート絶縁膜を有していた。さらに、上記トランジスタは、ゲート絶縁膜上においてゲート電極と重なる位置に、膜厚15nmのIGZO系の酸化物半導体膜を有していた。IGZO系の酸化物半導体膜は、In、Ga、Znの組成が1:1:1であるターゲットを用い、スパッタリング法により形成された。また、トランジスタは、酸化物半導体膜上に、膜厚が100nmのタングステン膜を用いたソース電極及びドレイン電極を有していた。また、酸化物半導体膜及びソース電極及びドレイン電極上には、膜厚が400nmの酸化珪素膜が設けられていた。酸化珪素膜上には、膜厚が1.5μmのポリイミド膜が設けられていた。
また、測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μmであった。電気的特性の評価は、暗状態でのドレイン電流の測定(測定1)、紫外線照射状態でのドレイン電流の測定(測定2)、紫外線照射状態での電圧の印加(ストレス印加工程)、紫外線照射状態でのドレイン電流の測定(測定3)、暗状態でのドレイン電流の測定(測定4)の順序で行われた。
具体的に、測定1及び測定4における暗状態でのドレイン電流の測定は、暗室内の光の照射が行われない環境下において、基板温度40℃、及び乾燥雰囲気下で行った。また、測定時は、ゲート電圧Vgを−5Vと5Vの間において0.1Vずつ変化させ、電圧Vdsは0.1Vまたは3Vとした。
また、測定2及び測定3における紫外線照射状態でのドレイン電流の測定は、波長が350nmの光を2.5mW/cmの放射照度にてトランジスタに照射した状態とし、基板温度40℃、及び乾燥雰囲気下で行った。また、測定時は、ゲート電圧Vgを−5Vと5Vの間において0.1Vずつ変化させ、電圧Vdsは0.1Vまたは3Vとした。
また、ストレス印加工程では、基板温度125℃、及び乾燥雰囲気下で、波長が350nmの光を2.5mW/cmの放射照度にてトランジスタに照射した状態を1時間保った。さらにストレス印加工程では、3つのトランジスタのうち、第1のトランジスタでは、ストレス印加工程の間、連続的にゲート電圧Vgを−5V、電圧Vdsを5Vとした。また、第2のトランジスタでは、ストレス印加工程の間に、ゲート電圧Vgを−5V、電圧Vdsを5Vとする第1の状態と、ゲート電圧Vgを5V、電圧Vdsを0Vとする第2の状態とを繰り返した。そして、第1の状態を保つ期間は0.1秒、第2の状態を保つ期間は0.9秒とした。また、第3のトランジスタでは、ストレス印加工程の間、連続的にゲート電圧Vgを5V、電圧Vdsを0Vとした。
なお、トランジスタへの紫外線の照射は、いずれも、300Wのキセノン光源(商品名:朝日分光MAX−302)を用い、バンドパスフィルターにより波長が制御された光を用いた。また、分光放射照度計(ウシオ電機USR−45)を用いて350nmの波長を有する光の放射照度を測定しながら、当該放射照度が2.5mW/cm程度となるように、トランジスタへの光の照射を行った。
図12(A)に、測定1及び測定4によって得られた、第1のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。さらに、計算により得られた移動度μも併せて示す。また、図12(B)に、測定2及び測定3によって得られた、第1のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。図12(A)では、ストレス印加工程により、閾値電圧が−0.33V、シフト値が−0.42Vシフトしたことが分かった。また、図12(B)では、ストレス印加工程により、閾値電圧が−0.45V、シフト値が−0.82Vシフトしたことが分かった。
なお、各トランジスタの閾値電圧と移動度は、比誘電率が4.1、ゲート絶縁膜の膜厚が20nmであるものとし、算出した。また、シフト値とは、ドレイン電流が立ち上がるときのゲート電圧の値と定義する。具体的には、ゲート電圧に対するドレイン電流の関係を示すグラフにおいて、ドレイン電流の傾きの変化が最も急峻となる接線と、最低のドレイン電流に対応する目盛線と、が交差する点における電圧と、定義することができる。シフト値は、電圧Vdsが3Vであるときの値を用いた。
また、図13(A)に、測定1及び測定4によって得られた、第2のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。さらに、計算により得られた移動度μも併せて示す。また、図13(B)に、測定2及び測定3によって得られた、第2のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。図13(A)では、ストレス印加工程により、閾値電圧が+0.28V、シフト値が+0.26Vシフトしたことが分かった。また、図13(B)では、ストレス印加工程により、閾値電圧が+0.28V、シフト値が+0.17Vシフトしたことが分かった。
また、図14(A)に、測定1及び測定4によって得られた、第3のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。さらに、計算により得られた移動度μも併せて示す。また、図14(B)に、測定2及び測定3によって得られた、第3のトランジスタのゲート電圧Vgとドレイン電流Idの関係を示す。図14(A)では、ストレス印加工程により、閾値電圧が+0.42V、シフト値が+0.44Vシフトしたことが分かった。また、図14(B)では、ストレス印加工程により、閾値電圧が+0.44V、シフト値が+0.30Vシフトしたことが分かった。
図12乃至図14から、紫外線照射状態でのドレイン電流の測定(測定2及び測定3)の方が、暗状態でのドレイン電流の測定(測定1及び測定4)よりも、シフト値の変化が小さいことが分かった。また、図12乃至図14から、第1のトランジスタは、ストレス印加工程により、閾値電圧及びシフト値がマイナス方向にシフトしており、逆に、第3のトランジスタは、ストレス印加工程により、閾値電圧及びシフト値がプラス方向にシフトしていることが分かった。そして、第2のトランジスタにおける閾値電圧及びシフト値の変化は、第1のトランジスタ及び第3のトランジスタよりも小さいことが分かった。すなわち、ソースまたはドレインよりもゲートの電位が低い第1の状態と、ソースまたはドレインよりもゲートの電位が高い第2の状態とを繰り返す駆動方法の場合、連続的に第1の状態を保つ駆動方法、及び連続的に第2の状態を保つ駆動方法に比べて、閾値電圧やシフト値などの電気的特性の変化を小さく抑えられることが分かった。特に、第1の状態と第2の状態とを繰り返す駆動方法において、全期間における第1の状態の期間の割合を、0%より大きく10%以下とすることで、電気的特性の変化を抑える効果が大きいことが分かった。
〈センサ回路の断面構造例〉
図15に、本発明の一態様に係るセンサ回路の、断面構造の一例を示す。そして、図15では、酸化物半導体膜にチャネル形成領域を有するトランジスタ11が、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ50上に形成されている場合を例示している。
なお、トランジスタ50は、図3に示したセンサ回路10のスイッチ13、スイッチ16、または回路15などに含まれるトランジスタの一例に相当する。トランジスタ50は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜を活性層に用いることもできる。或いは、トランジスタ50は、酸化物半導体膜にチャネル形成領域を有していても良い。
薄膜のシリコンを用いてトランジスタ50を形成する場合、プラズマCVD法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
トランジスタ50が形成される半導体基板400は、例えば、n型またはp型の導電型を有するシリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、化合物半導体基板(GaAs基板、InP基板、GaN基板、SiC基板、GaP基板、GaInAsP基板、ZnSe基板等)等を用いることができる。図15では、n型の導電型を有する単結晶シリコン基板を用いた場合を例示している。
また、トランジスタ50は、素子分離用絶縁膜401により、他のトランジスタと、電気的に分離されている。素子分離用絶縁膜401の形成には、選択酸化法(LOCOS(Local Oxidation of Silicon)法)またはトレンチ分離法等を用いることができる。
なお、pチャネル型のトランジスタを半導体基板400に形成する場合、pチャネル型のトランジスタが形成される領域には、p型の導電型を付与する不純物元素を選択的に導入することにより、nウェルと呼ばれる領域を形成すれば良い。
具体的に、トランジスタ50は、半導体基板400に形成された、ソース領域またはドレイン領域として機能する不純物領域402及び不純物領域403と、ゲート電極404と、半導体基板400とゲート電極404の間に設けられたゲート絶縁膜405とを有する。ゲート電極404は、ゲート絶縁膜405を間に挟んで、不純物領域402と不純物領域403の間に形成されるチャネル形成領域と重なる。
また、素子分離用絶縁膜401上には、抵抗素子51が設けられている。抵抗素子51として、例えば、多結晶、微結晶、非晶質のシリコンを含む半導体膜を用いることができる。
トランジスタ50上には、絶縁膜409が設けられている。絶縁膜409には開口部が形成されている。そして、上記開口部には、不純物領域402、不純物領域403にそれぞれ接する配線410、配線411と、抵抗素子51に接する配線412、配線413とが形成されている。
そして、配線410は、絶縁膜409上に形成された配線415に接続されており、配線411及び配線412は、絶縁膜409上に形成された配線416に接続されており、配線413は、絶縁膜409上に形成された配線417に接続されている。
配線415乃至配線417上には、絶縁膜420が形成されている。絶縁膜420には開口部が形成されており、上記開口部に、配線415に電気的に接続された配線422が形成されている。
そして、図15では、絶縁膜420上にトランジスタ11と、配線422に電気的に接続された導電膜450が形成されている。
トランジスタ11は、絶縁膜420上に、ゲート電極434と、ゲート電極434上のゲート絶縁膜431と、ゲート絶縁膜431上においてゲート電極434と重なる位置にあり、なおかつ酸化物半導体を含む半導体膜430と、半導体膜430上の、ソース電極またはドレイン電極として機能する導電膜432及び導電膜433と、を有する。なお、導電膜432は、ゲート絶縁膜431に形成された開口部を介して、導電膜450に電気的に接続されている。
そして、トランジスタ11上に、絶縁膜441が設けられている。絶縁膜441には開口部が設けられており、上記開口部において導電膜433に接する導電膜442が、絶縁膜441上に設けられている。
また、絶縁膜441、導電膜442上には絶縁膜445が設けられている。絶縁膜445には開口部が設けられており、開口部を介して導電膜442に接する導電膜447が、絶縁膜445上に設けられている。導電膜447は、後に、バイアス回路などに接続させるために、その表面の平坦性が高いことが望ましい。よって、導電性を有する粒子が分散された樹脂は、導電膜447の材料として適している。ただし、樹脂はハンダとの密着性が乏しいので、導電膜447に接するように、ハンダとの密着性が高い導電材料で形成された導電膜449を、導電膜447上に設ける。
なお、図15において、トランジスタ11は、ゲート電極434を半導体膜430の片側において少なくとも有していれば良いが、半導体膜430を間に挟んで存在する一対のゲート電極を有していても良い。
トランジスタ11が、半導体膜430を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
また、図15では、トランジスタ11が、一のゲート電極434に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ11は、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
〈半導体膜について〉
なお、電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体(purified Oxide Semiconductor)は、i型(真性半導体)又はi型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を含むことが好ましい。
酸化物半導体の中でもIn−Ga−Zn系酸化物、In−Sn−Zn系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記In−Ga−Zn系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでいてもよい。In−Ga−Zn系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
CAAC−OS膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域がa−b面から劈開し、a−b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、CAAC−OS膜を成膜することができる。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
ターゲットの一例として、In−Ga−Zn系酸化物ターゲットについて以下に示す。
InO粉末、GaO粉末及びZnO粉末を所定のmol数比で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn系酸化物ターゲットとする。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InO粉末、GaO粉末及びZnO粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2である。なお、粉末の種類、及びその混合するmol数比は、作製するターゲットによって適宜変更すればよい。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNaとなる。また、Naは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1016/cm以下、好ましくは1×1016/cm以下、更に好ましくは1×1015/cm以下とするとよい。同様に、Li濃度の測定値は、5×1015/cm以下、好ましくは1×1015/cm以下とするとよい。同様に、K濃度の測定値は、5×1015/cm以下、好ましくは1×1015/cm以下とするとよい。
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるC濃度の測定値、またはSi濃度の測定値は、1×1018/cm以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、センサ回路または半導体装置の信頼性を高めることができる。
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりn型化される。
n型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、n型化された領域が形成されることで、トランジスタの移動度及びオン電流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実現することができる。
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。
また、n型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wなどが挙げられる。
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第1乃至第3の金属酸化物膜が順に積層されている半導体膜の場合、第1の金属酸化物膜及び第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端のエネルギーが第2の金属酸化物膜よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下、真空準位に近い酸化物膜である。さらに、第2の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第2の金属酸化物膜にチャネル領域が形成される。即ち、第2の金属酸化物膜とゲート絶縁膜との間に第3の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第2の金属酸化物膜に、チャネル領域を形成することができる。
また、第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つをその構成要素に含むため、第2の金属酸化物膜と第3の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。
また、第2の金属酸化物膜と第1の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第1の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つをその構成要素に含むため、第2の金属酸化物膜と第1の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合(ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するU字型の井戸構造を有している状態)が形成されやすくなる。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Pa乃至1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
例えば、第1の金属酸化物膜または第3の金属酸化物膜は、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを、第2の金属酸化物膜よりも高い原子数比で含む酸化物膜であればよい。具体的に、第1の金属酸化物膜または第3の金属酸化物膜として、第2の金属酸化物膜よりも上述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よって、上記構成により、第1の金属酸化物膜または第3の金属酸化物膜を、第2の金属酸化物膜よりも酸素欠損が生じにくい酸化物膜にすることができる。
具体的に、第2の金属酸化物膜と、第1の金属酸化物膜または第3の金属酸化物膜とが、共にIn−M−Zn系酸化物を含む場合、第1の金属酸化物膜または第3の金属酸化物膜の原子数比をIn:M:Zn=x:y:z、第2の金属酸化物膜の原子数比をIn:M:Zn=x:y:zとすると、y/xがy/xよりも大きくなるように、その原子数比を設定すれば良い。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf等が挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなるように、その原子数比を設定すれば良い。さらに好ましくは、y/xがy/xよりも2倍以上大きくなるように、その原子数比を設定すれば良い。より好ましくは、y/xがy/xよりも3倍以上大きくなるように、その原子数比を設定すれば良い。さらに、第2の金属酸化物膜において、yがx以上であると、トランジスタに安定した電気的特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yは、xの3倍未満であると好ましい。
なお、第1の金属酸化物膜及び第3の金属酸化物膜の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、第2の金属酸化物膜の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下であり、さらに好ましくは3nm以上50nm以下である。
3層構造の半導体膜において、第1の金属酸化物膜乃至第3の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第2の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第2の金属酸化物膜は結晶質であることが好ましい。
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
例えば、第1の金属酸化物膜及び第3の金属酸化物膜として、スパッタリング法により形成したIn−Ga−Zn系酸化物膜を用いる場合、第1の金属酸化物膜及び第3の金属酸化物膜の成膜には、In−Ga−Zn系酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力0.4Paとし、基板温度を200℃とし、DC電力0.5kWとすればよい。
また、第2の金属酸化物膜をCAAC−OS膜とする場合、第2の金属酸化物膜の成膜には、In−Ga−Zn系酸化物(In:Ga:Zn=1:1:1[原子数比])であり、多結晶のIn−Ga−Zn系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度300℃とし、DC電力0.5kWとすることができる。
上記で開示された、酸化物半導体膜はスパッタ法により形成することができるが、他の方法、例えば、熱CVD法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を使っても良い。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
例えば、In−Ga−Zn−O膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、トリメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O膜を成膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CHガスとOガスを同時に導入してGa−O層を形成し、更にその後Zn(CHとOガスを同時に導入してZn−O層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、Oガスに変えてAr等の不活性ガスでバブリングして得られたたHOガスを用いても良いが、Hを含まないOガスを用いる方が好ましい。また、In(CHガスにかえて、In(Cガスを用いても良い。また、Ga(CHガスにかえて、Ga(Cガスを用いても良い。また、In(CHガスにかえて、In(Cガスを用いても良い。また、Zn(CHガスを用いても良い。
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導体膜の端部が丸みを帯びる構造を有していても良い。
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合においても、ソース電極及びドレイン電極に接する領域が、n型化されていても良い。上記構成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いたセンサ回路または半導体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合、n型化される領域は、チャネル領域となる第2の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、センサ回路または半導体装置の高速動作を実現する上で、より好ましい。
また、図16に、トランジスタ11の断面構造の、別の一例を示す。図16に示すトランジスタ11は、絶縁膜820などの上に設けられたゲート電極834と、ゲート電極834上のゲート絶縁膜831と、ゲート絶縁膜831上においてゲート電極834と重なる位置にある半導体膜830と、半導体膜830と電気的に接続されている導電膜832、及び導電膜833と、を有する。
半導体膜830は、単膜の酸化物半導体膜で構成されているとは限らず、積層された複数の酸化物半導体膜で構成されていても良い。図16では、半導体膜830が、3層の積層された酸化物半導体膜で構成されている場合を、例示している。具体的に、図16に示すトランジスタ11では、半導体膜830として、酸化物半導体膜830a乃至酸化物半導体膜830cが、絶縁膜820側から順に積層されている。
そして、酸化物半導体膜830a及び酸化物半導体膜830cは、酸化物半導体膜830bを構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜830bよりも0.05eV以上、0.07eV以上、0.1eV以上又は0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下又は0.4eV以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜830bは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
〈モジュールの構成例〉
センサ回路を、熱、圧力、振動などの周囲の環境から保護するために、パッケージに収めた状態であるモジュールも、本発明の一態様に係る半導体装置の範疇に含まれる。図17に、本発明の一態様に係るセンサ回路10を有するモジュール80の構成例を示す。
図17に示すモジュール80では、センサ回路10が、ワイヤボンディング法などにより、インターポーザ81上にマウントされている。インターポーザ81は端子82乃至端子84に電気的に接続されている。また、センサ回路10及びインターポーザ81は筐体85に覆われており、筐体85には、光、特に紫外光を透過する窓86が設けられている。筐体85の窓86以外の部分は、光、特に紫外光の透過を防ぐ素材で形成されていることが望ましい。窓86には、光をセンサ回路10に集光するためのレンズなどの光学系が付設されていても良い。インターポーザ81に接続されている端子82乃至端子84の一部は、図17に示すように、筐体85の外部に露出している。
〈電子機器の例〉
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図18に示す。
図18(A)は火災報知機であり、感知機901と、受信機902と、発信機903とを有する。
感知機901は、本発明の一態様に係るセンサ回路904、窓905、操作キー906等を有する。窓905を通過した光は、センサ回路904に照射される。センサ回路904は、炎などの熱源から放射される紫外線を感知する。感知機901は、規定値以上の放射強度を有する紫外線がセンサ回路904にて感知されると、その情報を受信機902に送る。受信機902は、表示部907、操作キー908、操作キー909、配線910等を有する。受信機902は、感知機901からの情報に従って、発信機903の動作を制御する。発信機903は、スピーカ911、照明装置912などを有する。発信機903は、発信機903からの命令に従って、警報を発信する機能を有する。図18(A)では、発信機903が、スピーカ911を用いた音声による警報と、赤色灯などの照明装置912を用いた光による警報とを共に行う例を示しているが、いずれか一方のみの警報またはそれ以外の警報を、発信機903が行うようにしても良い。
また、警報の発信に伴い、シャッターなどの防火設備に、所定の動作を行う旨の命令を受信機902が送るようにしても良い。また、図18(A)では、受信機902と感知機901との間において無線で信号の送受信が行われる場合を例示したが、配線等を介して信号の送受信が行われていても良い。また、図18(A)では、受信機902から発信機903へ、配線910を介して信号の送信が行われている場合を例示したが、無線で信号の送信が行われていても良い。
図18(B)は腕時計であり、筐体920、表示部921、操作ボタン922、窓923、センサ回路924、バンド925等を有する。窓923を通過した光は、センサ回路924に照射される。
図18(C)は携帯電話であり、筐体930、表示部931、マイク932、スピーカ933、カメラ934、窓935、センサ回路936、操作用のボタン937及び操作用のボタン938が設けられている。窓935を通過した光は、センサ回路936に照射される。
10 センサ回路
11 トランジスタ
12 回路
13 スイッチ
14 抵抗素子
15 回路
16 スイッチ
17 配線
18 配線
20 バイアス電源
21 バイアス電源
22 バイアス電源
23 アンプ
24 配線
25 配線
26 カレントミラー回路
27 端子
30 トランジスタ
31 トランジスタ
32 ダイオード
33 トランジスタ
40 半導体装置
41 信号処理回路
42 出力装置
43 ADC
45 プロセッサ
50 トランジスタ
51 抵抗素子
80 モジュール
81 インターポーザ
82 端子
84 端子
85 筐体
86 窓
400 半導体基板
401 素子分離用絶縁膜
402 不純物領域
403 不純物領域
404 ゲート電極
405 ゲート絶縁膜
409 絶縁膜
410 配線
411 配線
412 配線
413 配線
415 配線
416 配線
417 配線
420 絶縁膜
422 配線
430 半導体膜
431 ゲート絶縁膜
432 導電膜
433 導電膜
434 ゲート電極
441 絶縁膜
442 導電膜
445 絶縁膜
447 導電膜
449 導電膜
450 導電膜
820 絶縁膜
830 半導体膜
830a 酸化物半導体膜
830b 酸化物半導体膜
830c 酸化物半導体膜
831 ゲート絶縁膜
832 導電膜
833 導電膜
834 ゲート電極
901 感知機
902 受信機
903 発信機
904 センサ回路
905 窓
906 操作キー
907 表示部
908 操作キー
909 操作キー
910 配線
911 スピーカ
912 照明装置
920 筐体
921 表示部
922 操作ボタン
923 窓
924 センサ回路
925 バンド
930 筐体
931 表示部
932 マイク
933 スピーカ
934 カメラ
935 窓
936 センサ回路
937 ボタン
938 ボタン

Claims (6)

  1. 酸化物半導体にチャネル形成領域を有するトランジスタと、
    前記トランジスタのゲートに、前記トランジスタのソースまたはドレインよりも低い第1電位と、前記トランジスタの前記ソースまたは前記ドレインよりも高い第2電位のいずれか一方を供給する第1回路と、
    前記トランジスタの前記ゲートに前記第1電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインの間に流れる電流が与えられることで、前記電流の値を情報として含む信号を生成する第2回路と、を有するセンサ回路。
  2. 酸化物半導体にチャネル形成領域を有するトランジスタと、
    前記トランジスタのゲートに、前記トランジスタのソースまたはドレインよりも低い第1電位と、前記トランジスタの前記ソースまたは前記ドレインよりも高い第2電位のいずれか一方を供給する第1回路と、
    前記トランジスタの前記ゲートに前記第2電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインを電気的に接続し、前記トランジスタの前記ゲートに前記第1電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインを電気的に分離する第1スイッチと、
    第2スイッチと、
    前記トランジスタの前記ゲートに前記第1電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインの間に流れる電流が、前記第2スイッチを介して与えられる第2回路と、を有し、
    前記第2回路は、前記電流の値に対応する電圧を生成する機能を有するセンサ回路。
  3. 請求項1または請求項2において、
    前記酸化物半導体は、In、Ga、及びZnを含むセンサ回路。
  4. センサ回路と、出力装置と、前記センサ回路から出力される信号を用いて前記出力装置の動作を制御する信号処理回路と、を有し、
    前記センサ回路は、酸化物半導体にチャネル形成領域を有するトランジスタと、
    前記トランジスタのゲートに、前記トランジスタのソースまたはドレインよりも低い第1電位と、前記トランジスタの前記ソースまたは前記ドレインよりも高い第2電位のいずれか一方を供給する第1回路と、
    前記トランジスタの前記ゲートに前記第1電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインの間に流れる電流が与えられることで、前記電流の値を情報として含む前記信号を生成する第2回路と、を有する半導体装置。
  5. センサ回路と、出力装置と、前記センサ回路から出力される信号を用いて前記出力装置の動作を制御する信号処理回路と、を有し、
    前記センサ回路は、酸化物半導体にチャネル形成領域を有するトランジスタと、
    前記トランジスタのゲートに、前記トランジスタのソースまたはドレインよりも低い第1電位と、前記トランジスタのソースまたはドレインよりも高い第2電位のいずれか一方を供給する第1回路と、
    前記トランジスタのゲートに前記第2電位が与えられているときに、前記トランジスタのソースとドレインを電気的に接続し、前記トランジスタのゲートに前記第1電位が与えられているときに、前記トランジスタのソースとドレインを電気的に分離する第1スイッチと、
    第2スイッチと、
    前記トランジスタの前記ゲートに前記第1電位が与えられているときに、前記トランジスタの前記ソースと前記ドレインの間に流れる電流が、前記第2スイッチを介して与えられる第2回路と、を有し、
    前記第2回路は、前記電流の値に対応する電圧を生成する機能を有し、当該電圧を用いて前記信号を生成する半導体装置。
  6. 請求項4または請求項5において、
    前記酸化物半導体は、In、Ga、及びZnを含む半導体装置。
JP2014034761A 2013-03-01 2014-02-26 センサ回路及びセンサ回路を用いた半導体装置 Withdrawn JP2014195060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014034761A JP2014195060A (ja) 2013-03-01 2014-02-26 センサ回路及びセンサ回路を用いた半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013040501 2013-03-01
JP2013040501 2013-03-01
JP2014034761A JP2014195060A (ja) 2013-03-01 2014-02-26 センサ回路及びセンサ回路を用いた半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018143336A Division JP2019009448A (ja) 2013-03-01 2018-07-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2014195060A true JP2014195060A (ja) 2014-10-09

Family

ID=51420530

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014034761A Withdrawn JP2014195060A (ja) 2013-03-01 2014-02-26 センサ回路及びセンサ回路を用いた半導体装置
JP2018143336A Withdrawn JP2019009448A (ja) 2013-03-01 2018-07-31 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018143336A Withdrawn JP2019009448A (ja) 2013-03-01 2018-07-31 半導体装置

Country Status (2)

Country Link
US (1) US9647152B2 (ja)
JP (2) JP2014195060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7497185B2 (ja) 2019-07-11 2024-06-10 Tianma Japan株式会社 薄膜トランジスタ基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590110B2 (en) 2013-09-10 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Ultraviolet light sensor circuit
CN105047674B (zh) * 2015-08-06 2018-09-04 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073669A (ja) * 2004-08-31 2006-03-16 National Institute Of Advanced Industrial & Technology センサ、センサアレイ、電流測定装置
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2010034245A (ja) * 2008-07-29 2010-02-12 Citizen Holdings Co Ltd フォトダイオードの駆動方法及び光検出装置
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
JP2011243950A (ja) * 2010-05-20 2011-12-01 Samsung Electronics Co Ltd 光センシング回路、該光センシング回路の駆動方法、及び該光センシング回路を採用した光センシング装置

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61124171A (ja) * 1984-11-20 1986-06-11 Seiko Instr & Electronics Ltd 半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2793867B2 (ja) * 1989-12-18 1998-09-03 オリンパス光学工業株式会社 固体撮像装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3134723B2 (ja) * 1995-08-14 2001-02-13 横河電機株式会社 フォトダイオードアレイの信号読出回路
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7253391B2 (en) * 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007067331A (ja) 2005-09-02 2007-03-15 Matsushita Electric Works Ltd 紫外線センサ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP1863091A3 (en) * 2006-05-30 2012-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008112791A (ja) * 2006-10-30 2008-05-15 Hitachi Ulsi Systems Co Ltd 半導体装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5443800B2 (ja) * 2009-03-23 2014-03-19 株式会社東芝 赤外線固体撮像素子
KR101662359B1 (ko) * 2009-11-24 2016-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 셀을 포함하는 반도체 장치
WO2011077978A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2012033835A (ja) * 2010-08-03 2012-02-16 Canon Inc 光電子素子の駆動方法及び該駆動方法で駆動される光電子装置
JP5671418B2 (ja) * 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP2012147393A (ja) * 2011-01-14 2012-08-02 Fujifilm Corp 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法
US9048788B2 (en) * 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
JP5850671B2 (ja) * 2011-08-15 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2013232885A (ja) 2012-04-06 2013-11-14 Semiconductor Energy Lab Co Ltd 半導体リレー

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073669A (ja) * 2004-08-31 2006-03-16 National Institute Of Advanced Industrial & Technology センサ、センサアレイ、電流測定装置
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
JP2009182194A (ja) * 2008-01-31 2009-08-13 Sony Corp 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2010034245A (ja) * 2008-07-29 2010-02-12 Citizen Holdings Co Ltd フォトダイオードの駆動方法及び光検出装置
JP2011139045A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 紫外線センサを有する半導体装置及びその作製方法
JP2011243950A (ja) * 2010-05-20 2011-12-01 Samsung Electronics Co Ltd 光センシング回路、該光センシング回路の駆動方法、及び該光センシング回路を採用した光センシング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7497185B2 (ja) 2019-07-11 2024-06-10 Tianma Japan株式会社 薄膜トランジスタ基板

Also Published As

Publication number Publication date
US9647152B2 (en) 2017-05-09
US20140246667A1 (en) 2014-09-04
JP2019009448A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6845299B2 (ja) 撮像装置
JP6896898B2 (ja) 撮像装置
JP6349440B2 (ja) 半導体装置の作製方法
JP6707115B2 (ja) 半導体装置の作製方法
JP6360225B2 (ja) 半導体装置
KR102368942B1 (ko) 반도체 장치
TWI605500B (zh) 金屬氧化物膜及形成金屬氧化物膜的方法
JP5933247B2 (ja) 半導体装置の作製方法
JP2021103801A (ja) 撮像装置
JP7095160B2 (ja) 半導体装置
JP2019009448A (ja) 半導体装置
JP6355374B2 (ja) 半導体装置の作製方法
JP6909326B2 (ja) 撮像装置
JP6615442B2 (ja) 半導体装置
US20150340539A1 (en) Ultraviolet sensor and electronic device using ultraviolet sensor
JP2014161007A (ja) 半導体装置
JP2014176041A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180508

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180807