JPH0752779B2 - 発光ダイオードアレイ - Google Patents
発光ダイオードアレイInfo
- Publication number
- JPH0752779B2 JPH0752779B2 JP30959587A JP30959587A JPH0752779B2 JP H0752779 B2 JPH0752779 B2 JP H0752779B2 JP 30959587 A JP30959587 A JP 30959587A JP 30959587 A JP30959587 A JP 30959587A JP H0752779 B2 JPH0752779 B2 JP H0752779B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- conductivity type
- diode array
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は発光ダイオードアレイ、特に発光ダイオードア
レイの電極構造を改善したものに関する。
レイの電極構造を改善したものに関する。
［従来の技術］ 従来より発光ダイオードアレイは光プリンタや画像読取
り装置の光能動部に使用されている。
り装置の光能動部に使用されている。
特に近年は発光ダイオードの高出力化が進み、それまで
光プリンタの分野で主力であった半導体レーザに代わっ
て発光ダイオードが使用されるようになってきた。
光プリンタの分野で主力であった半導体レーザに代わっ
て発光ダイオードが使用されるようになってきた。
この動向は情報処理技術，通信技術の進展に伴い、任意
の文字や図形を高速度，高品質で普通紙に大量に出力で
きる小型で安価な電子写真式プリンタという要求に沿う
ものである。
の文字や図形を高速度，高品質で普通紙に大量に出力で
きる小型で安価な電子写真式プリンタという要求に沿う
ものである。
第６図は従来の発光ダイオードアレイヘッドを示す平面
図である。セラミック基板１上に印刷されたプリント配
線２と、セラミック基板１上に載置された１チップの発
光ダイオードアレイ３及び駆動用IC4等から主に構成さ
れている。
図である。セラミック基板１上に印刷されたプリント配
線２と、セラミック基板１上に載置された１チップの発
光ダイオードアレイ３及び駆動用IC4等から主に構成さ
れている。
発光ダイオードアレイ３は、長尺状のチップ表面にその
長手方向に沿って千鳥状に発光ダイオードが並び、これ
らの発光ダイオード間の絶縁は、空間的にではなく、PN
接合に逆バイアスをかけることによって行われる構造と
なっている。また、チップの表面に個別電極を、その裏
面に共通電極を形成した両面電極構造が採用されてい
る。
長手方向に沿って千鳥状に発光ダイオードが並び、これ
らの発光ダイオード間の絶縁は、空間的にではなく、PN
接合に逆バイアスをかけることによって行われる構造と
なっている。また、チップの表面に個別電極を、その裏
面に共通電極を形成した両面電極構造が採用されてい
る。
また、発光ダイオードアレイ３は、第７図に示すよう
に、金線５等によりプリント配線２にボンディングされ
ている。通常この金線５等はワイヤボンディング装置に
よりボンディングされるが、発光ダイオード１個づつボ
ンディングするため、ボンディング回数が非常に多くな
る。例えば400DPI（ドット／インチ）のドット密度の発
光ダイオードアレイヘッドの場合、１チップで128ドッ
ト（あるいは108ドット）と、かなりのボンディングが
必要となる。このため、A4用プリンタの場合、１台のプ
リンタに32チップ4096ドットのワイヤボンディングを行
なわなければならず、自動ワイヤボンディング装置を使
用したとしても、かなりの時間と労力を要すことにな
る。
に、金線５等によりプリント配線２にボンディングされ
ている。通常この金線５等はワイヤボンディング装置に
よりボンディングされるが、発光ダイオード１個づつボ
ンディングするため、ボンディング回数が非常に多くな
る。例えば400DPI（ドット／インチ）のドット密度の発
光ダイオードアレイヘッドの場合、１チップで128ドッ
ト（あるいは108ドット）と、かなりのボンディングが
必要となる。このため、A4用プリンタの場合、１台のプ
リンタに32チップ4096ドットのワイヤボンディングを行
なわなければならず、自動ワイヤボンディング装置を使
用したとしても、かなりの時間と労力を要すことにな
る。
また、発光ダイオードアレイチップ３はワイヤボンディ
ングを行うために相当な長さの引出電極パッド2aを必要
とするため、本来の発光ダイオードとして用いられる部
分2b、例えば100μｍに比較し、300μｍとか500μｍ程
度と、かなり多くの部分をパッド部分に割かなければな
らない。
ングを行うために相当な長さの引出電極パッド2aを必要
とするため、本来の発光ダイオードとして用いられる部
分2b、例えば100μｍに比較し、300μｍとか500μｍ程
度と、かなり多くの部分をパッド部分に割かなければな
らない。
［発明が解決しようとする問題点］ 上記したように従来の発光ダイオードアレイは、外部配
線との間の接続をワイヤボンディングにたよっていたた
め、ボンディング作業が煩雑で、またアレイ側に要求さ
れるパッド占有率が大きいという欠点があった。
線との間の接続をワイヤボンディングにたよっていたた
め、ボンディング作業が煩雑で、またアレイ側に要求さ
れるパッド占有率が大きいという欠点があった。
ところで、ワイヤを使わないで接続を行うダイレクトボ
ンド方式がある。このダイレクトボンド方式を発光ダイ
オードアレイに採用できれば上記欠点が解消される。
ンド方式がある。このダイレクトボンド方式を発光ダイ
オードアレイに採用できれば上記欠点が解消される。
しかし、ダイレクトボンド方式を採用するためには、発
光ダイオードアレイのアレイ間が空間的に絶縁される必
要があり、また、アレイチップと外部配線を印刷した基
板との接触はアレイチップの片面のみに限られるため、
チップが片面電極構造であることが要件となる。
光ダイオードアレイのアレイ間が空間的に絶縁される必
要があり、また、アレイチップと外部配線を印刷した基
板との接触はアレイチップの片面のみに限られるため、
チップが片面電極構造であることが要件となる。
この点で上述した従来の発光ダイオードアレイは、PN絶
縁でかつ両面電極構造を採っているため、上記要件を満
たすことができない。
縁でかつ両面電極構造を採っているため、上記要件を満
たすことができない。
本発明の目的は、前記した従来技術の欠点を解消し、ワ
イヤボンディングのいらない新規な発光ダイオードアレ
イを提供することにある。
イヤボンディングのいらない新規な発光ダイオードアレ
イを提供することにある。
［問題点を解決するための手段］ 本発明の発光ダイオードアレイは、PN接合をもった半導
体片の一面に発光ダイオードの個別電極と共通電極とが
形成され、発光ダイオード間は空間的に絶縁されて構成
されている。
体片の一面に発光ダイオードの個別電極と共通電極とが
形成され、発光ダイオード間は空間的に絶縁されて構成
されている。
即ち、一導電形の半導体層上に反対導電形の半導体層を
設けてその界面にPN接合を持った半導体片を形成する。
設けてその界面にPN接合を持った半導体片を形成する。
半導体片の一面を構成する反対導電形の半導体層を接合
部に達する第１のメサエッチング溝によって２つの領域
に分割する。
部に達する第１のメサエッチング溝によって２つの領域
に分割する。
一方の領域は第１のメサエッチング溝に対して垂直方向
に延びる複数の第２のメサエッチング溝によって更に分
割されて、所定の面積形状をもつ孤立化した複数の発光
ダイオードが形成され、この発光ダイオード表面に個別
電極が設けられる。
に延びる複数の第２のメサエッチング溝によって更に分
割されて、所定の面積形状をもつ孤立化した複数の発光
ダイオードが形成され、この発光ダイオード表面に個別
電極が設けられる。
他方の領域は、一導電形半導体層を残して、その上の反
対導電形半導体層を除去するか、又は一導電形半導体層
と同じ導電形に変換して共通部を形成し、この共通部に
共通電極が設けられる。
対導電形半導体層を除去するか、又は一導電形半導体層
と同じ導電形に変換して共通部を形成し、この共通部に
共通電極が設けられる。
また、半導体片の他面を構成する一導電形半導体層の発
光ダイオード裏面に相当する部分が発光面となってい
る。
光ダイオード裏面に相当する部分が発光面となってい
る。
［作 用］ 組立てに際して、発光ダイオードアレイを、基板上に印
刷された外部配線とダイレクトボンディングするため
に、個別電極と共通電極のある半導体片の一面に形成さ
れている各発光ダイオードは空間的に絶縁されているの
で、ダイオード間が基板表面によって短絡されることが
ない。
刷された外部配線とダイレクトボンディングするため
に、個別電極と共通電極のある半導体片の一面に形成さ
れている各発光ダイオードは空間的に絶縁されているの
で、ダイオード間が基板表面によって短絡されることが
ない。
また、半導体片の一面の共通部に設けた共通電極から流
入した電流は、直接又は変換された反対導電形半導体層
を介して他方の領域内の一導電形半導体層を通り、この
一導電形半導体層を共通とする一方の領域内に流れ込
む。そして、PN接合を抜け、反対導電形半導体層を通っ
て個別電極から流出する。このときPN接合界面で発生し
た光は、一導電形半導体層を透過して半導体片他面の発
光面から出ていく。なお、上記電流の流れは逆の場合も
ある。
入した電流は、直接又は変換された反対導電形半導体層
を介して他方の領域内の一導電形半導体層を通り、この
一導電形半導体層を共通とする一方の領域内に流れ込
む。そして、PN接合を抜け、反対導電形半導体層を通っ
て個別電極から流出する。このときPN接合界面で発生し
た光は、一導電形半導体層を透過して半導体片他面の発
光面から出ていく。なお、上記電流の流れは逆の場合も
ある。
［実施例］ 以下、本発明の実施例を第１図〜第５図を用いて説明す
る。
る。
第１図は本発明の一実施例の発光ダイオードアレイを示
す斜視図で、特に基板へのチップ搭載を例示したもので
ある。
す斜視図で、特に基板へのチップ搭載を例示したもので
ある。
発光ダイオードアレイチップ６を点線矢印に示す方向に
フェイスダウンすることにより、チップ６とプリント基
板１は、ワイヤボンディングなしに、高寸法精度で結合
される。
フェイスダウンすることにより、チップ６とプリント基
板１は、ワイヤボンディングなしに、高寸法精度で結合
される。
発光ダイオードアレイチップ６は次のようにして構成さ
れる。例えば、液相エピタキシャル成長等により成長さ
せたＰ型のGal-x Alx As基板16（０＜ｘ＜１）上に、基
板16よりも混晶比の小さなＮ型のGal-y Aly As層17（０
≦ｙ＜１）（ｙｘ）を成長させ、その界面にPN接合界
面８を形成する。
れる。例えば、液相エピタキシャル成長等により成長さ
せたＰ型のGal-x Alx As基板16（０＜ｘ＜１）上に、基
板16よりも混晶比の小さなＮ型のGal-y Aly As層17（０
≦ｙ＜１）（ｙｘ）を成長させ、その界面にPN接合界
面８を形成する。
混晶比を小さくすることによって、Ｎ型層17の禁制帯幅
をＰ型基板16のそれよりも狭くしている。ここで、Ｐ型
基板16の厚さはおよそ50〜500μｍの範囲とし、Ｎ型層1
7の厚さはおよそ１〜30μｍの範囲としている。
をＰ型基板16のそれよりも狭くしている。ここで、Ｐ型
基板16の厚さはおよそ50〜500μｍの範囲とし、Ｎ型層1
7の厚さはおよそ１〜30μｍの範囲としている。
次にＮ型層17の上にフォトマスクにより、Ｎ型層17を２
つの領域に分割する分割パターンを形成し、PN接合界面
８に達するエッチングにより中央を長さ方向に走って発
光領域Ａと共通領域Ｂとに二分割するメサアイソレーシ
ョン14を作成する。同時に発光領域Ａを更に幅方向に多
分割して所定の矩形状面積をもつ孤立化した複数（図示
例では５個）の発光ダイオード22を形成するメサアイソ
レーション15を作成する。
つの領域に分割する分割パターンを形成し、PN接合界面
８に達するエッチングにより中央を長さ方向に走って発
光領域Ａと共通領域Ｂとに二分割するメサアイソレーシ
ョン14を作成する。同時に発光領域Ａを更に幅方向に多
分割して所定の矩形状面積をもつ孤立化した複数（図示
例では５個）の発光ダイオード22を形成するメサアイソ
レーション15を作成する。
そして、共通領域Ｂに共通電極19を形成するための共通
部13を形成する。この共通部13の形成に当っては、ここ
にあるＮ型層17の一部あるいは全部をエッチング等によ
り除去して下層のＰ型基板16を露出させることもでき
る。しかし、図示例のものでは、共通領域ＢのＮ型層17
にZnを拡散又はイオン注入してＰ型基板16と同じ電導形
に変換して共通領域Ｂの全域に亜鉛層共通部13を形成し
ている。
部13を形成する。この共通部13の形成に当っては、ここ
にあるＮ型層17の一部あるいは全部をエッチング等によ
り除去して下層のＰ型基板16を露出させることもでき
る。しかし、図示例のものでは、共通領域ＢのＮ型層17
にZnを拡散又はイオン注入してＰ型基板16と同じ電導形
に変換して共通領域Ｂの全域に亜鉛層共通部13を形成し
ている。
最後に、各発光ダイオード22に電流を流入させるための
共通電極19を共通部表面に、また各発光ダイオード22か
ら電流を流出させるための個別電極18を各発光ダイオー
ド表面にそれぞれ蒸着等により形成する。結合精度を上
げるために、特に個別電極18の電極間ピッチを発光ダイ
オード22のドット間ピッチにほぼ等しくするのが望まし
い。また、ワイヤボンディングを行わないため、引出電
極パッドが不要となり、電極面積は小さくてよい。この
ため、発光ダイオードとして用いられる本来の部分のチ
ップ内における占有率を大きくできる。また、共通電極
19は共通部13のほぼ全面に作成している。個別電極18及
び共通電極19は、金または金合金，アルミニウムまたは
アルミニウム合金，鉛または鉛合金等から形成する。
共通電極19を共通部表面に、また各発光ダイオード22か
ら電流を流出させるための個別電極18を各発光ダイオー
ド表面にそれぞれ蒸着等により形成する。結合精度を上
げるために、特に個別電極18の電極間ピッチを発光ダイ
オード22のドット間ピッチにほぼ等しくするのが望まし
い。また、ワイヤボンディングを行わないため、引出電
極パッドが不要となり、電極面積は小さくてよい。この
ため、発光ダイオードとして用いられる本来の部分のチ
ップ内における占有率を大きくできる。また、共通電極
19は共通部13のほぼ全面に作成している。個別電極18及
び共通電極19は、金または金合金，アルミニウムまたは
アルミニウム合金，鉛または鉛合金等から形成する。
このようにして発光ダイオードアレイチップ６の一面に
のみ凹凸や電極が形成され、他面は、基板16の裏面がそ
のまま露出した平坦面となる。このような片面電極形
は、特に両面電極形と異なり、プロセスが容易となるた
め、メリットが大である。
のみ凹凸や電極が形成され、他面は、基板16の裏面がそ
のまま露出した平坦面となる。このような片面電極形
は、特に両面電極形と異なり、プロセスが容易となるた
め、メリットが大である。
一方、プリント基板１は、セラミックスから成り、その
上に、発光ダイオードアレイチップ６の個別電極18に対
応する同ピッチの個別電極パッド７と、同じく発光ダイ
オードアレイチップ６の共通電極19に対応した共通電極
パッド９とがプリント配線されている。個別電極パッド
７上にはフェイスダウンボンディングのためのボール11
が設けられ、個別電極パッド７には、更に外部接続用の
取出配線が延設されている。
上に、発光ダイオードアレイチップ６の個別電極18に対
応する同ピッチの個別電極パッド７と、同じく発光ダイ
オードアレイチップ６の共通電極19に対応した共通電極
パッド９とがプリント配線されている。個別電極パッド
７上にはフェイスダウンボンディングのためのボール11
が設けられ、個別電極パッド７には、更に外部接続用の
取出配線が延設されている。
また、共通電極パッド９は、基板中央よりも共通部寄り
を長さ方向に走り、その上に長尺な共通電極用接触金属
12を設けて、発光ダイオードアレイチップ６の共通電極
19と結合するようになっている。共通電極パッド９に
は、更に外部接続用の取出配線が基板一側に延設されて
いる。
を長さ方向に走り、その上に長尺な共通電極用接触金属
12を設けて、発光ダイオードアレイチップ６の共通電極
19と結合するようになっている。共通電極パッド９に
は、更に外部接続用の取出配線が基板一側に延設されて
いる。
なお、基板１上の共通電極パッド９と個別電極パッド７
間、及びこれらと発光ダイオードアレイチップ６上の個
別電極18間は混線しないように適切な間隔を設ける。ま
た、個別電極パッド７上のポール11は、バンプに代える
こともでき、チップ６とプリント基板１との相互関係に
より、バンプとボールとを適宜使い分ける。
間、及びこれらと発光ダイオードアレイチップ６上の個
別電極18間は混線しないように適切な間隔を設ける。ま
た、個別電極パッド７上のポール11は、バンプに代える
こともでき、チップ６とプリント基板１との相互関係に
より、バンプとボールとを適宜使い分ける。
さて、このようにして形成したプリント基板１上に発光
ダイオードアレイチップ６を前述したように結合する。
このとき、ワイヤボンディングが不要となるので、チッ
プ搭載作業が大幅に省力化される。
ダイオードアレイチップ６を前述したように結合する。
このとき、ワイヤボンディングが不要となるので、チッ
プ搭載作業が大幅に省力化される。
また、図示するように、共通電極パッド９の取出配線
と、個別電極パッド７の各取出配線に介設したスイッチ
a,b,c,d,e間に外部電源Ｅを接続する。ここで例えば、
スイッチａを投入すると、亜鉛拡散層共通部13よりＰ型
基板16を通って、図面手前の発光ダイオード22に矢印で
示す電流ｉが流れ、そのPN接合界面８から発光が起こ
る。このとき、チップ表面上ではクロスハッチングした
発光面10からのみ発光がみられる。というのは、半導体
結晶の屈折率は大きく、臨界面が小さいので、メサアイ
ソレーション14,15により分離されたPN接合界面８から
発した光が、結晶表面に到達するときは、クロスハッチ
ング面以外の箇所では全反射を起こすため表面上の発光
としては現われず、その結果、スポット発光になるから
である。
と、個別電極パッド７の各取出配線に介設したスイッチ
a,b,c,d,e間に外部電源Ｅを接続する。ここで例えば、
スイッチａを投入すると、亜鉛拡散層共通部13よりＰ型
基板16を通って、図面手前の発光ダイオード22に矢印で
示す電流ｉが流れ、そのPN接合界面８から発光が起こ
る。このとき、チップ表面上ではクロスハッチングした
発光面10からのみ発光がみられる。というのは、半導体
結晶の屈折率は大きく、臨界面が小さいので、メサアイ
ソレーション14,15により分離されたPN接合界面８から
発した光が、結晶表面に到達するときは、クロスハッチ
ング面以外の箇所では全反射を起こすため表面上の発光
としては現われず、その結果、スポット発光になるから
である。
第２図，第３図は、この現象を示す模式図で、発光ダイ
オードパターンとして円形パターンを採用した場合を示
す。例えばGaAsの場合屈折率は3.62,Ga0.65Al 0.35Asの
場合屈折率は3.47であるので、全反射を起こす臨界角は
θ＝sin-1（n2／n1)より求められ、外が空気中であると
すればθGaAs≒16.0゜，θGaAlAs≒16.7゜となる。第２
図における光線αは丁度臨界角θで表面にぶつかり、そ
の後表面に平行に進み、この場合は表面に出ない。また
光線γもθより大きな角度で表面とぶつかるため、全反
射を起こし表面にあらわれない。臨界角θよりも小さい
角度でぶつかった光線βだけがチップ26外に出ることが
出来る。第３図はチップ26を上から見た図で、クロスハ
ッチングの重なっている部分30が電極28の上面で、光強
度が強くこの部分30から遠ざかるにつれ光強度は弱くな
る。
オードパターンとして円形パターンを採用した場合を示
す。例えばGaAsの場合屈折率は3.62,Ga0.65Al 0.35Asの
場合屈折率は3.47であるので、全反射を起こす臨界角は
θ＝sin-1（n2／n1)より求められ、外が空気中であると
すればθGaAs≒16.0゜，θGaAlAs≒16.7゜となる。第２
図における光線αは丁度臨界角θで表面にぶつかり、そ
の後表面に平行に進み、この場合は表面に出ない。また
光線γもθより大きな角度で表面とぶつかるため、全反
射を起こし表面にあらわれない。臨界角θよりも小さい
角度でぶつかった光線βだけがチップ26外に出ることが
出来る。第３図はチップ26を上から見た図で、クロスハ
ッチングの重なっている部分30が電極28の上面で、光強
度が強くこの部分30から遠ざかるにつれ光強度は弱くな
る。
次に具体例について説明する。
回転スライドボートを使った縦型エピタキシャル炉によ
る温度傾斜液相エピタキシャル法により、｛100｝GaAs
基板上に成長させたAlAsの偏析プロファイルをもつ40mm
×40mm、厚さ約200μｍのＰ型Ga0.65Al 0.35As層をエピ
タキシャル基板として使用した。この基板を２つのメル
ト溜めのあるスライドボートの基板ホルダーにセットし
た。第１のメルト溜はメルトバック用、第２のメルト溜
は成長用で、第１のメルト溜を通過する間にGaAlAs表面
の酸化膜等を取り除き、次いで第２のメルト溜に存在す
る成長用メルトと接触させた。10分間成長させ５μｍ厚
さのＮ型Ga0.87Al 0.13As層を得た。
る温度傾斜液相エピタキシャル法により、｛100｝GaAs
基板上に成長させたAlAsの偏析プロファイルをもつ40mm
×40mm、厚さ約200μｍのＰ型Ga0.65Al 0.35As層をエピ
タキシャル基板として使用した。この基板を２つのメル
ト溜めのあるスライドボートの基板ホルダーにセットし
た。第１のメルト溜はメルトバック用、第２のメルト溜
は成長用で、第１のメルト溜を通過する間にGaAlAs表面
の酸化膜等を取り除き、次いで第２のメルト溜に存在す
る成長用メルトと接触させた。10分間成長させ５μｍ厚
さのＮ型Ga0.87Al 0.13As層を得た。
次にＮ型層の上にフォトエッチング法により300μｍお
きに254μｍピッチで36μｍφの円形のテラス状パター
ンを形成した。残りの部分はエッチングにより６μｍエ
ッチングしＮ型層を取り除いてAu/Ni/Au-ZnのＰ型電極
を形成した。また円形テラスの上には蒸着法とフォトエ
ッチング法により30μｍφのAu/Ni/Au-Geの電極を形成
し、さらにその上に電気メッキ法で銅製の半田受を作り
それぞれの半田受に半田を盛り上げた。
きに254μｍピッチで36μｍφの円形のテラス状パター
ンを形成した。残りの部分はエッチングにより６μｍエ
ッチングしＮ型層を取り除いてAu/Ni/Au-ZnのＰ型電極
を形成した。また円形テラスの上には蒸着法とフォトエ
ッチング法により30μｍφのAu/Ni/Au-Geの電極を形成
し、さらにその上に電気メッキ法で銅製の半田受を作り
それぞれの半田受に半田を盛り上げた。
そして、これを300μｍ×7.62mmの大きさにへき開し100
DPIの発光ダイオードアレイチップとした。これを位置
合せのされたプリント基板上に直接押しつけ、熱を加え
て溶着させた。
DPIの発光ダイオードアレイチップとした。これを位置
合せのされたプリント基板上に直接押しつけ、熱を加え
て溶着させた。
ワイヤボンディングの必要がないので工数が大幅に減少
したのに加えて、ボンディングパッドの不良，ワイヤボ
ンディング等の問題から開放され、信頼性の高い発光ダ
イオードアレイを作ることができるようになった。この
時の発光ダイオードアレイの波長は780nmで、立上り電
圧1.65（Ｖ），逆耐圧10v以上であった。チップ表面が
平坦なので実装に際しても非常に便利であり、美装的価
値もある。
したのに加えて、ボンディングパッドの不良，ワイヤボ
ンディング等の問題から開放され、信頼性の高い発光ダ
イオードアレイを作ることができるようになった。この
時の発光ダイオードアレイの波長は780nmで、立上り電
圧1.65（Ｖ），逆耐圧10v以上であった。チップ表面が
平坦なので実装に際しても非常に便利であり、美装的価
値もある。
第４図は、上述した具体例と同様にして発光ダイオード
アレイチップ46を作成して、次いでその上にエポキシモ
ールドにより樹脂成形凸レンズ40を装着した変形例を示
す。これによればPN接合から発生した光は結晶表面41で
周囲に広がるのを押えらるため、発光強度が非常に高く
なり、光プリンタヘッド等への適用が大幅に改善され
る。
アレイチップ46を作成して、次いでその上にエポキシモ
ールドにより樹脂成形凸レンズ40を装着した変形例を示
す。これによればPN接合から発生した光は結晶表面41で
周囲に広がるのを押えらるため、発光強度が非常に高く
なり、光プリンタヘッド等への適用が大幅に改善され
る。
第５図に発光ダイオードアレイチップ６と、駆動用IC4
を搭載してプリント配線２を印刷したセラミック基板１
とを組み合せた応用例を示す。チップ６の向きを交互に
変えることにより駆動用IC4との接続も良好になりプリ
ンタヘッドの実装においても十分実用に耐えることが出
来る。なお、駆動用IC4もフェイスダウンボンディング
にする事により作業性，信頼性を一層上げることができ
る。
を搭載してプリント配線２を印刷したセラミック基板１
とを組み合せた応用例を示す。チップ６の向きを交互に
変えることにより駆動用IC4との接続も良好になりプリ
ンタヘッドの実装においても十分実用に耐えることが出
来る。なお、駆動用IC4もフェイスダウンボンディング
にする事により作業性，信頼性を一層上げることができ
る。
なお、上記実施例ではGaAlAs系材料の場合を例示した
が、InP,InP系などの他のIII−Ｖ族化合物半導体,II−V
I族化合物半導体などその他材料の種類を変えても、そ
の材料の特性により種々の発光波長，発光ダイオードア
レイの形状のものを作る事ができる。
が、InP,InP系などの他のIII−Ｖ族化合物半導体,II−V
I族化合物半導体などその他材料の種類を変えても、そ
の材料の特性により種々の発光波長，発光ダイオードア
レイの形状のものを作る事ができる。
［発明の効果］ 本発明によれば、発光ダイオード間を空間的に絶縁する
と共に、片面電極構造としたので、ダイレクトボンドが
可能となり、煩雑を極めていた従来のワイヤボンディン
グ作業が省略でき、組立作業性及び信頼性が著しく向上
する。
と共に、片面電極構造としたので、ダイレクトボンドが
可能となり、煩雑を極めていた従来のワイヤボンディン
グ作業が省略でき、組立作業性及び信頼性が著しく向上
する。
第１図はプリント配線基板に対する発光ダイオードアレ
イチップの搭載を例にとった本発明の一実施例を示した
組立斜視図、第２図は本発明の発光ダイオードアレイ例
の発光状況を説明する断面図、第３図は同じく平面図、
第４図は本発明の発光ダイオードアレイの変形例を示す
断面図、第５図はプリンタヘッドを例にとった本発明の
実施例を示す配線構造の平面図、第６図は従来のプリン
タヘッドの配線構造を示す平面図、第７図は第６図のVI
I−VII線断面図である。 図中、１はプリント基板、６は発光ダイオードアレイチ
ップ、８はPN接合界面、13は共通部、14,15はエッチン
グ溝としてのメサアイソレーション、16は一導電形の半
導体層としてのＰ型基板、17は反対導電形の半導体層と
してのＮ型層、18は個別電極、19は共通電極、20は樹脂
成形凸レンズ、22は発光ダイオード、Ａは発光領域、Ｂ
は共通領域である。
イチップの搭載を例にとった本発明の一実施例を示した
組立斜視図、第２図は本発明の発光ダイオードアレイ例
の発光状況を説明する断面図、第３図は同じく平面図、
第４図は本発明の発光ダイオードアレイの変形例を示す
断面図、第５図はプリンタヘッドを例にとった本発明の
実施例を示す配線構造の平面図、第６図は従来のプリン
タヘッドの配線構造を示す平面図、第７図は第６図のVI
I−VII線断面図である。 図中、１はプリント基板、６は発光ダイオードアレイチ
ップ、８はPN接合界面、13は共通部、14,15はエッチン
グ溝としてのメサアイソレーション、16は一導電形の半
導体層としてのＰ型基板、17は反対導電形の半導体層と
してのＮ型層、18は個別電極、19は共通電極、20は樹脂
成形凸レンズ、22は発光ダイオード、Ａは発光領域、Ｂ
は共通領域である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｅ
Claims (1)
- 【請求項１】一導電形の半導体層上にこれよりも狭い禁
制帯幅を有する反対導電形の半導体層が設けられてその
界面にPN接合部を持った半導体片が形成され、該半導体
体片の一面を構成する上記反対導電形半導体層が上記PN
接合部に達する第１のエッチング溝によって２つの領域
に分割され、一方の領域が更に上記第１のエッチング溝
に対して垂直方向に延びる複数のエッチング溝によって
分割されて所定の面積形状をもつ孤立化した複数の発光
ダイオードが形成され、該各発光ダイオード表面に個別
電極が設けられ、他方の領域の上記反対導電形半導体層
が除去又は上記一導電形半導体層と同じ導電形に変換さ
れて共通部が形成され、該共通部に共通電極が設けられ
ており、上記半導体片の他面を構成する上記−導電形半
導体層の上記発光ダイオードの裏面に相当する部分を発
光面としたことを特徴とする発光ダイオードアレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30959587A JPH0752779B2 (ja) | 1987-12-09 | 1987-12-09 | 発光ダイオードアレイ |
| EP88120346A EP0319907B1 (en) | 1987-12-09 | 1988-12-06 | Light emitting diode array chip and method of fabricating the same |
| DE8888120346T DE3870419D1 (de) | 1987-12-09 | 1988-12-06 | Halbleiterplaettchen mit lichtemittierender diodenanordnung und herstellungsverfahren. |
| US07/282,175 US4933601A (en) | 1987-12-09 | 1988-12-09 | Light emitting diode array chip and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30959587A JPH0752779B2 (ja) | 1987-12-09 | 1987-12-09 | 発光ダイオードアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151275A JPH01151275A (ja) | 1989-06-14 |
| JPH0752779B2 true JPH0752779B2 (ja) | 1995-06-05 |
Family
ID=17994921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30959587A Expired - Fee Related JPH0752779B2 (ja) | 1987-12-09 | 1987-12-09 | 発光ダイオードアレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4933601A (ja) |
| EP (1) | EP0319907B1 (ja) |
| JP (1) | JPH0752779B2 (ja) |
| DE (1) | DE3870419D1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69421434T2 (de) * | 1993-04-07 | 2000-06-08 | Mitsui Chemicals Inc | Leiterplatte für optische Elemente |
| US5482896A (en) * | 1993-11-18 | 1996-01-09 | Eastman Kodak Company | Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same |
| US5532550A (en) * | 1993-12-30 | 1996-07-02 | Adler; Robert | Organic based led display matrix |
| US5612549A (en) * | 1994-03-24 | 1997-03-18 | Motorola | Integrated electro-optical package |
| US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
| JPH09229668A (ja) * | 1996-02-28 | 1997-09-05 | Alps Electric Co Ltd | 位置検出センサ |
| US5748161A (en) * | 1996-03-04 | 1998-05-05 | Motorola, Inc. | Integrated electro-optical package with independent menu bar |
| US5739800A (en) * | 1996-03-04 | 1998-04-14 | Motorola | Integrated electro-optical package with LED display chip and substrate with drivers and central opening |
| US5699073A (en) * | 1996-03-04 | 1997-12-16 | Motorola | Integrated electro-optical package with carrier ring and method of fabrication |
| JPH09283808A (ja) * | 1996-04-19 | 1997-10-31 | Oki Electric Ind Co Ltd | 受発光素子モジュール及びチップ |
| US5925897A (en) * | 1997-02-14 | 1999-07-20 | Oberman; David B. | Optoelectronic semiconductor diodes and devices comprising same |
| US6163036A (en) * | 1997-09-15 | 2000-12-19 | Oki Data Corporation | Light emitting element module with a parallelogram-shaped chip and a staggered chip array |
| US6633120B2 (en) | 1998-11-19 | 2003-10-14 | Unisplay S.A. | LED lamps |
| US8587020B2 (en) | 1997-11-19 | 2013-11-19 | Epistar Corporation | LED lamps |
| US6412971B1 (en) * | 1998-01-02 | 2002-07-02 | General Electric Company | Light source including an array of light emitting semiconductor devices and control method |
| IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| DE19836541B4 (de) * | 1998-08-06 | 2004-05-27 | Infineon Technologies Ag | Verfahren zum gleichzeitigen Herstellen mehrerer elektrooptischer Baugruppen |
| JP3681306B2 (ja) * | 1999-06-18 | 2005-08-10 | 沖電気工業株式会社 | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ |
| JP2001102626A (ja) * | 1999-07-28 | 2001-04-13 | Canon Inc | Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置 |
| US20020017652A1 (en) | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| US7547921B2 (en) | 2000-08-08 | 2009-06-16 | Osram Opto Semiconductors Gmbh | Semiconductor chip for optoelectronics |
| EP1356718A4 (en) * | 2000-12-21 | 2009-12-02 | Tessera Tech Hungary Kft | PACKAGED INTEGRATED CIRCUITS AND METHOD FOR THE PRODUCTION THEREOF |
| US6856007B2 (en) | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| US6972480B2 (en) * | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| JP2007528120A (ja) | 2003-07-03 | 2007-10-04 | テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ | 集積回路装置をパッケージングする方法及び装置 |
| US20050082654A1 (en) | 2003-09-26 | 2005-04-21 | Tessera, Inc. | Structure and self-locating method of making capped chips |
| US7238589B2 (en) * | 2004-11-01 | 2007-07-03 | International Business Machines Corporation | In-place bonding of microstructures |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| JP5010108B2 (ja) | 2005-03-25 | 2012-08-29 | 株式会社沖データ | 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置 |
| US7566853B2 (en) * | 2005-08-12 | 2009-07-28 | Tessera, Inc. | Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| JP4857320B2 (ja) * | 2008-09-12 | 2012-01-18 | 株式会社日立製作所 | バックライト装置及びそれを用いた液晶表示装置及び映像表示装置 |
| CN109755373A (zh) * | 2018-11-14 | 2019-05-14 | 潘涛 | 发光二极体支架阵列及其加工方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3697336A (en) * | 1966-05-02 | 1972-10-10 | Rca Corp | Method of making semiconductor devices |
| US4039890A (en) * | 1974-08-16 | 1977-08-02 | Monsanto Company | Integrated semiconductor light-emitting display array |
| JPS52124885A (en) * | 1976-04-12 | 1977-10-20 | Matsushita Electric Ind Co Ltd | Semiconductor light emitting device |
| JPS60960B2 (ja) * | 1979-12-17 | 1985-01-11 | 松下電器産業株式会社 | 窒化ガリウム発光素子アレイの製造方法 |
| DE3105786A1 (de) * | 1981-02-17 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Herstellung von lumineszenz- oder laserdioden mit intern begrenzter leuchtflaeche |
| CA1201520A (en) * | 1982-09-10 | 1986-03-04 | Charles A. Burrus, Jr. | Fabrication of cleaved semiconductor lasers |
| JPS6216583A (ja) * | 1984-11-26 | 1987-01-24 | Hitachi Cable Ltd | メサ型モノリシック発光ダイオードアレイ |
| FR2593966B1 (fr) * | 1986-02-04 | 1988-09-09 | Ankri David | Structure semi-conductrice monolithique d'un transistor bipolaire a heterojonction et d'un laser |
-
1987
- 1987-12-09 JP JP30959587A patent/JPH0752779B2/ja not_active Expired - Fee Related
-
1988
- 1988-12-06 DE DE8888120346T patent/DE3870419D1/de not_active Expired - Fee Related
- 1988-12-06 EP EP88120346A patent/EP0319907B1/en not_active Expired - Lifetime
- 1988-12-09 US US07/282,175 patent/US4933601A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01151275A (ja) | 1989-06-14 |
| DE3870419D1 (de) | 1992-05-27 |
| US4933601A (en) | 1990-06-12 |
| EP0319907A2 (en) | 1989-06-14 |
| EP0319907A3 (en) | 1989-08-16 |
| EP0319907B1 (en) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0752779B2 (ja) | 発光ダイオードアレイ | |
| KR101193740B1 (ko) | 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로 패키징된 발광 소자 | |
| US6888167B2 (en) | Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding | |
| JP3707279B2 (ja) | 半導体発光装置 | |
| KR100199035B1 (ko) | 발광 다이오드 어레이 및 그의 제조방법 | |
| US20040041157A1 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
| US6433367B1 (en) | Semiconductor device with sloping sides, and electronic apparatus including semiconductor devices with sloping sides, modified for crack-free wire bonding | |
| JPH0730149A (ja) | 発光ダイオードアレイチップ | |
| JP2004319685A (ja) | 半導体発光素子および半導体発光装置 | |
| US6133588A (en) | Light-emitting element array and fabrication method with separate light-emitting and current-conducting diffusion areas | |
| US6596556B2 (en) | Light emitting diode and a method for manufacturing the same | |
| KR920000329B1 (ko) | 발광소자 어레이 | |
| US20040080268A1 (en) | Resin-packaged led light source | |
| JP3831631B2 (ja) | 受光素子及びそれを備える光半導体装置 | |
| JP2718339B2 (ja) | 発光ダイオードチップおよび発光ダイオード | |
| JP2604603B2 (ja) | 発光素子 | |
| JP2001077411A (ja) | 発光ダイオードアレイおよびその製造方法 | |
| JP2940138B2 (ja) | 発光ダイオード | |
| JPH10284755A (ja) | フォトカプラ | |
| JPS61234588A (ja) | 光半導体素子用サブマウント | |
| KR910008217B1 (ko) | 광프린터의 기록헤드 | |
| JP3322576B2 (ja) | 光プリントヘッド | |
| JP2004289182A (ja) | 半導体発光装置 | |
| JPH0438881A (ja) | 発光素子および発光素子アレー | |
| JPH06310755A (ja) | Ｌｅｄアレイチップおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |