JP2003258305A - 半導体素子アレイ - Google Patents
半導体素子アレイInfo
- Publication number
- JP2003258305A JP2003258305A JP2002051261A JP2002051261A JP2003258305A JP 2003258305 A JP2003258305 A JP 2003258305A JP 2002051261 A JP2002051261 A JP 2002051261A JP 2002051261 A JP2002051261 A JP 2002051261A JP 2003258305 A JP2003258305 A JP 2003258305A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode pad
- block
- diffusion region
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 11
- 238000003491 array Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 electrodes Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】
【課題】 ＬＥＤアレイ等の半導体素子アレイにおい
て、多数形成される半導体拡散領域毎にワイヤボンド用
の電極パッドを形成すると、その集積率を上げると電極
パッドの密度も増え、ワイヤボンド作業が困難になり、
コストアップの原因となった。 【解決手段】 高抵抗基板２の上にｎ半導体層３を形成
し、この半導体層３の表面に複数のｐ型半導体拡散領域
４を配列したＬＥＤアレイ１において、ｐ型半導体拡散
領域４を含んで電気的に互いに独立した一対の半導体ブ
ロック１１毎に割り当てられて配置され、一方の半導体
ブロックのｐ型半導体拡散領域４と他方の半導体ブロッ
クのｎ側電極５とに電気的に接続された個別電極パッド
６と、一方の半導体ブロックのｎ側電極５と他方の半導
体ブロックのｐ型半導体拡散領域４とに電気的に接続さ
れた共通電極パッド７とを形成する。
て、多数形成される半導体拡散領域毎にワイヤボンド用
の電極パッドを形成すると、その集積率を上げると電極
パッドの密度も増え、ワイヤボンド作業が困難になり、
コストアップの原因となった。 【解決手段】 高抵抗基板２の上にｎ半導体層３を形成
し、この半導体層３の表面に複数のｐ型半導体拡散領域
４を配列したＬＥＤアレイ１において、ｐ型半導体拡散
領域４を含んで電気的に互いに独立した一対の半導体ブ
ロック１１毎に割り当てられて配置され、一方の半導体
ブロックのｐ型半導体拡散領域４と他方の半導体ブロッ
クのｎ側電極５とに電気的に接続された個別電極パッド
６と、一方の半導体ブロックのｎ側電極５と他方の半導
体ブロックのｐ型半導体拡散領域４とに電気的に接続さ
れた共通電極パッド７とを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子アレイ
の構造に関し、特にそのワイヤボンド用の電極パッドの
接続及び配設構造に関する。
の構造に関し、特にそのワイヤボンド用の電極パッドの
接続及び配設構造に関する。
【０００２】
【従来の技術】例えば発光素子アレイの場合、その構成
は、複数の発光素子を等間隔に直線状に配置したもので
あり、発光素子としてＬＥＤ（発光ダイオード）を用い
た発光素子アレイをＬＥＤアレイと称する。従来のＬＥ
Ｄアレイは、例えば、図１８及び図１９（この図は、
「ＬＥＤプリンタ設計」：トリケップス誌の６０頁に開
示されている）に示すような構成のものがある。
は、複数の発光素子を等間隔に直線状に配置したもので
あり、発光素子としてＬＥＤ（発光ダイオード）を用い
た発光素子アレイをＬＥＤアレイと称する。従来のＬＥ
Ｄアレイは、例えば、図１８及び図１９（この図は、
「ＬＥＤプリンタ設計」：トリケップス誌の６０頁に開
示されている）に示すような構成のものがある。
【０００３】図１８はこのＬＥＤアレイ１００の要部断
面図であり、図１９は同じくその平面図である。各図に
示すように、このＬＥＤアレイ１００は、ｎ型ＧａＡｓ
基板１０５上にｐ型ＧａＡｓＰ層１０１を形成し、Ｚｎ
等のｐ型不純物の選択拡散により基板内においてアレイ
状に複数形成される発光部１０６を配列する。各発光部
のＡｌ電極１０３は、それぞれ各発光部毎に形成される
個別電極であり、その一端部が発光部に電気的に接続さ
れるように絶縁膜１０２を介してｐ型ＧａＡｓＰ層１０
１上に形成される。
面図であり、図１９は同じくその平面図である。各図に
示すように、このＬＥＤアレイ１００は、ｎ型ＧａＡｓ
基板１０５上にｐ型ＧａＡｓＰ層１０１を形成し、Ｚｎ
等のｐ型不純物の選択拡散により基板内においてアレイ
状に複数形成される発光部１０６を配列する。各発光部
のＡｌ電極１０３は、それぞれ各発光部毎に形成される
個別電極であり、その一端部が発光部に電気的に接続さ
れるように絶縁膜１０２を介してｐ型ＧａＡｓＰ層１０
１上に形成される。
【０００４】これらのＡｌ電極１０３の各他端部は、ワ
イヤと電気的に接続するために所定の面積を有して平面
状に形成されたワイヤボンド用の個別電極パッド１０７
に電気的に接続されている。一方、共通電極であるＡｕ
ＧｅＮｉ電極１０４は、ｎ型ＧａＡｓ基板１０５と電気
的に接続されるように、ｎ型ＧａＡｓ基板の下層に、そ
れに接して形成されている。
イヤと電気的に接続するために所定の面積を有して平面
状に形成されたワイヤボンド用の個別電極パッド１０７
に電気的に接続されている。一方、共通電極であるＡｕ
ＧｅＮｉ電極１０４は、ｎ型ＧａＡｓ基板１０５と電気
的に接続されるように、ｎ型ＧａＡｓ基板の下層に、そ
れに接して形成されている。
【０００５】
【発明が解決しようとする課題】上記した従来のＬＥＤ
アレイにおいては、各発光部にそれぞれ個別電極が形成
されているため、発光部が高密度になると、個別電極の
密度が増えることによりその電極パッドの密度も増え
る。このため、ワイヤボンド作業が困難になり、コスト
アップの原因となった。
アレイにおいては、各発光部にそれぞれ個別電極が形成
されているため、発光部が高密度になると、個別電極の
密度が増えることによりその電極パッドの密度も増え
る。このため、ワイヤボンド作業が困難になり、コスト
アップの原因となった。
【０００６】本発明の目的は、これらの問題を解決すべ
く、発光部が高密度になっても、ワイヤボンディング密
度の上昇を防ぎ、上記したワイヤボンド作業の作業性の
低下を防ぐことによって、高歩留り及び低価格を維持で
きる半導体素子アレイを提供することにある。また、共
通電極１０４に相当する一方の電極を各発光部の近傍に
設けることによって、発光部の発光ばらつきを防止す
る。
く、発光部が高密度になっても、ワイヤボンディング密
度の上昇を防ぎ、上記したワイヤボンド作業の作業性の
低下を防ぐことによって、高歩留り及び低価格を維持で
きる半導体素子アレイを提供することにある。また、共
通電極１０４に相当する一方の電極を各発光部の近傍に
設けることによって、発光部の発光ばらつきを防止す
る。
【０００７】
【課題を解決するための手段】請求項１の半導体素子ア
レイは、基板の上に半導体層を有し、該半導体層の表面
に複数の半導体拡散領域を配列した半導体素子アレイに
おいて、前記半導体層を形成する第１導電型半導体層
と、前記不純物を第２導電型として形成した１つの前記
半導体拡散領域を含んで電気的に互いに独立した複数の
半導体ブロックを形成するための素子分離領域と、各半
導体ブロック毎に形成された第１導電側電極と、一対の
前記半導体ブロック毎に割り当てられて配置され、対応
する一対の半導体ブロックのうち、一方の半導体ブロッ
クの前記半導体拡散領域と他方の半導体ブロックの前記
第１導電側電極とに電気的に接続された第１の電極パッ
ドと、前記一対の半導体ブロックの、各々の一方の半導
体ブロックの前記第１導電側電極と各々の他方の半導体
ブロックの前記半導体拡散領域とに電気的に接続された
第２の電極パッドとを有することを特徴とする。
レイは、基板の上に半導体層を有し、該半導体層の表面
に複数の半導体拡散領域を配列した半導体素子アレイに
おいて、前記半導体層を形成する第１導電型半導体層
と、前記不純物を第２導電型として形成した１つの前記
半導体拡散領域を含んで電気的に互いに独立した複数の
半導体ブロックを形成するための素子分離領域と、各半
導体ブロック毎に形成された第１導電側電極と、一対の
前記半導体ブロック毎に割り当てられて配置され、対応
する一対の半導体ブロックのうち、一方の半導体ブロッ
クの前記半導体拡散領域と他方の半導体ブロックの前記
第１導電側電極とに電気的に接続された第１の電極パッ
ドと、前記一対の半導体ブロックの、各々の一方の半導
体ブロックの前記第１導電側電極と各々の他方の半導体
ブロックの前記半導体拡散領域とに電気的に接続された
第２の電極パッドとを有することを特徴とする。
【０００８】請求項２の半導体素子アレイは、請求項１
記載の半導体素子アレイにおいて、前記第２の電極パッ
ドが前記一対の半導体ブロック毎に独立して形成されて
いることを特徴とする。
記載の半導体素子アレイにおいて、前記第２の電極パッ
ドが前記一対の半導体ブロック毎に独立して形成されて
いることを特徴とする。
【０００９】また、請求項３の半導体素子アレイは、請
求項１記載の半導体素子アレイにおいて、前記第２の電
極パッドが、前記一対の半導体ブロックの、各々の一方
の半導体ブロックの前記第１導電側電極に接続する第１
の共通電極パッドと各々の他方の半導体ブロックの前記
半導体拡散領域に接続する第２の共通電極パッドとから
なることを特徴とする。
求項１記載の半導体素子アレイにおいて、前記第２の電
極パッドが、前記一対の半導体ブロックの、各々の一方
の半導体ブロックの前記第１導電側電極に接続する第１
の共通電極パッドと各々の他方の半導体ブロックの前記
半導体拡散領域に接続する第２の共通電極パッドとから
なることを特徴とする。
【００１０】また、請求項４の半導体素子アレイは、請
求項１記載の半導体素子アレイにおいて、前記第２の電
極パッドが、前記一対の半導体ブロックの、各々の一方
の半導体ブロックの前記第１導電側電極と各々の他方の
半導体ブロックの前記半導体拡散領域とに全て接続する
１の共通電極パッドとして形成されたことを特徴とす
る。
求項１記載の半導体素子アレイにおいて、前記第２の電
極パッドが、前記一対の半導体ブロックの、各々の一方
の半導体ブロックの前記第１導電側電極と各々の他方の
半導体ブロックの前記半導体拡散領域とに全て接続する
１の共通電極パッドとして形成されたことを特徴とす
る。
【００１１】また、請求項５の半導体素子アレイは、請
求項１乃至４の何れかに記載の半導体素子アレイにおい
て、前記半導体ブロックが前記半導体素子アレイの長手
方向に沿って形成されると共に、各半導体ブロックの前
記第１導電側電極と前記半導体拡散領域とが前記長手方
向と直交する方向に、且つ交互に反対側に配置されたこ
とを特徴とする。
求項１乃至４の何れかに記載の半導体素子アレイにおい
て、前記半導体ブロックが前記半導体素子アレイの長手
方向に沿って形成されると共に、各半導体ブロックの前
記第１導電側電極と前記半導体拡散領域とが前記長手方
向と直交する方向に、且つ交互に反対側に配置されたこ
とを特徴とする。
【００１２】また、請求項６の半導体素子アレイは、請
求項１乃至５の何れかに記載の半導体素子アレイにおい
て、前記素子分離領域が溝により形成されたことを特徴
とする。
求項１乃至５の何れかに記載の半導体素子アレイにおい
て、前記素子分離領域が溝により形成されたことを特徴
とする。
【００１３】また、請求項７の半導体素子アレイは、請
求項１乃至５の何れかに記載の半導体素子アレイにおい
て、前記素子分離領域が拡散領域により形成されたこと
を特徴とする。
求項１乃至５の何れかに記載の半導体素子アレイにおい
て、前記素子分離領域が拡散領域により形成されたこと
を特徴とする。
【００１４】また、請求項８の半導体素子アレイは、請
求項１記載の半導体素子アレイにおいて、前記半導体ブ
ロック及び前記第１の電極パッドが、共に前記半導体素
子アレイの長手方向に沿って配列され、前記各第１の電
極パッドの同方向の幅をＷとし、前記半導体ブロック間
の間隔をＰとしたとき、下式Ｗ＜２Ｐを満たすように形
成したことを特徴とする。
求項１記載の半導体素子アレイにおいて、前記半導体ブ
ロック及び前記第１の電極パッドが、共に前記半導体素
子アレイの長手方向に沿って配列され、前記各第１の電
極パッドの同方向の幅をＷとし、前記半導体ブロック間
の間隔をＰとしたとき、下式Ｗ＜２Ｐを満たすように形
成したことを特徴とする。
【００１５】更に、請求項９の半導体素子アレイは、請
求項１乃至８の何れかに記載の半導体素子アレイにおい
て、前記半導体拡散領域が発光部を形成することを特徴
とする。
求項１乃至８の何れかに記載の半導体素子アレイにおい
て、前記半導体拡散領域が発光部を形成することを特徴
とする。
【００１６】
【発明の実施の形態】実施の形態１．図１は、本発明の
半導体素子アレイによる実施の形態１のＬＥＤアレイ１
の要部構成を示す図で、同図（ａ）はその平面図であ
り、同図（ｂ）は同図（ａ）中の指示線２００を含む断
面を矢印Ａ方向からみた断面図である。
半導体素子アレイによる実施の形態１のＬＥＤアレイ１
の要部構成を示す図で、同図（ａ）はその平面図であ
り、同図（ｂ）は同図（ａ）中の指示線２００を含む断
面を矢印Ａ方向からみた断面図である。
【００１７】図１（ｂ）に示すように、このＬＥＤアレ
イ１は、例えば半絶縁性ＧａＡｓ基板で形成された高抵
抗基板２上に第１導電型の半導体層３が形成されてい
る。この第１導電型の半導体層３には、同図（ａ）に示
すようにＬＥＤアレイ１の長手方向に沿って、複数の島
状の半導体ブロック１１が形成されるように、エッチン
グによる溝形成によって素子分離領域としての素子分離
溝領域１０が形成されている。
イ１は、例えば半絶縁性ＧａＡｓ基板で形成された高抵
抗基板２上に第１導電型の半導体層３が形成されてい
る。この第１導電型の半導体層３には、同図（ａ）に示
すようにＬＥＤアレイ１の長手方向に沿って、複数の島
状の半導体ブロック１１が形成されるように、エッチン
グによる溝形成によって素子分離領域としての素子分離
溝領域１０が形成されている。
【００１８】各半導体ブロック１１には、例えば固相拡
散法で第２導電型不純物を拡散することにより第２導電
型半導体拡散領域４を形成している。各半導体ブロック
１１の第１導電型の半導体層３には、その上面に形成し
た後述する第２層間絶縁膜１４を貫通する第1導電側電
極５がオーミックコンタクトを形成している。
散法で第２導電型不純物を拡散することにより第２導電
型半導体拡散領域４を形成している。各半導体ブロック
１１の第１導電型の半導体層３には、その上面に形成し
た後述する第２層間絶縁膜１４を貫通する第1導電側電
極５がオーミックコンタクトを形成している。
【００１９】そして第２導電型半導体拡散領域４には、
その上面に形成した第２層間絶縁膜１４の開口部を介し
て個別電極パッド６の第１接続端子部６ａがオーミック
コンタクトを形成し、第1導電側電極５には、共通電極
パッド７の第１接続端子部７ａが電気的に接続してい
る。尚、個別電極パッド６は第１の電極パッドに相当
し、共通電極パッド７は第２の電極パッドに相当してい
る。
その上面に形成した第２層間絶縁膜１４の開口部を介し
て個別電極パッド６の第１接続端子部６ａがオーミック
コンタクトを形成し、第1導電側電極５には、共通電極
パッド７の第１接続端子部７ａが電気的に接続してい
る。尚、個別電極パッド６は第１の電極パッドに相当
し、共通電極パッド７は第２の電極パッドに相当してい
る。
【００２０】以後、第１導電型がｎ型の半導体、そして
第２導電型がｐ型の半導体であるものとして説明する。
この場合、第１導電型の半導体層３として、例えばｎ型
ＡｌＧａＡｓを適用でき、第２導電型不純物の例として
Ｚｎを適用する。また、ｐ型半導体拡散領域４を含ん
で、個々の発光動作にかかわる領域を特に発光部９とす
る。
第２導電型がｐ型の半導体であるものとして説明する。
この場合、第１導電型の半導体層３として、例えばｎ型
ＡｌＧａＡｓを適用でき、第２導電型不純物の例として
Ｚｎを適用する。また、ｐ型半導体拡散領域４を含ん
で、個々の発光動作にかかわる領域を特に発光部９とす
る。
【００２１】図１（ａ）に示すように、各半導体ブロッ
ク１１には一対の発光部９とｎ側電極５が形成されてい
るが、半導体ブロック１１の配列方向と直交する方向に
おいて、各半導体ブロック１１のこれら一対の発光部９
とｎ側電極５とは、交互に配置されている。
ク１１には一対の発光部９とｎ側電極５が形成されてい
るが、半導体ブロック１１の配列方向と直交する方向に
おいて、各半導体ブロック１１のこれら一対の発光部９
とｎ側電極５とは、交互に配置されている。
【００２２】各共通電極パッド７は、その第１接続端子
部７ａが各半導体ブロック１１のｎ側電極５に電気的に
接続し、第２接続端子部７ｂが隣接する半導体ブロック
１１の発光部９のｐ型半導体拡散領域４にオーミックコ
ンタクトしている。一方、各個別電極パッド６は、その
第１接続端子部６ａが各半導体ブロック１１の発光部の
ｐ型半導体拡散領域４にオーミックコンタクトし、第２
接続端子部６ｂが隣接する半導体ブロック１１のｎ側電
極５に電気的に接続している。
部７ａが各半導体ブロック１１のｎ側電極５に電気的に
接続し、第２接続端子部７ｂが隣接する半導体ブロック
１１の発光部９のｐ型半導体拡散領域４にオーミックコ
ンタクトしている。一方、各個別電極パッド６は、その
第１接続端子部６ａが各半導体ブロック１１の発光部の
ｐ型半導体拡散領域４にオーミックコンタクトし、第２
接続端子部６ｂが隣接する半導体ブロック１１のｎ側電
極５に電気的に接続している。
【００２３】そして、図１（ａ）に示すように、個別電
極パッド６と共通電極パッド７とは、ｎ型半導体層３上
で、それぞれの第１接続端子部６ａ，７ａ及び第２接続
端子部６ｂ，７ｂが対向するように半導体ブロック１１
の両側に、且つ第１と第２の各層間絶縁膜８，１４を介
して配設されている。
極パッド６と共通電極パッド７とは、ｎ型半導体層３上
で、それぞれの第１接続端子部６ａ，７ａ及び第２接続
端子部６ｂ，７ｂが対向するように半導体ブロック１１
の両側に、且つ第１と第２の各層間絶縁膜８，１４を介
して配設されている。
【００２４】次に、ＬＥＤアレイ１の製造方法について
説明する。
説明する。
【００２５】図２〜図１３の各図は、ＬＥＤアレイ１の
製造工程を説明するための図である。また、図２〜図８
までの各図は、発光部９（図１）が形成される発光部近
傍を模式的に示した部分拡大図であり、各図（ａ）はそ
の平面図を、各図（ｂ）は同図（ａ）中の指示線２０１
を含む断面を矢印Ｂ方向からみた断面図である。
製造工程を説明するための図である。また、図２〜図８
までの各図は、発光部９（図１）が形成される発光部近
傍を模式的に示した部分拡大図であり、各図（ａ）はそ
の平面図を、各図（ｂ）は同図（ａ）中の指示線２０１
を含む断面を矢印Ｂ方向からみた断面図である。
【００２６】図２（ｂ）に示すように、ＬＥＤアレイ１
の基板として、例えば半絶縁性ＧａＡｓ基板で形成され
た高抵抗基板２に、ｎ型（第１導電型）半導体層３をエ
ピタキシャル成長させたものを使用する。このｎ型半導
体層としてはｎ型のＡｌＧａＡｓ層を用いることができ
る。また、良好なコンタクトを取るため、ｎ型半導体層
３上にＧａＡｓコンタクトキャップ層１３を形成する。
の基板として、例えば半絶縁性ＧａＡｓ基板で形成され
た高抵抗基板２に、ｎ型（第１導電型）半導体層３をエ
ピタキシャル成長させたものを使用する。このｎ型半導
体層としてはｎ型のＡｌＧａＡｓ層を用いることができ
る。また、良好なコンタクトを取るため、ｎ型半導体層
３上にＧａＡｓコンタクトキャップ層１３を形成する。
【００２７】次に、図３（ｂ）に示すように、この基板
上に拡散マスク（第１層間絶縁膜）８を成膜する。本実
施の形態１では、この拡散マスク８にＡｌ２０３（膜
厚：５００Å〜３０００Å）を使用し、スパッタ法によ
って成膜する。そして、図４（ａ），（ｂ）に示すよう
に、発光部を形成する位置に対応させて拡散マスク８に
開口部８ａを形成する。この開口部８ａの形成方法とし
て、本実施の形態では、例えばホトリソグラフィ技術と
エッチングによって形成する。
上に拡散マスク（第１層間絶縁膜）８を成膜する。本実
施の形態１では、この拡散マスク８にＡｌ２０３（膜
厚：５００Å〜３０００Å）を使用し、スパッタ法によ
って成膜する。そして、図４（ａ），（ｂ）に示すよう
に、発光部を形成する位置に対応させて拡散マスク８に
開口部８ａを形成する。この開口部８ａの形成方法とし
て、本実施の形態では、例えばホトリソグラフィ技術と
エッチングによって形成する。
【００２８】次に、図５（ａ），（ｂ）に示すように、
図４の状態に対してＺｎをドープした絶縁膜１５を成膜
する。本実施の形態では、例えばＺｎ０（膜厚：５００
Å〜３０００Å）を使用し、スパッタ法によって成膜す
る。更にこの状態から、図６に示すように、絶縁膜１５
の上層にアニールキャップ膜１６を成膜する。本実施の
形態では、例えばＳｉＮ（膜厚：５００Å〜３０００
Å）を使用し、ＣＶＤ（chemical vapor deposition）
法によって成膜する。
図４の状態に対してＺｎをドープした絶縁膜１５を成膜
する。本実施の形態では、例えばＺｎ０（膜厚：５００
Å〜３０００Å）を使用し、スパッタ法によって成膜す
る。更にこの状態から、図６に示すように、絶縁膜１５
の上層にアニールキャップ膜１６を成膜する。本実施の
形態では、例えばＳｉＮ（膜厚：５００Å〜３０００
Å）を使用し、ＣＶＤ（chemical vapor deposition）
法によって成膜する。
【００２９】次に、この状態から、窒素大気圧下６５０
℃で約１時間アニール処理を行う。このとき、図７
（ａ），（ｂ）に示すように、Ｚｎがｐ型不純物として
ｎ型半導体層３に拡散し、ｐ型半導体拡散領域４を形成
する。次に、図８（ａ），（ｂ）に示すように、ｐ型半
導体拡散領域４に、後述するようにｐ側電極を形成する
ため、アニールキャップ膜１６と拡散源としての絶縁膜
１５を剥離する。
℃で約１時間アニール処理を行う。このとき、図７
（ａ），（ｂ）に示すように、Ｚｎがｐ型不純物として
ｎ型半導体層３に拡散し、ｐ型半導体拡散領域４を形成
する。次に、図８（ａ），（ｂ）に示すように、ｐ型半
導体拡散領域４に、後述するようにｐ側電極を形成する
ため、アニールキャップ膜１６と拡散源としての絶縁膜
１５を剥離する。
【００３０】次に、図８に示す状態から拡散マスク（第
１層間絶縁膜）８を帯状に剥離する。この帯状剥離はホ
トリソグラフィ技術とエッチングによって行う。
１層間絶縁膜）８を帯状に剥離する。この帯状剥離はホ
トリソグラフィ技術とエッチングによって行う。
【００３１】図９は、以上のような過程を経て形成され
たＬＥＤアレイ１の現段階での平面図である。同図に示
すように、このとき、ＬＥＤアレイ１のｎ型半導体層３
の前記した所定位置には、ｐ型半導体拡散領域４が複数
形成され、各ｐ型半導体拡散領域４を含む帯状剥離領域
８ｂでは、拡散マスク８が除去された状態となってい
る。
たＬＥＤアレイ１の現段階での平面図である。同図に示
すように、このとき、ＬＥＤアレイ１のｎ型半導体層３
の前記した所定位置には、ｐ型半導体拡散領域４が複数
形成され、各ｐ型半導体拡散領域４を含む帯状剥離領域
８ｂでは、拡散マスク８が除去された状態となってい
る。
【００３２】次に、図１０に示すように、それぞれｐ型
半導体拡散領域４（発光部９に相当する）を１つ含む前
記した半導体ブロック１１を、ＬＥＤアレイ１の長手方
向に沿って島状に複数形成すべく、深さが高抵抗基板２
（図１（ｂ））にまで達する溝を前記帯状剥離領域８ｂ
に形成した素子分離溝領域１０を形成する。この素子分
離溝領域１０は、本実施の形態では、例えばホトリソグ
ラフィ技術とエッチングによって形成され、これによっ
て各半導体ブロック１１は電気的に独立した状態とな
る。
半導体拡散領域４（発光部９に相当する）を１つ含む前
記した半導体ブロック１１を、ＬＥＤアレイ１の長手方
向に沿って島状に複数形成すべく、深さが高抵抗基板２
（図１（ｂ））にまで達する溝を前記帯状剥離領域８ｂ
に形成した素子分離溝領域１０を形成する。この素子分
離溝領域１０は、本実施の形態では、例えばホトリソグ
ラフィ技術とエッチングによって形成され、これによっ
て各半導体ブロック１１は電気的に独立した状態とな
る。
【００３３】次に、図１１に示すように、各半導体ブロ
ック１１の、発光部９の領域１４ａ及びｎ側電極形成領
域１４ｂを除いて、ＬＥＤアレイ１の平面全域に対して
第２層間絶縁膜１４を形成する。その際、本実施の形態
では、先ず第２層間絶縁膜１４として全体に例えばＳｉ
Ｎ（膜厚：５００Å〜３０００Å）の絶縁膜を形成し、
その後、発光部９の領域１４ａ及びｎ側電極形成領域１
４ｂに対してホトリソグラフィとエッチングを施してこ
れらの部分の絶縁膜を剥離する。
ック１１の、発光部９の領域１４ａ及びｎ側電極形成領
域１４ｂを除いて、ＬＥＤアレイ１の平面全域に対して
第２層間絶縁膜１４を形成する。その際、本実施の形態
では、先ず第２層間絶縁膜１４として全体に例えばＳｉ
Ｎ（膜厚：５００Å〜３０００Å）の絶縁膜を形成し、
その後、発光部９の領域１４ａ及びｎ側電極形成領域１
４ｂに対してホトリソグラフィとエッチングを施してこ
れらの部分の絶縁膜を剥離する。
【００３４】次に、図１２に示すように、第２層間絶縁
膜１４の開口部であるｎ側電極形成領域１４ｂにｎ側電
極５を形成する。この場合、本実施の形態では、ｎ型半
導体層３の上面にｎ側電極５を蒸着し、リフトオフによ
り形成する。またこのｎ側電極５にＡｕ合金を使用し、
最後にシンター（電極の熱処理）を行う。
膜１４の開口部であるｎ側電極形成領域１４ｂにｎ側電
極５を形成する。この場合、本実施の形態では、ｎ型半
導体層３の上面にｎ側電極５を蒸着し、リフトオフによ
り形成する。またこのｎ側電極５にＡｕ合金を使用し、
最後にシンター（電極の熱処理）を行う。
【００３５】次に、図１３に示すように、個別電極パッ
ド６と共通電極パッド７とを、前記した所定の位置にリ
フトオフによって形成する。これに際に、本実施の形態
では、先ず各電極パッドにＡｕ積層膜を使用し、最後に
シンター（電極の熱処理）を行う。
ド６と共通電極パッド７とを、前記した所定の位置にリ
フトオフによって形成する。これに際に、本実施の形態
では、先ず各電極パッドにＡｕ積層膜を使用し、最後に
シンター（電極の熱処理）を行う。
【００３６】以上の様にして形成されたＬＥＤアレイ１
の駆動方法について、図１３の平面図を参照しながら以
下に説明する。尚、説明を容易にするため、図１３に示
す発光部９に、図の左側から順にＤ１，Ｄ２，Ｄ３，Ｄ
４…の発光部番号を付す。
の駆動方法について、図１３の平面図を参照しながら以
下に説明する。尚、説明を容易にするため、図１３に示
す発光部９に、図の左側から順にＤ１，Ｄ２，Ｄ３，Ｄ
４…の発光部番号を付す。
【００３７】先ず奇数番目の発光部Ｄ１，Ｄ３…が発光
するように、個別電極パッド６と共通電極パッド７との
間に順方向バイアスを印加すると、発光部Ｄ１，Ｄ３…
が発光する。このとき偶数番目の発光部Ｄ２，Ｄ４…
は、逆方向バイアスが印加されるため発光しない。次
に、偶数番目の発光部Ｄ２，Ｄ４…が発光するように、
個別電極パッド６と共通電極パッド７との間に順方向バ
イアスを印加すると、発光部Ｄ２，Ｄ４…が発光する。
このとき奇数番目の発光部Ｄ１，Ｄ３…は、逆方向バイ
アスが印加されるため発光しない。
するように、個別電極パッド６と共通電極パッド７との
間に順方向バイアスを印加すると、発光部Ｄ１，Ｄ３…
が発光する。このとき偶数番目の発光部Ｄ２，Ｄ４…
は、逆方向バイアスが印加されるため発光しない。次
に、偶数番目の発光部Ｄ２，Ｄ４…が発光するように、
個別電極パッド６と共通電極パッド７との間に順方向バ
イアスを印加すると、発光部Ｄ２，Ｄ４…が発光する。
このとき奇数番目の発光部Ｄ１，Ｄ３…は、逆方向バイ
アスが印加されるため発光しない。
【００３８】以上のように、発光部の奇数番目の列と偶
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ１を電子写真方式のプリンタの光源として使用した
場合、ＬＥＤアレイ１の長手方向と直交する方向に移動
する感光体の周面に、発光部の奇数番目の列と偶数番目
の列に対応する潜像を一列に形成できる。
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ１を電子写真方式のプリンタの光源として使用した
場合、ＬＥＤアレイ１の長手方向と直交する方向に移動
する感光体の周面に、発光部の奇数番目の列と偶数番目
の列に対応する潜像を一列に形成できる。
【００３９】以上のように、実施の形態１のＬＥＤアレ
イによれば、以下のような効果が得られる。 （１） 一対の発光部とｎ側電極とが島状の半導体ブロ
ックに形成されるため、発光ばらつきが小さく均一な発
光パターンが得られる。 （２） 電子写真方式のプリンタの光源として使用する
場合、発光部の奇数番目と偶数番目とを時分割駆動する
ことができる。 （３） 個別電極パッド及び共通電極パッドを、それぞ
れ隣接する半導体ブロックの一方の発光部と、他方のｎ
側電極とに接続した構成とすることで、半導体ブロック
ごとにｎ側電極を形成したにもかかわらず、ワイヤボン
ド用の電極パッドの密度を低くできる。
イによれば、以下のような効果が得られる。 （１） 一対の発光部とｎ側電極とが島状の半導体ブロ
ックに形成されるため、発光ばらつきが小さく均一な発
光パターンが得られる。 （２） 電子写真方式のプリンタの光源として使用する
場合、発光部の奇数番目と偶数番目とを時分割駆動する
ことができる。 （３） 個別電極パッド及び共通電極パッドを、それぞ
れ隣接する半導体ブロックの一方の発光部と、他方のｎ
側電極とに接続した構成とすることで、半導体ブロック
ごとにｎ側電極を形成したにもかかわらず、ワイヤボン
ド用の電極パッドの密度を低くできる。
【００４０】実施の形態２．図１４は、本発明の半導体
素子アレイによる実施の形態２のＬＥＤアレイ２１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０２を含む断面を矢印
Ａ方向からみた断面図であり、同図（ｃ）は同図（ａ）
中の指示線２０３を含む断面を矢印Ａ方向からみた断面
図である。
素子アレイによる実施の形態２のＬＥＤアレイ２１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０２を含む断面を矢印
Ａ方向からみた断面図であり、同図（ｃ）は同図（ａ）
中の指示線２０３を含む断面を矢印Ａ方向からみた断面
図である。
【００４１】この実施の形態２のＬＥＤアレイ２１が、
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、共通電極パッド７（図１）に接続された
発光部９及びｎ側電極５を、それぞれ第１電極パッド２
２及び第２電極パッド２３に接続した点と、隣接する半
導体部ブロックを交互にずらして形成した点である。
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、共通電極パッド７（図１）に接続された
発光部９及びｎ側電極５を、それぞれ第１電極パッド２
２及び第２電極パッド２３に接続した点と、隣接する半
導体部ブロックを交互にずらして形成した点である。
【００４２】従って、図１に示す実施の形態１の発光素
子アレイ１と同一、或いはそれに相当する部分には同一
符号を付して、或いは図面を省略して説明を省略し、異
なる点を重点的に説明する。
子アレイ１と同一、或いはそれに相当する部分には同一
符号を付して、或いは図面を省略して説明を省略し、異
なる点を重点的に説明する。
【００４３】発光素子アレイ２１の長手方向と直交する
矢印Ｄ方向にずれて形成された各半導体ブロック１１に
形成されたそれぞれの発光部９のｐ型半導体拡散領域４
は、第１共通電極パッド２２に電気的に接続する各共通
端子２２ａの先端部とオーミックコンタクトを形成して
いる。
矢印Ｄ方向にずれて形成された各半導体ブロック１１に
形成されたそれぞれの発光部９のｐ型半導体拡散領域４
は、第１共通電極パッド２２に電気的に接続する各共通
端子２２ａの先端部とオーミックコンタクトを形成して
いる。
【００４４】一方、素子分離溝領域１０によって、電気
的に独立したｎ型半導体層３の第１分離層３ａ（図１４
（ｂ））には、後述する所定の位置に、略等間隔に第２
ｎ側電極２５がオーミックコンタクトを形成している。
この第２ｎ側電極２５は、発光素子アレイ２１の長手方
向と直交する矢印Ｃ方向にずれて形成された各半導体ブ
ロック１１に形成された各々のｎ側電極５に対向する位
置に形成されており、これらの各電極間には、両電極間
を電気的に接続する接続導体２６（図１４（ｃ）参照）
が形成されている。
的に独立したｎ型半導体層３の第１分離層３ａ（図１４
（ｂ））には、後述する所定の位置に、略等間隔に第２
ｎ側電極２５がオーミックコンタクトを形成している。
この第２ｎ側電極２５は、発光素子アレイ２１の長手方
向と直交する矢印Ｃ方向にずれて形成された各半導体ブ
ロック１１に形成された各々のｎ側電極５に対向する位
置に形成されており、これらの各電極間には、両電極間
を電気的に接続する接続導体２６（図１４（ｃ）参照）
が形成されている。
【００４５】従って、矢印Ｃ方向にずれた各半導体ブロ
ック１１のｎ側電極５は、ｎ型半導体層３の第１分離層
３ａを介して互いに電気的に接続されている。更に、図
１４（ｂ）に示すように、特定の第２ｎ側電極２５の上
面には、接続導体２６に連続して第２共通電極パッド２
３が形成されている。従って、この第２共通電極パッド
２３と矢印Ｃ方向にずれた各半導体ブロック１１のｎ側
電極５とは、各接続導体２６及びｎ型半導体層３の第１
分離層３ａを介して電気的に接続されている。
ック１１のｎ側電極５は、ｎ型半導体層３の第１分離層
３ａを介して互いに電気的に接続されている。更に、図
１４（ｂ）に示すように、特定の第２ｎ側電極２５の上
面には、接続導体２６に連続して第２共通電極パッド２
３が形成されている。従って、この第２共通電極パッド
２３と矢印Ｃ方向にずれた各半導体ブロック１１のｎ側
電極５とは、各接続導体２６及びｎ型半導体層３の第１
分離層３ａを介して電気的に接続されている。
【００４６】尚、この場合、ｎ型半導体層３として、
Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｉなどの半導体不純物元素を
１０Ｅ１５〜１０Ｅ１９／ｃｍ３程度含有させることが
好ましい。
Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｓｉなどの半導体不純物元素を
１０Ｅ１５〜１０Ｅ１９／ｃｍ３程度含有させることが
好ましい。
【００４７】以上の様にして形成されたＬＥＤアレイ２
１の駆動方法について、図１４（ａ）を参照しながら説
明する。尚、説明を容易にするため、図１４に示す発光
部９に、図の左側から順にＤ１，Ｄ２，Ｄ３，Ｄ４…の
発光部番号を付す。
１の駆動方法について、図１４（ａ）を参照しながら説
明する。尚、説明を容易にするため、図１４に示す発光
部９に、図の左側から順にＤ１，Ｄ２，Ｄ３，Ｄ４…の
発光部番号を付す。
【００４８】先ず、奇数の発光部Ｄ１，Ｄ３…が発光す
るように、第２共通電極パッド２３と個別電極パッド６
間に順方向バイアスを印加すると、発光部Ｄ１，Ｄ３…
が発光する。このとき偶数番目の発光部Ｄ２，Ｄ４…
は、開放或いは同電位とされて発光しない。次に、偶数
番目の発光部Ｄ２，Ｄ４…が発光するように、第１共通
電極パッド２２と個別電極パッド６との間に順方向バイ
アスを印加すると、発光部Ｄ２，Ｄ４…が発光する。こ
のとき奇数番目の発光部Ｄ１，Ｄ３…は、開放或いは同
電位とされて発光しない。
るように、第２共通電極パッド２３と個別電極パッド６
間に順方向バイアスを印加すると、発光部Ｄ１，Ｄ３…
が発光する。このとき偶数番目の発光部Ｄ２，Ｄ４…
は、開放或いは同電位とされて発光しない。次に、偶数
番目の発光部Ｄ２，Ｄ４…が発光するように、第１共通
電極パッド２２と個別電極パッド６との間に順方向バイ
アスを印加すると、発光部Ｄ２，Ｄ４…が発光する。こ
のとき奇数番目の発光部Ｄ１，Ｄ３…は、開放或いは同
電位とされて発光しない。
【００４９】以上のように、発光部の奇数番目の列と偶
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ２１を電子写真方式のプリンタの光源として使用し
た場合、ＬＥＤアレイ２１の長手方向と直交する方向に
移動する感光体の周面に、発光部の奇数番目の列と偶数
番目の列に対応する潜像を一列に形成できる。
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ２１を電子写真方式のプリンタの光源として使用し
た場合、ＬＥＤアレイ２１の長手方向と直交する方向に
移動する感光体の周面に、発光部の奇数番目の列と偶数
番目の列に対応する潜像を一列に形成できる。
【００５０】以上のように、実施の形態２のＬＥＤアレ
イ２１によれば、実施の形態１と同様の効果が得られる
他、共通電極パッド数を低減した構造にできるので、配
線数が減って、作業性及び信頼性の点でより優れた発光
素子アレイを提供することが出来る。
イ２１によれば、実施の形態１と同様の効果が得られる
他、共通電極パッド数を低減した構造にできるので、配
線数が減って、作業性及び信頼性の点でより優れた発光
素子アレイを提供することが出来る。
【００５１】実施の形態３．図１５は、本発明の半導体
素子アレイによる実施の形態３のＬＥＤアレイ３１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０４を含む断面を矢印
Ａ方向からみた断面図である。
素子アレイによる実施の形態３のＬＥＤアレイ３１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０４を含む断面を矢印
Ａ方向からみた断面図である。
【００５２】この実施の形態３のＬＥＤアレイ３１が、
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、複数の独立した共通電極パッド７（図
１）を全て電気的に接続し、１つの共通電極３２のみを
形成した点である。従って図１に示す実施の形態１の発
光素子アレイ１と同一、或いはそれに相当する部分には
同一符号を付して、或いは図面を省略して説明を省略
し、異なる点を重点的に説明する。
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、複数の独立した共通電極パッド７（図
１）を全て電気的に接続し、１つの共通電極３２のみを
形成した点である。従って図１に示す実施の形態１の発
光素子アレイ１と同一、或いはそれに相当する部分には
同一符号を付して、或いは図面を省略して説明を省略
し、異なる点を重点的に説明する。
【００５３】以上のように構成することにより、例え
ば、個別電極パッド６の電位を共通電極パッド３２の電
位より所定以上高くすることによって、順方向バイアス
が印加される奇数番目の発光部Ｄ１，Ｄ３，Ｄ５…のみ
を発光し、個別電極パッド６の電位を共通電極パッド３
２の電位より所定以上低くすることによって、順方向バ
イアスが印加される偶数番目の発光部Ｄ２，Ｄ４，Ｄ６
…のみを発光することが出来る。
ば、個別電極パッド６の電位を共通電極パッド３２の電
位より所定以上高くすることによって、順方向バイアス
が印加される奇数番目の発光部Ｄ１，Ｄ３，Ｄ５…のみ
を発光し、個別電極パッド６の電位を共通電極パッド３
２の電位より所定以上低くすることによって、順方向バ
イアスが印加される偶数番目の発光部Ｄ２，Ｄ４，Ｄ６
…のみを発光することが出来る。
【００５４】以上のように、発光部の奇数番目の列と偶
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ１を電子写真方式のプリンタの光源として使用した
場合、ＬＥＤアレイ１の長手方向と直交する方向に移動
する感光体の周面に、発光部の奇数番目の列と偶数番目
の列に対応する潜像を一列に形成できる。
数番目の列とを、所望の時間差をもって時分割駆動して
交互に発光可能状態とする。これにより、このＬＥＤア
レイ１を電子写真方式のプリンタの光源として使用した
場合、ＬＥＤアレイ１の長手方向と直交する方向に移動
する感光体の周面に、発光部の奇数番目の列と偶数番目
の列に対応する潜像を一列に形成できる。
【００５５】以上のように、実施の形態３のＬＥＤアレ
イ３１によれば、実施の形態２と同様の効果が得られる
他、更に、共通電極パッド数を低減した構造にできるの
で、配線数が減って、実施の形態２の場合と同様に、作
業性及び信頼性の点でより優れた発光素子アレイを提供
することが出来る。
イ３１によれば、実施の形態２と同様の効果が得られる
他、更に、共通電極パッド数を低減した構造にできるの
で、配線数が減って、実施の形態２の場合と同様に、作
業性及び信頼性の点でより優れた発光素子アレイを提供
することが出来る。
【００５６】実施の形態４．図１６は、本発明の半導体
素子アレイによる実施の形態４のＬＥＤアレイ４１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０５を含む断面を矢印
Ａ方向からみた断面図である。
素子アレイによる実施の形態４のＬＥＤアレイ４１の構
成を示す図で、同図（ａ）はその平面図であり、同図
（ｂ）は同図（ａ）中の指示線２０５を含む断面を矢印
Ａ方向からみた断面図である。
【００５７】この実施の形態４のＬＥＤアレイ４１が、
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、実施の形態１において素子分離溝領域１
０（図１）をエッチングにより高抵抗基板２まで達する
溝によって形成したのに対し、同領域に、同様の効果を
生じる素子分離領域としての素子分離拡散領域４２を形
成した点である。
前記した図１に示す実施の形態１のＬＥＤアレイ１と主
に異なる点は、実施の形態１において素子分離溝領域１
０（図１）をエッチングにより高抵抗基板２まで達する
溝によって形成したのに対し、同領域に、同様の効果を
生じる素子分離領域としての素子分離拡散領域４２を形
成した点である。
【００５８】従って図１に示す実施の形態１の発光素子
アレイ１と同一、或いはそれに相当する部分には同一符
号を付して、或いは図面を省略して説明を省略し、異な
る点を重点的に説明する。
アレイ１と同一、或いはそれに相当する部分には同一符
号を付して、或いは図面を省略して説明を省略し、異な
る点を重点的に説明する。
【００５９】本実施の形態では、実施の形態１で、その
図１０を参照して説明した素子分離溝領域１０の形成工
程に代えて、素子分離拡散領域４２を形成する工程を導
入する。このとき、素子分離拡散領域４２は、図１６に
示すように、所望の半導体ブロック１１が形成された実
施の形態１の素子分離溝領域１０（図１）と同領域に形
成される。そして素子分離拡散領域４２の最深部が、ｎ
型半導体層３を貫通して高抵抗基板２まで達するように
形成する。
図１０を参照して説明した素子分離溝領域１０の形成工
程に代えて、素子分離拡散領域４２を形成する工程を導
入する。このとき、素子分離拡散領域４２は、図１６に
示すように、所望の半導体ブロック１１が形成された実
施の形態１の素子分離溝領域１０（図１）と同領域に形
成される。そして素子分離拡散領域４２の最深部が、ｎ
型半導体層３を貫通して高抵抗基板２まで達するように
形成する。
【００６０】この選択拡散は、Ｚｎを使用した熱拡散に
よって行い、例えば素子分離拡散領域４２のみを単独工
程によって形成する方法と、発光部９と同時に形成する
方法とがある。
よって行い、例えば素子分離拡散領域４２のみを単独工
程によって形成する方法と、発光部９と同時に形成する
方法とがある。
【００６１】素子分離拡散領域４２を単独に形成する場
合、発光部であるＰ型半導体拡散領域４を形成する前に
固相拡散技術により形成する。この場合、素子分離拡散
領域４２が前記したように高抵抗基板２まで達するよう
に拡散時間を調整する。
合、発光部であるＰ型半導体拡散領域４を形成する前に
固相拡散技術により形成する。この場合、素子分離拡散
領域４２が前記したように高抵抗基板２まで達するよう
に拡散時間を調整する。
【００６２】一方、素子分離拡散領域４２を発光部の拡
散と同時に行なう場合には、先ずｎ型半導体層３上に、
素子分離拡散領域４２が形成される部分と発光部が形成
される領域を除いて拡散マスク（第１層間絶縁膜）８
（図３参照）を形成し、更に発光部が形成される領域の
みに拡散制御膜（ＰＳＧ、ＳｉＮ、Ａｌ２０３等）を形
成する。
散と同時に行なう場合には、先ずｎ型半導体層３上に、
素子分離拡散領域４２が形成される部分と発光部が形成
される領域を除いて拡散マスク（第１層間絶縁膜）８
（図３参照）を形成し、更に発光部が形成される領域の
みに拡散制御膜（ＰＳＧ、ＳｉＮ、Ａｌ２０３等）を形
成する。
【００６３】その後、拡散源としてのＺｎをドープした
絶縁膜１５（図５参照）を成膜し、更にその上層にアニ
ールキャップ膜１６（図６参照）を成膜する。そして所
定の環境下（例えば、窒素大気圧下６５０℃）で、前記
したように素子分離拡散領域４２が高抵抗基板２まで達
し、且つ発光部の拡散がｎ型半導体層３に形成されるよ
うに所定時間アニール処理を行う。
絶縁膜１５（図５参照）を成膜し、更にその上層にアニ
ールキャップ膜１６（図６参照）を成膜する。そして所
定の環境下（例えば、窒素大気圧下６５０℃）で、前記
したように素子分離拡散領域４２が高抵抗基板２まで達
し、且つ発光部の拡散がｎ型半導体層３に形成されるよ
うに所定時間アニール処理を行う。
【００６４】この素子分離拡散領域４２の形成により、
各半導体ブロック１１は、電気的に独立した状態とな
る。その後の製造工程は、前記した実施の形態１で説明
した図１１以後の工程と同様なので、その説明を省略す
る。
各半導体ブロック１１は、電気的に独立した状態とな
る。その後の製造工程は、前記した実施の形態１で説明
した図１１以後の工程と同様なので、その説明を省略す
る。
【００６５】以上のように、実施の形態４のＬＥＤアレ
イ４１によれば、実施の形態１と同様の効果が得られる
他、素子分離拡散領域４２と発光部とを同時拡散するこ
とによって、製造工程数を減らすことができる。更に、
実施の形態１の素子分離領域のような溝を形成しないた
め、その上層に形成される接続導体を平坦な面上に形成
することができ、素子の信頼性をより向上することがで
きる。
イ４１によれば、実施の形態１と同様の効果が得られる
他、素子分離拡散領域４２と発光部とを同時拡散するこ
とによって、製造工程数を減らすことができる。更に、
実施の形態１の素子分離領域のような溝を形成しないた
め、その上層に形成される接続導体を平坦な面上に形成
することができ、素子の信頼性をより向上することがで
きる。
【００６６】実施の形態５．図１７は、本発明の半導体
素子アレイによる実施の形態５のＬＥＤアレイの形状を
説明するための部分拡大図である。
素子アレイによる実施の形態５のＬＥＤアレイの形状を
説明するための部分拡大図である。
【００６７】同図は、前記した図１４に示す実施の形態
２の半導体素子アレイ２１の、発光部番号Ｄ１及びＤ２
をそれぞれ配設する各半導体ブロック１１と、これに対
応する個別電極パッド６の部分を拡大した図である。
２の半導体素子アレイ２１の、発光部番号Ｄ１及びＤ２
をそれぞれ配設する各半導体ブロック１１と、これに対
応する個別電極パッド６の部分を拡大した図である。
【００６８】同図に示すように、隣接する半導体ブロッ
ク１１間の間隔（発光部９間の間隔に相当）をＰとし、
個別電極パッド６の、半導体素子アレイ２１の長手方向
の幅をＷとしたとき、次の関係式 Ｗ＜２Ｐ （１） を満たすように設定する。
ク１１間の間隔（発光部９間の間隔に相当）をＰとし、
個別電極パッド６の、半導体素子アレイ２１の長手方向
の幅をＷとしたとき、次の関係式 Ｗ＜２Ｐ （１） を満たすように設定する。
【００６９】２つの半導体ブロック１１に、ワイヤボン
ド用の個別電極パッド６或いは共通電極パッド７（図１
参照）を１つ割り当てて一列に配置する場合には、
（１）式の条件を満たすことによって、例えば個別電極
パッド６が配列された列の長さが、半導体ブロック１１
が配列された列の長さ以上となってしまうのを防ぐこと
ができる。
ド用の個別電極パッド６或いは共通電極パッド７（図１
参照）を１つ割り当てて一列に配置する場合には、
（１）式の条件を満たすことによって、例えば個別電極
パッド６が配列された列の長さが、半導体ブロック１１
が配列された列の長さ以上となってしまうのを防ぐこと
ができる。
【００７０】以上のように、実施の形態５のＬＥＤアレ
イによれば、ＬＥＤアレイの平面でのスペース効率を損
なうことなく、電極パッドと半導体ブロックとを過不足
なく並列配置することができる。
イによれば、ＬＥＤアレイの平面でのスペース効率を損
なうことなく、電極パッドと半導体ブロックとを過不足
なく並列配置することができる。
【００７１】尚、前記した各実施の形態では、第１導電
型にｎ型の半導体を、そして第２導電型にｐ型の半導体
をそれぞれ想定して説明したが、これに限定されるもの
ではなく、第１導電型にｐ型の半導体を、そして第２導
電型にｎ型の半導体を採用してもよい。
型にｎ型の半導体を、そして第２導電型にｐ型の半導体
をそれぞれ想定して説明したが、これに限定されるもの
ではなく、第１導電型にｐ型の半導体を、そして第２導
電型にｎ型の半導体を採用してもよい。
【００７２】また、基板、電極、及び不純物の材料及び
組成は、前記した各実施の形態で採用したものに限定さ
れるものではなく、同様の効果を奏する他の素材を採用
してもよい。
組成は、前記した各実施の形態で採用したものに限定さ
れるものではなく、同様の効果を奏する他の素材を採用
してもよい。
【００７３】また、本発明は、ＬＥＤアレイに限定され
るものではなく、例えば、半導体レーザーや、ドライバ
ーＩＣ等の他の半導体素子に適用することもできる。
るものではなく、例えば、半導体レーザーや、ドライバ
ーＩＣ等の他の半導体素子に適用することもできる。
【００７４】また、前記した各実施の形態では、発光部
の不純物（Ｚｎ）を拡散させる方法として固相拡散法を
用いたが、これに限定されるものではなく、気相拡散法
或いはイオンインプランテーション等の拡散法を採用し
てもよい。
の不純物（Ｚｎ）を拡散させる方法として固相拡散法を
用いたが、これに限定されるものではなく、気相拡散法
或いはイオンインプランテーション等の拡散法を採用し
てもよい。
【００７５】更に、実施の形態４においては、素子分離
拡散領域を、ｐ型不純物であるＺｎを拡散させて形成し
たが、ここでの拡散は、発光条件を考慮することなく深
い拡散層を形成すればよいため、炭素などの他の不純物
を拡散してもよい。また、ここでの拡散方法としては、
発光部と同じ拡散法を用いる必要はなく、発光部が例え
ば固相拡散法を採用した場合、気相拡散法或いはイオン
インプランテーション等の拡散法によって、容易に発光
部より深い拡散相を形成してもよいなど種々の態様を取
り得るものである。
拡散領域を、ｐ型不純物であるＺｎを拡散させて形成し
たが、ここでの拡散は、発光条件を考慮することなく深
い拡散層を形成すればよいため、炭素などの他の不純物
を拡散してもよい。また、ここでの拡散方法としては、
発光部と同じ拡散法を用いる必要はなく、発光部が例え
ば固相拡散法を採用した場合、気相拡散法或いはイオン
インプランテーション等の拡散法によって、容易に発光
部より深い拡散相を形成してもよいなど種々の態様を取
り得るものである。
【００７６】
【発明の効果】請求項１、６の半導体素子アレイによれ
ば、半導体拡散領域と第1導電側電極とが１の半導体ブ
ロックに形成されるため、動作のばらつきを抑制するこ
とができる。また、第１の電極パッドを２つの半導体ブ
ロックの所定部に接続するため、少ない電極パッド数
で、用途に応じて種々の駆動方法が可能となる。
ば、半導体拡散領域と第1導電側電極とが１の半導体ブ
ロックに形成されるため、動作のばらつきを抑制するこ
とができる。また、第１の電極パッドを２つの半導体ブ
ロックの所定部に接続するため、少ない電極パッド数
で、用途に応じて種々の駆動方法が可能となる。
【００７７】また、請求項２、３、４の半導体素子アレ
イによれば、半導体素子アレイの用途に応じて、第２の
電極パッドの数が減らせるため、作業性及び信頼性の点
でより優れた半導体素子アレイを提供することが出来
る。
イによれば、半導体素子アレイの用途に応じて、第２の
電極パッドの数が減らせるため、作業性及び信頼性の点
でより優れた半導体素子アレイを提供することが出来
る。
【００７８】また、請求項５及び９の半導体素子アレイ
によれば、電子写真方式のプリンタの光源として使用す
る場合、発光部の奇数番目と偶数番目とを時分割駆動す
ることができる。
によれば、電子写真方式のプリンタの光源として使用す
る場合、発光部の奇数番目と偶数番目とを時分割駆動す
ることができる。
【００７９】また、請求項７の半導体素子アレイによれ
ば、素子分離領域と半導体拡散領域とを同時に拡散する
ことができるため、合理的な製造工程を形成することが
できる。更に、溝が形成されないので、素子分離領域の
上層に形成される接続導体を比較的平坦な面上に形成す
ることができるため、素子の信頼性を向上することがで
きる。
ば、素子分離領域と半導体拡散領域とを同時に拡散する
ことができるため、合理的な製造工程を形成することが
できる。更に、溝が形成されないので、素子分離領域の
上層に形成される接続導体を比較的平坦な面上に形成す
ることができるため、素子の信頼性を向上することがで
きる。
【００８０】更に、請求項８の半導体素子アレイによれ
ば、半導体素子アレイの平面でのスペース効率を損なう
ことなく、電極パッドと半導体ブロックとを過不足なく
並列配置することができる。
ば、半導体素子アレイの平面でのスペース効率を損なう
ことなく、電極パッドと半導体ブロックとを過不足なく
並列配置することができる。
【図１】 本発明の半導体素子アレイによる実施の形態
１のＬＥＤアレイ１の要部構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２００を含む断面を矢印Ａ方向からみた断面図であ
る。
１のＬＥＤアレイ１の要部構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２００を含む断面を矢印Ａ方向からみた断面図であ
る。
【図２】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図３】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図４】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図５】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図６】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図７】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図８】 ＬＥＤアレイ１の製造工程を説明するため、
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
発光部近傍を模式的に示した部分拡大図であり、同図
（ａ）はその平面図を、同図（ｂ）は同図（ａ）中の指
示線２０１を含む断面を矢印Ｂ方向からみた断面図であ
る。
【図９】 ＬＥＤアレイ１の製造工程を説明するための
図である。
図である。
【図１０】 ＬＥＤアレイ１の製造工程を説明するため
の図である。
の図である。
【図１１】 ＬＥＤアレイ１の製造工程を説明するため
の図である。
の図である。
【図１２】 ＬＥＤアレイ１の製造工程を説明するため
の図である。
の図である。
【図１３】 ＬＥＤアレイ１の製造工程を説明するため
の図である。
の図である。
【図１４】 本発明の半導体素子アレイによる実施の形
態２のＬＥＤアレイ２１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０２を含む断面を矢印Ａ方向からみた断面図であ
り、同図（ｃ）は同図（ａ）中の指示線２０３を含む断
面を矢印Ａ方向からみた断面図である。
態２のＬＥＤアレイ２１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０２を含む断面を矢印Ａ方向からみた断面図であ
り、同図（ｃ）は同図（ａ）中の指示線２０３を含む断
面を矢印Ａ方向からみた断面図である。
【図１５】 本発明の半導体素子アレイによる実施の形
態３のＬＥＤアレイ３１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０４を含む断面を矢印Ａ方向からみた断面図であ
る。
態３のＬＥＤアレイ３１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０４を含む断面を矢印Ａ方向からみた断面図であ
る。
【図１６】 本発明の半導体素子アレイによる実施の形
態４のＬＥＤアレイ４１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０５を含む断面を矢印Ａ方向からみた断面図であ
る。
態４のＬＥＤアレイ４１の構成を示す図で、同図（ａ）
はその平面図であり、同図（ｂ）は同図（ａ）中の指示
線２０５を含む断面を矢印Ａ方向からみた断面図であ
る。
【図１７】 本発明の半導体素子アレイによる実施の形
態５のＬＥＤアレイの形状を説明するための部分拡大図
である。
態５のＬＥＤアレイの形状を説明するための部分拡大図
である。
【図１８】 従来のＬＥＤアレイ１００の用部断面図で
ある。
ある。
【図１９】 従来のＬＥＤアレイ１００の用部平面図で
ある。
ある。
１ ＬＥＤアレイ、 ２ 高抵抗基板、 ３ 第１導電
（ｎ）型の半導体層、３ａ 第１分離層、 ４ 第２導
電（ｐ）型半導体拡散領域、 ５ 第1導電（ｎ）側電
極、 ６ 個別電極パッド、 ６ａ 第１接続端子部、
６ｂ 第２接続端子部、 ７ 共通電極パッド、 ７
ａ 第１接続端子部、 ７ｂ 第２接続端子部、 ８
拡散マスク（第１層間絶縁膜）、 ９ 発光部、 １０
素子分離溝領域、 １１ 半導体ブロック、 １３
ＧａＡｓコンタクトキャップ層、 １４ 第２層間絶縁
膜、 １４ａ 開口部、 １４ｂ 帯状剥離領域、 １
５ Ｚｎをドープした絶縁膜、 １６ アニールキャッ
プ膜、 １７ 帯状絶縁膜、 ２１ ＬＥＤアレイ、
２２ 第１共通電極パッド、 ２２ａ 共通端子、 ２
３ 第２共通電極パッド、 ２５ 第２ｎ側電極、 ２
６ 接続導体、３１ ＬＥＤアレイ、 ３２ 共通電極
パッド、 ４１ ＬＥＤアレイ、 ４２素子分離拡散領
域。
（ｎ）型の半導体層、３ａ 第１分離層、 ４ 第２導
電（ｐ）型半導体拡散領域、 ５ 第1導電（ｎ）側電
極、 ６ 個別電極パッド、 ６ａ 第１接続端子部、
６ｂ 第２接続端子部、 ７ 共通電極パッド、 ７
ａ 第１接続端子部、 ７ｂ 第２接続端子部、 ８
拡散マスク（第１層間絶縁膜）、 ９ 発光部、 １０
素子分離溝領域、 １１ 半導体ブロック、 １３
ＧａＡｓコンタクトキャップ層、 １４ 第２層間絶縁
膜、 １４ａ 開口部、 １４ｂ 帯状剥離領域、 １
５ Ｚｎをドープした絶縁膜、 １６ アニールキャッ
プ膜、 １７ 帯状絶縁膜、 ２１ ＬＥＤアレイ、
２２ 第１共通電極パッド、 ２２ａ 共通端子、 ２
３ 第２共通電極パッド、 ２５ 第２ｎ側電極、 ２
６ 接続導体、３１ ＬＥＤアレイ、 ３２ 共通電極
パッド、 ４１ ＬＥＤアレイ、 ４２素子分離拡散領
域。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 藤原 博之
東京都八王子市東浅川町550番地の１ 株
式会社沖デジタルイメージング内
(72)発明者 浜野 広
東京都八王子市東浅川町550番地の１ 株
式会社沖デジタルイメージング内
(72)発明者 登 正治
東京都八王子市東浅川町550番地の１ 株
式会社沖デジタルイメージング内
Ｆターム(参考） 2C162 AE28 AE47 AF05 AF59 AH04
AH24 AH43 AH63 AH84 FA04
FA17 FA24 FA25
5F041 AA14 AA42 BB03 BB33 CA02
CA12 CA35 CA36 CA49 CA53
CA72 CA93 CB23 CB25 DB07
FF13
Claims (9)
- 【請求項１】 基板の上に半導体層を有し、該半導体層
の表面に複数の半導体拡散領域を配列した半導体素子ア
レイにおいて、 前記半導体層を形成する第１導電型半導体層と、 前記不純物を第２導電型として形成した１つの前記半導
体拡散領域を含んで電気的に互いに独立した複数の半導
体ブロックを形成するための素子分離領域と、各半導体
ブロック毎に形成された第１導電側電極と、 一対の前記半導体ブロック毎に割り当てられて配置さ
れ、対応する一対の半導体ブロックのうち、一方の半導
体ブロックの前記半導体拡散領域と他方の半導体ブロッ
クの前記第１導電側電極とに電気的に接続された第１の
電極パッドと、前記一対の半導体ブロックの、各々の一
方の半導体ブロックの前記第１導電側電極と各々の他方
の半導体ブロックの前記半導体拡散領域とに電気的に接
続された第２の電極パッドとを有することを特徴とする
半導体素子アレイ。 - 【請求項２】 前記第２の電極パッドが前記一対の半導
体ブロック毎に独立して形成されていることを特徴とす
る請求項１記載の半導体素子アレイ。 - 【請求項３】 前記第２の電極パッドが、前記一対の半
導体ブロックの、各々の一方の半導体ブロックの前記第
１導電側電極に接続する第１の共通電極パッドと各々の
他方の半導体ブロックの前記半導体拡散領域に接続する
第２の共通電極パッドとからなることを特徴とする請求
項１記載の半導体素子アレイ。 - 【請求項４】 前記第２の電極パッドが、前記一対の半
導体ブロックの、各々の一方の半導体ブロックの前記第
１導電側電極と各々の他方の半導体ブロックの前記半導
体拡散領域とに全て接続する１の共通電極パッドとして
形成されたことを特徴とする請求項１記載の半導体素子
アレイ - 【請求項５】 前記半導体ブロックが前記半導体素子ア
レイの長手方向に沿って形成されると共に、各半導体ブ
ロックの前記第１導電側電極と前記半導体拡散領域とが
前記長手方向と直交する方向に、且つ交互に反対側に配
置されたことを特徴とする請求項１乃至４の何れかに記
載の半導体素子アレイ。 - 【請求項６】 前記素子分離領域が溝により形成された
ことを特徴とする請求項１乃至５の何れかに記載の半導
体素子アレイ。 - 【請求項７】 前記素子分離領域が拡散領域により形成
されたことを特徴とする請求項１乃至５の何れかに記載
の半導体素子アレイ。 - 【請求項８】 前記半導体ブロック及び前記第１の電極
パッドが、共に前記半導体素子アレイの長手方向に沿っ
て配列され、前記各第１の電極パッドの同方向の幅をＷ
とし、前記半導体ブロック間の間隔をＰとしたとき、下
式 Ｗ＜２Ｐ を満たすように形成したことを特徴とする請求項１記載
の半導体素子アレイ。 - 【請求項９】 前記半導体拡散領域が発光部を形成する
ことを特徴とする請求項１乃至８の何れかに記載の半導
体素子アレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051261A JP2003258305A (ja) | 2002-02-27 | 2002-02-27 | 半導体素子アレイ |
| US10/373,404 US6765235B2 (en) | 2002-02-27 | 2003-02-25 | Array of semiconductor elements with paired driving scheme |
| EP03004452A EP1341237B1 (en) | 2002-02-27 | 2003-02-27 | Linear array of semiconductor elements with paired driving scheme |
| DE60316620T DE60316620D1 (de) | 2002-02-27 | 2003-02-27 | Lineare Anordnung von Halbleiterelementen mit paarweiser Ansteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051261A JP2003258305A (ja) | 2002-02-27 | 2002-02-27 | 半導体素子アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258305A true JP2003258305A (ja) | 2003-09-12 |
Family
ID=27678508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051261A Withdrawn JP2003258305A (ja) | 2002-02-27 | 2002-02-27 | 半導体素子アレイ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6765235B2 (ja) |
| EP (1) | EP1341237B1 (ja) |
| JP (1) | JP2003258305A (ja) |
| DE (1) | DE60316620D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329068A (ja) * | 2006-06-09 | 2007-12-20 | Stanley Electric Co Ltd | 車両用灯具 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282939A (ja) * | 2002-03-26 | 2003-10-03 | Oki Degital Imaging:Kk | 半導体発光装置及びその製造方法 |
| JP4233280B2 (ja) * | 2002-08-02 | 2009-03-04 | 株式会社沖デジタルイメージング | Ｌｅｄアレイ |
| JP4115197B2 (ja) * | 2002-08-02 | 2008-07-09 | 株式会社沖デジタルイメージング | 発光素子アレイ |
| KR100616595B1 (ko) * | 2004-07-02 | 2006-08-28 | 삼성전기주식회사 | Ｌｅｄ 패키지 및 이를 구비한 광원 |
| JP4557145B2 (ja) * | 2004-08-24 | 2010-10-06 | 株式会社リコー | 画像書込装置 |
| US9070850B2 (en) | 2007-10-31 | 2015-06-30 | Cree, Inc. | Light emitting diode package and method for fabricating same |
| US8669572B2 (en) * | 2005-06-10 | 2014-03-11 | Cree, Inc. | Power lamp package |
| US7675145B2 (en) * | 2006-03-28 | 2010-03-09 | Cree Hong Kong Limited | Apparatus, system and method for use in mounting electronic elements |
| US8748915B2 (en) * | 2006-04-24 | 2014-06-10 | Cree Hong Kong Limited | Emitter package with angled or vertical LED |
| US8735920B2 (en) | 2006-07-31 | 2014-05-27 | Cree, Inc. | Light emitting diode package with optical element |
| US9711703B2 (en) * | 2007-02-12 | 2017-07-18 | Cree Huizhou Opto Limited | Apparatus, system and method for use in mounting electronic elements |
| US8143777B2 (en) * | 2007-08-23 | 2012-03-27 | Stanley Electric Co., Ltd. | LED lighting unit with LEDs and phosphor materials |
| CN101388161A (zh) * | 2007-09-14 | 2009-03-18 | 科锐香港有限公司 | Led表面安装装置和并入有此装置的led显示器 |
| US10256385B2 (en) | 2007-10-31 | 2019-04-09 | Cree, Inc. | Light emitting die (LED) packages and related methods |
| US8866169B2 (en) | 2007-10-31 | 2014-10-21 | Cree, Inc. | LED package with increased feature sizes |
| JP5311281B2 (ja) | 2008-02-18 | 2013-10-09 | 日本電気硝子株式会社 | 波長変換部材およびその製造方法 |
| US8791471B2 (en) * | 2008-11-07 | 2014-07-29 | Cree Hong Kong Limited | Multi-chip light emitting diode modules |
| US20110037083A1 (en) * | 2009-01-14 | 2011-02-17 | Alex Chi Keung Chan | Led package with contrasting face |
| US8368112B2 (en) | 2009-01-14 | 2013-02-05 | Cree Huizhou Opto Limited | Aligned multiple emitter package |
| JP5340879B2 (ja) * | 2009-10-13 | 2013-11-13 | スタンレー電気株式会社 | 発光装置 |
| JP5571419B2 (ja) * | 2010-03-24 | 2014-08-13 | スタンレー電気株式会社 | 車両用前照灯 |
| JP5991065B2 (ja) * | 2012-07-31 | 2016-09-14 | 日亜化学工業株式会社 | 発光装置 |
| US9601670B2 (en) | 2014-07-11 | 2017-03-21 | Cree, Inc. | Method to form primary optic with variable shapes and/or geometries without a substrate |
| US10622522B2 (en) | 2014-09-05 | 2020-04-14 | Theodore Lowes | LED packages with chips having insulated surfaces |
| US9287148B1 (en) * | 2014-12-18 | 2016-03-15 | Varian Semiconductor Equipment Associates, Inc. | Dynamic heating method and system for wafer processing |
| US9633886B2 (en) | 2015-04-16 | 2017-04-25 | Varian Semiconductor Equipment Associates, Inc. | Hybrid thermal electrostatic clamp |
| US9685303B2 (en) | 2015-05-08 | 2017-06-20 | Varian Semiconductor Equipment Associates, Inc. | Apparatus for heating and processing a substrate |
| CN107482031B (zh) * | 2017-08-09 | 2020-05-05 | 南京邮电大学 | GaN基微米级LED阵列及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311946B2 (ja) | 1995-12-27 | 2002-08-05 | 京セラ株式会社 | 発光ダイオードアレイ |
| US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
| JP3741512B2 (ja) * | 1997-04-14 | 2006-02-01 | ローム株式会社 | Ｌｅｄチップ部品 |
| JP2000022206A (ja) * | 1998-07-01 | 2000-01-21 | Oki Electric Ind Co Ltd | 半導体発光装置 |
-
2002
- 2002-02-27 JP JP2002051261A patent/JP2003258305A/ja not_active Withdrawn
-
2003
- 2003-02-25 US US10/373,404 patent/US6765235B2/en not_active Expired - Lifetime
- 2003-02-27 EP EP03004452A patent/EP1341237B1/en not_active Expired - Lifetime
- 2003-02-27 DE DE60316620T patent/DE60316620D1/de not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329068A (ja) * | 2006-06-09 | 2007-12-20 | Stanley Electric Co Ltd | 車両用灯具 |
| JP4729441B2 (ja) * | 2006-06-09 | 2011-07-20 | スタンレー電気株式会社 | 車両用灯具 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1341237B1 (en) | 2007-10-03 |
| US20030160255A1 (en) | 2003-08-28 |
| EP1341237A1 (en) | 2003-09-03 |
| US6765235B2 (en) | 2004-07-20 |
| DE60316620D1 (de) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003258305A (ja) | 半導体素子アレイ | |
| TWI397996B (zh) | Semiconductor light emitting device and manufacturing method thereof | |
| TWI248216B (en) | Light-emitting diode array | |
| JP3323324B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JP3824497B2 (ja) | 発光素子アレイ | |
| JP4233280B2 (ja) | Ｌｅｄアレイ | |
| JP3681306B2 (ja) | 発光素子アレイ、ｌｅｄアレイ及び電子写真プリンタ | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JPH0730149A (ja) | 発光ダイオードアレイチップ | |
| JP2004071686A (ja) | 発光素子アレイ | |
| JP3681236B2 (ja) | 半導体装置 | |
| JP2003282939A (ja) | 半導体発光装置及びその製造方法 | |
| JP4604468B2 (ja) | 発光素子アレイ | |
| JPH0779015A (ja) | 高密度発光ダイオードアレイチップの製造方法 | |
| JP7300603B2 (ja) | 発光素子及び発光素子の製造方法 | |
| JP2001077431A (ja) | 発光素子アレイ | |
| JP4020757B2 (ja) | 発光素子アレイ | |
| JP2002094169A (ja) | 窒化物系半導体レーザ装置およびその製造方法 | |
| JP3500310B2 (ja) | 発光ダイオードアレイ | |
| JP3891833B2 (ja) | 半導体装置及びｌｅｄアレイ | |
| JP3420417B2 (ja) | 発光ダイオードアレイ | |
| JP4126757B2 (ja) | 半導体発光装置およびｌｅｄアレイ | |
| JP2000294830A (ja) | 発光素子アレイ | |
| JP4036800B2 (ja) | 発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |