JPH03136319A - ヘテロエピタキシャル基板および半導体装置 - Google Patents

ヘテロエピタキシャル基板および半導体装置

Info

Publication number
JPH03136319A
JPH03136319A JP1275350A JP27535089A JPH03136319A JP H03136319 A JPH03136319 A JP H03136319A JP 1275350 A JP1275350 A JP 1275350A JP 27535089 A JP27535089 A JP 27535089A JP H03136319 A JPH03136319 A JP H03136319A
Authority
JP
Japan
Prior art keywords
layer
substrate
heteroepitaxial
heteroepitaxial layer
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1275350A
Other languages
English (en)
Inventor
Takashi Eshita
隆 恵下
Riichi Inoue
利一 井上
Kanetake Takasaki
高崎　金剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1275350A priority Critical patent/JPH03136319A/ja
Priority to US07/601,427 priority patent/US5057880A/en
Priority to EP90311611A priority patent/EP0425244B1/en
Priority to DE69024461T priority patent/DE69024461T2/de
Publication of JPH03136319A publication Critical patent/JPH03136319A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ヘテロエピタキシャル基板、特にＳｉ基板上へ■−■族
化合物半導体薄膜を成長させたヘテロエピタキシャル基
板に関し。
ヘテロエピタキシャル層中の結晶転移を低減させること
を目的とし。
基板と、該基板上に形成され、該基板と格子定数の異な
るヘテロエピタキシャル層と、該ヘテロエピタキシャル
層上に形成され、結晶構造が同一で格子定数が異なる２
種類の半導体を基板平面方向に交互に配列したラテラル
歪超格子層と、該ラテラル歪超格子層上に形成され、前
記基板と格子定数の異なるヘテロエピタキシャル層とを
備えるように構成する。
〔産業上の利用分野〕
本発明は、ヘテロエピタキシャル基板、特にＳｉ基板上
へ■−■族化合物半導体薄膜を成長させたヘテロエピタ
キシャル基板に関する。
近年、　Ｓｉ基板上へ成長させた■−ｖ族化合物半導体
のヘテロエピタキシャル層を用いて、半導体レーザ、発
光ダイオード、ＦＥＴなどが作製されている。そして、
これらの素子の電気的特性を向上させるために、　　Ｉ
ＩＩ−ｖ族化合物半導体ヘテロエピタキシャル層の結晶
性を良好にすることが求められている。
〔従来の技術〕
一般に、基板上に基板と格子定数の異なる半導体をエピ
タキシャル成長させてヘテロエピタキシャル層を形成し
ても、ヘテロエピタキシャル層は多結晶となり、単結晶
とはならない、そこで、格子整合をとるために基板とヘ
テロエピタキシャル層との間にバッファ層を挿入するこ
とにより、単結晶のヘテロエピタキシャル層が得られる
ようになった。しかし、バッファ層を用いる方法には。
工程が複雑であるため実用的でない、という欠点があっ
た。
現在では、工夫をこらすことにより、バッファ層を入れ
ずに基板上に直接ヘテロエピタキシャル層を成長させる
方法が種々提案されている。
その方法の一つに、いわゆる２段階成長法がある。この
方法をＧａＡｓ／Ｓｉを例にして説明すると。
次のようになる。
■ＳｔＳｉ基板上温でアモルファスまたはある程度結晶
化したＧａＡｓを付ける。その後。
■高温でＧａＡｓを成長させてＧａＡｓの単結晶１欣の
ヘテロエピタキシャル層を得る。
このように、２段階成長法によれば、基板上に直接、単
結晶のヘテロエピタキシャル層を成長させることができ
る。
一方、ヘテロエピタキシャル層と基板との界面あるいは
ヘテロエピタキシャル層間の界面では。
格子定数および熱膨張係数の不整合があるために。
結晶転移が多数発生し、ヘテロエピタキシャル層の表面
に向かって伝播する。この結果、ヘテロエピタキシャル
層の結晶性が悪くなる。
この結晶転移の発生およびヘテロエピタキシャル層中の
伝播は、２段階成長法でも生じる。
結晶転移のヘテロエピタキシャル層中での伝播を阻止す
るために、従来、ヘテロエピタキシャル層中に１次元歪
超格子などから成る中間層を挿入することが行われてい
た。
第４図は、従来例を示す図である。
同図において、２１はＳｉ基板、２２はＧａＡｓヘテロ
エピタキシャル層、２３は中間層、２４はＧａＡｓヘテ
ロエピタキシャル層、２５は転移である。
以下、第４図を用いて、従来の転移の伝播阻止を考慮し
たヘテロエピタキシャル成長法を説明する。
■Ｓｔ基板２１上に、ＭＯＣＶＤ法により３通常の温度
よりも低い温度でＧａＡｓを薄く成長させてＧａＡｓヘ
テロエピタキシャル層２２を形成する。
■ＧａＡｓヘテロエピタキシャル層２２上に、１次元歪
超格子を２〜５周期形成して、中間層２３とする。
■中間１１２３上に２通常の温度でＧａＡｓを成長させ
てＧａＡｓ単結晶ヘテロエピタキシャル層２４を形成す
る。
（発明が解決しようとする課題〕 従来例で中間層２３として用いた歪超格子では歪超格子
２３とヘテロエピタキシャルＮ２２との界面での応力の
方向が、　Ｓｉ基板２１平面と平行である。したがって
、歪超格子から成る中間層２３ハ、Ｓｉ基ｔｆｆ１２１
とＧａＡｓヘテロエピタキシャル層２２との界面で発生
し、ヘテロエピタキシャル層２２中を伝播する転移２５
のうち、　Ｓｉ基板２１平面内にバーガースベクトルを
持つ転移を最も有効に阻止することができるが、　Ｓｉ
基板２１平面と垂直の方向のバーガースベク“トルを持
つ転移を阻止することはできない。
実際にヘテロエピタキシャル［２２中を伝播する転移２
５のバーガースベクトルは、Ｓｉ基板２１平面の法線方
向に対しである角度を成している。
この角度が大きいバーガースベクトルを持つ転移２５−
１は、歪超格子から成る中間Ｎ２３により。
その伝播が阻止されるが、角度が小さいバーガースベク
トルを持つ転移２５−２は、歪超格子から成る中間１？
！２３で阻止されず、上層のＧａＡｓヘテロエピタキシ
ャルＮ２４中を貫通して、その表面にまで達する。
したがって、従来例の方法では、ヘテロエピタキシャル
層２４表面の転移密度を充分小さくすることができず、
ヘテロエピタキシャルＮ２４中に作製した素子の電気的
特性はバルク中に作製した素子に比して劣る。という問
題があった。
本発明は、この問題点を解決して、ヘテロエピタキシャ
ル層中の結晶転移を低減させることのできる。ヘテロエ
ピタキシ中ル成長法、特に■−Ｖ族化合物半導体薄膜の
ヘテロエピタキシャル成長法を提供することを目的とす
る。
〔課題を解決するための手段〕
上記の目的を達成するために９本発明に係るヘテロエピ
タキシャル基板は、基板と、該基・板上に形成され、該
基板と格子定数の異なるヘテロエピタキシャル層と、該
ヘテロエピタキシャル層上に形成され、結晶構造が同一
で格子定数が異なる２種類の半導体を基板平面方向に交
互に配列したラテラル歪超格子層と、該ラテラル歪超格
子層上に形成され、前記基板と格子定数の異なるヘテロ
エピタキシャル層とを備えるように構成する。
第１図は１本発明の原理を示す図である。
同図において、ｌは基板２２はヘテロエピタキシャル層
、３はラテラル歪超格子層、４はヘテロエピタキシャル
層、５は転移である。
〔作　用〕
第１図を用いて２本発明の詳細な説明する。
■基板１上にヘテロエピタキシャル層２を成長させる。
■ヘテロエピタキシャルＮ２上に、結晶構造が同一で格
子定数が異なる２種類の半導体ｘ、ｙを基板１平面方向
に交互に配列するように成長させる。
このとき、２種類の半導体ＸａＹを適当に選択し、同一
の分数超格子構造を繰り返し数層重ねることにより、　
　ｘ−ｙ−ｘ−ｙ−ｘ−ｙ・旧・・の構造を横方向の歪
超格子とすることができる。これを「ラテラル歪超格子
」と名付け、符号３で図示する。
このラテラル歪超格子１１３では、ヘテロエピタキシャ
ル層２と半導体Ｘとの間、およびヘテロエピタキシャル
層２と半導体ｙとの間に基板１平面と平行な方向に応力
が生じると共に、半導体Ｘと半導体ｙとの間に基板１平
面と垂直な方向に応力が生じる。
この結果、ヘテロエピタキシャルＮ２上に形成したラテ
ラル歪超格子層３は、基板ｌとヘテロエピタキシャル層
２との界面で発生し、ヘテロエピタキシャル層２中を伝
播する。基板ｌ平面内にバーガースベクトルを持つ転移
の伝播を阻止することができると共に、従来例では阻止
することができなかった。基板１平面と垂直の方向のバ
ーガースベクトルを持つ転移の伝播も阻止することがで
きる。
■ラテラル歪超格子Ｎ３上に所定の膜厚のヘテロエピタ
キシャル１１４を成長させる。
このようにして形成したヘテロエピタキシャル層４は、
従来の方法で形成したものに比べて２表面の結晶転移密
度が格段に小さい。
〔実　施　例〕
第２図は２本発明の一実施例を示す図である。
同図において、１１はＳｉ基板、１２はＧａＡｓヘテロ
エピタキシャル層、１３はラテラル歪超格子から成るＡ
！、１４はラテラル歪超格子からなるＢ層、１５はラテ
ラル歪超格子から成るＡＪｍ、１６はラテラル歪超格子
から成るＢｉｇ、１７はＧａＡｓヘテロエピタキシャル
層である。
以下、第２図を用いて１本発明の一実施例を説明する。
■ＭＯＣＶＤ法を用いて、２段階成長法により。
４５０℃でＳｉ基板ｌｌ上にＧａＡｓを１００−１００
０人成長させる０次に、６００〜８００”Ｃで厚さ０．
５〜２μｍのＧａＡｓヘテロエピタキシャルＮ１２を形
成する。
原料ガスは、　Ａｓ１ｌ、およびＴＭＧ　（）リメチル
ガリウム）である。また、　Ｓｔ基板１１は、〔１１０
〕方向に２°傾けた（００１）基板である。
■原子層エピタキシー（ＡＬＥ）法を用いて。
ＡＳＨ３およびＴＭＧから成る反応ガスと、　ＡｓＨ：
＋、　ＴＭＧおよびＴＭＩ（１−リメチルインジウム）
からなる反応ガスとを交互に反応管中へ供給することに
より、　ＧａＡｓ　（図中のＸ）およびＩｎＧａＡｓ　
（図中のｙ）をＳｉｉ板１１平面と平行な方向に６００
〜７００°Ｃで成長させて、ラテラル歪超格子のＡ層１
３を形成する。ＧａＡｓおよびＩｎＧａＡｓの幅は、共
に同じ値ｄにし、ｄ＝５０〜１００人である。Ａ層１３
の厚さＬは、ｔ＝１００〜５００人である。
■前記■と同様の方法で、Ａ層１３の上にＧａＡｓ（図
中のＸ）およびＩｎＧａＡｓ　（図中のｙ）をずらせて
、　ＧａＡｓ　（図中のχ）の上に１ｎＧａＡｓ　（図
中のｙ）が、　ＩｎＧａＡｓ　（図中のｙ）の上にＧａ
Ａｓ　（図中のＸ）がくるように成長させることにより
、ラテラル歪超格子の８層１４を形成する。
■前記■および■の工程を繰り返すことにより。
ラテラル歪超格子のＡ層１５およびラテラル歪超格子の
８層１６をそれぞれ形成する。
■ラテラル歪超格子のＢＮ１６上に通常のＭＯＣＶＤ法
により、６５０〜８００°ＣでＧａＡｓを成長させて厚
さ１〜３μｍのＧａＡｓヘテロエピクキシャル層１７層
形７する。
以上の各工程を経て、所望のＧａＡｓヘテロエビクキシ
ャル層１７が得られる。
ラテラル歪超格子のＡ層１３．．１５およびＢＦｔ１４
．１６の繰り返し周期数とＧａＡｓヘテロエピタキシャ
ル層１７表面の結晶転移密度の関係を第３図に示す。
同図から、ラテラル歪超格子層を４周期形成することに
より、　ＧａＡｓヘテロエピタキシャル層表面の結晶転
移密度を１０’ｃｍ−”以下に抑えることが可能になる
ことがわかる。
本実施例では、ラテラル歪超格子層をｒｎＧａＡｓ／Ｇ
ａＡｓ構造で形成したが、ラテラル歪超格子層はこの構
造に限らず、　ＧａＡｓ、　Ｇａ　Ｐ　、　ＡｌＡｓ、
　ＩｎＡｓおよびＩｎＰの内の２つを組み合わせた構造
、またはＧａＡｓ。
Ｇａ　Ｐ　、　ＡｌＡｓ、　ＩｎＡｓおよびＴｎＰの内
の１つとこれらの混晶とを組み合わせた構造で形成する
ことができる。
また９本発明は１本実施例のように基板がＳｔでエピタ
キシャル層がＧａＡｓである場合の他に、基板をＧａＡ
ｓやＩｎＰとし、その表面に格子定数が著しく異なる半
導体をエピタキシャル成長させる場合に適用しても同様
の効果を得ることができる。
〔発明の効果〕
本発明によれば、基板とヘテロエピタキシャル層との界
面で発生し、ヘテロエピタキシャル層中を伝播する結晶
転移の伝播をヘテロエピタキシャル層中で効率的に阻止
することができるので、ヘテロエピタキシャル層表面の
結晶転移密度が格段に低減する。したがって、ヘテロエ
ピタキシャル層に素子を形成しても、素子の電気的特性
がバルクに形成した素子と比べて劣ることはない。
【図面の簡単な説明】
第１図は本発明の原理を示す図。 第２図は本発明の一実施例を示す図。 第３図はラテラル歪超格子層の周期数と転移密度の関係
を示す図。 第４図は従来例を示す図 である。 第１図において に基板 ２：ヘテロエピタキシャル層 ３ニラチラル歪超格子層 ４：ヘテロエピタキシャル層 ５：転移

Claims (2)

    【特許請求の範囲】
  1. （１）基板（１）と、 該基板（１）上に形成され、該基板（１）と格子定数の
    異なるヘテロエピタキシャル層（２）と、該ヘテロエピ
    タキシャル層（２）上に形成され、結晶構造が同一で格
    子定数が異なる２種類の半導体を基板平面方向に交互に
    配列したラテラル歪超格子層（３）と、 該ラテラル歪超格子層（３）上に形成され、前記基板（
    １）と格子定数の異なるヘテロエピタキシャル層（４） とを備えることを特徴とするヘテロエピタキシャル基板
    。
  2. （２）請求項１記載のヘテロエピタキシャル基板のヘテ
    ロエピタキシャル層（４）に半導体素子を形成したこと
    を特徴とする半導体装置。
JP1275350A 1989-10-23 1989-10-23 ヘテロエピタキシャル基板および半導体装置 Pending JPH03136319A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1275350A JPH03136319A (ja) 1989-10-23 1989-10-23 ヘテロエピタキシャル基板および半導体装置
US07/601,427 US5057880A (en) 1989-10-23 1990-10-23 Semiconductor device having a heteroepitaxial substrate
EP90311611A EP0425244B1 (en) 1989-10-23 1990-10-23 Semiconductor device having a heteroepitaxial substrate
DE69024461T DE69024461T2 (de) 1989-10-23 1990-10-23 Halbleiteranordnung mit einem heteroepitaxialen Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1275350A JPH03136319A (ja) 1989-10-23 1989-10-23 ヘテロエピタキシャル基板および半導体装置

Publications (1)

Publication Number Publication Date
JPH03136319A true JPH03136319A (ja) 1991-06-11

Family

ID=17554251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1275350A Pending JPH03136319A (ja) 1989-10-23 1989-10-23 ヘテロエピタキシャル基板および半導体装置

Country Status (4)

Country Link
US (1) US5057880A (ja)
EP (1) EP0425244B1 (ja)
JP (1) JPH03136319A (ja)
DE (1) DE69024461T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021360A (en) * 1989-09-25 1991-06-04 Gte Laboratories Incorporated Method of farbicating highly lattice mismatched quantum well structures
JPH06125141A (ja) * 1992-08-25 1994-05-06 Olympus Optical Co Ltd 半導体量子井戸光学素子
US5523592A (en) * 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
JP2930032B2 (ja) * 1996-09-26 1999-08-03 日本電気株式会社 Ｉｉ−ｖｉ族化合物半導体発光素子およびその製造方法
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
TWI605552B (zh) * 2016-12-08 2017-11-11 新唐科技股份有限公司 半導體元件、半導體基底及其形成方法
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
JPH07121720B2 (ja) * 1987-09-28 1995-12-25 株式会社日立製作所 放熱制御器
JP2649936B2 (ja) * 1988-03-01 1997-09-03 富士通株式会社 歪超格子バッファ
JPH02170413A (ja) * 1988-12-22 1990-07-02 Fujitsu Ltd 化合物半導体装置
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
DE69024461D1 (de) 1996-02-08
EP0425244A3 (en) 1991-11-06
US5057880A (en) 1991-10-15
EP0425244B1 (en) 1995-12-27
EP0425244A2 (en) 1991-05-02
DE69024461T2 (de) 1996-05-15

Similar Documents

Publication Publication Date Title
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US4558336A (en) MBE Growth technique for matching superlattices grown on GaAs substrates
JP3114809B2 (ja) 半導体装置
EP0291346B1 (en) A laminated structure of compound semiconductors
JPH01289108A (ja) ヘテロエピタキシャル成長方法
KR20010090165A (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
US5107317A (en) Semiconductor device with first and second buffer layers
JPH03136319A (ja) ヘテロエピタキシャル基板および半導体装置
JP2797425B2 (ja) 半導体結晶成長方法
Ren et al. Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications
JPH05275332A (ja) ヘテロエピタキシャル膜の製膜方法
US5183778A (en) Method of producing a semiconductor device
JPH05267175A (ja) 化合物半導体基板
JP2503255B2 (ja) 化合物半導体基板の製造方法
JPH01227424A (ja) 化合物半導体基板
JPH03188619A (ja) 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法
JPH0434920A (ja) 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH03247597A (ja) シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法
JPH08264456A (ja) 化合物半導体の結晶成長方法
JP3255798B2 (ja) 化合物半導体装置およびその製造方法
JPH0654763B2 (ja) 半導体薄膜の成長方法
JPH04199812A (ja) 半導体結晶成長方法
JPH01184815A (ja) 半導体ウエハ及びその製造方法
JPH0393221A (ja) 半導体基板
JPH0469921A (ja) 半導体装置