KR20010090165A - 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 - Google Patents

이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 Download PDF

Info

Publication number
KR20010090165A
KR20010090165A KR1020000014820A KR20000014820A KR20010090165A KR 20010090165 A KR20010090165 A KR 20010090165A KR 1020000014820 A KR1020000014820 A KR 1020000014820A KR 20000014820 A KR20000014820 A KR 20000014820A KR 20010090165 A KR20010090165 A KR 20010090165A
Authority
KR
South Korea
Prior art keywords
substrate
quantum dot
buffer layer
semiconductor device
dot buffer
Prior art date
Application number
KR1020000014820A
Other languages
English (en)
Other versions
KR100319300B1 (ko
Inventor
김문덕
이성국
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000014820A priority Critical patent/KR100319300B1/ko
Priority to JP2001056701A priority patent/JP2001291667A/ja
Priority to US09/809,934 priority patent/US20010023942A1/en
Publication of KR20010090165A publication Critical patent/KR20010090165A/ko
Application granted granted Critical
Publication of KR100319300B1 publication Critical patent/KR100319300B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

양자점 버퍼층이 적용된 반도체 소자에 관해 개시된다. 반도체 소자는: 기판과 기판 상에 성장되는 결정층을 포함하는 이종접합구조를 가지며, 상기 기판과 결정층 사이에 양자점 버퍼층이 개재되어 구조를 가진다. 상기 반도체 소자는 기판과 결정층 사이에 양자점 버퍼층이 개재되어 있으므로 기판과 결정층간의 격자부정합을 효과적으로 해소한다. 따라서, 전기광학적인 특성이 우수한 반도체 소자를 얻을 수 있게 된다.

Description

이종접합구조의 양자점 버퍼층을 가지는 반도체 소자{Semiconductor Device with Quantum dot buffer in heterojunction structures}
본 발명은 반도체 소자에 관한 것으로서, 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자에 관한 것이다.
일반적으로 반도체 소자의 기판과 그 상부의 결정층의 사이에는 격자부정합을 보상하기 위한 버퍼층이 개입되어 있다. 종래 반도체 소자의 버퍼층은 평탄한 구조의 박막형태를 가지고 있다. 이러한 평탄한 박막 구조의 버퍼층은 격자부정합을 보상하는데 한계가 있고, 결과적으로 격자부정합에 의한 반도체 소자의 성능 저하로 나타난다..
본 발명은 기판과 결정층간의 격자부정합을 효과적으로 완충할 수 있는 버퍼층을 가지는 반도체 소자를 제공함에 그 목적이 있다.
도 1은 본발명에 따른 반도체 소자의 제1실시예를 도시한다.
도 2는 본발명에 따른 반도체 소자의 제2실시예를 도시한다.
도 3은 본발명에 따른 반도체 소자의 제3실시예를 도시한다.
도 4는 본발명에 따른 반도체 소자의 제4실시예를 도시한다.
도 5는 도 1에 도시된 본 발명에 따른 제1실시예의 제작 공정 중, 사파이어 기판 위에 암모니아 가스를 흘린 후 생성된 AlN 양자점 버퍼층의 AFM 사진이다.
도 6은 도 5에 도시된 AlN 양자점 버퍼층 형성시 격자상수 변화를 보인 선도이다.
도 7은 도 1에 도시된 본 발명에 따른 제1실시예의 제작 공정 중, AlN 양자점 버퍼층위에 GaN 결정층이 형성된 사파이어 기판에서, GaN 결정층 표면 사진이다.
도 8은 도 7과 비교되는 것으로 본 발명에 따른 양자점 버퍼층이 적용되지 않은 시편의 GaN GaN 박막의 표면 사진이다.
도 9는 도 7과 도 8에 도시된 시편에 대한 DXRD 비교 선도이다.
도 10은 도 2에 도시된 본 발명에 따른 제2실시예 제작 공정 중, InAs 양자점 버퍼층이 형성된 GaAs 기판의 AFM 사진이다.
도 11은 도 4에 도시된 본 발명에 따른 제4실시예 제작 공정 중, GaAs 기판위에 InAs 양자점 버퍼층 형성시 격자상수 변화를 RHEED 구조 변화로부터 얻어진 선도이다.
상기의 목적을 달성하기 위하여, 본 발명에 따르면,
기판과 기판 상에 성장되는 결정층을 포함하는 이종접합구조의 반도체 소자에 있어서,
상기 기판과 결정층 사이에 양자점 버퍼층이 개재되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자가 제공된다.
상기 본 발명의 반도체 소자에 있어서, 상기 양자점 버퍼층은 MBE, CVD, VPE, LPE 등에 의해 형성되며, 상기 기판은 GaAs, InP 등을 포함하는 III-V 화합물 반도체, 사파이어 그리고, Si 기판 등이 바람직하다.
상기 본 발명에 있어서, 상기 기판이 GaAs 기판인 경우, 상기 양자점 버퍼층은 GaN, GaAs, GaSb, InAs, InAlAs, InGaAs, GaAlSb 등의 III - V 족 화합물 중의 어느 하나로 형성되며, 상기 기판이 InP 기판인 경우, 상기 양자점 버퍼층은 InAs, InSb, InGaN, InGaAs, InAlAs GaInSb 등의 III-V 족 화합물 중의 어느 하나로 형성되며, 상기 기판이 사파이어 기판인 경우, 상기 양자점 버퍼층은 AlN, InAlN 등의 III-V 족 화합물 중의 어느 하나로 형성되며, 상기 기판이 Si 기판인 경우, 상기 양자점 버퍼층은 InAs, GaAs, InAlAs, InGaAs, SiGe 등의 III-V 족 및 IV-IV 족 화합물 중의 어느 하나로 형성되는 것이 바람직하다.
본 발명은 사파이어, GaAs, InP 그리고 Si 등의 기판위에 GaN, In1-xAlxAs, In1-xGaxAs, GaAs 등의 결정층이 성장되는 이종접합구조에서, 기판과 결정층간의 격자 부정합에 의해 생성된 결함들을 양자점 버퍼층을 적용하여 결함의 농도를 줄인다.
버퍼층의 양자점들은 기판과의 격자상수 차이에 의해 변형(strain)을 받기때문에 자기결합(self assembled) 방법으로 생성되는데 이때 이 양자점들은 무결함(defect free) 상태이다.
버퍼층은 생성시 초기에는 기판의 격자상수와 맞는 격자상수를 갖고 비정형적(pseudomorphic)으로 수 모노 레이어(mono-layer)로 성장된 후, 변형완화를 위하여 스스로 양자점을 형성한다. 버퍼층에서 양자점 생성 후 혹은 생성 직전에서 성장조건을 조절 하면, 버퍼층은 기판위에 성장되는 결정층의 물질과 비슷한 격자상수를 갖게 되어 결국 격자부정합에 의해 생성되는 결함들을 줄일 수 있다.
도 1에 도시된 바와 같이, 예를 들어 사파이어 기판 위에 암모니아 가스를 흘려주던지 혹은 질소 플라즈마(nitrogen plasma)를 사용하면 사파이어 기판에 AlN 양자점이 형성되며 이 위에 GaN 결정층을 성장하면 격자부정합이 크게 줄어 들게 된다.
또한, GaAs 기판 위에 질소 플라즈마를 사용하면, GaN 양자점을 만들게 되면 결함이 없는 GaN 양자점 박막을 얻을 수 있다. GaAs 기판 위에 In0.52Al0.48As, In0.53Ga0.47As, 박막을 직접 성장하면 3.8 %의 격자부정합이 있어 광, 전자소자 제작시 많은 결함이 생성 된다. 역시 이들 문제를 해결하기 위하여 도 2에 도시된 바와 같이, In1-xGaxAs(x=0 ~ 1) 양자점 버퍼층으로 사용하면 격자부정합의 해소할 수 있다.
도 3에 도시된 바와 같이, Si 기판 위에 GaAs, InAlAs 혹은 InGaAs박막 구조를 응용한 반도체 소자 제작 시, 상기와 같은 GaAs 혹은 In1-xGaxAs(x=0 ~ 1) 양자점버퍼층으로 이용하면 격자부정합에 의한 결함을 줄일 수 있을 있다.
도 1 내지 도 3에서 WL 은 웨팅레이어(Wetting Layer)를 의미한다.
도 4에 도시된 바와 같이, GaAs 기판 또는 Si 기판에 Sb 이 함유된 양자점 버퍼층을 적용하면, GaAs, InGaAs, InAlAs 및 Sb 가 함유된 결정층을 성장시키면, 격자부정합에 의한 결함을 줄일 수 있다.
도 5는 사파이어 기판 위에 형성된 AlN 양자점 버퍼층의 AFM 사진이다. 암모니아 가스 (NH3) 양과 반응온도를 적절히 조절하면 양자점의 크기와 밀도를 조절할 수 있다. 이와 같이 형성된 AlN 양자점은 도 6에 도시된 바와 같이, 격자상수의 변화를 가지면서 형성된다. 도 6에서 알수 있듯이, 양자점이 형성되면 결국 양자점이 AlN와 같은 격자상수를 가지게 되어 그 위에 GaN 결정층을 성장하면 결함 밀도가 현저히 줄어들게 된다.
도 7 및 도 8은 AlN 양자점 버퍼층이 적용된 기판과, 적용되지 않은 기판에 성장된 GaN 박막의 표면 사진이다. 양자점 버퍼층이 적용된 시편의 GaN 박막은 도 7에 도시된 바와 같이, 표면이 거울면과 같이 표면 상태가 매우 양호하며, 기판에 직접 성장된 GaN 박막은 도 7에 도시된 바와 같이 매우 거칠게 형성되어 있다.
이들 양 박막은 DXRD(Double Crystal X-Ray Deflectormeter) 결과를 보인 도 9에 도시된 바와 같이, AlN 양자점 버퍼층이 적용된 시편이 좋은 특성을 보임을 알수 있다.
도 10은 GaAs 기판 위에 InAs 양자점을 생성한 후 관측한 AFM 사진이다. 역시 V족과 III 족 성분이 비율과 성장온도를 적절히 조절하면 양자점의 크기와 밀도를 조절할 수 있다. 가능한 양자점이 많을 수록 위에 올라가는 박막은 좋은 특성을 나타 낸다.
도 11은 GaAs 기판에 성장되는 InAs 양자점의 격자상수 변화를 관측한 결과이다. 여기에서, InAs 에 Ga를 첨가하면 InGaAs 양자점이 형성된다. 이때 Ga의 양을 InP 격자상수와 정합되도록 조절하면 GaAs 위에 바로 InP와 정합되는 InAlAs 혹은 InGaAs 결정층를 성장 할 수 있으며 더 나아가 이들 버퍼층 위에 광, 전자 구조를 갖는 소자들을 성장할 수 있다. Si 기판 위에 GaAs, InGaAs 등의 양자점들도 위와 동일한 원리로 성장되기 때문에 Si 위에 결함이 없는 목적하는 반도체 소자의 결정층을 성장할 수 있다.
본 발명은 GaN을 이용한 청색 레이저(blue laser), GaAs 기판을 베이스로한 InGaAs, InAlAs 구조의 광통신용소자 및 전자 소자, Si 기판 위에 GaAs 혹은 InGaAs. InAlAs 등의 결정층이 형성된 광, 전자 구조등의 이종접합구조(heterojunction structure)에 적용함으로써, 결정 성장시 격자부정합(lattice mismatching)이 본 발명의 특징적 요소인 양자점 버퍼층에 의해 크게 해소될 수 있다.
이상과 같은 본 발명에 있어서, 상기 양자점의 생성은, MBE(Molecular Beam Epitaxy), CVD(Chemical Vapor Deposition), VPE(Vacuum Plasma Epitaxy), LPE() 법등에 의해 형성될 수 있다.
이상과 같은 본 발명은 기판과 결정층 사이에 양자점 버퍼층이 개재되어 있으므로 기판과 결정층간의 격자부정합을 효과적으로 해소한다. 따라서, 전기광학적인 특성이 우수한 반도체 소자를 얻을 수 있게 된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (8)

  1. 기판 상에 성장되는 결정층을 포함하는 이종접합구조의 반도체 소자에 있어서,
    상기 기판과 결정층 사이에 양자점 버퍼층이 개재되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  2. 제1항에 있어서,
    상기 양자점 버퍼층은 MBE, CVD, VPE, LPE 등에 의해 형성된 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    GaAs, InP 등을 포함하는 III-V 화합물 반도체를 상기 기판으로 적용된 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 기판은 사파이어 또는 Si 기판인 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  5. 제3항에 있어서,
    상기 기판이 GaAs 기판인 경우, 상기 양자점 버퍼층은 GaN, GaAs, GaSb, InGaAs, GaAlSb 등의 III-V 족 화합물 중의 어느 하나로 형성되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  6. 제3항에 있어서,
    상기 기판이 InP 기판인 경우, 상기 양자점 버퍼층은 InAs, InSb, InGaAs, InAlAs, GaInSb 등의 III-V 족 화합물 중의 어느 하나로 형성되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  7. 제4항에 있어서,
    상기 기판이 사파이어 기판인 경우, 상기 양자점 버퍼층은 AlN, InAlN, GaN 등의 III-V 족 화합물 중의 어느 하나로 형성되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
  8. 제4항에 있어서,
    상기 기판이 Si 기판인 경우, 상기 양자점 버퍼층은 InAs, GaAs, InAlAs, InGaAs, SiGe 등의 III-V 및 IV-IV 족 화합물 중의 어느 하나로 형성되어 있는 것을 특징으로 하는 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자.
KR1020000014820A 2000-03-23 2000-03-23 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 KR100319300B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000014820A KR100319300B1 (ko) 2000-03-23 2000-03-23 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
JP2001056701A JP2001291667A (ja) 2000-03-23 2001-03-01 半導体素子
US09/809,934 US20010023942A1 (en) 2000-03-23 2001-03-16 Semiconductor device of heterojunction structure having quantum dot buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000014820A KR100319300B1 (ko) 2000-03-23 2000-03-23 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20010090165A true KR20010090165A (ko) 2001-10-18
KR100319300B1 KR100319300B1 (ko) 2002-01-04

Family

ID=19657895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000014820A KR100319300B1 (ko) 2000-03-23 2000-03-23 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자

Country Status (3)

Country Link
US (1) US20010023942A1 (ko)
JP (1) JP2001291667A (ko)
KR (1) KR100319300B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377498B1 (ko) * 2000-09-09 2003-03-26 한국과학기술연구원 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
KR100399055B1 (ko) * 2001-08-07 2003-09-26 한국전자통신연구원 변형에 기인한 자기양자점을 이용한 단전자 트랜지스터
KR20040031923A (ko) * 2002-10-07 2004-04-14 주식회사 코리아시그널 자발형성 양자점을 이용한 고주파용 반도체 소자의 제조방법
KR100921693B1 (ko) * 2007-10-23 2009-10-15 한국과학기술연구원 Ｉｎ(Ａｓ)Ｓｂ 반도체의 격자 부정합 기판상 제조방법 및이를 이용한 반도체 소자
KR101018532B1 (ko) * 2005-07-22 2011-03-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 실리콘 게르마늄 버퍼층 내에서 전위(轉位)의 위치를제어하기 위한 방법
US8236103B2 (en) 2002-02-15 2012-08-07 Showa Denko K.K. Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4666852B2 (ja) * 2001-04-12 2011-04-06 株式会社アルバック 薄膜製造方法
JP3656606B2 (ja) * 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
GB2388957A (en) * 2002-05-24 2003-11-26 Imp College Innovations Ltd Quantum dots for extended wavelength operation
US9018515B2 (en) * 2004-01-20 2015-04-28 Cyrium Technologies Incorporated Solar cell with epitaxially grown quantum dot material
CN100356585C (zh) * 2005-07-15 2007-12-19 清华大学 纵向量子点－浮栅尖端结构、制备方法和存储器
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP5095260B2 (ja) * 2006-05-15 2012-12-12 富士通株式会社 半導体発光装置の製造方法
TW200802941A (en) * 2006-06-22 2008-01-01 Univ Nat Central A quantum photoelectric element of antimony compound
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
JP4922979B2 (ja) * 2008-03-28 2012-04-25 旭化成エレクトロニクス株式会社 半導体基板
TWI489652B (zh) * 2010-05-12 2015-06-21 Epistar Corp 半導體磊晶結構及其裝置
CZ303855B6 (cs) * 2011-09-14 2013-05-29 Fyzikální ústav AV CR, v.v.i. GaAsSb vrstva s gradovaným slozením redukující pnutí v InAs/GaAs kvantových teckách
GB201213673D0 (en) 2012-08-01 2012-09-12 Ucl Business Plc Semiconductor device and fabrication method
CN103194793B (zh) * 2013-03-19 2016-04-13 中国科学院半导体研究所 一种低密度InAs量子点的分子束外延生长方法
CN106702491A (zh) * 2015-11-18 2017-05-24 东莞市中镓半导体科技有限公司 一种从钠流法产物中提取GaN单晶的方法
CN110534626B (zh) * 2019-09-04 2024-02-20 苏州矩阵光电有限公司 一种超晶格量子点结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151881A (ja) * 1992-11-11 1994-05-31 Mitsubishi Electric Corp 量子効果デバイスの製造方法
JPH07335988A (ja) * 1994-06-15 1995-12-22 Mitsubishi Electric Corp 化合物半導体装置及びその製造方法
JP3987898B2 (ja) * 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
JP4071360B2 (ja) * 1997-08-29 2008-04-02 株式会社東芝 半導体装置
KR100249774B1 (ko) * 1997-11-25 2000-03-15 정선종 고품위 지에이에이에스(gaas) 양자점의 성장방법
US6507042B1 (en) * 1998-12-25 2003-01-14 Fujitsu Limited Semiconductor device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377498B1 (ko) * 2000-09-09 2003-03-26 한국과학기술연구원 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
KR100399055B1 (ko) * 2001-08-07 2003-09-26 한국전자통신연구원 변형에 기인한 자기양자점을 이용한 단전자 트랜지스터
US8236103B2 (en) 2002-02-15 2012-08-07 Showa Denko K.K. Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
KR20040031923A (ko) * 2002-10-07 2004-04-14 주식회사 코리아시그널 자발형성 양자점을 이용한 고주파용 반도체 소자의 제조방법
KR101018532B1 (ko) * 2005-07-22 2011-03-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 실리콘 게르마늄 버퍼층 내에서 전위(轉位)의 위치를제어하기 위한 방법
KR100921693B1 (ko) * 2007-10-23 2009-10-15 한국과학기술연구원 Ｉｎ(Ａｓ)Ｓｂ 반도체의 격자 부정합 기판상 제조방법 및이를 이용한 반도체 소자
US7687379B2 (en) 2007-10-23 2010-03-30 Korea Institute Of Science And Technology Method of manufacturing In(As)Sb semiconductor on lattice-mismatched substrate and semiconductor device using the same

Also Published As

Publication number Publication date
US20010023942A1 (en) 2001-09-27
JP2001291667A (ja) 2001-10-19
KR100319300B1 (ko) 2002-01-04

Similar Documents

Publication Publication Date Title
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
US6495868B2 (en) Relaxed InxGa1−xAs buffers
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
CA2669228A1 (en) Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
US5019874A (en) Semiconductor device having an epitaxial layer grown heteroepitaxially on an underlying substrate
US20060175681A1 (en) Method to grow III-nitride materials using no buffer layer
JP2007243006A (ja) 窒化物系半導体の気相成長方法、及び、エピタキシャル基板とそれを用いた半導体装置
US5402748A (en) Method of growing a compound semiconductor film
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
US6589335B2 (en) Relaxed InxGa1-xAs layers integrated with Si
JP3547320B2 (ja) ＧａＮ系化合物半導体装置
JP3536699B2 (ja) 化合物半導体気相エピタキシャル成長方法
US5246878A (en) Capping layer preventing deleterious effects of As--P exchange
KR100450784B1 (ko) Gan단결정제조방법
JP4002323B2 (ja) 化合物半導体の製造方法
JPH10284510A (ja) 半導体基板
JPH06267867A (ja) 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
JPH09162122A (ja) Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
JPH01211912A (ja) 半導体基板
JPH03188619A (ja) 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法
JP2599576B2 (ja) Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法
JP2006080503A (ja) 半導体エピタキシャル基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee