JP2599576B2 - Iii−v族の化合物半導体の二次元薄膜の成長方法 - Google Patents
Iii−v族の化合物半導体の二次元薄膜の成長方法Info
- Publication number
- JP2599576B2 JP2599576B2 JP29719694A JP29719694A JP2599576B2 JP 2599576 B2 JP2599576 B2 JP 2599576B2 JP 29719694 A JP29719694 A JP 29719694A JP 29719694 A JP29719694 A JP 29719694A JP 2599576 B2 JP2599576 B2 JP 2599576B2
- Authority
- JP
- Japan
- Prior art keywords
- source gas
- growing
- predetermined
- group iii
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
I−V族(group)の化合物半導体(compound semicond
uctor)の薄膜成長方法に関するもので、より具体的に
は、MOCVD方法によって、GaAs基板上に格子の不整合が
大変大きいInGaAsやInAlAs薄膜を二次元的に成長させる
方法に関するものである。
信号処理のため、1.55μmの波長を持つ光信号が使
用されている。
造としては、InP基板上にInGaAsP/InGaAsをもつ格子が
整合(lattece matching)された多層の薄膜が代表的で
あり、最近にInAlGaAs/InGaAsからなる多層の薄膜も優
秀な光学的な特性を持っているものとして発表されて、
これらに対する多大な関心が集中されている。
の、そして大容量の信号処理が可能な新たな素子の開発
が不断に要求される。
IC)と新たな薄膜素材および光繊維の案出に関する需要
が必然的に発生する。
によって素子の活性層が多様なエネルギーバンドギャッ
プをもつ多層の薄膜構造が要求される。
As/InGaAsの多層の薄膜を成長させる技術はIn組成の変
化により自由にエネルギーバンドギャップを調節するこ
とができる。しかし、この技術は格子の不整合に因る高
密度の転位の発生と薄膜成長の工程の初期におけるスト
レーンによる三次元的な薄膜の成長等のような欠陥を持
っている。
は数年の間にわたってIn組成のグレージング(gradin
g)技術が開発されてきた (『Strain relaxation of c
ompo-sitionally graded InxGal-xAS buffer layers fo
r modulation-doped In0.3Ga0.7As/In0.29A10.71As het
erostructures, J.C.P. Chang, Jia-nhui Chen, J.M.Fe
rnandes,H.H. Wieder,and K.L.Kavanagh,Appl.Phys.Let
t.,60,1129(1992).』,『Surfactant-mediated molecula
r-beam epitaxy of highly-strained III-V semico
nductor heterostructures, E. Tournie, K. H, Ploog,
N. Grandjean, and J. Massies, Proc. of 6th Int.Co
nf. on indium Phosphide and RelatedMaterials Mar 1
994, p49. 』)。
組成を漸次的に増やすことによってストレーンの急激な
変化を最小化することができ、そして転位の密度を減ら
すことによって優秀な表面をもつ薄膜を成長させること
ができる。
が残存しており、グレージングバッファー層(grading
buffer layer)が厚くなる欠陥が発生されるので、実際
にこれらの技術は素子の製作に応用されることが困難で
ある。
基板上に格子の不整合が大きなIII−V族の化合物半
導体の異種薄膜(InGaAs/GaAs,InAlAs/GaAs)を成長さ
せることにおいて、櫛形状の欠陥をもつ三次元的な薄膜
の成長を回避し、二次元的な薄膜の成長を誘導して光素
子の製作に必要な良質の表面をもつ薄膜を成長させるこ
とである。
期の成長中に格子が完全に弛緩されるようにして格子の
不整合に因る転位(misfitdislocation)の発生を最小
化させるものである。
特徴によると、相互に大きく異なる格子常数を持つつ二
つの異種薄膜の間に金属性の二元界の薄層(thin metal
licrich binary layer)が挿入される。
体のエピタキシャル層の初期の成長中に格子が完全に弛
緩され、その結果二つの異種薄膜の界面で転位密度が低
密度になり、薄膜の厚さの増加により転位が大変効率的
に消滅する。多層の薄膜構造の間に薄い金属層を挿入す
ることによって多層の構造自体の特性は勿論のこと、電
気的な特性や光学的な特性の大きな変質は生じない。
節することができるようになって多様な特性の素子を製
作することが可能になる。
に対して詳細に説明する。
例により、GaAs基板上にMOCVD方法によって、格子の不
整合が大きいInXGal-XAs(x>0.5)の薄膜を成長させるた
めの原料ガスを注入するタイミングを図示しているもの
であり、図2は図1の方法により成長された薄膜の構造
を図示しているものである。
に対して説明する。
時間(T1)の間供給してGaAs基板(1)上に同種のGaAs
バッファー層(2)を約100nm程度の厚さに成長さ
せ、前記バッファー層(2)は欠陥のない単原子層の高
さの粗雑性をもつ平坦な表面をもつように成長させる。
バッファー層(2)の成長が完了すると、約4秒の間原
料ガスの供給を中断した後に、約420℃の温度で約1
2秒の間III族の元素(InまたはGa)を含有する原料
ガスを蒸着装置に注入する。
には、V族の元素(As)を含有する原料ガス(望ましく
は、アルシン(arsine;AsH3)ガスを注入してIII族
の元素(In,Ga)を含有する高濃度の金属成分をもつ二
元界の薄層(以下、‘金属性の薄層’という)(3)を
成長させ、約5〜7個の原子が積層されている高さ程度
の厚さ(2nm以下の厚さ)をもつように成長させる。
シン(AsH3)ガスの注入から約10秒乃至12秒程度の
時間が必要である。
(3)はIII族の元素とV族の元素の比率が1より大
きなInAs薄層やGaAs薄層として、高い金属性(特に、界
面における金属性がもっと高い)を持ち、櫛形状のない
鏡のような表面を持つつ(即ち、この層(3)の表面は
二次元的な平面を成すことになる)。
2秒程度の時間が経過した頃に、持続したAsH3雰囲気
で、所定の比率に混合されたInとGaを蒸着装置に注入し
てInGaAs薄層(4)を成長させる。InGaAs薄層(4)が
金属性の薄層(3)に比べ相対的に厚く成長されて、そ
れらのストレーンが増加するときには、そのInGaAs薄層
(4)の下の金属性の薄層(3)のストレーンの大きさ
と同一な程度まで増加する。これはInGaAs薄層(4)の
厚さが厚くなっても格子の配列が不完全であって統合エ
ネルギーが弱い金属性の薄層(3)からもっと容易に転
位が発生されるためである。即ち、金属性の薄層(3)
内の多くの格子の欠陥によってバッファー層(2)と金
属性の薄層(3)との間の格子の結合エネルギーが他の
部位の格子のそれより大変小さいので、格子の不整合に
よる応力が界面と平行な方向に沿って弛緩されながらバ
ッファー層(2)と金属性の薄層(3)の界面のみに転
位密度が集中される。
(2)のInGaAs層(4)の厚さが薄層である場合に、も
っと効果的に行なわれる。結局、InGaAs薄層(4)が形
成されるときには、金属性の薄層(3)の下部の界面に
沿って転位が主に発生される。
察した結果、バッファー層(2)上の金属性の薄層
(3)の下部の大変薄い層である境界面のみに均一に微
弱なストレーンが残存していることを確認することがで
きた。
格子の不整合が大きなInAlAs薄層を成長させる方法に関
するもので、この成長方法も上述の例と殆ど同一であ
る。
た後に約4秒の間凡ての原料ガスの供給を中断する。
の間InやAlのIII族の原料ガスを注入する。III族
のガス注入が完了された即時、AsH3ガスの注入を開始し
数秒の後にInAlAs薄膜の成長のためのInガスとAlガスの
注入を開示する。成長されたInAlAs薄膜の表面は大変優
秀であって、同一な方法によって成長されたInGaAsの表
面と類似して櫛形状の全くない鏡のようである。
本発明によると、InP基板に比べその価格が低廉であっ
て使用が簡便であり、そしてそれより大きなサイズのGa
As基板上に多様な長波長領域のバンドギャップをもつIn
GaAsとInAlAs薄膜をMOCVD方法によって成長させること
ができるばかりでなく、格子の不整合に因る転位を極小
化させて櫛形状のない表面をもつ薄膜を得ることができ
る。格子の不整合に因る転位を最小化するために現在ま
で発表されている方法とは異なり、薄膜の金属性の薄膜
のみを挿入しているので全体的な薄膜構造の変化を最小
化し、そのような構造の変化に因る素子の電気的な、ま
たは光学的な特性の変化は発生されない。一回の成長過
程から残留応力を効率的に除去することによって安定し
た転位のみが薄膜内に存在する。多様なバンドギャップ
をもつ薄膜に対する要求により基板上の接合構造(また
は、多層の構造)の間に容易に挿入することが可能とな
って新たな概念の素子を創出する基盤となるとともに素
子の特性的な範囲を大幅的に拡大することができる。
As薄膜の成長技術にも大幅的に応用されることができ
る。
s/GaAs異種の薄層を成長させるときの時間によるIII
族とV族の原料ガスが供給される順序を示した図であ
る。
ある。
Claims (6)
- 【請求項1】 GaAs基板上に、それと異種のIII−V
族の化合物半導体の薄膜をMOCVDによって成長させる方
法において、 MOCVD装置に第1原料ガスを注入することによって前記G
aAs基板上にそれと同種のバッファー層を所定の厚さに
成長させる段階と、 前記バッファー層の成長完了と同時に、前記第1原料ガ
スの前記装置への供給を所定の第1の時間の間中断させ
た後に、所定の温度で所定の第2の時間の間III族の
元素を含有する第2原料ガスのみを前記装置に注入する
段階と、 前記第2原料ガスの注入が完了された後には、V族の元
素を含有する第3原料ガスを前記装置に注入することに
よって、前記バッファー層上に、前記III族の元素を
高濃度に含有する二元界の金属性の薄層を少なくとも2
nm以下の厚さに成長させる段階と、 前記第3原料ガスの注入から所定の第3の時間が経過さ
れた後に、持続される前記第3原料ガスの雰囲気で、In
とGaの流量を所定の比率に混合して前記装置に注入する
ことによって、前記金属性の薄層上にInGaAs薄層を成長
させる段階を含むことを特徴とするIII−V族の化合
物半導体の二次元薄膜の成長方法。 - 【請求項2】 前記第1乃至第3の時間はそれぞれ4,
12,12秒であり、 前記所定の温度は約420℃程度であることを特徴とす
る請求項1記載のIII−V族の化合物半導体の二次元
薄膜の成長方法。 - 【請求項3】 前記第2原料ガスはInまたはGaを含有し
ており、 前記第3原料ガスはAsH3であることを特徴とする請求項
2記載のIII−V族の化合物半導体の二次元薄膜の成
長方法。 - 【請求項4】 GaAs基板上に、それと異種のIII−V
族の化合物半導体の薄膜をMOCVDによって成長させる方
法において、 MOCVD装置に第1原料ガスを注入することによって前記G
aAs基板上にそれと同種のバッファー層を所定の厚さに
成長させる段階と、 前記バッファー層の成長完了と同時に、前記第1原料ガ
スの前記装置への供給を所定の第1の時間の間中断させ
た後に、所定の温度で所定の第2の時間の間III族の
元素を含有する第2原料ガスのみを前記装置に注入する
段階と、 前記第2原料ガスの注入が完了された後には、V族の元
素を含有する第3原料ガスを前記装置に注入することに
よって、前記バッファー層上に、前記III族の元素を
高濃度に含有する二元界の金属性の薄層を少なくとも2
nm以下の厚さに成長させる段階と、 前記第3原料ガスの注入から所定の第3の時間が経過さ
れた後に、持続される前記第3原料ガスの雰囲気で、In
とAlの流量を所定の比率に混合して前記装置に注入する
ことによって、前記金属性の薄層上にInAlAs薄層を成長
させる段階を含むことを特徴とするIII−V族の化合
物半導体の二次元薄膜の成長方法。 - 【請求項5】 前記第1乃至第3の時間はそれぞれ4,
12,12秒であり、 前記所定の温度は約500℃程度であることを特徴とす
る請求項4記載のIII−V族の化合物半導体の二次元
薄膜の成長方法。 - 【請求項6】 前記第2原料ガスはInまたはGaを含有し
ており、 前記第3原料ガスはAsH3であることを特徴とする請求項
5記載のIII−V族の化合物半導体の二次元薄膜の成
長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29719694A JP2599576B2 (ja) | 1994-11-30 | 1994-11-30 | Iii−v族の化合物半導体の二次元薄膜の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29719694A JP2599576B2 (ja) | 1994-11-30 | 1994-11-30 | Iii−v族の化合物半導体の二次元薄膜の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08162411A JPH08162411A (ja) | 1996-06-21 |
JP2599576B2 true JP2599576B2 (ja) | 1997-04-09 |
Family
ID=17843428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29719694A Expired - Fee Related JP2599576B2 (ja) | 1994-11-30 | 1994-11-30 | Iii−v族の化合物半導体の二次元薄膜の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2599576B2 (ja) |
-
1994
- 1994-11-30 JP JP29719694A patent/JP2599576B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08162411A (ja) | 1996-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6232138B1 (en) | Relaxed InxGa(1-x)as buffers | |
US5728623A (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
US5735949A (en) | Method of producing electronic, electrooptical and optical components | |
JP3286921B2 (ja) | シリコン基板化合物半導体装置 | |
KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
JPH0484418A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
US6107113A (en) | Method of relaxing a stressed film by melting an interface layer | |
US5456206A (en) | Method for two-dimensional epitaxial growth of III-V compound semiconductors | |
JP2017028318A (ja) | エピタキシャル固体半導体ヘテロ構造及びその製造方法 | |
Renard et al. | Dislocation and antiphase domain free microscale GaAs crystals grown on SiO2 from (001) Si nano-areas | |
US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
EP0450228B1 (en) | Semiconductor device formed on a silicon substrate or a silicon layer and methods of making the same | |
US6589335B2 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
JP2599576B2 (ja) | Iii−v族の化合物半導体の二次元薄膜の成長方法 | |
Okuno | Investigation on direct bonding of III–V semiconductor wafers with lattice mismatch and orientation mismatch | |
JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
Ren et al. | Heteroepitaxy of In0. 53Ga0. 47As on GaAs substrate by low pressure metalorganic chemical vapor deposition for the OEIC applications | |
KR0163740B1 (ko) | 3-5족 화합물 반도체의 이차원 박막성장방법 | |
Mo et al. | Photoreflectance study on the effect of lattice defects in InP on (001) Si | |
JPH04125920A (ja) | 半導体薄膜の成長方法 | |
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
JPH08264456A (ja) | 化合物半導体の結晶成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |