JPH09162122A - Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 - Google Patents
Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法Info
- Publication number
- JPH09162122A JPH09162122A JP7344914A JP34491495A JPH09162122A JP H09162122 A JPH09162122 A JP H09162122A JP 7344914 A JP7344914 A JP 7344914A JP 34491495 A JP34491495 A JP 34491495A JP H09162122 A JPH09162122 A JP H09162122A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- substrate
- epitaxial layer
- compound semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル層の表面に生じる欠陥が大幅
に低減された、厚膜のエピタキシャルウェハおよびその
製造方法を提供する。 【解決手段】 面方位が（１１１）Ａ面から微傾斜させ
た面を有するＧａＡｓおよびＩｎＰからなる群から選ば
れるＩＩＩ−Ｖ族化合物半導体からなる基板と、当該基
板の当該面上に成長されたＧａＮを含むエピタキシャル
層とを備える。
に低減された、厚膜のエピタキシャルウェハおよびその
製造方法を提供する。 【解決手段】 面方位が（１１１）Ａ面から微傾斜させ
た面を有するＧａＡｓおよびＩｎＰからなる群から選ば
れるＩＩＩ−Ｖ族化合物半導体からなる基板と、当該基
板の当該面上に成長されたＧａＮを含むエピタキシャル
層とを備える。
Description
【０００１】
【発明の属する技術分野】この発明はＩＩＩ−Ｖ族化合
物半導体ウェハおよびその製造方法に関するものであ
り、特に、基板上に気相エピタキシャル成長法によりエ
ピタキシャル層を成長させてなるＩＩＩ−Ｖ族化合物半
導体ウェハおよびその製造方法に関するものである。
物半導体ウェハおよびその製造方法に関するものであ
り、特に、基板上に気相エピタキシャル成長法によりエ
ピタキシャル層を成長させてなるＩＩＩ−Ｖ族化合物半
導体ウェハおよびその製造方法に関するものである。
【０００２】
【従来の技術】従来、ＧａＡｓまたはＩｎＰ等からなる
ＩＩＩ−Ｖ族化合物半導体ウェハは、光通信用に使用さ
れるフォトダイオードまたは整流素子としてのショット
キバリアダイオード等の製造に利用されている。
ＩＩＩ−Ｖ族化合物半導体ウェハは、光通信用に使用さ
れるフォトダイオードまたは整流素子としてのショット
キバリアダイオード等の製造に利用されている。
【０００３】フォトダイオードとしては、たとえば、
（１００）面を有するＩｎＰ基板を用い、この（１０
０）面上にクロライド気相合成法によりエピタキシャル
層を形成した、ＩｎＰフォトダイオードが実用化されて
いる。
（１００）面を有するＩｎＰ基板を用い、この（１０
０）面上にクロライド気相合成法によりエピタキシャル
層を形成した、ＩｎＰフォトダイオードが実用化されて
いる。
【０００４】また、ショットキバリアダイオードとして
は、たとえば（１００）面を有するＧａＡｓ基板を用
い、この（１００）面上にクロライド気相合成法により
エピタキシャル層を形成した、ＧａＡｓショットキバリ
アダイオードが開発されている。このショットキバリア
ダイオードは、従来のＳｉ素子と比較して優れた性質を
有しているため、その実用化が開始されている。
は、たとえば（１００）面を有するＧａＡｓ基板を用
い、この（１００）面上にクロライド気相合成法により
エピタキシャル層を形成した、ＧａＡｓショットキバリ
アダイオードが開発されている。このショットキバリア
ダイオードは、従来のＳｉ素子と比較して優れた性質を
有しているため、その実用化が開始されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このシ
ョットキバリアダイオードは、エピタキシャル層の厚み
が１０〜１００μｍと非常に厚いため、（１００）面上
にエピタキシャル層を成長させる場合には、エピタキシ
ャル成長速度が遅く、成長に時間がかかるという問題点
があった。その結果、（１００）面基板上には、厚みの
厚い（特に膜厚５０μｍ以上）エピタキシャル層を成長
させるのが困難であった。
ョットキバリアダイオードは、エピタキシャル層の厚み
が１０〜１００μｍと非常に厚いため、（１００）面上
にエピタキシャル層を成長させる場合には、エピタキシ
ャル成長速度が遅く、成長に時間がかかるという問題点
があった。その結果、（１００）面基板上には、厚みの
厚い（特に膜厚５０μｍ以上）エピタキシャル層を成長
させるのが困難であった。
【０００６】そこで、発明者らは、成長速度を上げるた
めに、（１００）面基板の代わりに、（１１１）Ａ面基
板を利用する検討を行なった。
めに、（１００）面基板の代わりに、（１１１）Ａ面基
板を利用する検討を行なった。
【０００７】その結果、（１１１）Ａ面基板上へエピタ
キシャル層を成長させた場合には、（１００）面を利用
した場合と比較して、速い成長速度が得られるため、厚
膜のエピタキシャル層の成長が可能となった。しかしな
がら、成長されたエピタキシャル層の表面には、ピット
と呼ばれる欠陥が多数発生し、そのままではデバイスと
して使用できないという問題が生じた。
キシャル層を成長させた場合には、（１００）面を利用
した場合と比較して、速い成長速度が得られるため、厚
膜のエピタキシャル層の成長が可能となった。しかしな
がら、成長されたエピタキシャル層の表面には、ピット
と呼ばれる欠陥が多数発生し、そのままではデバイスと
して使用できないという問題が生じた。
【０００８】なお、（１１１）Ａ面上へのエピタキシャ
ル層の成長に関しては、たとえば、Ｊｏｕｒｎａｌ ｏ
ｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １７（１９７２）
ｐｐ．１８９−２０６に開示されている。この文献によ
れば、ＧａＡｓ基板の（（１１１）Ａ面上に成長された
エピタキシャル層の表面モホロジーは、極めて不均一で
あることが記載されている（２０４頁脚注参照）。
ル層の成長に関しては、たとえば、Ｊｏｕｒｎａｌ ｏ
ｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １７（１９７２）
ｐｐ．１８９−２０６に開示されている。この文献によ
れば、ＧａＡｓ基板の（（１１１）Ａ面上に成長された
エピタキシャル層の表面モホロジーは、極めて不均一で
あることが記載されている（２０４頁脚注参照）。
【０００９】この発明の目的は、上述の問題点を解決
し、エピタキシャル層の表面に生じる欠陥が大幅に低減
された、厚膜のエピタキシャルウェハおよびその製造方
法を提供することにある。
し、エピタキシャル層の表面に生じる欠陥が大幅に低減
された、厚膜のエピタキシャルウェハおよびその製造方
法を提供することにある。
【００１０】
【課題を解決するための手段】この発明によるＩＩＩ−
Ｖ族化合物半導体ウェハは、面方位が（１１１）Ａ面か
ら微傾斜させた面を有するＧａＡｓおよびＩｎＰからな
る群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる基
板と、当該基板の当該面上に成長されたエピタキシャル
層とを備えている。なお、この発明において、ＧａＡｓ
基板上には、たとえば、ＧａＡｓ、ＧａＮ、ＡｌＧａＡ
ｓ、ＩｎＧａＮ、ＺｎＳｅ、ＩｎＧａＡｓまたはＡｌＧ
ａＩｎＰ等からなるエピタキシャル層が成長される。
Ｖ族化合物半導体ウェハは、面方位が（１１１）Ａ面か
ら微傾斜させた面を有するＧａＡｓおよびＩｎＰからな
る群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる基
板と、当該基板の当該面上に成長されたエピタキシャル
層とを備えている。なお、この発明において、ＧａＡｓ
基板上には、たとえば、ＧａＡｓ、ＧａＮ、ＡｌＧａＡ
ｓ、ＩｎＧａＮ、ＺｎＳｅ、ＩｎＧａＡｓまたはＡｌＧ
ａＩｎＰ等からなるエピタキシャル層が成長される。
【００１１】また、ＩｎＰ基板上には、たとえば、Ｉｎ
Ｐ、ＩｎＧａＡｓ、ＩｎＡｓまたはＩｎＡｓＰ等からな
るエピタキシャル層が成長される。
Ｐ、ＩｎＧａＡｓ、ＩｎＡｓまたはＩｎＡｓＰ等からな
るエピタキシャル層が成長される。
【００１２】この発明によれば、このように、面方位が
（１１１）Ａ面から微傾斜させた面を有するＧａＡｓま
たはＩｎＰからなるＩＩＩ−Ｖ族化合物半導体基板を用
いることにより、従来のように（１００）面を利用した
場合と比較して、厚膜のエピタキシャルウェハが得られ
るとともに、（１１１）Ａ面を利用した場合のように、
エピタキシャル層の表面にピットと呼ばれる欠陥が現れ
ることがなく、表面モホロジーが良好で表面が非常に平
坦なエピタキシャルウェハが得られる。
（１１１）Ａ面から微傾斜させた面を有するＧａＡｓま
たはＩｎＰからなるＩＩＩ−Ｖ族化合物半導体基板を用
いることにより、従来のように（１００）面を利用した
場合と比較して、厚膜のエピタキシャルウェハが得られ
るとともに、（１１１）Ａ面を利用した場合のように、
エピタキシャル層の表面にピットと呼ばれる欠陥が現れ
ることがなく、表面モホロジーが良好で表面が非常に平
坦なエピタキシャルウェハが得られる。
【００１３】好ましくは、面方位が（１１１）Ａ面から
微傾斜させた面は、（１１１）Ａ面から１°〜５°の範
囲でオフさせた面であるとよい。
微傾斜させた面は、（１１１）Ａ面から１°〜５°の範
囲でオフさせた面であるとよい。
【００１４】オフアングルが１°未満ではピット発生の
可能性が大きくなり、一方、オフアングルが５°より大
きくなると、エピタキシャル層の成長速度が遅くなると
いう問題が生じるからである。
可能性が大きくなり、一方、オフアングルが５°より大
きくなると、エピタキシャル層の成長速度が遅くなると
いう問題が生じるからである。
【００１５】さらに好ましくは、面方位が（１１１）Ａ
面から微傾斜させた面は、（１１１）Ａ面から１°〜２
°の範囲でオフさせた面であるとよい。
面から微傾斜させた面は、（１１１）Ａ面から１°〜２
°の範囲でオフさせた面であるとよい。
【００１６】オフアングルが２°以下であれば、特に表
面平滑性に優れたエピタキシャルウェハを得ることがで
きるからである。
面平滑性に優れたエピタキシャルウェハを得ることがで
きるからである。
【００１７】また、この発明によるＩＩＩ−Ｖ族化合物
半導体ウェハの製造方法は、ＧａＡｓおよびＩｎＰから
なる群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる
基板に、面方位が（１１１）Ａ面から微傾斜させた面を
形成するステップと、当該面が形成された基板の当該面
上に、気相エピタキシャル成長法により、エピタキシャ
ル層を成長させるステップとを備えている。なお、この
発明において、ＧａＡｓ基板上には、たとえば、ＧａＡ
ｓ、ＧａＮ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＺｎＳｅ、Ｉ
ｎＧａＡｓまたはＡｌＧａＩｎＰ等からなるエピタキシ
ャル層が成長される。
半導体ウェハの製造方法は、ＧａＡｓおよびＩｎＰから
なる群から選ばれるＩＩＩ−Ｖ族化合物半導体からなる
基板に、面方位が（１１１）Ａ面から微傾斜させた面を
形成するステップと、当該面が形成された基板の当該面
上に、気相エピタキシャル成長法により、エピタキシャ
ル層を成長させるステップとを備えている。なお、この
発明において、ＧａＡｓ基板上には、たとえば、ＧａＡ
ｓ、ＧａＮ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＺｎＳｅ、Ｉ
ｎＧａＡｓまたはＡｌＧａＩｎＰ等からなるエピタキシ
ャル層が成長される。
【００１８】また、ＩｎＰ基板上には、たとえば、Ｉｎ
Ｐ、ＩｎＧａＡｓ、ＩｎＡｓまたはＩｎＡｓＰ等からな
るエピタキシャル層が成長される。
Ｐ、ＩｎＧａＡｓ、ＩｎＡｓまたはＩｎＡｓＰ等からな
るエピタキシャル層が成長される。
【００１９】基板に面方位が（１１１）Ａ面から微傾斜
させた面を形成するステップは、たとえば、鏡面加工に
より行なうことができる。
させた面を形成するステップは、たとえば、鏡面加工に
より行なうことができる。
【００２０】この発明において、気相エピタキシャル成
長法としては、たとえば、クロライドＶＰＥ法、ハイド
ライドＶＰＥ法または有機金属気相エピタキシャル法等
が考えられる。
長法としては、たとえば、クロライドＶＰＥ法、ハイド
ライドＶＰＥ法または有機金属気相エピタキシャル法等
が考えられる。
【００２１】好ましくは、面方位が（１１１）Ａ面から
微傾斜させた面は、（１１１）Ａ面から１°〜５°の範
囲でオフさせた面であるとよい。
微傾斜させた面は、（１１１）Ａ面から１°〜５°の範
囲でオフさせた面であるとよい。
【００２２】また、さらに好ましくは、面方位が（１１
１）Ａ面から微傾斜させた面は、（１１１）Ａ面から１
°〜２°の範囲でオフさせた面であるとよい。
１）Ａ面から微傾斜させた面は、（１１１）Ａ面から１
°〜２°の範囲でオフさせた面であるとよい。
【００２３】
【実施例】まず、ＧａＡｓの（１１１）Ａ面基板を鏡面
加工することにより、（１１１）Ａ面から＜１００＞方
向に０．８°、１°および２°傾斜させた基板を作製し
た。
加工することにより、（１１１）Ａ面から＜１００＞方
向に０．８°、１°および２°傾斜させた基板を作製し
た。
【００２４】次に、作製した（１１１）Ａ面０．８°オ
フ基板、（１１１）Ａ面１°オフ基板および（１１１）
Ａ面２°オフ基板と、傾斜させない（１１１）Ａ面基板
のそれぞれの表面上に、クロライドＶＰＥ法により、Ｇ
ａＡｓエピタキシャル層を６０μｍの厚みに成長させ
た。なお、エピタキシャル層の成長は、Ｇａソース温度
を８７０℃とし、基板温度を７３０℃として行なった。
また、水素流量は、４ｌ／分に設定した。このときのエ
ピタキシャル膜成長速度は、４０μｍ／時間であった。
フ基板、（１１１）Ａ面１°オフ基板および（１１１）
Ａ面２°オフ基板と、傾斜させない（１１１）Ａ面基板
のそれぞれの表面上に、クロライドＶＰＥ法により、Ｇ
ａＡｓエピタキシャル層を６０μｍの厚みに成長させ
た。なお、エピタキシャル層の成長は、Ｇａソース温度
を８７０℃とし、基板温度を７３０℃として行なった。
また、水素流量は、４ｌ／分に設定した。このときのエ
ピタキシャル膜成長速度は、４０μｍ／時間であった。
【００２５】このようにして、４種のＧａＡｓ基板上に
成長させたＧａＡｓエピタキシャル層の表面を、光学顕
微鏡によって観察した。その結果を、図１〜図４に示
す。
成長させたＧａＡｓエピタキシャル層の表面を、光学顕
微鏡によって観察した。その結果を、図１〜図４に示
す。
【００２６】図１〜図４は、それぞれ（１１１）Ａ面基
板、（１１１）Ａ面０．８°オフ基板、（１１１）Ａ面
１°オフ基板および（１１１）Ａ面２°オフ基板上に成
長されたＧａＡｓエピタキシャル層の表面の状態を示す
光学顕微鏡写真である。
板、（１１１）Ａ面０．８°オフ基板、（１１１）Ａ面
１°オフ基板および（１１１）Ａ面２°オフ基板上に成
長されたＧａＡｓエピタキシャル層の表面の状態を示す
光学顕微鏡写真である。
【００２７】図１〜図４を参照して、オフアングルを大
きくするに従って、表面の欠陥が減少していることが観
察できる。
きくするに従って、表面の欠陥が減少していることが観
察できる。
【００２８】すなわち、図１に示す（１１１）Ａ面基板
および図２に示す（１１１）Ａ面０．８°オフ基板にお
いては、ＧａＡｓエピタキシャル層の表面には、多数の
ピット観察される。これに対して、図３に示す（１１
１）Ａ面１°オフ基板および図４に示す（１１１）Ａ面
２°オフ基板においては、ＧａＡｓエピタキシャル層の
表面には、ピットがほとんど存在していない。
および図２に示す（１１１）Ａ面０．８°オフ基板にお
いては、ＧａＡｓエピタキシャル層の表面には、多数の
ピット観察される。これに対して、図３に示す（１１
１）Ａ面１°オフ基板および図４に示す（１１１）Ａ面
２°オフ基板においては、ＧａＡｓエピタキシャル層の
表面には、ピットがほとんど存在していない。
【００２９】特に、図３に示す（１１１）Ａ面１°オフ
基板においては、成長されたＧａＡｓエピタキシャル層
の表面は、極めて平滑であることがわかる。
基板においては、成長されたＧａＡｓエピタキシャル層
の表面は、極めて平滑であることがわかる。
【００３０】なお、上述の実施例では、ＧａＡｓ基板上
にクロライドＶＰＥ法によりエピタキシャル層を成長さ
せる場合を例にとって説明したが、この発明は、クロラ
イドＶＰＥ法のみならず、ハイドライドＶＰＥ法、有機
金属気相エピタキシャル法等の他の気相エピタキシャル
成長法にも適用できる。また、基板材料としては、Ｇａ
Ａｓ基板のみならず、ＩｎＰ基板など他のＩＩＩ−Ｖ族
化合物半導体基板にも適用できる。
にクロライドＶＰＥ法によりエピタキシャル層を成長さ
せる場合を例にとって説明したが、この発明は、クロラ
イドＶＰＥ法のみならず、ハイドライドＶＰＥ法、有機
金属気相エピタキシャル法等の他の気相エピタキシャル
成長法にも適用できる。また、基板材料としては、Ｇａ
Ａｓ基板のみならず、ＩｎＰ基板など他のＩＩＩ−Ｖ族
化合物半導体基板にも適用できる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
面方位が（１１１）Ａ面から微傾斜させた面を有するＧ
ａＡｓまたはＩｎＰ等の化合物半導体単結晶基板のその
表面上に、気相エピタキシャル成長法によりエピタキシ
ャル層を成長させることにより、良質のエピタキシャル
成長膜を得ることができる。さらに、本発明によれば、
成長速度が速いため、厚膜のエピタキシャル層を成長さ
せることが可能となる。
面方位が（１１１）Ａ面から微傾斜させた面を有するＧ
ａＡｓまたはＩｎＰ等の化合物半導体単結晶基板のその
表面上に、気相エピタキシャル成長法によりエピタキシ
ャル層を成長させることにより、良質のエピタキシャル
成長膜を得ることができる。さらに、本発明によれば、
成長速度が速いため、厚膜のエピタキシャル層を成長さ
せることが可能となる。
【００３２】その結果、エピタキシャル層の表面に生ず
る欠陥が大幅に低減された、厚膜のエピタキシャルウェ
ハが得られる。
る欠陥が大幅に低減された、厚膜のエピタキシャルウェ
ハが得られる。
【図１】ＧａＡｓ（１１１）Ａ面基板上に成長されたＧ
ａＡｓエピタキシャル層の表面の状態を示す顕微鏡写真
である。
ａＡｓエピタキシャル層の表面の状態を示す顕微鏡写真
である。
【図２】ＧａＡｓ（１１１）Ａ面０．８°オフ基板上に
成長されたＧａＡｓエピタキシャル層の表面の状態を示
す顕微鏡写真である。
成長されたＧａＡｓエピタキシャル層の表面の状態を示
す顕微鏡写真である。
【図３】ＧａＡｓ（１１１）Ａ面１°オフ基板上に成長
されたＧａＡｓエピタキシャル層の表面の状態を示す顕
微鏡写真である。
されたＧａＡｓエピタキシャル層の表面の状態を示す顕
微鏡写真である。
【図４】ＧａＡｓ（１１１）Ａ面２°オフ基板上に成長
されたＧａＡｓエピタキシャル層の表面の状態を示す顕
微鏡写真である。
されたＧａＡｓエピタキシャル層の表面の状態を示す顕
微鏡写真である。
Claims (7)
- 【請求項１】 面方位が（１１１）Ａ面から微傾斜させ
た面を有するＧａＡｓおよびＩｎＰからなる群から選ば
れるＩＩＩ−Ｖ族化合物半導体からなる基板と、 前記基板の前記面上に成長されたエピタキシャル層とを
備える、ＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項２】 前記面方位が（１１１）Ａ面から微傾斜
させた面は、（１１１）Ａ面から１°〜５°の範囲でオ
フさせた面である、請求項１記載のＩＩＩ−Ｖ族化合物
半導体ウェハ。 - 【請求項３】 前記面方位が（１１１）Ａ面から微傾斜
させた面は、（１１１）Ａ面から１°〜２°の範囲でオ
フさせた面である、請求項２記載のＩＩＩ−Ｖ族化合物
半導体ウェハ。 - 【請求項４】 ＧａＡｓおよびＩｎＰからなる群から選
ばれるＩＩＩ−Ｖ族化合物半導体からなる基板に、面方
位が（１１１）Ａ面から微傾斜させた面を形成するステ
ップと、 前記面が形成された基板の前記面上に、気相エピタキシ
ャル成長法により、エピタキシャル層を成長させるステ
ップとを備える、ＩＩＩ−Ｖ族化合物半導体ウェハの製
造方法。 - 【請求項５】 前記基板に面方位が（１１１）Ａ面から
微傾斜させた面を形成するステップは、鏡面加工により
行なわれることを特徴とする、請求項５記載のＩＩＩ−
Ｖ族化合物半導体ウェハの製造方法。 - 【請求項６】 前記面方位が（１１１）Ａ面から微傾斜
させた面は、（１１１）Ａ面から１°〜５°の範囲でオ
フさせた面である、請求項４または請求項５記載のＩＩ
Ｉ−Ｖ族化合物半導体ウェハの製造方法。 - 【請求項７】 前記面方位が（１１１）Ａ面から微傾斜
させた面は、（１１１）Ａ面から１°〜２°の範囲でオ
フさせた面である、請求項６記載のＩＩＩ−Ｖ族化合物
半導体ウェハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07344914A JP3109567B2 (ja) | 1995-12-05 | 1995-12-05 | Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07344914A JP3109567B2 (ja) | 1995-12-05 | 1995-12-05 | Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162122A true JPH09162122A (ja) | 1997-06-20 |
| JP3109567B2 JP3109567B2 (ja) | 2000-11-20 |
Family
ID=18372980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07344914A Expired - Fee Related JP3109567B2 (ja) | 1995-12-05 | 1995-12-05 | Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109567B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161349A (ja) * | 2008-12-08 | 2010-07-22 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
| JP2011014900A (ja) * | 2009-06-29 | 2011-01-20 | Imec | Ｉｉｉ−ｖ族加工基板の製造方法およびそのｉｉｉ−ｖ族加工基板 |
| KR101323001B1 (ko) * | 2012-02-29 | 2013-10-29 | 주식회사 엘지실트론 | 이미지 센서 및 이의 제조 방법 |
-
1995
- 1995-12-05 JP JP07344914A patent/JP3109567B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161349A (ja) * | 2008-12-08 | 2010-07-22 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
| JP2011014900A (ja) * | 2009-06-29 | 2011-01-20 | Imec | Ｉｉｉ−ｖ族加工基板の製造方法およびそのｉｉｉ−ｖ族加工基板 |
| KR101323001B1 (ko) * | 2012-02-29 | 2013-10-29 | 주식회사 엘지실트론 | 이미지 센서 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3109567B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2704181B2 (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| KR100304664B1 (ko) | ＧａＮ막 제조 방법 | |
| US6110277A (en) | Process for the fabrication of epitaxial layers of a compound semiconductor on monocrystal silicon and light-emitting diode fabricated therefrom | |
| US6069021A (en) | Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer | |
| KR101372698B1 (ko) | 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장 | |
| US8450192B2 (en) | Growth of planar, non-polar, group-III nitride films | |
| US20010008791A1 (en) | High temperature pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates | |
| US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
| EP0720240A2 (en) | Epitaxial wafer and method of preparing the same | |
| US7067401B2 (en) | Fabrication method of nitride semiconductors and nitride semiconductor structure fabricated thereby | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JP2005343713A (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体 | |
| JPH088214B2 (ja) | 半導体装置 | |
| JPH0918092A (ja) | 単結晶ｉｉｉ−ｖ族化合物半導体層の成長方法 | |
| WO1996041906A1 (en) | Bulk single crystal gallium nitride and method of making same | |
| JP2005350315A (ja) | Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体 | |
| US7361522B2 (en) | Growing lower defect semiconductor crystals on highly lattice-mismatched substrates | |
| JPH11233391A (ja) | 結晶基板とそれを用いた半導体装置およびその製法 | |
| US20030012984A1 (en) | Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors | |
| US6194744B1 (en) | Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer | |
| JPH09162122A (ja) | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 | |
| JP2000340509A (ja) | ＧａＮ基板およびその製造方法 | |
| US20050066885A1 (en) | Group III-nitride semiconductor substrate and its manufacturing method | |
| JP2677221B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶の成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |