CN110534626B - 一种超晶格量子点结构及其制作方法 - Google Patents

一种超晶格量子点结构及其制作方法 Download PDF

Info

Publication number
CN110534626B
CN110534626B CN201910832706.7A CN201910832706A CN110534626B CN 110534626 B CN110534626 B CN 110534626B CN 201910832706 A CN201910832706 A CN 201910832706A CN 110534626 B CN110534626 B CN 110534626B
Authority
CN
China
Prior art keywords
layer
quantum dot
substrate
dot structure
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910832706.7A
Other languages
English (en)
Other versions
CN110534626A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Juzhen Photoelectric Co ltd
Original Assignee
Suzhou Juzhen Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Juzhen Photoelectric Co ltd filed Critical Suzhou Juzhen Photoelectric Co ltd
Priority to CN201910832706.7A priority Critical patent/CN110534626B/zh
Publication of CN110534626A publication Critical patent/CN110534626A/zh
Application granted granted Critical
Publication of CN110534626B publication Critical patent/CN110534626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H01S5/0283—Optically inactive coating on the facet, e.g. half-wave coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及半导体器件技术领域，具体涉及一种超晶格量子点结构及其制作方法，旨在解决现有技术中衬底和化合物半导体材料,有着不同晶格常数和热膨胀系数,若直接生长化合物半导体材料在衬底上,会形成缺陷并进一步影响生长质量和器件性能的问题，其技术要点在于包括衬底，所述衬底上外延生长有活性层，所述活性层相对所述衬底一侧生长有一层或多层异质量子点结构；所述异质量子点结构包括间隔设置的诱导层和间隔层，位于同层的所述诱导层相比所述间隔层靠近所述衬底一侧。本发明可有效增大量子点大小，亦可抑制聚结点的形成,可有效作为光学器件或电子器件实现阻隔缺陷的钝化层，而且制作工艺成本低，不需添加任何新的工艺设备即可完成。

Description

一种超晶格量子点结构及其制作方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种超晶格量子点结构及其制作方法。
背景技术
异质量子点结构涉及以下内容：按材料分包括以锗、硅等单质半导体材料，也包括III族氮化物，磷化物，砷化物及II-VI族等化合物半导体；按体系尺寸划分，为纳米尺度，属于介观体系、量子体系研究领域。按生长方法分包括以金属有机物化学气相沉积，分子束外延，热壁外延等为代表的超晶格外延生长技术，即可以生长原子量级的超薄薄漠和突变界面的外延生长技术；按外延材料种类分包括以化学组份不同，禁带宽度不同材料为代表的异质外延。
量子点是尺寸在纳米量子的微小晶体结构，其典型特征是电子波函数的完全局域化和能谱的量子化。量子点结构具有一些十分显著的量子化效应，它直接影响量子点的各种物理性质，如电子结构，输运性质以及光学性质等。因此具有极为广阔的器件应用前景。
另外，半导体有源光器件、高速电子器件一般必须生长在化合物半导体材料衬底上，但是近年来如何集成光和电子器件,使未来的芯片能更加微缩和提高效能,成为一个重要的课题,矽衬底和化合物半导体材料,有着不同晶格常数和热膨胀系数,因此若直接生长化合物半导体材料在矽衬底上,会形成缺陷并进一步影响生长的质量和器件的特性和性能。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中衬底和化合物半导体材料,有着不同晶格常数和热膨胀系数,若直接生长化合物半导体材料在衬底上,会形成缺陷并进一步影响生长质量和器件性能的缺陷，从而提供一种超晶格量子点结构及其制作方法，能有效提高量子點的大小,并避免聚结点的形成。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种超晶格量子点结构，包括衬底，所述衬底上外延生长有活性层，所述活性层相对所述衬底一侧生长有一层或多层异质量子点结构；
所述异质量子点结构包括间隔设置的诱导层和间隔层，位于同层的所述诱导层相比所述间隔层靠近所述衬底一侧。
可选地，所述间隔层为GaAs层，所述诱导层为InAs层。
可选地，所述间隔层的厚度小于20nm，所述诱导层的厚度小于2.5ML。
本发明的另一目的在于一种基于上述超晶格量子点结构的制作方法，包括以下步骤：
S1、选择衬底，并在该衬底上外延生长所需要的另一材料作为下一步应用的活性层；
S2、对外延生长的活性层进行钝化，以便于量子点的形成；
S3、在活性层上再生长一层或多层异质量子点结构，所述异质量子点结构可以作为光学器件或电子器件实现阻隔缺陷的钝化层；
其中，所述异质量子点结构包括依次间隔生长的诱导层和间隔层，使得位于同层的所述诱导层相比所述间隔层靠近所述衬底一侧。
可选地，所述步骤S1中，所述衬底为异质衬底。
可选地，所述步骤S2中，通过氧化物进行钝化以填充所述衬底表面的悬挂键，提高表面原子的跃迁势垒。
可选地，所述步骤S3中，所述异质量子点结构层数不限，其间隔层为厚度小于20nm的GaAs层，其诱导层为厚度小于2.5ML的InAs层。
可选地，所述步骤S3中，所述光学器件包括发光二级管，激光二极管或光电探测器，所述电学器件包括库伦阻塞器件，量子存储器件。
本发明技术方案，具有如下优点：
1.本发明的超晶格量子点结构，通过生长应变层可有效阻挡位错缺陷的传播，进而降低半导体材料缺陷密度，并且利用多层量子点结构作为缺陷阻挡层其效果更好，因为在生长完第一层量子点后,透过较薄的间隔层作为阻挡层,使得在生长第二层量子点时,会感受到下面已有应力存在,有效减小诱导层的临界厚度，故在生长同样厚度的诱导层时,此结构能形成较大的量子点,此外,由于下头已有诱导层的应力存在,生长第二层诱导层量子点时,会在同位置形成第二层量子点，形成上下对齐的效果,如此可解决传统因量子点体积变大后因太密或太靠近而互相结合形成聚结点,造成材料缺陷，因此，此超晶格量子点结构,可有效增大量子点大小(增加应力外),亦可抑制聚结点的形成,可有效作为光学器件或电子器件实现阻隔缺陷的钝化层。
2.本发明的超晶格量子点结构，适用于目前常用的各类外延生长设备，如分子束外延(MBE)，金属有机气相沉积法(MOCVD)，氢化物气相沉积法(HVPE)，热壁外延等等。
3.本发明的超晶格量子点结构，适用于常用各类村底材料，对这些材料而言，都可以进行相应的表面钝化，从而降低表面能，也就是说可以采用这种方法生长各材料系的量子点。
4.本发明的超晶格量子点结构，利用这种生长方法可以生长不同尺度的量子点，调节幅度较大。
5.本发明的超晶格量子点结构的制作方法，工艺成本低，不需添加任何新的工艺设备即可完成。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种实施方式的超晶格量子点结构的结构示意图。
附图标记说明：
1、衬底；2、活性层；3、异质量子点结构；31、诱导层；32、间隔层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
实施例1：
一种超晶格量子点结构，如图1所示，包括衬底1，如采用GaAs作为衬底1，然后在衬底1上外延生长一层活性层2，用来对外延生长的材料表面进行钝化，以利于量子点的形成，随之在活性层2相对衬底1一侧生长有一层或多层异质量子点结构3；具体地，异质量子点结构3包括间隔设置的诱导层31和间隔层32，位于同层的诱导层31相比间隔层32靠近衬底1一侧，在本发明此实施例中，间隔层32为厚度小于20nm的GaAs层，诱导层31为厚度小于2.5ML的InAs层。因为InAs和GaAs晶格不匹配度高达7％，InAs量子点视为可有效阻挡位错传播的应变层，InAs量子点形成的过程如下，当InAs生长在GaAs厚度超过临界厚度时，应力释放形成量子点，若想进一步增加应力(能更有效阻挡位错)，传统方式通过持续生长InAs来增大量子点，容易形成聚结点导致缺陷，影响器件性能，从而为解决这一问题，本发明通过生长应变层可有效阻挡位错缺陷的传播，进而降低半导体材料缺陷密度，并且利用多层量子点结构作为缺陷阻挡层其效果更好，因为在生长完第一层量子点后,透过较薄的间隔层32作为阻挡层,使得在生长第二层量子点时,会感受到下面已有应力存在,有效减小诱导层31的临界厚度，故在生长同样厚度的诱导层31时,此结构能形成较大的量子点,此外,由于下头已有诱导层31的应力存在,生长第二层诱导层31量子点时,会在同位置形成第二层量子点，形成上下对齐的效果,如此可解决传统因量子点体积变大后因太密或太靠近而互相结合形成聚结点,造成材料缺陷。因此，此超晶格量子点结构,可有效增大量子点大小(增加应力外),亦可抑制聚结点的形成,可有效作为光学器件或电子器件实现阻隔缺陷实现阻隔缺陷的钝化层。另外在其他实施例中，不局限使用InAs/GaAs作为量子点材料,亦可使用但不局限于InGaAs/GaAs；InAlAs/GaAs；InGaN/GaN；InAs/InP作为量子点材料，同时，关于量子点生长厚度、层数等条件,可依照选用材料的不同,和衬底晶格不匹配程度进行调整。
实施例2：
一种超晶格量子点结构的制作方法，如图1所示，包括以下步骤：
S1、选择衬底1，并在该衬底1上外延生长所需要的另一材料作为下一步应用的活性层2，衬底1为同质衬底或异质衬底，除GaAs外，亦可以选用尖晶石(MgAl2O4)，碳化硅(SiC)，氮化铝(AlN)，氧化锌(ZnO)，硅上生长氧化铝复合衬底(Al2O3/Si)、硅上生长氮化铝复合衬底(AlN/Si)、硅上生长氧化锌复合衬底(ZnO/Si)和AlN/SiC等等各种异质复合衬底，总之，只要能够使在该衬底1上外延的活性层2有较好的质量可以作为量子点的模板即可；
S2、对外延生长的活性层2进行钝化，在本发明此实施例中，通过氧化物进行钝化以填充衬底1表面的悬挂键，提高表面原子的跃迁势垒，以便于量子点的形成；
S3、在活性层2上再生长一层异质量子点结构3，异质量子点结构3可以作为光学器件或电子器件的钝化层，其间隔层32为厚度小于20nm的GaAs层，其诱导层31为厚度小于2.5ML的InAs层，此超晶格量子点结构,可有效增大量子点大小(增加应力外),亦可抑制聚结点的形成,可有效作为光学器件或电子器件实现阻隔缺陷的钝化层；
在本发明此实施例中，光学器件包括发光二级管，激光二极管或光电探测器，所述电学器件包括库伦阻塞器件，量子存储器件；
其中，所述异质量子点结构3包括依次间隔生长的诱导层31和间隔层32，使得位于同层的诱导层31相比间隔层32靠近衬底1一侧，从而通过生长应变层可有效阻挡位错缺陷的传播，进而降低半导体材料缺陷密度。
实施例3：
一种超晶格量子点结构的制作方法，如图1所示，包括以下步骤：
S1、选择衬底1，并在该衬底1上外延生长所需要的另一材料作为下一步应用的活性层2，衬底1为同质衬底或异质衬底，除GaAs外，亦可以选用尖晶石(MgAl2O4)，碳化硅(SiC)，氮化铝(AlN)，氧化锌(ZnO)，硅上生长氧化铝复合衬底(Al2O3/Si)、硅上生长氮化铝复合衬底(AlN/Si)、硅上生长氧化锌复合衬底(ZnO/Si)和AlN/SiC等等各种异质复合衬底，总之，只要能够使在该衬底1上外延的活性层2有较好的质量可以作为量子点的模板即可；
S2、对外延生长的活性层2进行钝化，在本发明此实施例中，通过氧化物进行钝化以填充衬底1表面的悬挂键，提高表面原子的跃迁势垒，以便于量子点的形成；
S3、在活性层2上再生长三层异质量子点结构3，异质量子点结构3可以作为光学器件或电子器件的钝化层，其间隔层32为厚度小于20nm的GaAs层，其诱导层31为厚度小于2.5ML的InAs层，从而在生长完第一层量子点后,透过较薄的间隔层32作为阻挡层,使得在生长第二层量子点时,会感受到下面已有应力存在,有效减小诱导层31的临界厚度，故在生长同样厚度的诱导层31时,此结构能形成较大的量子点,此外,由于下头已有诱导层31的应力存在,生长第二层诱导层31量子点时,会在同位置形成第二层量子点，形成上下对齐的效果,如此可解决传统因量子点体积变大后因太密或太靠近而互相结合形成聚结点,造成材料缺陷。因此，此超晶格量子点结构,可有效增大量子点大小(增加应力外),亦可抑制聚结点的形成,可有效作为光学器件或电子器件的钝化层；
在本发明此实施例中，光学器件包括发光二级管，激光二极管或光电探测器，所述电学器件包括库伦阻塞器件，量子存储器件；
其中，所述异质量子点结构3包括依次间隔生长的诱导层31和间隔层32，使得位于同层的诱导层31相比间隔层32靠近衬底1一侧。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (5)

1.一种超晶格量子点结构的制作方法，其特征在于，基于一种超晶格量子点结构，一种超晶格量子点结构包括衬底(1)，所述衬底(1)上外延生长有活性层(2)，所述活性层(2)相对所述衬底(1)一侧生长有一层或多层异质量子点结构(3)；所述异质量子点结构(3)包括间隔设置的诱导层(31)和间隔层(32)，位于同层的所述诱导层(31)相比所述间隔层(32)靠近所述衬底(1)一侧；所述间隔层(32)的厚度小于20nm，所述诱导层(31)的厚度小于2.5ML；所述间隔层(32)为GaAs层，所述诱导层(31)为InAs层；其方法包括：
S1、选择衬底(1)，并在该衬底(1)上外延生长所需要的另一材料作为下一步应用的活性层(2)；
S2、对外延生长的活性层(2)进行钝化，以便于量子点的形成；
S3、在活性层(2)上再生长一层或多层异质量子点结构(3)，所述异质量子点结构(3)可以作为光学器件或电子器件实现阻隔缺陷的钝化层；
其中，所述异质量子点结构(3)包括依次间隔生长的诱导层(31)和间隔层(32)，使得位于同层的所述诱导层(31)相比所述间隔层(32)靠近所述衬底(1)一侧。
2.根据权利要求1所述的一种超晶格量子点结构的制作方法，其特征在于，所述S1中，所述衬底(1)为异质衬底。
3.根据权利要求1所述的一种超晶格量子点结构的制作方法，其特征在于，所述S2中，通过氧化物进行钝化以填充所述衬底(1)表面的悬挂键，提高表面原子的跃迁势垒。
4.根据权利要求1所述的一种超晶格量子点结构的制作方法，其特征在于，所述S3中，所述异质量子点结构(3)层数不限。
5.根据权利要求1所述的一种超晶格量子点结构的制作方法，其特征在于，所述S3中，所述光学器件包括发光二极管，激光二极管或光电探测器，所述电子器件包括库伦阻塞器件，量子存储器件。
CN201910832706.7A 2019-09-04 2019-09-04 一种超晶格量子点结构及其制作方法 Active CN110534626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910832706.7A CN110534626B (zh) 2019-09-04 2019-09-04 一种超晶格量子点结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910832706.7A CN110534626B (zh) 2019-09-04 2019-09-04 一种超晶格量子点结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110534626A CN110534626A (zh) 2019-12-03
CN110534626B true CN110534626B (zh) 2024-02-20

Family

ID=68666778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910832706.7A Active CN110534626B (zh) 2019-09-04 2019-09-04 一种超晶格量子点结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110534626B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725778B (zh) * 2022-04-11 2023-09-08 中国科学院苏州纳米技术与纳米仿生研究所 量子点激光器的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
CN103199438A (zh) * 2012-01-04 2013-07-10 北京邮电大学 GaAs基多层自组织量子点结构及其制备方法
CN211404521U (zh) * 2019-09-04 2020-09-01 苏州辰睿光电有限公司 一种超晶格量子点结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319300B1 (ko) * 2000-03-23 2002-01-04 윤종용 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414644A (zh) * 2001-10-26 2003-04-30 中国科学院半导体研究所 一种单/多层异质量子点结构的制作方法
CN103199438A (zh) * 2012-01-04 2013-07-10 北京邮电大学 GaAs基多层自组织量子点结构及其制备方法
CN211404521U (zh) * 2019-09-04 2020-09-01 苏州辰睿光电有限公司 一种超晶格量子点结构

Also Published As

Publication number Publication date
CN110534626A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
US9876140B2 (en) Semiconductor structure with stress-reducing buffer structure
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
US10199537B2 (en) Semiconductor structure with stress-reducing buffer structure
CN103311393B (zh) 氮化物半导体元件和氮化物半导体晶片
US20080149941A1 (en) Compound Semiconductor-On-Silicon Wafer with a Silicon Nanowire Buffer Layer
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
CN104518062A (zh) 制造半导体发光器件的方法
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
CN211404521U (zh) 一种超晶格量子点结构
CN110534626B (zh) 一种超晶格量子点结构及其制作方法
KR101028585B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US8679881B1 (en) Growth method for reducing defect density of gallium nitride
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
KR101104239B1 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101152989B1 (ko) 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
US11616164B2 (en) Method for producing a nitride compound semiconductor component
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
US9525101B2 (en) Optoelectronic device
CN101026203A (zh) 半导体纳米结构及其制作方法
US20230343589A1 (en) Semiconductor structures and manufacturing methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230801

Address after: Building D, Fenghuang Technology Entrepreneurship Park, Fenghuang Town, Zhangjiagang City, Suzhou City, Jiangsu Province, 215600

Applicant after: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Address before: 215000 No.2, Yangyun Road, Loufeng, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Applicant before: Suzhou chenrui photoelectric Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant