JPH0214513A - 化合物半導体層の形成方法 - Google Patents

化合物半導体層の形成方法

Info

Publication number
JPH0214513A
JPH0214513A JP10837689A JP10837689A JPH0214513A JP H0214513 A JPH0214513 A JP H0214513A JP 10837689 A JP10837689 A JP 10837689A JP 10837689 A JP10837689 A JP 10837689A JP H0214513 A JPH0214513 A JP H0214513A
Authority
JP
Japan
Prior art keywords
layer
gaas
grown
vapor
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10837689A
Other languages
English (en)
Other versions
JPH0719756B2 (ja
Inventor
Kuninori Kitahara
邦紀 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1108376A priority Critical patent/JPH0719756B2/ja
Publication of JPH0214513A publication Critical patent/JPH0214513A/ja
Publication of JPH0719756B2 publication Critical patent/JPH0719756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Gaps on Si iR造の化合物半導体層の製造
方法に関し、 平坦性のすぐれた化合物半導体単結晶層を提供軒並とす
ることを目的とし、 シリコ/単結晶基板上にアルミニウム原子Nを気相成長
させる工程と、原子層エピタキシ法等を用い、第1の所
定温度で該アルミニウム原子層上にガリウム砒素層を気
相成長させる工程と、該第1の所定′@度より高い第2
の所定温度で該ガリウム砒素層上にガリウム砒素エピタ
キシャル層ヲ気相成長させる工程とを含むことから構成
される。
〔産業上の利用分野〕
本発明は、気相成長法によりシリコン(Si)単結晶基
板上にガリウム砒;X (GaAs )等の化合物半導
体層をエピタキシャル放炎させて戊るGaAson S
i構造に関する。
〔従来の技術〕
化合物半導体基板を用いた半導体装置の高性能化合物お
よびti造ココスト低減を目的として、いわゆるGaA
s on Si構造の半導体基板の開発が進められてい
る。GaAs on Siは、シリコンウェハ上にGa
N5層をエピタキシャル成長させ、このGaAs1に所
望の半導体装&’t−形底する技術でおる。
GaAs on Si g術によれば、シリコンウェハ
と同等の径を有するGaAs基板が得られ、GaAs基
板を用いる半導体装置の量産性の同上とコストの低減が
可能となる。また、シリコンウェハ1の熱伝導度はGa
As層の熱伝導度に比べおよそ1桁太きいため、GaA
s on Si構造におけるGaAs Jilに形成さ
れた半導体装置の放熱効率か高く、高出力動作に対する
制約が緩和される。さらに、シリコンウェハとGaAs
層のそれぞれに適した半導体装置を形成することにより
、複合モノリンツク集積回路を実現できる。例えば化合
唆半導体のへテロ接合を用いる半導体レーザまたはフォ
トダイオードとシリゴ/系のトランジスタを一つの半導
体基板に形成したオプトエレクトク二ック集積回路(O
EIC)である。
〔発明が解決しようとする課題〕
GaAsとSiとは格子定数が4s程度異なるために、
シリコンウェハ上に成長したGaAs 71には、格子
不整合により転位が発生する。格子定数の差から単純に
計算した転位密度はl Ql @ /ca−″8程度と
なる。このような転位全減少するために、第2図に示す
ように、Si基板1上に、まず400〜450℃の低温
で厚さ約10nmの多結晶GaAs層3を気相成長させ
、次いで、600〜750″0の高温で厚さ3μm程度
の単結晶GaAs層7を気相成長させる2段階成長法が
報告されている(M、Akiyama et at、。
Jpn、J、of  Appl、Phys、、  23
(1984)L843)。
単結晶GaAs層9は半導体装置が形成される動作層と
なるために最低3μm程度の厚さを必要とされる。多結
晶GaAs層8は一種のバラフッ層でめり、単結晶龜A
S層9が形成される高温への上昇によフ再結晶化して単
結1膚となる丸め、この上に単結晶GaA$層9がエピ
タキシャル成長する。
上記2段階成長法は、単結晶GaAs f@ 9におけ
る転位密度の低減に効果がろるが、単傾晶Ga入3層9
!!!面に鱗状の凹凸が生じる問題がおる。この凹凸は
単結晶GaAs層9に牛導体装置m’5−形成する場合
の微細加工を困−とし、高密度集積化の妨げとなり、ま
た、裏道歩留りを低下させる原因となる。
単結晶GaN5層9表面の上記鱗状の凹凸性、多結晶G
aAs層8が生成したときに、すでにその表面に生じて
いる凹凸に起因しており、この上に3μm程度の厚い単
結晶GaAs /19t−生成しても容易に消滅しない
本発明は上!l122段階戊長法にエラて形成されたG
aAs on Si構造において、GaAs等の化合物
半導体エピタキシャルI−表面の平坦性を向上すること
を目的とする。
〔a題t−解決するための手段〕
上記目的は、7リコン単結晶基板上にアルミニウム原子
J−會気相成長させる工程と、第1の所定温度で原子層
エピメΦシ法等により該アルミニウム原子層上にガリウ
ム砒素層を形成する工程と、該第1の所定温度より高い
第2の所定@度で該ガリウム砒素層上にガリウム砒素エ
ビタキクヤル層を気相成長させる工程とt−含むことf
tt#徴とする本発明に係る化合物半導体層の形成力法
によって達成される。
上記本発明を第1図に示す原理図を#照して説明する。
すなわち、Si基板1上にはAt原子層2が形成されて
おり、Al原子層2上にAs原子層3とGa原子層4が
形成されている。As原子1@ 3およびGa原子層4
は原子層エビタキン(ALE)、!:称される方法(M
、0zeki et al、、  Abstract 
ofthe 19th Conferenceon 5
olid 5tate Devicesand Mat
erials、 TokyQL987+ pp−475
3で形成され、各々からGaAsの1分子漕5が構成さ
れる。
QaAs分子層5が80〜800層積層され、多結晶層
から放る上記従来のバラフッ層(第2図におけるGaA
s層8)に代わるパラフッ層を構成する。
ALE法においては、通常のMOCVD(有機笠属化学
気相底長)法と同様の原料ガスを用いるが、MOCVD
法におけるようにGaおよびAsの各々の原料ガスを同
時に供給せず、これらの原料カスを時間をずらセーて又
互に供給する。その結果、各原料ガスが供給されるごと
にGaまたはAs単原子膚が形成され、これらの$原子
層間に結合が生じ、Qa7js 1分子層が生成する。
これ′jt繰り返しで”xaAs分子1が成長する。
上記ALE@’t”用いると、Ga ks単結晶基板上
には、すぐれた平坦性を有するGaAs /i t−エ
ピタキシャル成長させることができる。しかし、Si単
結晶基板の場合には、ALE@を用いても、充分な平坦
性を有するエピタキシャル成長GaAs /iが得られ
ない。この理由は、(100)方向の面方位を有するS
i基板上に、気相成長法によpGaAs fflが生成
する場合、GaAs分子はSi基板上では島状に成長し
やすく、Si基板表面全体を覆って平面的(2次元的)
な成長が始まる段階では、比較的大きな島に成長してい
るためと考えられる。
本発明においては、第1図に示すようにAI原子膚2t
−設けることによって、早期に上記島状成長から2次元
的成長へ移行させ、GaASエピタキシャル成長層表面
の平坦性を同上させる。
〔作用〕
11 の格子定数はGa1sのそれの約1/2でToす
、Si表面における原子密度はGaAsの約4倍となる
したがって、Si基板に直接GaAst−底長させる場
合よりも、より稠密にGaAsの島が生成し、島の成長
が比較的小さな段階で島どうしがつながり、基板表面全
体をGaAs層が覆ってしまう。そのため、Si基板に
直@ GaAs f成長させた場合よりも早く島状成長
から2次元成長に移行し、AI原子層2とGaAs分子
層5から放る817116表面の凹凸が少なくなるもの
と考えられる。その結果、バッフyllS上にエピタキ
シャル成長したGaAa層表面の平坦性が同上される。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第3図は本発明の詳細な説明するための要部断面図であ
る。
ALEffit用いて、Sii板1jJAl原子/62
およびGaAs分子層5を順次形成する。AI原子層2
の原料ガスとしては、例えばトリメチルアルミニラA(
TMA;(CH3)、に口、 GaAs分子層5の原N
ixとしては、例えばトリメチルガリウム(ThiG;
(CHl ) 、 Ga )および水素で10%に希釈
したアルシン(八Sf(、) t−用いる。成長は約2
0Torrに減圧した高周波周誘導加熱炉中で行う。以
下に述べる工程においては、常に2SLMの水素を成長
装置内に流すものとする。成長装置の直前には、導入す
る原料ガスを高速で切V換えることができるバルブが設
けられている。
成長装置内において、Si基板1を水素雰囲気中、90
0〜1000℃で10〜30分間徨度ベーキングしてか
ら、温度を300〜500℃に下げる。所定温度で安定
してから、氏長褒l内にまずTMAft導入する。これ
Vこよ、す、Si基板1表面にA1原子贋2が生成され
る。通常、上記のようにして′rM人を導入した場合、
Al単原子膚が形成される。
のちに形成される単結晶GaAs J−の結晶性を乱さ
ない範囲として、入l原子層2は数原子墳までの厚さは
許容される。
久いで、水素のみを導入して残留TMAt排出したのち
、λsH,−水素−TMG−水素t−1サイクルとして
操り返し導入する。上記における原料ガスの導入時間は
1〜数秒程度以下でよく、その誤差は本質的な影響を生
じない。
上記の工程により、A!原子層2上に厚さ10nm程度
のGa As分子層5を形成されたのち、原料ガスの導
入を停止する。GaAs分子185の厚さの下限は、導
入S分子115が基板1表面を完全に被覆する最小値で
69、一方、上限はとくに制約はなく、工程条件および
デバイスの特性に合わせて、適当に選ばれる。
次いで、温度を600〜750°Cに上げる。所定温度
で安定してから、通常のMOCVD法におけると同様に
、成長装置内にTMGおよびAs H,全同時に導入し
、Gaps分子層5上に単結晶GaAs N 7 kエ
ピタキシャル成長させる。単結晶CJa As層7が所
定の厚さに達したのち、原料ガスの導入全停止する。単
結晶Ga入sl俸7の厚さは、この層中に半導体装置を
形成するに必要とされる、例えば3μm以上とする。
上記のようにして形成された単結晶GaAs層7表面と
従来の2段階成長法によって形成された単結晶GaAs
層90表面をスポットライトの散乱元観察により比較し
たところ、単結晶GaAs ノ49の方がより散乱性が
強いこと認められ、単結晶GaAs7の平坦性がすぐれ
ていることが示された。
Al 原子層2およびGaAs分子層5のへLE成長は
、有機金属化合物を原料ガスとして用いるMOCVD伝
に限定されず、GaとAs、′に交互に供給可能な方法
に代替でき、例えばMBE(分子ビームエビタキ7)技
術を用いて施行することも可能である。
AI原子層2を形成したのち、原子層単位のエピタキシ
ャル成長法を用いず、通常のMOCVD法あるいはMD
E法によりGaAs分子層5を形成してもよい。これら
の方法は、ALE法により GaAs分子層5を形成し
た場合に比べて、単結晶QaAs N7表面の平坦化に
対する効果は若干劣るが、ALE法のように導入原料ガ
スを高速で切り換える手段を必要とせず、通常の装置で
実施できる利点がある。
上記実施例における単結晶GaAs層7の形成方法はM
OCVD法に限定されず、単結晶GaAs /17に形
成されるデバイスの炸裂工程に応じ、例えばDEGaC
i  (ジエチルガリウムクロライド) 、ASClm
(3塩化砒素)等の塩化物系の原料ガスを用いる気相成
長法等、他の方法を適宜選択することができる。単結晶
GaAs層7の成長速度がとくに問題とならない場合に
は、GaAs分子l1I5の形成に続き、ALE法を適
用してもよい。
AI原子漕2上に形成する分子層および動作層はGaA
s 11に限定されず、本発明は、I nP 、 Ga
P等のm−v族化合物半導体、あるいは、GaInP+
入1−GaAs等のm−v族混晶、ZnS (硫化亜鉛
)等のI[−Vl族化合物半導体の気相放炎に対しても
適用できる。
〔発明の効果〕
本発明によれば、SiML結晶基板上に平坦た表面を有
する化合物半導体#をエピタキシャル成長可能とし、G
aAs on Si構造の化合物半導体の実用化を促進
し、半導体装置の高集積化、量産性の同上、低コスト化
に効果がろる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は従来の2段階成長法によって形成されたGaA
s on Si構造、 第3図は本発明の詳細な説明するための要部断面図、 である。 図において、 1は81基板、 2は4【1原子層、 3i”jAs原子層、 4はGa原子層、 5はGaAs分子層、 6はバッフ7層、 7と9は単結晶GaAs N、 8は多結晶GaAs、11 である。

Claims (1)

  1. 【特許請求の範囲】 シリコン単結晶基板上にアルミニウム原子層を気相成長
    させる工程と、 第1の所定温度で該アルミニウム原子層上にガリウム砒
    素を気相成長させる工程と、 該第1の所定温度より高い第2の所定温度で該ガリウム
    砒素上にガリウム砒素エピタキシャル層を気相成長させ
    る工程とを含むことを特徴とする化合物半導体層の形成
    方法。
JP1108376A 1989-04-26 1989-04-26 化合物半導体層の形成方法 Expired - Fee Related JPH0719756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1108376A JPH0719756B2 (ja) 1989-04-26 1989-04-26 化合物半導体層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1108376A JPH0719756B2 (ja) 1989-04-26 1989-04-26 化合物半導体層の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP63105036 Division 1988-04-27 1988-04-27

Publications (2)

Publication Number Publication Date
JPH0214513A true JPH0214513A (ja) 1990-01-18
JPH0719756B2 JPH0719756B2 (ja) 1995-03-06

Family

ID=14483202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1108376A Expired - Fee Related JPH0719756B2 (ja) 1989-04-26 1989-04-26 化合物半導体層の形成方法

Country Status (1)

Country Link
JP (1) JPH0719756B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178315A (en) * 1981-04-27 1982-11-02 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor single crystal
JPS5826100A (ja) * 1981-07-31 1983-02-16 Toshiba Corp 化合物半導体の気相成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178315A (en) * 1981-04-27 1982-11-02 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor single crystal
JPS5826100A (ja) * 1981-07-31 1983-02-16 Toshiba Corp 化合物半導体の気相成長方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers

Also Published As

Publication number Publication date
JPH0719756B2 (ja) 1995-03-06

Similar Documents

Publication Publication Date Title
JP2704181B2 (ja) 化合物半導体単結晶薄膜の成長方法
Jang et al. High-quality GaN/Si (1 1 1) epitaxial layers grown with various Al0. 3Ga0. 7N/GaN superlattices as intermediate layer by MOCVD
US20070080369A1 (en) Group III nitride semiconductor stacked structure and production method thereof
JP2002222771A (ja) Iii族窒化物膜の製造方法、iii族窒化物膜の製造用下地膜、及びその下地膜の製造方法
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
US7951694B2 (en) Semiconductor structure and method of manufacture of same
EP1298709B1 (en) Method for producing a iii nitride element comprising a iii nitride epitaxial substrate
JP3147316B2 (ja) 半導体発光素子の作製方法
JP3476754B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US8383494B2 (en) Method for forming buffer layer for GaN single crystal
JP3274674B2 (ja) 窒化ガリウム系化合物半導体の製造方法
KR101220826B1 (ko) 질화갈륨 단결정 후막의 제조방법
JP2001185487A (ja) Iii族窒化物薄膜の形成方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP3982788B2 (ja) 半導体層の形成方法
JPH09295890A (ja) 半導体製造装置および半導体製造方法
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JPH0214513A (ja) 化合物半導体層の形成方法
US20060252236A1 (en) Method for manufacturing a semiconductor device
JP3214349B2 (ja) InGaN層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子
JP4748925B2 (ja) エピタキシャル基板、半導体積層構造及びiii族窒化物層群の転位低減方法
JP2004111865A (ja) 半導体基板及びその製造方法
JPH0760790B2 (ja) 化合物半導体基板
JP2853631B2 (ja) 窒化ガリウム単結晶薄膜の製造方法
KR100839224B1 (ko) GaN 후막의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees