JPH02178916A

JPH02178916A - 半導体素子の製造方法

Info

Publication number: JPH02178916A
Application number: JP33512988A
Authority: JP
Inventors: Yoshifumi Bito; 尾藤　喜文
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1988-12-28
Filing date: 1988-12-28
Publication date: 1990-07-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、Ｓｉ基板上に■−Ｖ族化合物半導体が形成さ
れて成る半導体素子を、有機金属熱分解気相成長法を用
いて製造する方法に関する。

従来の技術従来から半導体物質として第■族のシリコンＳｉやゲル
マニウムＧｅが知られている。一方、近年ではこれに加
え、光学的および電気的作用の点て、第■−Ｖ族化合物
半導体か広く用いられている。その用途としては、発光
タイオーＦ（ＬＥＤ）、レーザーダイオード（ＬＤ）な
どの発光素子や、高速ＦＥＴ、カンダイオードおよびポ
ール素子などの回路素子が挙けられる。

従来、このような第■−Ｖ族化合物半導体を製造するに
は、シリコン基板上にＧａＡｓをエキタピシャル成長さ
せる技術が用いられている。エキタピシャル成長技術の
うちでは、膜厚などの制御が容易な気相エキタピシャル
技術か多く用いられており、またその中でもＧａやＡ、
　ｓなどの半導体構成元素をシリコン基板まて移送する
のに、蒸気圧の高いこれらのアルキル化合物（メチル化
合物やエチル化合物など）を用いる有機金属熱分解気相
成長法（以下、ＭＯＣＶＤ法と称する）が採用されてい
る。

シリコン基板上にＧ　ａ　Ａ　ｓをエキクピシャル成長
させるに当たって用いられていた従来のＭＯＣＶＤ法は
、いわゆる２段階成長法である。第６図は、このような
従来例の製造工程例を示すグラフであり、第７図は製造
された半導体素子５０の断面図である。第６図および第
７図を参照して、従来例について説明する。通常、用い
られる反応管内のサセプタ上のシリコン基板５］は、第
６図の期間Ｐ１て水素カスＨ７とＡ、　ｓ　Ｈ３との存
在下に、なとえば９５０℃〜１０００℃の温度Ｔ３に加
熱され、シリコン基板表面の酸化層を除去するザーマル
クリーニンクか行われる。

これに引続く期間Ｐ２ては、水素カス（以下、一般にキ
ャリアカスと称する）とＡ、　ｓ　Ｈｓ　との存在下に
温度Ｔｌ（／１．００〜４５０℃）に維持される。この
とき、アモルファス状態のＧａＡｓが約２５０人形成さ
れる。この後、期間Ｐ３において、温度Ｔ２　（７００
°Ｃ）へ昇温する際に再結晶化されてＧａＡｓ結晶から
成る中間層５２が形成される。キャリアガスとＡ　ｓ　
Ｈ３と１〜リメチルガリウム（ＣＨ３）　３Ｇａ　（以
下、ＴＭＧと略す）の存在下に、温度Ｔ２は７００°Ｃ
に維持される。この温度て中間層５２上にＧａＡｓ結晶
層５３か形成される。このようにしてシリコン基板５１
上にＧａＡｓ結晶層５３が形成された半導体素子５０が
得られる。

発明が解決しようとする課題」二連したような従来技術ては、シリコン基板５１」二
に直接Ｑ　ａ　Ａ　Ｓ結晶層５２．５３を成長させるた
め、格子不整合による転位か発生ずる。すなわちシリコ
ンの格子定数ｄ−５，４３に対し、ＧａＡｓの格子定数
ｄ＝５．６５３であり、格子定数に関して４％の差が存
在しているため、両者の界面には格子不正台によるミス
フイッ１〜転位が発生ずる。まｆＳ熱膨張係数の差によ
る応力が界面に発生し、その緩和機構として転位が発生
する。

まなＧａＡｓの結晶性の点においても、単一トメインと
しては形成されている（プれども、たとえば貫通エッチ
ピット密度（以下、ＥＰＤと略す）が１．Ｘ１０８ｃｍ
−２以」二であるなど転位密度か高く、実用に供するに
十分低い転位密度が得られていないのが現状である。

本発明の目的は、上述の技術的課題を解消し、ヘテロ構
造において転位か格段に抑制され、品質が向」ニされた
半導体素子の製造方法を提供することである。

課題を解決するための手段本発明は、Ｓｉ基板上に■−Ｖ族化合物半導体を成長さ
せて成る半導体素子の製造方法において、下記の各製造
工程（ａ）〜（ｆ）を含むことを特徴とする半導体素子
の製造方法である。

（ａ）Ｓｉ基板上に■−Ｖ族化合物半導体結晶が形成さ
れる第１温度範囲よりも低い第２温度範囲て化合物半導
体から成るアモルファス状の中間層を形成し、（ｂ）第１温度範囲よりも高い第３温度範囲に昇温して
、中間層を再結晶化し、（Ｃ）結晶化中間層上に、結晶化中間層の化合物半導体
と熱膨張率の異なる化合物半導体から成るアモルファス
状の中間層を形成し、（ｄ）第３温度範囲にて、該中間層を再結晶化し、（ｅ　）　ｌ記複数の結晶化中間層を複数回形成し、（
ｆ）第１温度範囲にて、Ｉ−Ｖ族化合物半導体結晶を成
長させる。

作　　用本発明に従う半導体素子は、Ｓｉ基板上に■■族化合物
半導体がエピタキシャル成長されて成り、その際、有機
金属熱分解気相成長法（以下、ＭＯＣＶＤ法と略す）を
用いる。本件半導体素子の製造にあたっては、ＭＯＣＶ
Ｄ法において通常用いられる製造装置か採用される。通
常用いられる反応管内のサセプタにＳｉ基板を乗載し、
たとえはＩ−１２カスをキャリアガスとして、Ａ、　ｓ
　Ｈ＊の存在下に第２温度範囲で化合物半導体から成る
アモルファス状の中間層を形成する。

次に、このアモルファス状中間層をＡ、　ｓ　Ｈ］の存
在下に第１−温度範囲に昇温しでアニールし、再結晶化
させる。この結晶化中間層上に、当該結晶化中間層の化
合物半導体と熱膨張率の異なる化合物半導体から成るア
モルファス状の中間層を第２温度範囲で形成する。この
後、第１温度範囲にて該中間層をアニールし、再結晶化
する。このような熱膨張率の異なる化合物半導体から成
る複数の結晶化中間層を、複数回繰返して形成する。こ
の後、第１温度範囲にてＩＩＩ−Ｖ族化合物半導体結晶
を成長する。

このようにして形成された中間層の積層体は、全体とし
ていわゆる超格子構造を成すことになる。

すなわち、Ｓｉ基板上に直接形成される中間層を直ちに
アニールして再結晶化を図ることにより、この間の界面
における転位の発生が格段に低減される。したがってこ
のような複数の中間層上に形成されるＩＩ［−Ｖ族化合
物半導体層の結晶性も改善されることになる。

またＳｉ基板と結晶化中間層との間、および各結晶化中
間層の間の各界面に転位が発生している場合であっても
、各中間層は相互に熱膨張率か異なることにより、当該
界面におζ）る熱応力を発生させることになる。したが
ってこのような界面における転位は熱応力により移動し
、相互に合体・消滅することになる。この合体・消滅に
より転位が前記中間層の積層方向へ進行する事態を防ぐ
ことができる。すなわち転位が中間層の積層体を貫通す
る事態か防がれ、このような中間層上に形成される■−
Ｖ族の結晶性が改善されるとともに、全体としてのＥＰ
Ｄ値もさらに改善される。また得られた半導体素子の表
面モホロジーも格段に改善されることになる。

実施例第１図は本発明の一実施例に従うＭＯＣＶＤ装置の構成
を示す系統図である。第１図を参照してＭＯＣＶＤ装置
には、たとえは石英などから形成される反応管１が設け
られ、内部にシリコンカーバイドＳｊＣでグラフアイ１
〜を被覆したサセプタ２が配置され、その上にＳｉ基板
３が乗載される。

反応管１には高周波コイル４が巻回されており、図示し
ない高周波電源から高周波電力が供給されてサセプタ２
が誘導加熱される。

上記反応管］に連通される第１タンク５には、水素ガス
Ｈ７またはアルゴンガスＡｒなどのキャリアガスが充填
され、第２タンク７にはＡ　ｓ　Ｈ３か充填される。第
１タンク５からの水素ガスは純化器８を介して高純度化
され、その流量はマスフローコントローラ（以下、ＭＦ
Ｃと略す）９，１０により調整される。また第２タンク
７がちのカス流量も、ＭＦＣ１２により調整される。

また本発明では、有機金属として前記ＴＭＧ　（トリメ
チルガリウム）およびＴＭＡ、（１〜リメヂルアルミニ
ウム）を用いるが、これは常温で液体であり、恒温槽］
、　４．　、　］、　４．　ａ内に設置されたバブラ１
．３．］、Ｂａ内に貯留される。

純化器８からのキャリアガスは、ＭＦＣ１０１０ａによ
りバブラ１３，１．３ａ内に導入されてハフリングを行
い、これによりバブラ１３．１．３ａ内のＴＭＧおよび
ＴＭＡがカス化して反応管１へ導入される。またこのキ
ャリアカスは、ＭＦＣ９を介して第２タンク７からのカ
スのキャリアガスとしても用いられる。このようなＭＯ
ＣＶＤ装置を構成する構成要素を接続する配管系には、
ガス調整弁１７．１８．１９およびバルブ２０，２］、
、２２，２３，２４．．２４．ａ、２５．２５ａが設け
られる。

前記反応管１には、超高真空排気装置１５と排気ガス処
理袋？ｌＩ’　１．６とが接続されており、超高真空排
気装置１５を用いて、成膜に先立って反応管１内の残留
ガスを除去し、排気ガス処理装置１６を用いて成膜作業
中および成膜作業後の排気カス中の有毒なヒ素化合物な
どを除去する。

第２図は第１図示のＭＯＣＶＤ装置を用い、後述するよ
うな製造工程を経て得られる本発明の一実施例に従う半
導体素子２６の断面図である。本発明はＳｉ基板３上に
、ＧａＡｓ結晶層２７を形成するにあたって、両者の格
子定数の相違に基つく転位の発生、およびＳｉ基板３か
らＧａＡｓ結晶層２７表面にまて至る転位の貫通を防止
しようとするものである。本実施例の半導体素子２６で
は、Ｓｉ基板３とＧ　ａ　Ａ　Ｓ結晶層２７との間に、
ＧａＡｓ結晶から成る中間層２８．２９と、ＡρｘＧａ
、−Ａ、ｓ結晶から成る中間層３０，３］とを交互にこ
の順序に形成する。中間層２８〜３１が介在Ｍ３２を構
成する。

本発明の半導体素子２６を第２図示のように構成するこ
とにより、半導体素子２６のＥＰＤ値か、たとえば９×
１０７〜１．０ＸＩ　０８ｃｍ−２程度に低減されるこ
とが確認された。またＳｉ基板３と中間層２８との間の
界面、および各中間層２８〜３１−間の界面、また中間
層３１とＧａＡｓ結晶層２７との間の界面において、そ
れぞれ転位か存在する場合であっても、それらか積層方
向につながり、介在層３２およびＧ　ａ、　Ａ　ｓ結晶
層２７を貫通ずる転位となる事態を防ぐようにしている
。

すなわち中間層２８．２９を形成するＧａＡｓ結晶と、
中間層３０．３１を形成するＡＮｘＧａＡｓ結晶とは熱
膨張率が相違することが知られており、これらの界面に
は熱応力か発生ずることになる。しなかってこの熱応力
によって界面にお（゛）る転位か相互に移動し、合体　
消滅する。すなわち、転位相互が結合することにより、
転位か中間層２８〜３１の積層方向へ延ひて貫通してし
まう事態を防ぐようにしている。これにより介在層３２
およびＧ　ａ　Ａ、　ｓ結晶層２７に関して、ＥＰＤ値
が前述のように改善されるとともに、介在層３２したが
ってＧ　ａ　Ａ　ｓ結晶層２７の表面モホロジーも改善
されることになる。

第３図は前記半導体素子２６の製造工程を説明するクラ
７であり、第４図はこの製造工程を説明する断面図であ
る。これらの図面を併せて参照して、本実施例の製造工
程について説明する。常法に従って洗浄されたＳｉ基板
３を、反応管］中のサセプタ２上に乗載する。

次に、前記超高真空排気装置１５により、反応管１の内
部をたとえは１０−’Ｔｏｒｒ程度にまて真空にし、第
３図時刻ｔ１から高周波コイル４によりＳ］基板３を誘
導加熱し、所定の温度Ｔ１３（たとえば９００〜９５０
℃）にまで昇温する。

このとき第１タンク５のカス調整弁１７および第２タン
ク７のガス調整弁１つを開放し、バルブ２０　２０ａ、
２１，２２．２３を全開にし、バルブ２４．　２５．２
４ａ、２５ａを閉じてＭＦＣ９゜１２によりキャリアカ
スおよびＡ　ｓ　Ｈ３を所定流量にて反応管１内に導入
する。これによりＳｉ基板３」二の酸化物などか除去さ
れ、第３図時刻ｔ２までの期間Ｐ１１（たとえば１０分
間）にわたって、いわゆるサーマルクリーニングが行わ
れる。

次に、Ｓ】基板３の温度を第２温度範囲であるＴ１］、
（４００〜４５０℃、好ましくは４２０°Ｃ）に設定し
、バルブ２０を閉した後、バルブ２４゜２５を全開にし
、ＭＰＣＩｏ、１２により所定流量のキャリアガスとＡ
　ｓ　Ｈ３とＴＭＧガスとを反応管１内に導入する。こ
れにより前記キャリアガスにて搬送されるＴＭＧガスを
、反応管１内にたとえは３０〜８０ｓｃｃｍて導入する
ことがてきる。このＴＭＧカスの供給量は恒温槽１４の
温度と、ＭＦＣ１０によるキャリアガスの流量で設定さ
れたバブラ１３内の圧力とによって定められる。

この製造工程によってアモルファス状態のＧａＡＳを１
００〜２００人成長させる。

この成長期間Ｐ１２が終了した時刻上３から第１温度で
ある温度Ｔ１２（たとえば７００〜７２０℃、好ましく
は７００°Ｃ）に昇温し、バルブ２４．２５を閉してＴ
ＭＧガスを停止しアニールを行う。すなわちアモルファ
ス状のＧａＡｓ層は再結晶化され、第４図（１）に示す
ように結晶化ＧａＡｓから成る中間層２８として、８１
基板３上に形成される。

このようなアニール期間Ｐ１３か終了した時刻ｔ４て、
温度を前記温度Ｔｌｌに降温する。このときバルブ２０
．２０ａを閉し、バルブ２４，２５　；　２４ａ、２５
ａ　；　２２を開放してＭＦＣ１０゜１０ａによってＡ
　ｓ　Ｈ３ガス、ＴＭＧガス、および］”　Ｍ　Ａカス
の所定流量を反応管１内に導入する。

これによりアモルファス状のＡＩ！　ｘＧａ、−Ａｓか
成長される。この成長期間Ｐ１４の終了時刻ｔ５以降、
再ひ前記温度′ｒ１２に昇温し」１記と同様の条件でア
ニーリングを行う。これにより第４図（２）に示される
ように、中間層２８」二に結晶化ＡＩ！ｘＧａ１−　　
Ａｓから成る中間層３ｏが形成される。

これ以降、」二連の説明と同様な第３図の成長期間Ｐ１
６およびアニール期間Ｐ１７て結晶化ＧａＡｓから成る
中間層２つを形成し、また成長期間Ｐ　］、　８におい
てアモルファス状のＡＩ！ｙＧａ１−８ＡＳ層を形成し
、時刻計９以降、再び温度Ｔ１２に昇温することによっ
て結晶化Ａ　（！ｘ　Ｇ　ａ、　ｔ−ｘＡ、　ｓから成
る中間層３１を形成する。

これ以降の期間Ｐ１９で、前記温度ＴＩ２まで昇温する
。このときバルブ２４ａ、２５ａを遮断して、ＭＰＣＩ
ｏ、１２により所定流量のＴＭＧカスおよびＡ　ｓ　Ｈ
ｙガスを反応管１内に導入する。

これにより中間層３１のアニール、ずなわち再結晶化を
行うとともに、中間層３１上にＧａＡｓ結晶層２７を成
長さぜる。このようにして半導体素子２Ｇか形成される
。

このように形成された半導体素子２６は、先に第２図を
参照して説明した特性を有し、介在層３２およびＧａＡ
ｓ結晶層２７の結晶性、すなわちＥＰＤが９．０Ｘ　１
０７〜１．０Ｘ　１０’ｃｍ−２程度に低減されている
ことか確認された。またＧａＡｓ結晶Ｍ２７の表面性状
も、魚鱗状のいわゆるステップが解消され、平坦性が格
段に向」ニされていることが後述するように確認された
。

第５図は本発明の他の実施例を説明するクランである。

第５図を参照して、本実施例について説明する。本実施
例は前述の実施例と類似し、対応する部分には同一の参
照符を付す。本実施例の製造工程において、第５図に示
す期間ｐＨ〜Ｐ１８までは、第３図で説明した製造工程
と同様である。すなわち第４図（１）〜同図（４）に示
ずように、Ｓｉ基板３上に結晶化した中間層２８，３０
．２つが形成され、その」二にアモルファス状態の中間
層３１が形成される。

これまでの製造工程の後、第５図に示す期間Ｐ２０で温
度をＴ１４（好ましくは７８０°Ｃ）に昇温し、たとえ
ば３分間のアニールを行う。この後の期間Ｐ　１．９で
前述の実施例と同様なＧ　ａ　Ａ、　ｓ結晶層２７の成
長を行う。このような製造工程によっても、前述の実施
例と同様な性状を有する半導体素子２６が実現される。

本件発明者は上記効果およびアニール時間に関する条件
を確認するために、下記の実験を行った。

まず従来技術によるシリコン基板上のＧ　ａ　Ａ、　ｓ
結晶層、本件第１実施例（第３図の製造工程による）お
よび第２実施例（第５図の製造工程による）のＧ　ａ　
Ａ、　ｓ結晶層２８の３つの試料に関して、その表面性
状をノマルスキー顕微鏡で観察し、それぞれ第８図（１
）〜同図（３）に示す顕微鏡写真を得た。

従来例を示す第８図（１）の写真ては、魚鱗状のステッ
プか明瞭に観察されるのに対し、本件第実施例、特に本
件第２実施例を示す第８図（３）の写真においては、そ
の表面性状が格段に平滑化されていることが実証された
。

また本件実施例におけるシリコン基板３」二のＧａ　Ａ
、　ｓ中間層２７の結晶性について、電子線回折写真に
よる泪測を行った。用いられた試料は、本件第１実施例
または第２実施例にお（するアニール期間Ｐ１３か終了
した段階のシリコン基板３」二のＧａＡｓ中間層２７で
ある。アニール温度Ｔ　１．４を７８０℃　７５０℃　
および７２０　’Ｃにそれぞれ設定して、各場合毎に前
述の実施例に従う製造工程を経てＧ　ａ　Ａ、　ｓ結晶
層２７を得た。これらの電子線回折像の図面を第９図（
１）〜同図（３）に示す。

第９図（１）では、いわゆるストリークパターンが観察
され、良好な結晶性が得られていることが理解される。

第９図（２）では、いわゆるスボッ１〜状の光点が観察
され、アニール温度Ｔ　１４．　＝　７２０℃の場合よ
りも結晶性が劣化していることか観察される。また第９
図（３）にはスポットおよびリンクか観察され、第９図
（１）および同図（２）の場合と比較して、結晶性か劣
化していることが確認される。このようにして」１記効
果が確認された。

発明の効果以上のように本発明に従う中間層の積層体は、全体とし
ていわゆる超格子構造を成すことになる。

すなわち、Ｓｉ基板上に直接形成される中間層を直ちに
アニールして再結晶化を図ることにより、この間の界面
における転位の発生が格段に低減される。したがってこ
のような複数の中間層上に形成される■−ｖ族化合物半
導体層の結晶性も改善されることになる。

また当該界面に転位が発生している場合であっても、各
中間層は相互に熱膨張率が異なっており、当該界面には
熱応力か発生ずる。したがってこのような界面における
転位は熱応力により合体・消滅し、この過稈で転位が前
記中間層の積層方向へ進行する事態を防ぐことができる
。すなわち８１基板と中間層との間の界面、または各中
間層間の界面において転位が発生ずる場合であっても、
これが中間層の積層体を貫通する事態が防がれ、このよ
うな中間層上に形成されるＩ−Ｖ族の結晶性が改善され
る。また、全体としてのエッヂピッＩ−密度もさらに改
善される。また得られた半導体素子の表面モホロジーも
格段に改善されることになる。

【図面の簡単な説明】

第１図は本発明に従うＭＯＣＶＤ製造装置の構成を示す
系統図、第２図は本実施例に従う半導体素子２６の断面
図、第３図は本発明の一実施例の製造工程を説明するグ
ラフ、第４図は製造工程を説明する断面図、第５図は本
発明の他の実施例の製造工程を説明するグラフ、第６図
は典型的な従来例の製造工程を説明するグラフ、第７図
は従来例の製造工程で得られた半導体素子の断面図、第
８図は従来例および本件各実施例によって得られたＧａ
Ａｓ結晶の表面性状を示すノマルスキー顕微鏡による結
晶の構造を示す写真、第９図はアニール温度Ｔ１４と結
晶性との関係を示ず図である。３・・Ｓｉ基板、４・・高周波コイル、２６・・半導体
素子、２７・・ＧａＡｓ結晶層、２８〜３１・・中間層
、３２　介在層購　粥第図第８図第８図（３）１０ＡＱＰＩＬ図面の浄書（内容に変更なし）第図（１）第図（２）第９図（３）手続補正書（方式）平成　１年　５月特許庁長官　殿　　　　　　　　　　Φ１、事件の表示特願昭６３−３３５１２９２、発明の名称半導体素子の製造方法３、補正をする者事件との関係　　出願人住所名称　（６６Ｂ）京セラ株式会社代表者４、代理人住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸ　○５２５−５９８５　　ＩＮＴＡＰＴ
国際ＦＡＸ　（０６）５３８−０２４７（代表）１日６、補正の対象図面代用写真および図面７、補正の内容（１）図面代用写真第８図は別紙のとおり。（２〉図面の第９図の浄書（内容に変更なし）以５、補正命令の日付

Claims

【特許請求の範囲】Ｓｉ基板上にIII−Ｖ族化合物半導体を成長させて成る
半導体素子の製造方法において、下記の各製造工程（ａ
）〜（ｆ）を含むことを特徴とする半導体素子の製造方
法。（ａ）Ｓｉ基板上にIII−Ｖ族化合物半導体結晶が形成
される第１温度範囲よりも低い第２温度範囲で化合物半
導体から成るアモルファス状の中間層を形成し、（ｂ）第１温度範囲よりも高い第３温度範囲に昇温して
、中間層を再結晶化し、（ｃ）結晶化中間層上に、結晶化中間層の化合物半導体
と熱膨張率の異なる化合物半導体から成るアモルファス
状の中間層を形成し、（ｄ）第３温度範囲にて、該中間層を再結晶化し、（ｅ）上記複数の結晶化中間層を複数回形成し、（ｆ）
第１温度範囲にて、III−Ｖ族化合物半導体結晶を成長
させる。