JP2763560B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2763560B2 JP2763560B2 JP63304960A JP30496088A JP2763560B2 JP 2763560 B2 JP2763560 B2 JP 2763560B2 JP 63304960 A JP63304960 A JP 63304960A JP 30496088 A JP30496088 A JP 30496088A JP 2763560 B2 JP2763560 B2 JP 2763560B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- temperature range
- crystal layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シリコン基板上のGaAs半導体が形成された
半導体素子を製造する方法に関する。
半導体素子を製造する方法に関する。
従来の方法 従来から半導体物質として第IV族のシリコンSiやゲル
マニウムGeが知られている。一方、近年ではこれに加
え、光学的および電気的作用の点で、第III−Ｖ族化合
物半導体が広く用いられている。その用途としては、発
光ダイオード（LED）、レーザーダイオード（LD）など
の発光素子や、高速FET、ガンダイオードおよびホール
素子などの回路素子が挙げられる。
マニウムGeが知られている。一方、近年ではこれに加
え、光学的および電気的作用の点で、第III−Ｖ族化合
物半導体が広く用いられている。その用途としては、発
光ダイオード（LED）、レーザーダイオード（LD）など
の発光素子や、高速FET、ガンダイオードおよびホール
素子などの回路素子が挙げられる。
従来、このような第III−Ｖ族化合物半導体を製造す
るには、シリコン基板上にGaAsをエキタピシャル成長さ
せる技術が用いられている。エキタピシャル成長技術の
うちでは、膜厚などの制御が容易な気相エキタピシャル
技術が多く用いられており、またその中でもGaやAsなど
の半導体構成元素をシリコン基板まで移送するのに、蒸
気圧の高いこれらのアルキル化合物（メチル化合物やエ
チル化合物など）を用いる有機金属熱分解気相成長法
（以下、MOCVD法と称する）が採用されている。
るには、シリコン基板上にGaAsをエキタピシャル成長さ
せる技術が用いられている。エキタピシャル成長技術の
うちでは、膜厚などの制御が容易な気相エキタピシャル
技術が多く用いられており、またその中でもGaやAsなど
の半導体構成元素をシリコン基板まで移送するのに、蒸
気圧の高いこれらのアルキル化合物（メチル化合物やエ
チル化合物など）を用いる有機金属熱分解気相成長法
（以下、MOCVD法と称する）が採用されている。
シリコン基板上にGaAsをエキタピシャル成長させるに
当って用いられていた従来のMOCVD法は、いわゆる２段
階成長法である。第６図は、このような従来例の製造行
程例を示すグラフである。第６図を参照して、従来例に
ついて説明する。通常、用いられる反応管内のサセプタ
上のシリコン基板は、第６図の期間P1で水素ガスH2とAs
H3との存在下に、たとえば950℃〜1000℃に加熱され、
シリコン基板表面の酸化層を除去するサーマルクリーニ
ングが行われる。
当って用いられていた従来のMOCVD法は、いわゆる２段
階成長法である。第６図は、このような従来例の製造行
程例を示すグラフである。第６図を参照して、従来例に
ついて説明する。通常、用いられる反応管内のサセプタ
上のシリコン基板は、第６図の期間P1で水素ガスH2とAs
H3との存在下に、たとえば950℃〜1000℃に加熱され、
シリコン基板表面の酸化層を除去するサーマルクリーニ
ングが行われる。
これに引続く期間P2では、水素ガス（以下、一般にキ
ャリアガスと称する）とAsH3とトリメチルガリウム（CH
3）3Ga（以下TMGと略す）との存在下に温度が、400〜45
0℃に維持される。このとき、アモルファス状態のGaAs
が約250Å形成される。この後、期間P3において、キャ
リアガスとAsH3とTMGとの存在下に、温度は700℃に維持
される。この温度で前記アモルファス状態のGaAsが結晶
化することになる。このようにしてシリコン基板上にGa
As結晶層が形成される。
ャリアガスと称する）とAsH3とトリメチルガリウム（CH
3）3Ga（以下TMGと略す）との存在下に温度が、400〜45
0℃に維持される。このとき、アモルファス状態のGaAs
が約250Å形成される。この後、期間P3において、キャ
リアガスとAsH3とTMGとの存在下に、温度は700℃に維持
される。この温度で前記アモルファス状態のGaAsが結晶
化することになる。このようにしてシリコン基板上にGa
As結晶層が形成される。
発明が解決しようとする課題 上述したような従来技術では、シリコン基板上に直接
GaAs結晶層を成長させるため、格子不整合による転位が
発生する。すなわちシリコンの格子定数Ｄ＝5.43に対
し、GaAsの格子定数ｄ＝5.653であり、格子定数に関し
て４％の差が存在しているため、両者の界面に応力が発
生し、これにより前記転位が発生するものである。
GaAs結晶層を成長させるため、格子不整合による転位が
発生する。すなわちシリコンの格子定数Ｄ＝5.43に対
し、GaAsの格子定数ｄ＝5.653であり、格子定数に関し
て４％の差が存在しているため、両者の界面に応力が発
生し、これにより前記転位が発生するものである。
またGaAsの結晶性の点においても、単一ドメインとし
ては形成されているけれども、たとえばエッチピッチ密
度（以下、EPDと略す）が１×108cm-2であるなど転位密
度が高く、実用に供するに十分低い転位密度が得られて
いないのが現状である。
ては形成されているけれども、たとえばエッチピッチ密
度（以下、EPDと略す）が１×108cm-2であるなど転位密
度が高く、実用に供するに十分低い転位密度が得られて
いないのが現状である。
本発明の目的は、上述の技術的課題を解消し、ヘテロ
構造において転位が格段に抑制され、品質が向上された
半導体素子の製造方法を提供することである。
構造において転位が格段に抑制され、品質が向上された
半導体素子の製造方法を提供することである。
課題を解決するための手段 本発明は、シリコン基板上にGaP結晶が形成される第
１温度範囲よりも高い第３温度範囲で、キャリアガスに
よってシリコン基板上をクリーニングし、 第１温度範囲よりも低い第２温度範囲で、クリーニン
グされたシリコン基板上にPH3とトリメチルガリウムと
を含むキャリアガスによってアモルファス状のGaP層を
形成し、 前記アモルファス状のGaP層を前記第１温度範囲に昇
温して結晶化し、 この結晶化されたGaP層上に漸減するPH3と、漸増する
AsH3と、定量のトリメチルガリウムとを含むキャリアガ
スによってGaP結晶層から遠ざかるに従い変数ｘが０か
ら漸増して１に近づくようにGaAsxP1-x結晶から成る介
在層を形成し、 前記介在層上にGaAs結晶層またはAlyGa1-yAs結晶層の
いずれか一方を形成するようにしたことを特徴とする半
導体素子の製造方法である。
１温度範囲よりも高い第３温度範囲で、キャリアガスに
よってシリコン基板上をクリーニングし、 第１温度範囲よりも低い第２温度範囲で、クリーニン
グされたシリコン基板上にPH3とトリメチルガリウムと
を含むキャリアガスによってアモルファス状のGaP層を
形成し、 前記アモルファス状のGaP層を前記第１温度範囲に昇
温して結晶化し、 この結晶化されたGaP層上に漸減するPH3と、漸増する
AsH3と、定量のトリメチルガリウムとを含むキャリアガ
スによってGaP結晶層から遠ざかるに従い変数ｘが０か
ら漸増して１に近づくようにGaAsxP1-x結晶から成る介
在層を形成し、 前記介在層上にGaAs結晶層またはAlyGa1-yAs結晶層の
いずれか一方を形成するようにしたことを特徴とする半
導体素子の製造方法である。
作 用 本発明に従う半導体素子は、シリコン基板上に第III
−Ｖ族化合物半導体をエピタキシャル成長させようとす
るものであり、その際、有機金属熱分解気相成長法（MO
CVD法）が用いられる。本件半導体素子の製造に当たっ
ては、MOCVD法において通常用いられる製造装置が用い
られる。通常用いられる反応管内のサセプタにシリコン
基板を乗載し、たとえば水素ガスH2をキャリアガスとし
てPH3およびTMGの存在下に、第２温度範囲にてアモルフ
ァス状のGaP層を形成する。次に第２温度範囲よりも高
い第１温度範囲に昇温してGaP結晶層を得る。
−Ｖ族化合物半導体をエピタキシャル成長させようとす
るものであり、その際、有機金属熱分解気相成長法（MO
CVD法）が用いられる。本件半導体素子の製造に当たっ
ては、MOCVD法において通常用いられる製造装置が用い
られる。通常用いられる反応管内のサセプタにシリコン
基板を乗載し、たとえば水素ガスH2をキャリアガスとし
てPH3およびTMGの存在下に、第２温度範囲にてアモルフ
ァス状のGaP層を形成する。次に第２温度範囲よりも高
い第１温度範囲に昇温してGaP結晶層を得る。
次に第１温度範囲の温度でH2をキャリアガスとし、漸
減するPH3と漸増するAsH3と、一定量のTMGの存在下に、
前記GaP結晶層上にGaAsxP1-xから成る介在層を、GaP結
晶層から遠ざかるに従い、変数ｘが０から１に近づくよ
うに形成する。このように得られた介在層にGaAs結晶層
またはAlyGa1-yAs結晶のいずれか一方を形成する。介在
層およびGaAs結晶層もしくはAlyGa1-yAs結晶層は、第１
温度範囲と同一または異なる第５温度範囲で形成され
る。
減するPH3と漸増するAsH3と、一定量のTMGの存在下に、
前記GaP結晶層上にGaAsxP1-xから成る介在層を、GaP結
晶層から遠ざかるに従い、変数ｘが０から１に近づくよ
うに形成する。このように得られた介在層にGaAs結晶層
またはAlyGa1-yAs結晶のいずれか一方を形成する。介在
層およびGaAs結晶層もしくはAlyGa1-yAs結晶層は、第１
温度範囲と同一または異なる第５温度範囲で形成され
る。
このように構成された半導体素子は、シリコン基板表
面からGaAs結晶層またはAlyGa1-yAs結晶層の表面に至る
間に、変数ｘが０から１に漸増するGaAsxP1-xから成る
グレーテッド層である介在層を有しており、これにより
シリコン基板とGaAs結晶層またはAlyGa1-yAs結晶層との
間の格子定数の相異に基づく転位の発生が可及的に防止
される。
面からGaAs結晶層またはAlyGa1-yAs結晶層の表面に至る
間に、変数ｘが０から１に漸増するGaAsxP1-xから成る
グレーテッド層である介在層を有しており、これにより
シリコン基板とGaAs結晶層またはAlyGa1-yAs結晶層との
間の格子定数の相異に基づく転位の発生が可及的に防止
される。
実施例 第１図は本発明の一実施例に従うMOCVD装置の構成を
示す系統図である。第１図を参照して、MOCVD装置に
は、たとえば石英などから形成される反応管１が設けら
れ、内部にシリコンカーバイドSiCでグラファイトを被
覆したサセプタ２が配置され、その上にシリコン基板３
が乗載される。反応管１には高周波コイル４が巻回され
ており、図示しない高周波電源から高周波電力が供給さ
れてサセプタ２が誘導加熱される。
示す系統図である。第１図を参照して、MOCVD装置に
は、たとえば石英などから形成される反応管１が設けら
れ、内部にシリコンカーバイドSiCでグラファイトを被
覆したサセプタ２が配置され、その上にシリコン基板３
が乗載される。反応管１には高周波コイル４が巻回され
ており、図示しない高周波電源から高周波電力が供給さ
れてサセプタ２が誘導加熱される。
上記反応管１に連通される第１タンク５には、水素ガ
スH2またはアルゴンガスArなどのキャリアガスが充填さ
れ、第２タンク６および第３タンク７には、それぞれPH
3およびAsH3が充填される。第１タンク５からの水素ガ
スは純化器８を介して高純度化され、その流量はマスフ
ローコントローラ（以下、MFCと略す）9,10により調整
される。また第２および第３タンク6,7からのガス流量
も、それぞれMFC11,12により調整される。
スH2またはアルゴンガスArなどのキャリアガスが充填さ
れ、第２タンク６および第３タンク７には、それぞれPH
3およびAsH3が充填される。第１タンク５からの水素ガ
スは純化器８を介して高純度化され、その流量はマスフ
ローコントローラ（以下、MFCと略す）9,10により調整
される。また第２および第３タンク6,7からのガス流量
も、それぞれMFC11,12により調整される。
また本発明では、有機金属として前記TMG（トリメチ
ルガリウム）を用いるが、これは常温で液体であり、高
温槽14内に設置されたバブラ13内に貯留される。
ルガリウム）を用いるが、これは常温で液体であり、高
温槽14内に設置されたバブラ13内に貯留される。
純化器８からのキャリアガスは、MFC10によりバブラ1
3内に導入されてバブリングを行い、これによりバブラ1
3内のTMGがガス化して反応管１へ導入される。またこの
キャリアガスは、MFC9を介して第２および第３タンク6,
7からのガスのキャリアガスとしても用いられる。この
ようなMOCVD装置を構成する構成要素を接続する配管系
には、ガス調整弁17,18,19およびバルブ20〜25が設けら
れる。
3内に導入されてバブリングを行い、これによりバブラ1
3内のTMGがガス化して反応管１へ導入される。またこの
キャリアガスは、MFC9を介して第２および第３タンク6,
7からのガスのキャリアガスとしても用いられる。この
ようなMOCVD装置を構成する構成要素を接続する配管系
には、ガス調整弁17,18,19およびバルブ20〜25が設けら
れる。
前記反応管１には、超高真空排気装置15と排気ガス処
理装置16とが接続されており、超高真空排気装置15を用
いて、成膜に先立って反応管１内の残留ガスを除去し、
排気ガス処理装置16を用いて成膜作業中および成膜作業
後の排気ガス中の有毒なヒ素化合物などを除去する。
理装置16とが接続されており、超高真空排気装置15を用
いて、成膜に先立って反応管１内の残留ガスを除去し、
排気ガス処理装置16を用いて成膜作業中および成膜作業
後の排気ガス中の有毒なヒ素化合物などを除去する。
第２図は第１図示のMOCVD装置を用い、後述するよう
な処理工程を経て得られる本発明の一実施例になる半導
体素子28の断面図である。本発明はシリコン基板３上に
GaAs結晶層26を形成するに当たって、両者の格子定数の
相異に基づき、従来技術の項で指摘したような転位の発
生が抑制された半導体素子28を提供しようとするもので
ある。本実施例の半導体素子28では、シリコン基板３と
GaAs結晶層26との間に介在層27を設ける。介在層27は、
GaAsxP1-x半導体であり、シリコン基板３からGaAs結晶
層26に向かうに従い、変数ｘが０から１に変化する構成
となっている。
な処理工程を経て得られる本発明の一実施例になる半導
体素子28の断面図である。本発明はシリコン基板３上に
GaAs結晶層26を形成するに当たって、両者の格子定数の
相異に基づき、従来技術の項で指摘したような転位の発
生が抑制された半導体素子28を提供しようとするもので
ある。本実施例の半導体素子28では、シリコン基板３と
GaAs結晶層26との間に介在層27を設ける。介在層27は、
GaAsxP1-x半導体であり、シリコン基板３からGaAs結晶
層26に向かうに従い、変数ｘが０から１に変化する構成
となっている。
すなわち、介在層27のシリコン基板３側端部付近はGa
Pであり、GaAs結晶層26側の端部付近はGaAsとなってい
る。すなわちGaPの格子定数ｄは5.450であり、シリコン
の格子定数ｄ＝5.430との間には、 （5.450−5.430）×100/5.430＝0.386％ …（１） の相異があるのみである。これは従来技術で説明したGa
Asとシリコンとの格子定数の相異（４％）と比較する
と、公知定数の相異の程度が約1/10であり、この界面に
おける転位の発生は可及的に抑制されている。また介在
層27はグレーテッド層であり、介在層27中における転位
の発生も可及的に防がれている。このようにして本実施
例の半導体素子28では、ヘテロ構造における転位の発生
を可及的に抑制することができる。
Pであり、GaAs結晶層26側の端部付近はGaAsとなってい
る。すなわちGaPの格子定数ｄは5.450であり、シリコン
の格子定数ｄ＝5.430との間には、 （5.450−5.430）×100/5.430＝0.386％ …（１） の相異があるのみである。これは従来技術で説明したGa
Asとシリコンとの格子定数の相異（４％）と比較する
と、公知定数の相異の程度が約1/10であり、この界面に
おける転位の発生は可及的に抑制されている。また介在
層27はグレーテッド層であり、介在層27中における転位
の発生も可及的に防がれている。このようにして本実施
例の半導体素子28では、ヘテロ構造における転位の発生
を可及的に抑制することができる。
第３図および第４図は本実施例の半導体素子28の製造
工程を説明するグラフであり、第５図は各製造段階を説
明する断面図である。これらの図面を併せて参照して、
半導体素子28の製造工程について説明する。常法によっ
て洗浄されたシリコン基板３を、反応管１中のサセプタ
２上に乗載する。
工程を説明するグラフであり、第５図は各製造段階を説
明する断面図である。これらの図面を併せて参照して、
半導体素子28の製造工程について説明する。常法によっ
て洗浄されたシリコン基板３を、反応管１中のサセプタ
２上に乗載する。
次に、前記超高真空排気載置15により、反応管１の内
部をたとえば10-7Torr程度にまで真空にし、第３図時刻
t1から高周波コイル４によってシリコン基板３を誘導加
熱し、第３温度範囲T13（たとえば900〜950℃）にまで
昇温する。このとき第１タンク５のガス調整弁17を開放
し、またバルブ21,22,23を全開にしてMFC9によりキャリ
アガスを所定流量にて反応管１内に導入する。これによ
りシリコン基板３上の酸化物などが除去され、第３図時
刻t2までの期間P11に亘ってクリーニングが行われる。
部をたとえば10-7Torr程度にまで真空にし、第３図時刻
t1から高周波コイル４によってシリコン基板３を誘導加
熱し、第３温度範囲T13（たとえば900〜950℃）にまで
昇温する。このとき第１タンク５のガス調整弁17を開放
し、またバルブ21,22,23を全開にしてMFC9によりキャリ
アガスを所定流量にて反応管１内に導入する。これによ
りシリコン基板３上の酸化物などが除去され、第３図時
刻t2までの期間P11に亘ってクリーニングが行われる。
次に、シリコン基板３の温度を第２温度範囲であるT1
1（たとえば400〜450℃、好ましくは420℃）に設定し、
バルブ20を閉じたのちバルブ24,25を全開にしてMFC10に
より所定流量を反応管３内に導入する。これにより前記
キャリアガスにて搬送されるTMGを反応管１内にたとえ
ば30〜80sccmで導入することができる。このTMGガスの
供給量は恒温槽14の温度と、MFC10によるキャリアガス
の流量で設定されたバブラ13内の圧力とによって定めら
れる。またバルブ18を全開にして、MFC11によってPH3ガ
ス（たとえば600℃に予備加熱する）を反応管１内にた
とえば500〜700sccmで供給する。この製造段階は第３図
時刻ｔまでの期間P12に亘って行われる。これによって
第５図（１）に示されるように、シリコン基板３上にア
モルファス状のGaPから成る初期膜29を100〜400Å（好
ましくは200Å）形成する。
1（たとえば400〜450℃、好ましくは420℃）に設定し、
バルブ20を閉じたのちバルブ24,25を全開にしてMFC10に
より所定流量を反応管３内に導入する。これにより前記
キャリアガスにて搬送されるTMGを反応管１内にたとえ
ば30〜80sccmで導入することができる。このTMGガスの
供給量は恒温槽14の温度と、MFC10によるキャリアガス
の流量で設定されたバブラ13内の圧力とによって定めら
れる。またバルブ18を全開にして、MFC11によってPH3ガ
ス（たとえば600℃に予備加熱する）を反応管１内にた
とえば500〜700sccmで供給する。この製造段階は第３図
時刻ｔまでの期間P12に亘って行われる。これによって
第５図（１）に示されるように、シリコン基板３上にア
モルファス状のGaPから成る初期膜29を100〜400Å（好
ましくは200Å）形成する。
第３図時刻t3に続くT4までの期間P13では、バルブ24,
25を遮断してTMGガスの供給を遮断し、かつ温度を前記
温度T11から第１温度である温度T12（たとえば620℃〜7
50℃、好ましくは720℃）まで上昇する。このときアモ
ルファス状態の初期膜29が結晶化し、GaP結晶層30が得
られる。
25を遮断してTMGガスの供給を遮断し、かつ温度を前記
温度T11から第１温度である温度T12（たとえば620℃〜7
50℃、好ましくは720℃）まで上昇する。このときアモ
ルファス状態の初期膜29が結晶化し、GaP結晶層30が得
られる。
次に、前記時刻t4以降t5までの期間P14ではバルブ20
を遮断し、バルブ19を全開にしてMFC9,10,11,12によ
り、キャリアガスによって搬送されるTMGガスに加えPH3
をF2からF4に漸減し、AsH3をF1（＜F2）からF3（＞F4）
に漸増して、しかも総流量1200sccmにて反応管１内に供
給する。またこのとき、サセプタ２は、第３図に示され
る第４温度範囲、たとえば第１温度範囲と等しい温度T1
2（620〜750℃、好ましくは720℃）に定められる。
を遮断し、バルブ19を全開にしてMFC9,10,11,12によ
り、キャリアガスによって搬送されるTMGガスに加えPH3
をF2からF4に漸減し、AsH3をF1（＜F2）からF3（＞F4）
に漸増して、しかも総流量1200sccmにて反応管１内に供
給する。またこのとき、サセプタ２は、第３図に示され
る第４温度範囲、たとえば第１温度範囲と等しい温度T1
2（620〜750℃、好ましくは720℃）に定められる。
このようにして第５図（２）に示すようにGaAsxP1-x
の変数ｘが０であり、介在層27の層厚が、たとえば0.5
〜2.0μｍ（好ましくは1.0μｍ）に到達した時点t5で、
介在層27を構成するGaAsxP1-xの変数ｘが１となるよう
に制御される。
の変数ｘが０であり、介在層27の層厚が、たとえば0.5
〜2.0μｍ（好ましくは1.0μｍ）に到達した時点t5で、
介在層27を構成するGaAsxP1-xの変数ｘが１となるよう
に制御される。
前記時刻t5以降のP15では、バルブ18を遮断して反応
管１にはキャリアガスで搬送されるTMGガスとAsH3ガス
とのみを供給。このときサセプタ２の温度は、第５温度
範囲、たとえば１温度範囲と等しい温度T12（620〜750
℃、好ましくは720℃）に選ばれる。このようにすれ
ば、第５図（３）に示すように、介在層27上にGaAs結晶
層26が所望の厚さで形成される。
管１にはキャリアガスで搬送されるTMGガスとAsH3ガス
とのみを供給。このときサセプタ２の温度は、第５温度
範囲、たとえば１温度範囲と等しい温度T12（620〜750
℃、好ましくは720℃）に選ばれる。このようにすれ
ば、第５図（３）に示すように、介在層27上にGaAs結晶
層26が所望の厚さで形成される。
このようにして、上述したようにシリコン基板３上に
GaAs化合物半導体結晶層26を形成するに当たって、格子
定数の相違に基づく転位が格段に抑制された半導体素子
を形成することができる。
GaAs化合物半導体結晶層26を形成するに当たって、格子
定数の相違に基づく転位が格段に抑制された半導体素子
を形成することができる。
発明の効果 以上のように本発明によれば、シリコン基板上にシリ
コン基板の格子定数と略等しい格子定数を有するGaP層
を形成し、その上にGaAsxP1-x結晶層を変数ｘが０から
１に漸増するように形成し、この結晶層の最上層をGaAs
とし、この上にGaAs層を形成する。このGaAsxP1-x結晶
層の形成には、TMGと漸減するPH3と漸増するAsH3とを含
むキャリアガスを用いて行う。
コン基板の格子定数と略等しい格子定数を有するGaP層
を形成し、その上にGaAsxP1-x結晶層を変数ｘが０から
１に漸増するように形成し、この結晶層の最上層をGaAs
とし、この上にGaAs層を形成する。このGaAsxP1-x結晶
層の形成には、TMGと漸減するPH3と漸増するAsH3とを含
むキャリアガスを用いて行う。
これによってシリコン基板とGaAs層との格子定数の相
違による転位の発生が格段に抑制され、高品質の半導体
素子が製造される。
違による転位の発生が格段に抑制され、高品質の半導体
素子が製造される。
第１図は本発明に従うMOCVD装置の構成を示す系統図、
第２図は本発明の一実施例の半導体素子28の断面図、第
３図および第４図は半導体素子28の製造工程を説明する
グラフ、第５図は半導体素子28の製造工程を説明する断
面図、第６図は従来例を説明するためのグラフである。 ３……シリコン基板、４……高周波コイル、26……GaAs
結晶層、27……介在層、28……半導体素子、30……GaP
結晶層
第２図は本発明の一実施例の半導体素子28の断面図、第
３図および第４図は半導体素子28の製造工程を説明する
グラフ、第５図は半導体素子28の製造工程を説明する断
面図、第６図は従来例を説明するためのグラフである。 ３……シリコン基板、４……高周波コイル、26……GaAs
結晶層、27……介在層、28……半導体素子、30……GaP
結晶層
Claims (1)
- 【請求項１】シリコン基板上にGaP結晶が形成される第
１温度範囲よりも高い第３温度範囲で、キャリアガスに
よってシリコン基板上をクリーニングし、 第１温度範囲よりも低い第２温度範囲で、クリーニング
されたシリコン基板上にPH3とトリメチルガリウムとを
含むキャリアガスによってアモルファス状のGaP層を形
成し、 前記アモルファス状のGaP層を前記第１温度範囲に昇温
して結晶化し、 この結晶化されたGaP層上に漸減するPH3と、漸増するAs
H3と、定量のトリメチルガリウムとを含むキャリアガス
によってGaP結晶層から遠ざかるに従い変数ｘが０から
漸増して１に近づくようにGaAsxP1-x結晶から成る介在
層を形成し、 前記介在層上にGaAs結晶層またはAlyGa1-yAs結晶層のい
ずれか一方を形成するようにしたことを特徴とする半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304960A JP2763560B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304960A JP2763560B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150019A JPH02150019A (ja) | 1990-06-08 |
| JP2763560B2 true JP2763560B2 (ja) | 1998-06-11 |
Family
ID=17939384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304960A Expired - Fee Related JP2763560B2 (ja) | 1988-11-30 | 1988-11-30 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821112A (en) * | 1996-10-04 | 1998-10-13 | Botto; Willism S. | Biological odor metabolizing compositions and methods of use |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288317A (ja) * | 1985-10-14 | 1987-04-22 | Sharp Corp | 化合物半導体基板 |
-
1988
- 1988-11-30 JP JP63304960A patent/JP2763560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02150019A (ja) | 1990-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019529A (en) | Heteroepitaxial growth method | |
| US7250360B2 (en) | Single step, high temperature nucleation process for a lattice mismatched substrate | |
| US8541292B2 (en) | Group III nitride semiconductor epitaxial substrate and method for manufacturing the same | |
| EP1107296B1 (en) | Method of manufacturing a nitride system III-V compound layer and method of manufacturing a substrate | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| JPH0864791A (ja) | エピタキシャル成長方法 | |
| EP1038056B1 (en) | A method of growing a buffer layer using molecular beam epitaxy | |
| KR20010026835A (ko) | ＧａＮ 후막 제조 방법 | |
| US6339014B1 (en) | Method for growing nitride compound semiconductor | |
| JP2763560B2 (ja) | 半導体素子の製造方法 | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| US20090309189A1 (en) | Method for the growth of indium nitride | |
| JP2786457B2 (ja) | 半導体素子およびその製造方法 | |
| JP2690538B2 (ja) | 半導体発光装置 | |
| JPH0754802B2 (ja) | ＧａＡｓ薄膜の気相成長法 | |
| US5296087A (en) | Crystal formation method | |
| JP3005281B2 (ja) | 半導体素子の製造方法 | |
| JP2722489B2 (ja) | 半導体結晶成長方法 | |
| JP2898320B2 (ja) | 半導体素子の製造方法 | |
| JP2952831B2 (ja) | 半導体装置の製造方法 | |
| JPH0719756B2 (ja) | 化合物半導体層の形成方法 | |
| CN114293249A (zh) | Iii族氮化物半导体材料的制备方法 | |
| JPH03129721A (ja) | 化合物半導体の結晶成長法 | |
| JP2810299B2 (ja) | 化合物半導体層の形成方法 | |
| JP2736417B2 (ja) | 半導体素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |