JP2001111039A - 格子不整合系積層結晶構造およびそれを用いた半導体装置 - Google Patents
格子不整合系積層結晶構造およびそれを用いた半導体装置Info
- Publication number
- JP2001111039A JP2001111039A JP2000242751A JP2000242751A JP2001111039A JP 2001111039 A JP2001111039 A JP 2001111039A JP 2000242751 A JP2000242751 A JP 2000242751A JP 2000242751 A JP2000242751 A JP 2000242751A JP 2001111039 A JP2001111039 A JP 2001111039A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- crystal
- lattice
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 基板結晶上に、厚さ１μｍ以下の半導体から
なるバッファ層を介して、基板結晶とは基板結晶面と平
行方向の格子定数（以下、単に格子定数という）が異な
る半導体薄膜結晶が積層されており、かつ室温における
電子移動度が８５００ｃｍ2／Ｖｓより大きい格子不整
合系積層結晶構造およびそれを用いた半導体装置を提供
する。 【解決手段】 バッファ層を積層方向で複数の第１の領
域と複数の第２の領域を積層された構成とし、第１の領
域の格子定数を積層方向で半導体薄膜結晶に向かって増
加させ、第１の領域の厚さを基板結晶との格子不整合に
起因する格子歪が緩和する厚さとし、第２の領域を第１
の領域の半導体薄膜結晶側の面上にこれに接して形成
し、第２の領域の格子定数を積層方向で一定とし、かつ
バッファ層の格子定数を積層方向で連続させる。
なるバッファ層を介して、基板結晶とは基板結晶面と平
行方向の格子定数（以下、単に格子定数という）が異な
る半導体薄膜結晶が積層されており、かつ室温における
電子移動度が８５００ｃｍ2／Ｖｓより大きい格子不整
合系積層結晶構造およびそれを用いた半導体装置を提供
する。 【解決手段】 バッファ層を積層方向で複数の第１の領
域と複数の第２の領域を積層された構成とし、第１の領
域の格子定数を積層方向で半導体薄膜結晶に向かって増
加させ、第１の領域の厚さを基板結晶との格子不整合に
起因する格子歪が緩和する厚さとし、第２の領域を第１
の領域の半導体薄膜結晶側の面上にこれに接して形成
し、第２の領域の格子定数を積層方向で一定とし、かつ
バッファ層の格子定数を積層方向で連続させる。
Description
【０００１】
【発明の属する技術分野】本発明は、格子不整合系積層
結晶構造およびそれを用いた電子素子や光素子等の半導
体装置に関する。
結晶構造およびそれを用いた電子素子や光素子等の半導
体装置に関する。
【０００２】
【従来の技術】従来から、格子不整合系積層結晶構造を
半導体装置に用いるときの問題、すなわち基板結晶上に
これと格子定数の異なる（厳密には、基板面と平行方向
の格子定数の異なる）半導体の薄膜結晶を成長する際の
成長薄膜結晶の電気的特性の問題は種々論じられてい
る。
半導体装置に用いるときの問題、すなわち基板結晶上に
これと格子定数の異なる（厳密には、基板面と平行方向
の格子定数の異なる）半導体の薄膜結晶を成長する際の
成長薄膜結晶の電気的特性の問題は種々論じられてい
る。
【０００３】例えば、ジャーナルオブアプライドフィジ
ックス６７巻第７号（１９９０年）３３２３頁から３３
２７頁（Journal of Applied Physics, Vol.67, No.7,
pp3323-3327）において、ＩｎＡｌＡｓキャリア供給層
／ＩｎＧａＡｓチャネル形成層構造のＨＥＭＴ素子のチ
ャネル中の電子移動度の改善が論じられている。この論
文では、ＧａＡｓ基板結晶とＨＥＭＴ素子の能動層を構
成する薄膜結晶の間に、階段状に格子定数の異なるＩｎ
ＧａＡｓ結晶層を積層した構造のバッファ層を介在させ
て、格子不整合による転位欠陥を減少させ、チャネル中
の電子移動度の改善を図っている。この方法では、バッ
ファ層全体の厚さが２．５μｍの場合、能動層の転位欠
陥密度は１０6ｃｍ-2程度であり、室温における電子移
動度は８１５０ｃｍ2／Ｖｓである。
ックス６７巻第７号（１９９０年）３３２３頁から３３
２７頁（Journal of Applied Physics, Vol.67, No.7,
pp3323-3327）において、ＩｎＡｌＡｓキャリア供給層
／ＩｎＧａＡｓチャネル形成層構造のＨＥＭＴ素子のチ
ャネル中の電子移動度の改善が論じられている。この論
文では、ＧａＡｓ基板結晶とＨＥＭＴ素子の能動層を構
成する薄膜結晶の間に、階段状に格子定数の異なるＩｎ
ＧａＡｓ結晶層を積層した構造のバッファ層を介在させ
て、格子不整合による転位欠陥を減少させ、チャネル中
の電子移動度の改善を図っている。この方法では、バッ
ファ層全体の厚さが２．５μｍの場合、能動層の転位欠
陥密度は１０6ｃｍ-2程度であり、室温における電子移
動度は８１５０ｃｍ2／Ｖｓである。
【０００４】また、アプライドフィジックスレターズ６
１巻第８号（１９９２年）９２２頁（Applied Physics
Letters, Vol.61, No.8, p.922）において、ＧａＡｓ基
板結晶とＨＥＭＴ素子の能動層を構成するＩｎＡｌＡｓ
薄膜結晶の間に、連続的に格子定数が変化するＩｎＧａ
Ａｓグレーデッドバッファ層を１層のみ、或いはＩｎＧ
ａＡｓグレーデッド層を格子定数が一定の層で挾んだ構
造のバッファ層を介在させて、格子不整合による転位欠
陥を減少させ、ＨＥＭＴ素子の電子移動度の改善する方
法が論じられている。この方法では、Ｉｎ組成比が０．
３と格子不整合度が小さく、バッファ層の厚さが１μｍ
の場合、室温における電子移動度は８５００ｃｍ2／Ｖ
ｓである。
１巻第８号（１９９２年）９２２頁（Applied Physics
Letters, Vol.61, No.8, p.922）において、ＧａＡｓ基
板結晶とＨＥＭＴ素子の能動層を構成するＩｎＡｌＡｓ
薄膜結晶の間に、連続的に格子定数が変化するＩｎＧａ
Ａｓグレーデッドバッファ層を１層のみ、或いはＩｎＧ
ａＡｓグレーデッド層を格子定数が一定の層で挾んだ構
造のバッファ層を介在させて、格子不整合による転位欠
陥を減少させ、ＨＥＭＴ素子の電子移動度の改善する方
法が論じられている。この方法では、Ｉｎ組成比が０．
３と格子不整合度が小さく、バッファ層の厚さが１μｍ
の場合、室温における電子移動度は８５００ｃｍ2／Ｖ
ｓである。
【０００５】
【発明が解決しようとする課題】上記従来技術の室温に
おける電子移動度は、バッファ層の厚さを１μｍにした
場合の８５００ｃｍ2／Ｖｓに留まっていた。すなわ
ち、ＧａＡｓ基板上に格子整合したＨＥＭＴ結晶程度の
ものしか得られず、電子移動度の改善効果が不十分であ
った。
おける電子移動度は、バッファ層の厚さを１μｍにした
場合の８５００ｃｍ2／Ｖｓに留まっていた。すなわ
ち、ＧａＡｓ基板上に格子整合したＨＥＭＴ結晶程度の
ものしか得られず、電子移動度の改善効果が不十分であ
った。
【０００６】本発明の目的は、基板結晶上に、厚さ１μ
ｍ以下の半導体からなるバッファ層を介して、基板結晶
とは基板結晶面と平行方向の格子定数（以下、単に格子
定数という）が異なる半導体薄膜結晶が積層されてお
り、かつ室温における電子移動度が８５００ｃｍ2／Ｖ
ｓより大きい格子不整合系積層結晶構造およびそれを用
いた半導体装置を提供することにある。
ｍ以下の半導体からなるバッファ層を介して、基板結晶
とは基板結晶面と平行方向の格子定数（以下、単に格子
定数という）が異なる半導体薄膜結晶が積層されてお
り、かつ室温における電子移動度が８５００ｃｍ2／Ｖ
ｓより大きい格子不整合系積層結晶構造およびそれを用
いた半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、バッファ層
を積層方向で複数の第１の領域と複数の第２の領域を積
層させた構成とし、第１の領域の格子定数を積層方向で
半導体薄膜結晶に向かって増加させ、第１の領域の厚さ
を基板結晶との格子不整合に起因する格子歪が緩和する
厚さとし、第２の領域を第１の領域の半導体薄膜結晶側
の面上にこれに接して形成し、第２の領域の格子定数を
積層方向で一定とし、かつバッファ層の格子定数を積層
方向で連続させることにより達成できる。
を積層方向で複数の第１の領域と複数の第２の領域を積
層させた構成とし、第１の領域の格子定数を積層方向で
半導体薄膜結晶に向かって増加させ、第１の領域の厚さ
を基板結晶との格子不整合に起因する格子歪が緩和する
厚さとし、第２の領域を第１の領域の半導体薄膜結晶側
の面上にこれに接して形成し、第２の領域の格子定数を
積層方向で一定とし、かつバッファ層の格子定数を積層
方向で連続させることにより達成できる。
【０００８】ここで、第１の領域および第２の領域の格
子定数は、第１の領域および第２の領域に共通の構成元
素の組成比により制御されるが、この共通の構成元素の
組成比を、少なくとも１つの第１の領域の第２の領域と
の界面近傍で、この第１の領域に接した第２の領域中よ
り大きくすることができる。
子定数は、第１の領域および第２の領域に共通の構成元
素の組成比により制御されるが、この共通の構成元素の
組成比を、少なくとも１つの第１の領域の第２の領域と
の界面近傍で、この第１の領域に接した第２の領域中よ
り大きくすることができる。
【０００９】本発明は、図４、図５に示すように、バッ
ファ層の厚さが１μｍ以下であっても、２段階以上連続
のバッファ層構造としたとき（ここで、１段階は、１つ
の第１の領域とこれに接した１つの第２の領域の組で定
義される。）、室温における電子移動度が８５００ｃｍ
2／Ｖｓより大きい格子不整合系積層結晶構造が得られ
ることを見い出すことにより成された。
ファ層の厚さが１μｍ以下であっても、２段階以上連続
のバッファ層構造としたとき（ここで、１段階は、１つ
の第１の領域とこれに接した１つの第２の領域の組で定
義される。）、室温における電子移動度が８５００ｃｍ
2／Ｖｓより大きい格子不整合系積層結晶構造が得られ
ることを見い出すことにより成された。
【００１０】本発明により室温における電子移動度が増
加する理由として次のことが推察される。まず、第１の
段階において、第１の領域はその中に蓄積される格子歪
が緩和する厚さまで成長させるので、第１の領域形成中
にそれ自身に転位欠陥が発生する。次に、第１の領域で
発生した転位欠陥は、第２の領域形成中に第２の領域中
に延びていくが、転位欠陥同士が出会った地点で所謂転
位結合により消滅する。すなわち、第１の領域で発生し
た転位欠陥は第２の領域に吸収される。また、第２の領
域は第１の領域と格子整合しているので、第２の領域中
での新たな転位欠陥の発生はない。その結果、第２の領
域は、第２の段階の第１の領域に対しほぼ無欠陥の基板
結晶として働く。これは、第２の領域が第１の段階にお
ける基板結晶と同じ状態にあることを示している。した
がって、第２の段階以降は同じ作用を繰り返す。
加する理由として次のことが推察される。まず、第１の
段階において、第１の領域はその中に蓄積される格子歪
が緩和する厚さまで成長させるので、第１の領域形成中
にそれ自身に転位欠陥が発生する。次に、第１の領域で
発生した転位欠陥は、第２の領域形成中に第２の領域中
に延びていくが、転位欠陥同士が出会った地点で所謂転
位結合により消滅する。すなわち、第１の領域で発生し
た転位欠陥は第２の領域に吸収される。また、第２の領
域は第１の領域と格子整合しているので、第２の領域中
での新たな転位欠陥の発生はない。その結果、第２の領
域は、第２の段階の第１の領域に対しほぼ無欠陥の基板
結晶として働く。これは、第２の領域が第１の段階にお
ける基板結晶と同じ状態にあることを示している。した
がって、第２の段階以降は同じ作用を繰り返す。
【００１１】以上要するに、本発明の特徴は、転位欠陥
の少ないうちにこれを吸収してしまうので、転位欠陥の
吸収効率が良く、電子移動度を増加させることができ
る。
の少ないうちにこれを吸収してしまうので、転位欠陥の
吸収効率が良く、電子移動度を増加させることができ
る。
【００１２】これに対して、例えば、１段階の場合は、
１つの第１の領域の中で一度に格子定数を変えるために
格子定数の変化量が大きく、多量の転位欠陥が発生す
る。したがって、第２の領域によって充分に転位欠陥を
吸収しきれない。
１つの第１の領域の中で一度に格子定数を変えるために
格子定数の変化量が大きく、多量の転位欠陥が発生す
る。したがって、第２の領域によって充分に転位欠陥を
吸収しきれない。
【００１３】また、第１の領域および第２の領域の格子
定数を制御する、第１の領域および第２の領域に共通の
構成元素の組成比を、少なくとも１つの第１の領域の第
２の領域との界面近傍で、この第１の領域に接した第２
の領域中より大きくしたバッファ層は、特に、半導体レ
ーザやバイポーラトランジスタ等の半導体薄膜結晶が厚
く（約２００ｎｍ以上）、動作の中心となるキャリアが
少数キャリアである素子に有効である。
定数を制御する、第１の領域および第２の領域に共通の
構成元素の組成比を、少なくとも１つの第１の領域の第
２の領域との界面近傍で、この第１の領域に接した第２
の領域中より大きくしたバッファ層は、特に、半導体レ
ーザやバイポーラトランジスタ等の半導体薄膜結晶が厚
く（約２００ｎｍ以上）、動作の中心となるキャリアが
少数キャリアである素子に有効である。
【００１４】本方法の作用として次のことが推察され
る。第１の領域における格子定数の増大に伴う格子歪の
緩和は、一度起こった後は新たな転位欠陥の発生にとも
なって少しずつ生じるが、格子歪は完全には緩和されず
に残る。その為、格子定数を制御する元素の第１の領域
中の組成比が、第２の領域中の組成比に単調に増加して
近づく場合には（図２参照）、第１の領域の第２の領域
との界面における格子定数はそれが本来持つべき格子定
数より小さくなり、第２の領域の格子定数と一致しな
い。その結果、第２の領域中での転位の発生の可能性が
残る。これに対して本方法では、上記の本来持つべき格
子定数より小さくなることを見込んで、格子定数を制御
する元素の組成比を、第１の領域の第２の領域との界面
近傍で大きくしているので（図８参照）、第１の領域と
第２の領域の界面での格子定数の一致が可能である。そ
の結果、第２の領域中での転位の発生の可能性を小さく
できる。なお、第１の領域の組成比は、第２の領域のそ
れより大きくなった後、第２の領域のそれと合わせるた
めに連続的に減少させる。以上より、転位欠陥の吸収効
率をより良くすることができ、電子移動度をより大きく
することができるので、少数キャリア素子において有効
となる。
る。第１の領域における格子定数の増大に伴う格子歪の
緩和は、一度起こった後は新たな転位欠陥の発生にとも
なって少しずつ生じるが、格子歪は完全には緩和されず
に残る。その為、格子定数を制御する元素の第１の領域
中の組成比が、第２の領域中の組成比に単調に増加して
近づく場合には（図２参照）、第１の領域の第２の領域
との界面における格子定数はそれが本来持つべき格子定
数より小さくなり、第２の領域の格子定数と一致しな
い。その結果、第２の領域中での転位の発生の可能性が
残る。これに対して本方法では、上記の本来持つべき格
子定数より小さくなることを見込んで、格子定数を制御
する元素の組成比を、第１の領域の第２の領域との界面
近傍で大きくしているので（図８参照）、第１の領域と
第２の領域の界面での格子定数の一致が可能である。そ
の結果、第２の領域中での転位の発生の可能性を小さく
できる。なお、第１の領域の組成比は、第２の領域のそ
れより大きくなった後、第２の領域のそれと合わせるた
めに連続的に減少させる。以上より、転位欠陥の吸収効
率をより良くすることができ、電子移動度をより大きく
することができるので、少数キャリア素子において有効
となる。
【００１５】本発明において、バッファ層を構成する各
領域間の格子定数の連続性は０．５％以内のずれを含ん
でいることは云うまでもない。また、キャリアが電子の
場合について説明したが、キャリアは電子に限らず正孔
でも良いことは云うまでもない。また、このような格子
不整合系積層結晶構造を用い、半導体薄膜結晶に半導体
装置の能動領域を形成することにより特性の良好な半導
体装置の実現が期待できる。
領域間の格子定数の連続性は０．５％以内のずれを含ん
でいることは云うまでもない。また、キャリアが電子の
場合について説明したが、キャリアは電子に限らず正孔
でも良いことは云うまでもない。また、このような格子
不整合系積層結晶構造を用い、半導体薄膜結晶に半導体
装置の能動領域を形成することにより特性の良好な半導
体装置の実現が期待できる。
【００１６】
【発明の実施の形態】実施例１ 以下、本発明の実施例１のＨＥＭＴ結晶およびＨＥＭＴ
素子を図１乃至図６により説明する。
素子を図１乃至図６により説明する。
【００１７】図１に示すように、半絶縁性ＧａＡｓ基板
１の上に順に、分子線エピタキシー法により、アンドー
プＩｎＡｌＡｓバッファ層２を５００ｎｍ、アンドープ
ＩｎＧａＡｓチャネル形成層３を４０ｎｍ、アンドープ
ＩｎＡｌＡｓスペーサ層５を２ｎｍ、ｎ型ＩｎＡｌＡｓ
キャリア供給層（Ｓｉドープ量：３×１０18ｃｍ-3）５
を１５ｎｍ、アンドープＩｎＡｌＡｓ層６を１０ｎｍ、
ｎ型ＩｎＧａＡｓキャップ層（Ｓｉドープ量：３×１０
19ｃｍ-3）７を３０ｎｍの厚さ形成しＨＥＭＴ結晶と成
す。
１の上に順に、分子線エピタキシー法により、アンドー
プＩｎＡｌＡｓバッファ層２を５００ｎｍ、アンドープ
ＩｎＧａＡｓチャネル形成層３を４０ｎｍ、アンドープ
ＩｎＡｌＡｓスペーサ層５を２ｎｍ、ｎ型ＩｎＡｌＡｓ
キャリア供給層（Ｓｉドープ量：３×１０18ｃｍ-3）５
を１５ｎｍ、アンドープＩｎＡｌＡｓ層６を１０ｎｍ、
ｎ型ＩｎＧａＡｓキャップ層（Ｓｉドープ量：３×１０
19ｃｍ-3）７を３０ｎｍの厚さ形成しＨＥＭＴ結晶と成
す。
【００１８】ここで、ＩｎＡｌＡｓキャリア供給層およ
びＩｎＧａＡｓチャネル形成層のＩｎ組成比は０．５と
する。また、ＩｎＡｌＡｓバッファ層２のＩｎ組成比
を、図２に示すように、５段階に分けて変化させた。ま
た、結晶成長には一切の中断時間を設けることなくＩｎ
分子線源の温度変化によりＩｎの組成比変化を行ってい
る。
びＩｎＧａＡｓチャネル形成層のＩｎ組成比は０．５と
する。また、ＩｎＡｌＡｓバッファ層２のＩｎ組成比
を、図２に示すように、５段階に分けて変化させた。ま
た、結晶成長には一切の中断時間を設けることなくＩｎ
分子線源の温度変化によりＩｎの組成比変化を行ってい
る。
【００１９】また、本発明の要点であるＩｎＡｌＡｓバ
ッファ層２については、Ｉｎ組成比が連続的に増加する
領域（第１の領域）のＩｎ組成比の各段階における厚さ
の割合、バッファ層の厚さおよびバッファ層のＩｎ組成
比の段階の数を種々設定し種々形成した。まず、第１の
領域の厚さの割合に対する２次元電子ガスの室温におけ
る電子移動度の関係を図３に示す。連続的領域の割合が
ほぼ０．１〜０．４５の範囲において電子移動度が従来
技術の８５００ｃｍ2／Ｖｓを超えている。次に、第１
の領域の厚さの割合が０．２の場合における、バッファ
層の厚さに対する２次元電子ガスの室温における電子移
動度の関係を図４に示す。従来技術では電子移動度の低
下が著しかった１０００ｎｍ以下の厚さにおいても高い
電子移動度を維持している。特に、５００〜１０００ｎ
ｍのバッファ層の厚さで、約１００００ｃｍ2／Ｖｓの
電子移動度という数値は、ＩｎＰ基板の格子整合系のＨ
ＥＭＴ結晶と同等である。バッファ層を薄くすることが
可能なので、従来技術に比べて結晶成長時間を半分以下
に短縮できるという効果もある。次に、バッファ層厚さ
を６００ｎｍと一定にして、バッファ層のＩｎ組成比の
段階数に対する２次元電子ガスの室温における電子移動
度の関係を図５に示す。２段階以上で電子移動度が従来
技術の８５００ｃｍ2／Ｖｓを超えている。１０段階で
電子移動度の値が減少し始め、段階数は多いほど良いわ
けではないことを示している。この電子移動度の減少
は、転位欠陥を吸収する組成比が一定の領域（第２の領
域）の厚さが薄くなるなるためと思われる。なお、第１
の領域、第２の領域の厚さは全段階で同一にしなくても
良い。Ｉｎ組成の上昇開始点は、図２においては０に設
定されているが、０に設定することが作業上難しい場合
には０．１５以下であれば差し支えない。また、バッフ
ァ層の材料としては、上記のＩｎ組成を用いればＩｎＡ
ｌＧａＡｓの４元系材料を用いることが出来る。
ッファ層２については、Ｉｎ組成比が連続的に増加する
領域（第１の領域）のＩｎ組成比の各段階における厚さ
の割合、バッファ層の厚さおよびバッファ層のＩｎ組成
比の段階の数を種々設定し種々形成した。まず、第１の
領域の厚さの割合に対する２次元電子ガスの室温におけ
る電子移動度の関係を図３に示す。連続的領域の割合が
ほぼ０．１〜０．４５の範囲において電子移動度が従来
技術の８５００ｃｍ2／Ｖｓを超えている。次に、第１
の領域の厚さの割合が０．２の場合における、バッファ
層の厚さに対する２次元電子ガスの室温における電子移
動度の関係を図４に示す。従来技術では電子移動度の低
下が著しかった１０００ｎｍ以下の厚さにおいても高い
電子移動度を維持している。特に、５００〜１０００ｎ
ｍのバッファ層の厚さで、約１００００ｃｍ2／Ｖｓの
電子移動度という数値は、ＩｎＰ基板の格子整合系のＨ
ＥＭＴ結晶と同等である。バッファ層を薄くすることが
可能なので、従来技術に比べて結晶成長時間を半分以下
に短縮できるという効果もある。次に、バッファ層厚さ
を６００ｎｍと一定にして、バッファ層のＩｎ組成比の
段階数に対する２次元電子ガスの室温における電子移動
度の関係を図５に示す。２段階以上で電子移動度が従来
技術の８５００ｃｍ2／Ｖｓを超えている。１０段階で
電子移動度の値が減少し始め、段階数は多いほど良いわ
けではないことを示している。この電子移動度の減少
は、転位欠陥を吸収する組成比が一定の領域（第２の領
域）の厚さが薄くなるなるためと思われる。なお、第１
の領域、第２の領域の厚さは全段階で同一にしなくても
良い。Ｉｎ組成の上昇開始点は、図２においては０に設
定されているが、０に設定することが作業上難しい場合
には０．１５以下であれば差し支えない。また、バッフ
ァ層の材料としては、上記のＩｎ組成を用いればＩｎＡ
ｌＧａＡｓの４元系材料を用いることが出来る。
【００２０】次に、図１のＨＥＭＴ結晶を用い図６に示
すようなゲート長１５００ｎｍのＨＥＭＴ素子を作製し
た。ＨＥＭＴ結晶として、第１の領域の厚さの割合は
０．２、バッファ層厚さは５００ｎｍのものを用いた。
通常のフォトリソグラフィ及び電子ビーム露光法によ
り、図１のＨＥＭＴ結晶からｎ形ＩｎＧａＡｓキャップ
層７を加工し、ソース，ドレイン電極８，９、ショット
キーゲート電極１０を形成してＨＥＭＴ素子を完成させ
る。
すようなゲート長１５００ｎｍのＨＥＭＴ素子を作製し
た。ＨＥＭＴ結晶として、第１の領域の厚さの割合は
０．２、バッファ層厚さは５００ｎｍのものを用いた。
通常のフォトリソグラフィ及び電子ビーム露光法によ
り、図１のＨＥＭＴ結晶からｎ形ＩｎＧａＡｓキャップ
層７を加工し、ソース，ドレイン電極８，９、ショット
キーゲート電極１０を形成してＨＥＭＴ素子を完成させ
る。
【００２１】この素子の外部相互コンダクタンスは１．
３Ｓ／ｍｍ、遮断周波数は２５０ＧＨｚであった。これ
らの値は、従来技術に比べ共に約２倍の値であり、Ｉｎ
Ｐ基板上に格子整合して形成したＨＥＭＴ素子と遜色な
い値である。
３Ｓ／ｍｍ、遮断周波数は２５０ＧＨｚであった。これ
らの値は、従来技術に比べ共に約２倍の値であり、Ｉｎ
Ｐ基板上に格子整合して形成したＨＥＭＴ素子と遜色な
い値である。
【００２２】実施例２ 以下、本発明の実施例２の半導体レーザを図７および図
８により説明する。図７に示すように、ｎ型ＧａＡｓ基
板１１の上に順次、ｎ型ＩｎＧａＡｓバッファ層１２
（厚さ５００ｎｍ）、Ｉｎ組成比が０．５でＡｌの組成
比が０から０．５に変化し同時にＧａの組成比が０．５
から０に変化するｎ型ＩｎＡｌＧａＡｓグレーデッド層
１３（厚さ２００ｎｍ）、Ｉｎ組成比が０．５のｎ型Ｉ
ｎＡｌＡｓクラッド層１４（厚さ１５００ｎｍ）、Ｉｎ
組成比が０．５でＧａの組成比が０から０．５に変化し
同時にＡｌの組成比が０．５から０に変化するアンドー
プＩｎＡｌＧａＡｓＧＲＩＮ層１５（厚さ１２０ｎ
ｍ）、Ｉｎ組成比が０．５のアンドープＩｎＧａＡｓ活
性層１６（厚さ１５ｎｍ）、Ｉｎ組成比が０．５でＡｌ
の組成比が０から０．５に変化し同時にＧａの組成比が
０．５から０に変化するアンドープＩｎＡｌＧａＡｓＧ
ＲＩＮ層１７（厚さ１２０ｎｍ）、Ｉｎ組成比が０．５
のｐ型ＩｎＡｌＡｓクラッド層１８（厚さ１５００ｎ
ｍ）、Ｉｎ組成比が０．５でＧａの組成比が０から０．
５に変化し同時にＡｌの組成比が０．５から０に変化す
るｐ型ＩｎＡｌＧａＡｓグレーデッド層１９（厚さ２０
０ｎｍ）、更に、Ｉｎ組成比が０．５のｐ型ＩｎＧａＡ
ｓコンタクト層２０（厚さ１００ｎｍ）を分子線エピタ
キシー法で形成した。ｎ型層の導電型決定不純物として
はＳｉを用い、２×１０18ｃｍ-3ドープし、ｐ型層の導
電型決定不純物としてＢｅを用い、１×１０18ｃｍ-3ド
ープした。ｎ型ＩｎＡｌＧａＡｓグ比レーデッド層１３
からｐ型ＩｎＧａＡｓコンタクト層２０までの厚さは３
７５５ｎｍである。
８により説明する。図７に示すように、ｎ型ＧａＡｓ基
板１１の上に順次、ｎ型ＩｎＧａＡｓバッファ層１２
（厚さ５００ｎｍ）、Ｉｎ組成比が０．５でＡｌの組成
比が０から０．５に変化し同時にＧａの組成比が０．５
から０に変化するｎ型ＩｎＡｌＧａＡｓグレーデッド層
１３（厚さ２００ｎｍ）、Ｉｎ組成比が０．５のｎ型Ｉ
ｎＡｌＡｓクラッド層１４（厚さ１５００ｎｍ）、Ｉｎ
組成比が０．５でＧａの組成比が０から０．５に変化し
同時にＡｌの組成比が０．５から０に変化するアンドー
プＩｎＡｌＧａＡｓＧＲＩＮ層１５（厚さ１２０ｎ
ｍ）、Ｉｎ組成比が０．５のアンドープＩｎＧａＡｓ活
性層１６（厚さ１５ｎｍ）、Ｉｎ組成比が０．５でＡｌ
の組成比が０から０．５に変化し同時にＧａの組成比が
０．５から０に変化するアンドープＩｎＡｌＧａＡｓＧ
ＲＩＮ層１７（厚さ１２０ｎｍ）、Ｉｎ組成比が０．５
のｐ型ＩｎＡｌＡｓクラッド層１８（厚さ１５００ｎ
ｍ）、Ｉｎ組成比が０．５でＧａの組成比が０から０．
５に変化し同時にＡｌの組成比が０．５から０に変化す
るｐ型ＩｎＡｌＧａＡｓグレーデッド層１９（厚さ２０
０ｎｍ）、更に、Ｉｎ組成比が０．５のｐ型ＩｎＧａＡ
ｓコンタクト層２０（厚さ１００ｎｍ）を分子線エピタ
キシー法で形成した。ｎ型層の導電型決定不純物として
はＳｉを用い、２×１０18ｃｍ-3ドープし、ｐ型層の導
電型決定不純物としてＢｅを用い、１×１０18ｃｍ-3ド
ープした。ｎ型ＩｎＡｌＧａＡｓグ比レーデッド層１３
からｐ型ＩｎＧａＡｓコンタクト層２０までの厚さは３
７５５ｎｍである。
【００２３】次に、結晶表面及び基板裏面にオーミック
電極２１を形成した後、共振器長３００μｍ、幅２００
μｍに切り出してブロードエリアコンタクト構造の半導
体レーザを完成させた。
電極２１を形成した後、共振器長３００μｍ、幅２００
μｍに切り出してブロードエリアコンタクト構造の半導
体レーザを完成させた。
【００２４】ここで、本発明の要点であるｎ型ＩｎＧａ
Ａｓバッファ層１２については、図８に示すように、バ
ッファ層のＩｎ組成比の段階の数を５とし、さらに各段
階におけるＩｎ組成比が連続的に変化する領域（第１の
領域）にその上にくる層（第２の領域）よりもＩｎ組成
比が５％大きい領域を設けた構造とした。また、第１の
領域の厚さの割合を０．１とした（第１の領域の厚さ１
０ｎｍ、第２の領域の厚さ９０ｎｍ）。なお、Ｉｎ組成
比が５％大きい領域を一部の段階に設けた場合にはそれ
なりの効果が得られる。第１の領域、第２の領域の厚さ
は全段階で同一にしなくても良い。Ｉｎ組成の上昇開始
点は、図８においては０に設定されているが、０に設定
することが作業上難しい場合には０．１５以下であれば
差し支えない。また、バッファ層の材料としては、上記
のＩｎ組成を用いればＩｎＡｌＧａＡｓの４元系材料を
用いることが出来る。
Ａｓバッファ層１２については、図８に示すように、バ
ッファ層のＩｎ組成比の段階の数を５とし、さらに各段
階におけるＩｎ組成比が連続的に変化する領域（第１の
領域）にその上にくる層（第２の領域）よりもＩｎ組成
比が５％大きい領域を設けた構造とした。また、第１の
領域の厚さの割合を０．１とした（第１の領域の厚さ１
０ｎｍ、第２の領域の厚さ９０ｎｍ）。なお、Ｉｎ組成
比が５％大きい領域を一部の段階に設けた場合にはそれ
なりの効果が得られる。第１の領域、第２の領域の厚さ
は全段階で同一にしなくても良い。Ｉｎ組成の上昇開始
点は、図８においては０に設定されているが、０に設定
することが作業上難しい場合には０．１５以下であれば
差し支えない。また、バッファ層の材料としては、上記
のＩｎ組成を用いればＩｎＡｌＧａＡｓの４元系材料を
用いることが出来る。
【００２５】この素子の閾値電流密度は５００Ａ／ｃｍ
2と、ＩｎＰ基板を用いた格子整合系の半導体レーザと
同等の結果が得られた。このように、本実施例によれ
ば、ＩｎＰ基板に比べて安価なＧａＡｓ基板を用いて、
ＩｎＰ基板を用いた格子整合系半導体レーザと同等の特
性をもつ半導体レーザが得られる。また、本実施例のＧ
ａＡｓ基板に更に電子素子を形成して、光素子と電子素
子を集積化（ＯＥＩＣ化）すれば、本実施例の長所をよ
り活かすことができる。
2と、ＩｎＰ基板を用いた格子整合系の半導体レーザと
同等の結果が得られた。このように、本実施例によれ
ば、ＩｎＰ基板に比べて安価なＧａＡｓ基板を用いて、
ＩｎＰ基板を用いた格子整合系半導体レーザと同等の特
性をもつ半導体レーザが得られる。また、本実施例のＧ
ａＡｓ基板に更に電子素子を形成して、光素子と電子素
子を集積化（ＯＥＩＣ化）すれば、本実施例の長所をよ
り活かすことができる。
【００２６】
【発明の効果】本発明によれば、バッファ層の厚さが１
μｍ以下と薄くても、室温における電子移動度が８５０
０ｃｍ2／Ｖｓより大きい格子不整合系積層結晶構造お
よびそれを用いた半導体装置を実現できる。
μｍ以下と薄くても、室温における電子移動度が８５０
０ｃｍ2／Ｖｓより大きい格子不整合系積層結晶構造お
よびそれを用いた半導体装置を実現できる。
【図１】本発明の実施例１のＨＥＭＴ結晶ＨＥＭＴ結晶
の縦断面図である。
の縦断面図である。
【図２】本発明の実施例１のＩｎＡｌＡｓバッファ層の
Ｉｎ組成比の分布図である。
Ｉｎ組成比の分布図である。
【図３】本発明の実施例１のＩｎＡｌＡｓバッファ層の
Ｉｎ組成比の連続変化領域の割合とＩｎＧａＡｓチャネ
ル層の電子移動度の関係を示す図である。
Ｉｎ組成比の連続変化領域の割合とＩｎＧａＡｓチャネ
ル層の電子移動度の関係を示す図である。
【図４】本発明の実施例１のバッファ層の厚さとＩｎＧ
ａＡｓチャネル層の電子移動度の関係を示す図である。
ａＡｓチャネル層の電子移動度の関係を示す図である。
【図５】本発明の実施例１のバッファ層のＩｎ組成比の
段階の数とＩｎＧａＡｓチャネル層の電子移動度の関係
を示す図である。
段階の数とＩｎＧａＡｓチャネル層の電子移動度の関係
を示す図である。
【図６】本発明の実施例１のＨＥＭＴ素子の断面図であ
る。
る。
【図７】本発明による半導体レーザの断面図である。
【図８】本発明の実施例２のＩｎＧａＡｓバッファ層の
Ｉｎ組成比の分布図である。
Ｉｎ組成比の分布図である。
【符号の説明】 １…半絶縁性ＧａＡｓ基板、２…アンドープＩｎＡｌＡ
ｓバッファ層、３…アンドープＩｎＧａＡｓチャネル形
成層、４…アンドープＩｎＡｌＡｓスペーサ層、５…ｎ
型ＩｎＡｌＡｓ層、６…アンドープＩｎＡｌＡｓ層、７
…ｎ型ＩｎＧａＡｓキャップ層、８…ソース電極、９…
ドレイン電極、１０…ゲート電極、１１…ｎ型ＧａＡｓ
基板、１２…ｎ型ＩｎＧａＡｓバッファ層、１３…ｎ型
ＩｎＡｌＧａＡｓグレーデッド層、１４…ｎ型ＩｎＡｌ
Ａｓクラッド層、１５…アンドープＩｎＡｌＧａＡｓＧ
ＲＩＮ層、１６…アンドープＩｎＧａＡｓ活性層、１７
…アンドープＩｎＡｌＧａＡｓＧＲＩＮ層、１８…ｐ型
ＩｎＡｌＡｓクラッド層、１９…ｐ型ＩｎＡｌＧａＡｓ
グレーデッド層、２０…ｐ型ＩｎＧａＡｓコンタクト
層、２１…オーミック電極。
ｓバッファ層、３…アンドープＩｎＧａＡｓチャネル形
成層、４…アンドープＩｎＡｌＡｓスペーサ層、５…ｎ
型ＩｎＡｌＡｓ層、６…アンドープＩｎＡｌＡｓ層、７
…ｎ型ＩｎＧａＡｓキャップ層、８…ソース電極、９…
ドレイン電極、１０…ゲート電極、１１…ｎ型ＧａＡｓ
基板、１２…ｎ型ＩｎＧａＡｓバッファ層、１３…ｎ型
ＩｎＡｌＧａＡｓグレーデッド層、１４…ｎ型ＩｎＡｌ
Ａｓクラッド層、１５…アンドープＩｎＡｌＧａＡｓＧ
ＲＩＮ層、１６…アンドープＩｎＧａＡｓ活性層、１７
…アンドープＩｎＡｌＧａＡｓＧＲＩＮ層、１８…ｐ型
ＩｎＡｌＡｓクラッド層、１９…ｐ型ＩｎＡｌＧａＡｓ
グレーデッド層、２０…ｐ型ＩｎＧａＡｓコンタクト
層、２１…オーミック電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/323 (72)発明者 森 光廣 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 工藤 真 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 草野 忠四郎 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (17)
- 【請求項１】基板結晶上に、厚さ１μｍ以下の半導体か
らなるバッファ層を介して、上記基板結晶とは上記基板
結晶面と平行方向の格子定数が異なる半導体薄膜結晶が
積層されている格子不整合系積層結晶構造において、上
記バッファ層は上記積層方向で複数の第１の領域と複数
の第２の領域が積層されて構成されており、上記第１の
領域の上記基板結晶面と平行方向の格子定数は、上記積
層方向で上記半導体薄膜結晶に向かって増加しており、
上記第１の領域は上記基板結晶との格子不整合に起因す
る格子歪が緩和する厚さを有しており、上記第２の領域
は上記第１の領域の上記半導体薄膜結晶側の面上にこれ
に接して形成されており、上記第２の領域の上記基板結
晶面と平行方向の格子定数は、上記積層方向で一定であ
り、かつ上記バッファ層の上記基板結晶面と平行方向の
格子定数は、上記積層方向で連続していることを特徴と
する格子不整合系積層結晶構造。 - 【請求項２】上記第１の領域および上記第２の領域の上
記基板結晶面と平行方向の格子定数は、上記第１の領域
および上記第２の領域に共通の構成元素の組成比により
制御されており、該共通の構成元素の組成比は、少なく
とも１つの上記第１の領域の上記第２の領域との界面近
傍で、該少なくとも１つの第１の領域に接した上記第２
の領域中より大きくなつている請求項１記載の格子不整
合系積層結晶構造。 - 【請求項３】上記基板結晶はＧａＡｓであり、上記バッ
ファ層はＩｎＡｌＡｓであり、上記半導体薄膜結晶の最
も上記バッファ層側はＩｎＧａＡｓである請求項１又は
２に記載の格子不整合系積層結晶構造。 - 【請求項４】上記ＩｎＡｌＡｓバッファ層の厚さに対す
る上記第１の領域の総厚さの割合は０．１〜０．４５で
ある請求項３記載の格子不整合系積層結晶構造。 - 【請求項５】上記半導体薄膜結晶は上記ＩｎＧａＡｓ層
上にさらに順次ＩｎＡｌＡｓ層、ＩｎＡｌＡｓ層、Ｉｎ
ＡｌＡｓ層およびＩｎＧａＡｓ層が積層されている請求
項３又は４に記載の格子不整合系積層結晶構造。 - 【請求項６】上記基板結晶はＧａＡｓであり、上記バッ
ファ層はＩｎＧａＡｓであり、上記半導体薄膜結晶の最
も上記バッファ層側はＩｎＡｌＧａＡｓである請求項１
又は２に記載の格子不整合系積層結晶構造。 - 【請求項７】上記半導体薄膜結晶は上記ＩｎＡｌＧａＡ
ｓ層上にさらに順次ＩｎＡｌＡｓ層、ＩｎＡｌＧａＡｓ
層、ＩｎＧａＡｓ層、ＩｎＡｌＧａＡｓ層、ＩｎＡｌＡ
ｓ層、ＩｎＡｌＧａＡｓ層およびＩｎＧａＡｓ層が積層
されている請求項６記載の格子不整合系積層結晶構造。 - 【請求項８】上記基板結晶はＧａＡｓであり、上記バッ
ファ層はＩｎＡｌＧａＡｓであり、上記半導体薄膜結晶
の最も上記バッファ層側はＩｎＧａＡｓである請求項１
又は２に記載の格子不整合系積層結晶構造。 - 【請求項９】上記基板結晶はＧａＡｓであり、上記バッ
ファ層はＩｎＡｌＧａＡｓであり、上記半導体薄膜結晶
の最も上記バッファ層側はＩｎＡｌＧａＡｓである請求
項１又は２に記載の格子不整合系積層結晶構造。 - 【請求項１０】基板結晶上に半導体層が積層されている
半導体ウェーハにおいて、上記半導体層は上記積層方向
で複数の第１の領域と複数の第２の領域が積層されて構
成されており、上記第１の領域の上記基板結晶面と平行
方向の格子定数は、上記積層方向で上記半導体薄膜結晶
に向かって増加しており、上記第１の領域は上記基板結
晶との格子不整合に起因する格子歪が緩和する厚さを有
しており、上記第２の領域は上記第１の領域の上記基板
結晶とは反対側の面上にこれに接して形成されれてお
り、上記第２の領域の上記基板結晶面と平行方向の格子
定数は、上記積層方向で一定であり、かつ上記半導体層
の上記基板結晶面と平行方向の格子定数は、上記積層方
向で連続していることを特徴とする半導体ウェーハ。 - 【請求項１１】上記第１の領域および上記第２の領域の
上記基板結晶面と平行方向の格子定数は、上記第１の領
域および上記第２の領域に共通の構成元素の組成比によ
り制御されており、該共通の構成元素の組成比は、少な
くとも１つの上記第１の領域の上記第２の領域との界面
近傍で、該少なくとも１つの第１の領域に接した上記第
２の領域中より大きくなつている請求項１０記載の半導
体ウェーハ。 - 【請求項１２】上記基板結晶はＧａＡｓであり、上記半
導体層はＩｎＡｌＡｓである請求項１０又は１１に記載
の半導体ウェーハ。 - 【請求項１３】上記ＩｎＡｌＡｓ層の厚さに対する上記
第１の領域の総厚さの割合は０．１〜０．４５である請
求項１２記載の半導体ウェーハ。 - 【請求項１４】上記基板結晶はＧａＡｓであり、上記半
導体層はＩｎＧａＡｓである請求項１０又は１１に記載
の半導体ウェーハ。 - 【請求項１５】請求項１又は２に記載の格子不整合系積
層結晶構造の上記半導体薄膜結晶に半導体装置の能動領
域を形成したことを特徴とする半導体装置。 - 【請求項１６】上記基板結晶は半絶縁性ＧａＡｓであ
り、上記バッファ層はアンドープＩｎＡｌＡｓであり、
上記半導体薄膜結晶は上記基板結晶側から順に積層され
たアンドープＩｎＧａＡｓチャネル形成層、アンドープ
ＩｎＡｌＡｓスペーサ層、ｎ型ＩｎＡｌＡｓキャリア供
給層、アンドープＩｎＡｌＡｓ層およびｎ型ＩｎＧａＡ
ｓキャップ層からなり、上記ｎ型ＩｎＧａＡｓキャップ
層はその下の上記アンドープＩｎＡｌＡｓ層がゲート領
域で露出するように、ソース，ドレイン領域に分割加工
されており、該キャップ層のソース，ドレイン領域上に
各々ソース，ドレイン電極が形成されており、上記アン
ドープＩｎＡｌＡｓ層の露出部上にゲート電極が形成さ
れた電界効果トランジスタを有している請求項１５記載
の半導体装置。 - 【請求項１７】上記基板結晶はｎ型ＧａＡｓであり、上
記バッファ層はｎ型ＩｎＧａＡｓであり、上記半導体薄
膜結晶は上記基板結晶側から順に積層されたｎ型ＩｎＡ
ｌＧａＡｓグレーデッド層、ｎ型ＩｎＡｌＡｓクラッド
層、アンドープＩｎＡｌＧａＡｓＧＲＩＮ層、アンドー
プＩｎＧａＡｓ活性層、アンドープＩｎＡｌＧａＡｓＧ
ＲＩＮ層、ｐ型ＩｎＡｌＡｓクラッド層、ｐ型ＩｎＡｌ
ＧａＡｓグレーデッド層およびｐ型ＩｎＧａＡｓコンタ
クト層からなり、上記ｎ型ＧａＡｓ基板結晶およびｐ型
ＩｎＧａＡｓコンタクト層の各々にオーミック電極が形
成された半導体レーザを有している請求項１５記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000242751A JP3616745B2 (ja) | 1994-07-25 | 2000-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06172252A JP3116731B2 (ja) | 1994-07-25 | 1994-07-25 | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
| JP2000242751A JP3616745B2 (ja) | 1994-07-25 | 2000-08-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06172252A Division JP3116731B2 (ja) | 1994-07-25 | 1994-07-25 | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111039A true JP2001111039A (ja) | 2001-04-20 |
| JP3616745B2 JP3616745B2 (ja) | 2005-02-02 |
Family
ID=34227919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000242751A Expired - Lifetime JP3616745B2 (ja) | 1994-07-25 | 2000-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616745B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005512327A (ja) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | へテロ接合トランジスタ及びその製造方法 |
| US7405172B2 (en) * | 2002-05-22 | 2008-07-29 | Mitsubishi Paper Mills Limited | Non-woven fabric for separator of alkali cell and method for production thereof |
| JP2011071548A (ja) * | 2006-06-02 | 2011-04-07 | Emcore Solar Power Inc | 多接合太陽電池における変成層 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
| JPS61110467A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPS61268069A (ja) * | 1985-05-23 | 1986-11-27 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63197379A (ja) * | 1987-02-10 | 1988-08-16 | Nec Corp | 電界効果トランジスタ |
| JPH01281719A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 転位低減層 |
| JPH02303068A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | 半導体積層構造及びこれを有する半導体素子 |
| JPH06163601A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 電界効果トランジスタ |
-
2000
- 2000-08-04 JP JP2000242751A patent/JP3616745B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法 |
| JPS61110467A (ja) * | 1984-11-02 | 1986-05-28 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPS61268069A (ja) * | 1985-05-23 | 1986-11-27 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63197379A (ja) * | 1987-02-10 | 1988-08-16 | Nec Corp | 電界効果トランジスタ |
| JPH01281719A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 転位低減層 |
| JPH02303068A (ja) * | 1989-05-17 | 1990-12-17 | Nec Corp | 半導体積層構造及びこれを有する半導体素子 |
| JPH06163601A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 電界効果トランジスタ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005512327A (ja) * | 2001-12-03 | 2005-04-28 | クリー インコーポレイテッド | へテロ接合トランジスタ及びその製造方法 |
| US8153515B2 (en) | 2001-12-03 | 2012-04-10 | Cree, Inc. | Methods of fabricating strain balanced nitride heterojunction transistors |
| US7405172B2 (en) * | 2002-05-22 | 2008-07-29 | Mitsubishi Paper Mills Limited | Non-woven fabric for separator of alkali cell and method for production thereof |
| JP2011071548A (ja) * | 2006-06-02 | 2011-04-07 | Emcore Solar Power Inc | 多接合太陽電池における変成層 |
| US10026860B2 (en) | 2006-06-02 | 2018-07-17 | Solaero Technologies Corp. | Metamorphic layers in multijunction solar cells |
| US10553740B2 (en) | 2006-06-02 | 2020-02-04 | Solaero Technologies Corp. | Metamorphic layers in multijunction solar cells |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3616745B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116731B2 (ja) | 格子不整合系積層結晶構造およびそれを用いた半導体装置 | |
| US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| US11824110B2 (en) | Field effect transistor and method for manufacturing same | |
| JP2001085674A (ja) | 電子部材とその製造方法 | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| Zawawi et al. | Design and fabrication of low power GaAs/AlAs resonant tunneling diodes | |
| JP3616745B2 (ja) | 半導体装置の製造方法 | |
| US5841156A (en) | Semiconductor device including T1 GaAs layer | |
| JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JP2730524B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| WO2023228267A1 (ja) | 電界効果トランジスタ | |
| JP2879250B2 (ja) | 電界効果半導体装置 | |
| JP2917719B2 (ja) | 電界効果トランジスタ | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JP3423812B2 (ja) | Ｈｅｍｔ素子およびその製造方法 | |
| JP2541280B2 (ja) | 半導体装置 | |
| JP2780325B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |