JPS61104611A - 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法 - Google Patents

3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法

Info

Publication number
JPS61104611A
JPS61104611A JP22511884A JP22511884A JPS61104611A JP S61104611 A JPS61104611 A JP S61104611A JP 22511884 A JP22511884 A JP 22511884A JP 22511884 A JP22511884 A JP 22511884A JP S61104611 A JPS61104611 A JP S61104611A
Authority
JP
Japan
Prior art keywords
thin film
single crystal
crystal thin
substrate
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22511884A
Other languages
English (en)
Inventor
Masaki Inada
稲田 雅紀
Kazuo Eda
江田 和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22511884A priority Critical patent/JPS61104611A/ja
Publication of JPS61104611A publication Critical patent/JPS61104611A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • H01L21/02507Alternating layers, e.g. superlattice

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、■−■化合物単結晶薄膜をそなえた81基板
およびその製造方法に関するものである。
(従来例の構成とその問題点) 単結晶Ge 、 Siの上に、それぞれ単結晶GaAs
、GaPをエピタキシャル成長させる試みは、それらの
24一 つの材料の格子不整合が、それぞれ、0.1%、0.3
7%と小さく、G a A s + G a Pのバン
ドギャップが、それぞれGe、Sjより大きいため、そ
れらをエミッタとするペテロバイポーラI・ランジスタ
として有望であることの他に、形成されるGaAs、G
aPを用いる多くの産業上の有用な用途があることから
、古くから数多くなされてきた。しかし、この系では■
−■化合物同士のエピタキシーと違って、格子整合だけ
では解決できない難しい問題があり、反位相構造、双晶
、転位などの欠陥が極めて多く生じ、結晶成長はうまく
いかなかった。近年、その原因がかなり明らかになって
きた。まず、1978年に、極性のGaP、GaAsな
どのIII−v化合物をSi 、 Geのような非極性
のダイヤモンド構造をもつ材料の上にエピタキシャル成
長させる場合には、結晶方位によって界面にチャージが
生じ(たとえば[too〕、 ml、])、このチャー
ジは、バンド構造や結晶成長に十分な影響を与えるだけ
大きいこと、そして(110)ではこのチャージが生じ
ないため、デバイスや結晶成長に適することが指摘され
た。IJ、A、t(arrjson etal、Phy
s、Rev、818,4402(1978))。
ついで、1982年に、それらのエピタキシーにおいて
は、界面チャージが生じないことだけでなく、■−■化
合物の■族および■広原子が下地のダイヤモンド構造か
らなる結晶のサイ1−のどこに結合するかということ(
サイト・アロケーション)が重要となり、■族とV広原
子のサイト・アロケージ    ゛ヨンが確定されるこ
とが、深刻な問題となっている反位相構造の発生を避け
るために極めて重要となることが指摘された。そして、
界面チャージが生じないことと、サイト・アロケーショ
ンが確定されることの2つの条件が満足される結晶面と
しで、Si 、 Geなどのダイヤモンド構造をとる結
晶の結合サイトを構成する4個の結合手の1個が基板に
平行に存在しく第1図の符号1)かつ、それらのサイト
が基板から上方に向いた1個の結合手にのるサイト(第
1図の符号2)と、基板から上方に向いた2本の結合手
にのるサイト(第1図の符号3)の2種類のサイトから
なる結晶面が有望であり、その最も簡単な結晶面が第1
図に示す(211)=6= 結晶面であることが指摘された[S、Wrj4ht e
t、a] 、J。
Vac、Scj、Technol、、21,534(1
982))。
第1図はSj、、Geあるいはそれぞれの固溶体などの
ダイヤモンド構j告を(110)方向から見た図である
。」はSiの結合サイトを構成する4個の結合手の中で
基板に平行となっている結合手、2は基板の下方から−
に方に向かう2木の結合手にのるSi結合サイト、3は
基板の下方から上方に向かう2本の結合手にのるSj結
合サすトを示す。
この結晶面では、2種類の質的に異なるサイ1〜からな
るため、■族と■族原子が選択的にそれぞれのサイトに
結合することが期待されるわけである。そして、実際に
、Si(211)基板を用いて、分子線エピタキシー法
によりGaPのエピタキシャル成長を行ない、提唱した
理論が正しいことが実証された。これににって、はじめ
て、Si基板」−に、反位相構造のない、鏡面をもつG
aPの単結晶薄膜層が形成された。このペテロ構造を用
いてβ=9の過去最高のβ値をもつヘテロバイポーラ1
〜ランジスタが作られたが、この特性は、I−ランジス
タとしてはまだ十分なものではなかった。これは反位相
構造以外の結晶欠陥がまだ多く含まれていることしこよ
る。事実、表面には、内部欠陥の存在を示す多くの平行
に走った線状の微細構造が存在していた。しかし、この
方式により、界面チャージをなくすること、および最も
深刻な問題であった反位相構造の発生をなくすることの
2つの基本的な、重要な課題が解決されているので、反
位相構造以外の、おもに格子不整合によって生じる結晶
欠陥を除去することができれば、高品質のGaP単結晶
薄膜をそなえたSi基板の作製が期待できるわけである
。Geの上にGaAsを形成する場合には、格子不整合
はSiとGaPの場合よりもはるかに小さいので。
」二連の結晶方位をもつ基板を用いてSj、−1=への
GaPの形成を行なう場合よりも良い結晶成長が期待で
きるわけであるが、Gaの単結晶基板は表面の清浄化が
難しいことが大きな問題点であった。
この場合、界面チャージ、サイト・アロケーション、お
よび格子整合の課題が解決されても、表面の清浄化が難
しいために各種の欠陥が発生する。
一般によく用いられる(100)、(111,)や(1
10)などのSj、Geなどのダイヤモン1く構造を有
する材料の基板では、つぎのような問題点がある。(1
00)および(11,1,)基板の場合には、その上に
■−■化合物を形成すると界面にチャージが生じること
の他に、・表面が同一種のサイ1−からなるため、■族
、V族原子のサイ1〜・アロケーションが確定されない
ので結晶成長が難かしい。これらの結晶面でサイト・ア
ロケーションの問題を解決する方法がみつかり、良い結
晶成長が行なわれれば、形成された■−■化合物を用い
るデバイスへの適用は可能となるが、下地の非極性の材
料との界面にチャージが生じるため、この界面を用いる
デバイスには適しているとはいえない。(110)基板
の場合には、界面チャージは生じないが、■族、■族原
子のサイト・アロケーションが確定されないので、欠陥
の少ない単結晶膜の結晶成長が難かしい。(110)基
板において、サイト・アロケーションを解決するなんら
かの方法が見つかれば、界面チャージが生じないことか
ら、■−v化合物材料とダイヤモンド構造をもつ材料と
のへテロ構造を用いるデバイスや形成されたm−v化合
物材料を基板として用いるデバイスなどの種々の応用が
ある。これらの結晶面を用いて、ある程度の品質のGa
Asが形成されたという報告もあるが、上述のように原
理的に結晶成長が難しいことから十分なものではない。
また、GaAs単結晶基板は高温であることから、安価
なSj単結晶基板の」二にGaAsをエピタキシャル成
長しようという試みもなされてきたが、この場合には、
界面チャージ、サイト・アロケーションの問題に加えて
、GaAsとSjの4.1%の大きな格子不整合の問題
が加わるので成長は一層難かしかった。
(発明の目的) 本発明の目的は、単結晶Si基板上へのGaAsおよび
GaAsと格子整合する■−■化合物単結晶薄膜を形成
することである。形成される■−■化合物と下地のダイ
ヤモンド構造材料との界面チャージとサイト・アロケー
ションの問題を解決するとともに、GaAsとSiとの
間にある4、1%の大きな格子不整合を解決し、かつG
e基板を用いなくてよいことか=10− ら、大きな課題であったGe基板の表面の清浄化の問題
点を解決することにより、GaAsおよびGaAsと格
子整合するm−v化合物単結晶薄膜の形成を可能にし、
たとえばGaAsとGeのへテロ構造を用いたデバイス
、GaAsを基板として用いるデバイス、さらに、それ
らのデバイスとSiデバイスとを一体化したデバイスな
どに適用可能な、m−v化合物単結晶薄膜をそなえたS
i基板および、その製造方法を提供することである。
(発明の構成) 本発明のrrr−v化合物単結晶薄膜をそなえたSi基
板およびその製造方法は、Sjの結合サイトを構成する
4個の結合手の1個が基板に平行に存在した結晶方位を
有する単結晶Si基板上に、Ge、Siを含めて、Ge
−5j系の2つの組成の固溶体の単結晶薄膜からなる超
格子構造薄膜層の多層構造を、超格子構造を構成する2
つの固溶体の格子定数の平均値が、上側に位置する超格
子構造を構成する2つの固溶体の小さい方の格子定数に
近くなるようにし、かつ、」二部方面に段階的に大きく
なり最上層でGeに十分に格子整合するようにし、かつ
、前記超格子構造を構成する2つの固溶体の格子不整合
が上方向に段階的に小さくなるように、形成し、その上
にGeまたはGeと格子整合するGe−Si系固溶体の
単結晶薄膜を形成し、その上に格子整合するm−v化合
物の単結晶薄膜層を形成した構造を有するものであり、
またその製造方法を提供するものである。
また、Si(211)基板を用いたもの、あるいはm−
■化合物としてGaAsを用いたもの、または同じくm
−v化合物としてAlAs−GaAs系固溶体を用いた
ものである。
(実施例の説明) 本発明の実施例を第2図ないし第8図に基づいて説明す
る。
第2図は、GeXSi1−X固溶体の組成と格子定数の
関係および実施例1ないし3に用いる超格子構造薄膜層
の構成成分の組成と格子定数との関係を示す。横軸はX
、縦軸は格子定数を示す。1ないし7は基板側からこの
順序に形成する格子構造薄膜11一 層を構成する2つの固溶体の組成と格子不整合を示す。
第3図ないし第5図は本発明によって形成される材料の
断面の概念図である。同図において、1は基板、2はS
jバッファ層、3はGeo、5Sln 、;の単結晶A
V膜層、4はSjの単結晶薄膜層、符号5,6゜7、8
.9.10,1.]は第2図の符号1,2,3゜4、.
5,6.7にそれぞれ対応する超格子構造薄膜層を示す
。12はGeの単結晶薄膜層、13はGaAsの単結晶
薄膜層、14はAρ。、3Ga、、7Asの単結晶薄膜
層であり、15はGe、 、!l!131110.2の
単結晶薄膜層を示す。
第6図はGeX5j1−X固溶体の組成と格子定数の関
係および実施例4,5に用いた超格子構造薄膜層の構成
成分の組成と格子定数との関係を示す。横軸はX、縦軸
は格子定数を示す。1ないし6は基板からこの順序に形
成する超格子構造薄膜層を構成する2つの固溶体の組成
と格子不整合を示す。
第7図、第8図において1ないし4は第3図、第4図、
第5図と同じものを示し、符号5,6,7゜8.9.1
0は第6図の符号1,2,3,4,5゜=12− 6にそれぞれ対応する超格子構造薄膜層を示す。
11はGeの単結晶薄膜層であり、12はGaAsの単
結晶薄膜層、13はAgo、3Gao、7ASの単結晶
薄膜層を示す。
実施例1 一般のSiデバイスの作製に用いられるのと同様の鏡面
仕上げを行なったSi(211)基板(第3図の符号1
)の表面の清浄化を、まずつぎのようなウェットプロセ
スで行なう。基板をトリクロールエチレン、アセトンと
純水とを用いて脱脂洗浄したのち、約150℃に加熱し
たH20□/11□5o4(1/4)液に浸し表面の汚
れを取り除く。つづいて純水で十分に洗浄したのち、H
F/H2O(1/10)液に浸して表面の酸化膜を除去
する。このあと、大気にさらさない状態で純水を用いて
十分に洗浄し、加熱したNH4OH/11□0□/H2
0(1/1/10)液に浸し表面に極めてうすいシリコ
ンの酸化膜を形成して清浄化した表面を保護する。この
基板を分子線エピタキシー装置に充填し、800℃に加
熱する。これにより表面に形成された酸化シリコン膜が
完全に除かれ、Si基板の表面の清浄化が行なわれる。
つぎにこの基板(第3図の符号])の上に電子ビーム法
により作製したS」分子ビームを用いてSjのバッファ
層(第3図の符号2)をエピタキシャル形成し、その上
にSi分子ビームと抵抗加熱により作製したGe分子ビ
ームを用いて、第2図の符号]、に対応する格子定数a
=5.545人のGeo、5Sj、n 、s組成の固溶
体の約50人の膜厚の単結晶薄膜(第3図の符号3)と
約50人の膜厚のSjの単結晶薄膜(第3図の符号4)
の繰り返し多層構造すなわち超格子構造の薄膜層(第3
図の符号5)をエピタキシャル形成する。この超格子構
造を構成する2つの成分の格子不整合は2.1%である
。つぎにその」二に第2図の符号2に対応する2つの組
成の固溶体の超格子構造の薄膜層(第3図の符号6)を
エピタキシャル形成する。
この場合、2つの成分間の格子不整合は約1.7%であ
り、格子定数の小さい方の値は、下側の超格子構造を構
成する2つの成分の格子定数の平均値に等しくなるよう
にとっである。このようにして、第2図の符号1,2,
3,4,5,6.7に対応する超格子構造薄膜の多層構
造(第3図の符号5゜6、7.8.9.10,1.1)
をエピタキシャル形成する。この場合、おのおの超格子
構造を形成する2つの成分の格子不整合は、第2図に示
すように、上の層はど小さくなっており、それらの2つ
の成分の格子定数の平均値は、つぎにくる超格子構造を
構成する2つの成分の小さい方の格子定数にほぼ等しく
なり、かつ」二部に位置するほど大きくなっている。こ
の超格子構造薄膜層の上に、Geの単結晶薄膜層(第3
図の符号12)をエピタキシャル形成し、その」二にG
aAsの単結晶薄膜層(第3図の符号13)をGaとA
sの分子ビームを用いてエピタキシャル形成する。これ
により、鏡面を示し、欠陥の少ないGaAs単結晶薄膜
が形成される。
実施例2 実施例1において、Geの単結晶簿膜層(第3図の符号
12)の」二に、A(Io、3Ga、 、7As組成の
単結晶簿膜(第4図の符号14)をAI、GaとAsの
分子ビームを用いて、エピタキシャル形成し、その」二
にGaAsの単結晶薄膜(第4図の符号13)をエピタ
キシャル形 。
成する。これにより同様に、鏡面を示し、欠陥の少ない
GaAs単結晶薄膜が形成される。
実施例3 実施例1において、超格子構造薄膜層の最上層(第3図
、第5図の符号11)を形成したのち、Geo、、9S
i、 、。2組成の固溶体の単結晶薄膜層(第5図の符
号15)をエピタキシャル形成する。この固溶体の格子
定数はa =5.658人でGaAsのそれに完全に一
致する。この層の」二に、GaAsの単結晶薄膜層(第
5図の符号13)をエピタキシャル形成する。
これにより、鏡面を示し、欠陥の少ないGaAsの単結
晶薄膜が形成される。
実施例4 実施例1と同じように、Si(21])基板(第7図の
符号1)の表面の清浄化を行なったのち、Sjのバッフ
ァ層(第7図の符号2)をエピタキシャル形成する。そ
の上に、実施例1と同様にSiとGe、、、、S−1,
0,!;固溶体からなる超格子構造薄膜層(第7図の符
号5)をエピタキシャル形成する。その」二に、第6図
の符号2,3,4..5.6に対応する組成を有する2
つの組成の固溶体の単結晶薄膜からなる超格子構造薄膜
層をこの順序に、第7図の符号6.7,8,9,1.0
のようにエピタキシャル形成する。この場合、1つの超
格子構造を構成する2つの固溶体の格子定数の平均値が
、そのつぎに位置する超格子構造薄膜層を構成する2つ
の固溶体の小さい方の格子定数に約0.2″1の格子整
合をするようにし、かつ上部に位置するほど大きくなり
、最上層ではGeに十分に格子整合するようになってい
る。この上に、Geの単結晶薄膜層(第7図の符号11
)をエピタキシャル形成し、さらにGaAsの単結晶薄
膜層(第7図の符号12)をエピタキシャル形成する。
これにより、鏡面を示し、欠陥の少ないGaAsの単結
晶薄膜が形成される。
実施例5 実施例4において、Geの単結晶薄膜層(第7図の符号
11)の上に、Aρ。、3Ga0.7AS組成の単結晶
薄膜(第8図の符号13)をAρ、Ga、Asの分子ビ
ームを用いて、エピタキシャル形成し、その」−にGa
Asの単結晶薄膜(第8図の符号12)をエピタキシャ
ル形成する。これにより、鏡面をもち、欠陥の少ない=
18− GaAsの単結晶薄膜が形成される。
これらの実施例に用いているSj (2]1)基板は、
第1図の符号1に示すように結合手の1個が基板に平行
に存在していることから、その」−に他のダイヤモンド
構造の単結晶簿膜層を形成し、その」−にGaAsを形
成しても界面にチャージが生じないこと、および原子が
結合するサイトが、基板から上方にのびた1個の結合手
にのるサイ1〜(第1図の符号2)と基板から−1一方
にのびた2個の結合手にのるサイ1−(第1回の符号3
)の質的に異なる2種類のサイ1〜からなることから、
その」二にのる■族と■族原子のサイ1〜・アロケーシ
ョンが確定されるという特徴を有するので、本発明の目
的にかなう基板である。しかし、これらの目的をみたす
基板は、これ以外にも種々あり、第1図の状態から(I
TT)軸のまわりに回転して作製した、(211)方向
が基板に対して傾斜した結晶方位をもつ、た   □と
えば(54])、 (43])、 (32]、)などの
基板を用いることができることは、原理からみて明らか
である。
実施例]ないし3、および実施例4と5に示すように、
超格子構造の多層構造の形成において、1つの超格子構
造を形成する2つの固溶体(Sj−、Geを含む)の格
子定数の平均値はそれに隣接する超格子構造を構成する
2つの成分の一つの格子定数に近くなるようにしている
。これらの差は小さいほうがよいが、実施例4と5に示
すように、エピタキシャル成長において一般に要請され
る約0.2%以内の格子不整合なら特に問題はない。
実施例において、超格子構造薄膜層の多層構造の」二に
Ge、またはそれと格子整合するGe−5j系固溶体の
単結晶薄膜層を形成しているが、これはこの」二に形成
する■−■化合物との格子整合をよくするとともに、G
aAs/Ge、GaAs/Ge−5j固溶体のへテロ構
造を用いるデバイスへの適用をはかるためにもうける。
ただし、形成されるm−v化合物単結晶薄膜の利用だけ
を考える場合には、それらの層の形成を省いても良く、
それでもかなりの効果がある。
実施例において、■−■化合物としてGaAs 、およ
びAQo、3Gao、7Asだけを用いているが、これ
以外でGaAsと格子整合する■−■化合物、たとえば
Ai!xGa、−XAs、 InXGa、−XP、In
xAρy G a 1.− x −y Prなども用い
ることができる。
実施例においては、Si基板の上にSjのバッファ層を
形成しているが、これは基板表面の影響をできるだけ避
けるためにもうけたものであり、必ずしも必要でなく、
本発明必須の条件ではない。
なお、実施例においては、エピタキシャル方として分子
線エピタキシー法を用いているが、これ以外の方法、た
とえばMOCVDなどの方法も用いることができる。
(発明の効果) 本発明によれば、界面チャージが生じないようにするこ
と、サイト・アロケーションの確定により反位相構造が
生じないようにすること、Ge基板を用いずにSi基板
を用いて、その上にGaの薄膜層を形成することにより
、Ge基板の清浄化が難しいことが原因となって、その
上に形成するエピタキシ一層および界面に生じていた欠
陥を除去すること、そしてその際、SjとGeとの間に
ある4、2%の格千年整合をSiとGeの固溶体の超格
子構造薄膜層の多層構造を81層とGe層との間に導入
することで解決すること、などの課題解決により、つぎ
のような効果がある。
(1)界面チャージと欠陥の少ないrGaAsあるいは
それと格子整合する■−v化合物/Ge Jの単結晶へ
テロ構造が形成できることにより、このヘテロ構造を用
いてヘテロバイポーラトランジスタなどのデバイス作製
が可能となる。
(2)  Siの上に高品質のGaAsあるいはこれと
格子整合する■−■化合物を用いたデバイスを安価に作
製できる。
(3)  さらに、Si基板を用いていることの効果と
して、上記のデバイスとSiデバイスとを一体化したユ
ニークなデバイスが作製できる。
【図面の簡単な説明】
第1図はSj、Geなどの固溶体のダイヤモンド構造図
、第2図はGeXSi□−8固溶体の組成と格子定数の
関係図、第3図、第4図、第5図、第7図、第8図は本
発明によって形成される材料の断面の概念図、第6図は
GeX5j、−x固溶体の組成と格子定数の関係および
実施例4,5に用いた超格子構造薄膜層の構成成分の組
成と格子定数との関係図である。 特許出願人 松下電器産業株式会社 第2図 第3図 第4図

Claims (12)

    【特許請求の範囲】
  1. (1)Siの結合サイトを構成する4個の結合手の1個
    が基板に平行に存在した結晶方位を有する単結晶Si基
    板の上に、Ge、Siを含めて、Ge−Si系の2つの
    組成の固溶体の単結晶薄膜からなる超格子構造薄膜層の
    多層構造を、超格子構造を構成する2つの固溶体の格子
    定数の平均値が、上側に位置する超格子構造を構成する
    2つの固溶体の小さい方の格子定数に近くなるようにし
    、かつ上部方向に段階的に大きくなり最上層でGeに十
    分に格子整合するようにし、かつ、前記超格子構造を構
    成する2つの固溶体の格子不整合が上方向に段階的に小
    さくなるように形成し、その上にGeまたはGeと格子
    整合するGe−Si系固溶体の単結晶薄膜を形成し、該
    単結晶薄膜上に格子整合するIII−V化合物の単結晶薄
    膜層を形成した構造を有することを特徴とするIII−V
    化合物単結晶薄膜をそなえたSi基板。
  2. (2)Si(211)基板を用いることを特徴とする特
    許請求の範囲第(1)項記載のIII−V化合物単結晶薄
    膜をそなえたSi基板。
  3. (3)III−V化合物としてGeAsを用いることを特
    徴とする特許請求の範囲第(1)項記載のIII−V化合
    物単結晶薄膜をそなえたSi基板。
  4. (4)Si(211)基板を用いることを特徴とする特
    許請求の範囲第(3)項記載のIII−V化合物単結晶薄
    膜をそなえたSi基板。
  5. (5)III−V化合物として、AlAs−GaAs系固
    溶体の単結晶薄膜およびその上に形成したGeAs単結
    晶薄膜を用いることを特徴とする特許請求の範囲第(1
    )項記載のIII−V化合物単結晶薄膜をそなえたSi基
    板。
  6. (6)Si(211)基板を用いることを特徴とする特
    許請求の範囲第(5)項記載のIII−V化合物単結晶薄
    膜をそなえたSi基板。
  7. (7)Siの結合サイトを構成する4個の結合手の1個
    が基板に平行に存在した結晶方位を有する単結晶Si基
    板の上に、Ge、Siを含めて、Ge−Si系の2つの
    組成の固溶体の単結晶薄膜からなる超格子構造薄膜層の
    多層構造を、超格子構造を構成する2つの固溶体の格子
    定数の平均値が、上側に位置する超格子構造を構成する
    2つの固溶体の小さい方の格子定数に近くなるようにし
    、かつ上部方向に段階的に大きくなる最上層でGeに十
    分に格子整合するようにし、かつ前記超格子構造を構成
    する2つの固溶体の格子不整合が上方向に段階的に小さ
    くなるようにエピタキシャル形成し、その上にGeまた
    はGeと格子整合するGe−Si系固溶体の単結晶薄膜
    をエピタキシャル形成し、その上に格子整合するIII−
    V化合物単結晶薄膜をエピタキシャル形成することを特
    徴とする、III−V化合物単結晶薄膜をそなえたSi基
    板の製造方法。
  8. (8)Si(211)基板を用いることを特徴とする特
    許請求の範囲第(7)項記載のIII−V化合物単結晶薄
    膜をそなえたSi基板の製造方法。
  9. (9)III−V化合物としてGaAsを用いることを特
    徴とする特許請求の範囲第(7)項記載のIII−V化合
    物単結晶薄膜をそなえたSi基板の製造方法。
  10. (10)Si(211)基板を用いることを特徴とする
    特許請求の範囲第(9)項記載のIII−V化合物単結晶
    薄膜をそなえたSi基板の製造方法。
  11. (11)III−V化合物として、AlAs−GaAs系
    固溶体の単結晶薄膜およびその上に形成したGaAs単
    結晶薄膜を用いることを特徴とする特許請求の範囲第(
    7)項記載のIII−V化合物単結晶薄膜をそなえたSi
    基板の製造方法。
  12. (12)Si(211)基板を用いることを特徴とする
    特許請求の範囲第(11)項記載のIII−V化合物単結
    晶薄膜をそなえたSi基板の製造方法。
JP22511884A 1984-10-27 1984-10-27 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法 Pending JPS61104611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22511884A JPS61104611A (ja) 1984-10-27 1984-10-27 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22511884A JPS61104611A (ja) 1984-10-27 1984-10-27 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPS61104611A true JPS61104611A (ja) 1986-05-22

Family

ID=16824246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22511884A Pending JPS61104611A (ja) 1984-10-27 1984-10-27 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS61104611A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115819A (ja) * 1985-11-15 1987-05-27 Mitsubishi Electric Corp 半導体装置
JPH01184815A (ja) * 1988-01-13 1989-07-24 Fujitsu Ltd 半導体ウエハ及びその製造方法
JPH01281719A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 転位低減層
JPH05129201A (ja) * 1991-05-31 1993-05-25 Internatl Business Mach Corp <Ibm> 多層材料及びその製造方法
JP2001111039A (ja) * 1994-07-25 2001-04-20 Hitachi Ltd 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2019009248A (ja) * 2017-06-23 2019-01-17 日本電信電話株式会社 半導体積層構造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115819A (ja) * 1985-11-15 1987-05-27 Mitsubishi Electric Corp 半導体装置
JPH01184815A (ja) * 1988-01-13 1989-07-24 Fujitsu Ltd 半導体ウエハ及びその製造方法
JPH01281719A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 転位低減層
JPH05129201A (ja) * 1991-05-31 1993-05-25 Internatl Business Mach Corp <Ibm> 多層材料及びその製造方法
JP2001111039A (ja) * 1994-07-25 2001-04-20 Hitachi Ltd 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2019009248A (ja) * 2017-06-23 2019-01-17 日本電信電話株式会社 半導体積層構造

Similar Documents

Publication Publication Date Title
US6191006B1 (en) Method of bonding a III-V group compound semiconductor layer on a silicon substrate
JP3093904B2 (ja) 化合物半導体結晶の成長方法
US4891091A (en) Method of epitaxially growing compound semiconductor materials
JP6454716B2 (ja) 高抵抗率soiウエハおよびその製造方法
JP4486753B2 (ja) 単結晶シリコン基板上に単結晶ゲルマニウム層を得る方法およびそれにより得られた生成物
Yamaguchi et al. Thermal annealing effects of defect reduction in GaAs on Si substrates
US5735949A (en) Method of producing electronic, electrooptical and optical components
KR900000203B1 (ko) 적층홈이 없는 단일 결정성 반도체장치 제조방법
JP2003520444A (ja) 高温成長を不要とする低貫通転位密度格子不整合エピ層
JPS61104611A (ja) 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法
JP6062887B2 (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP3183335B2 (ja) 積層体及び半導体基板の製造方法
JPH04260321A (ja) ヘテロエピタキシャル層の成長法
JPS61107721A (ja) 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法
JPS61106495A (ja) 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法
JPS61105832A (ja) 3−V化合物単結晶薄膜をそなえたSi基板およびその製造方法
JPS61105831A (ja) 3−V化合物単結晶薄膜をそなえたSi基板およびその製造方法
JPH08241863A (ja) 半導体基板の製造方法
JPS61107719A (ja) 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法
JPS589796B2 (ja) 分子線結晶成長方法
JP2987926B2 (ja) 気相成長方法
JPH0645249A (ja) GaAs層の成長方法
JPH01227424A (ja) 化合物半導体基板
JPS6066811A (ja) 化合物半導体装置の製造方法
JPS589795B2 (ja) 分子線結晶成長方法