JPH01281719A - 転位低減層 - Google Patents
転位低減層Info
- Publication number
- JPH01281719A JPH01281719A JP63110806A JP11080688A JPH01281719A JP H01281719 A JPH01281719 A JP H01281719A JP 63110806 A JP63110806 A JP 63110806A JP 11080688 A JP11080688 A JP 11080688A JP H01281719 A JPH01281719 A JP H01281719A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dislocation
- gaas
- xas
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 150000001875 compounds Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 67
- 239000002344 surface layer Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 19
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
この発明は、異種基板上に成長した結晶の転位低減が可
能な転位低減層に関するものである。
能な転位低減層に関するものである。
(従来の技術〕
第2図はJapanese Journal of A
pplied Physi−cs VOL、26.NO
7,1987pH41〜に示された従来の転位低減に用
いられたバッファ層の構造を示す図である。この図にお
いて、1はSi基板、2は約2μmのGaAs層、4は
100人のGaAs層、5は最表面のGaAs層、6は
100人のIn。
pplied Physi−cs VOL、26.NO
7,1987pH41〜に示された従来の転位低減に用
いられたバッファ層の構造を示す図である。この図にお
いて、1はSi基板、2は約2μmのGaAs層、4は
100人のGaAs層、5は最表面のGaAs層、6は
100人のIn。
Gap−xAs層である。
次に、その作用について説明する。
Si基板1上に成長された約2μmのGaAs層2はア
ニールによって10−2程度まで転位が低減されている
。そして、この上にはGaAs層2よりも格子定数のわ
ずかに大きいIn、Ga、−XAs層6が100人成長
され、さらに、交互に100人のGaAs層4と100
人のIn、Ga1−、As層6が成長されている。この
ため、転位はこの交互層間の張力によって曲げられ、成
長方向への転位の伝搬は減少している。この場合、効果
の大きいInの組成比Xは0.06%以上であり、その
層数は10層であった。
ニールによって10−2程度まで転位が低減されている
。そして、この上にはGaAs層2よりも格子定数のわ
ずかに大きいIn、Ga、−XAs層6が100人成長
され、さらに、交互に100人のGaAs層4と100
人のIn、Ga1−、As層6が成長されている。この
ため、転位はこの交互層間の張力によって曲げられ、成
長方向への転位の伝搬は減少している。この場合、効果
の大きいInの組成比Xは0.06%以上であり、その
層数は10層であった。
上記のような従来の転位低減用のバッファ層は、I n
、Gap−xAs層6とGaAs層4との総厚みは20
00人と厚く、臨界膜厚を越えており、GaAs層2と
Si基板1との界面からの転位は低減するものの、Ga
As層5とIn、Ga、−xAsAs層6界面で新たな
転位が発生しているため十分な転位低減効果が得られな
いという問題点があった。また、この場合、クロスハツ
チモホロジとなるために、転位とは異なる点欠陥の問題
が生じていた。
、Gap−xAs層6とGaAs層4との総厚みは20
00人と厚く、臨界膜厚を越えており、GaAs層2と
Si基板1との界面からの転位は低減するものの、Ga
As層5とIn、Ga、−xAsAs層6界面で新たな
転位が発生しているため十分な転位低減効果が得られな
いという問題点があった。また、この場合、クロスハツ
チモホロジとなるために、転位とは異なる点欠陥の問題
が生じていた。
この発明は、かかる課題を解決するためになされたもの
で、最表面層と転位低減層との間での新たな転位の発生
を防ぐとともに、クロスハツチの発生しない結晶が得ら
れる転位低減層を得ることを目的とする。
で、最表面層と転位低減層との間での新たな転位の発生
を防ぐとともに、クロスハツチの発生しない結晶が得ら
れる転位低減層を得ることを目的とする。
この発明に係る転位低減層は、基板上に異種の化合物半
導体層と、この化合物半導体層とわずかに格子定数の異
なる半導体層とを交互に成長させて構成される転位低減
層の化合物半導体層と半導体層間の格子定数差を最表面
層に向って次第に少なくしたものである。
導体層と、この化合物半導体層とわずかに格子定数の異
なる半導体層とを交互に成長させて構成される転位低減
層の化合物半導体層と半導体層間の格子定数差を最表面
層に向って次第に少なくしたものである。
この発明においては、最表面層と転位低減層との間で新
たな転位が発生しなくなり、また、クロスハツチも発生
しなくなる。
たな転位が発生しなくなり、また、クロスハツチも発生
しなくなる。
第1図はこの発明の転位低減層の一実施例を示す図であ
る。この図において、第2図と同一符号は同一のものを
示し、3は100人のInxGa1−、As層で、In
の組成比Xが下から最表面層に向って、例えば0.12
〜O,Of (12%〜1%)としだいに小さくなっ
ている。
る。この図において、第2図と同一符号は同一のものを
示し、3は100人のInxGa1−、As層で、In
の組成比Xが下から最表面層に向って、例えば0.12
〜O,Of (12%〜1%)としだいに小さくなっ
ている。
次に作用について説明する。
この発明のものも従来のものと同様に、St基板1上に
成長された約2μmのGaAs層2が、アニールによっ
て10’cm−”程度まで転位が低減されている。しか
し、この発明ではこの後この上にInの組成比Xを次第
に減じながらInxGa、□AsAs層3aAs層4を
交互に成長させている。すなわち、このようにGaAs
層2とInつGap−、As層3との界面でInの組成
比Xを0.12と充分大きくすれば、下からの伝搬転位
は充分面げられ、また、最表面のGaAs層5とI n
XGap−XAsAs層3界面でInの組成比Xを0.
01として格子のずれを小さくすれば、新たな転位の発
生やクロスハツチモホジの発生もなくなり、良好なGa
As層5が得られる。
成長された約2μmのGaAs層2が、アニールによっ
て10’cm−”程度まで転位が低減されている。しか
し、この発明ではこの後この上にInの組成比Xを次第
に減じながらInxGa、□AsAs層3aAs層4を
交互に成長させている。すなわち、このようにGaAs
層2とInつGap−、As層3との界面でInの組成
比Xを0.12と充分大きくすれば、下からの伝搬転位
は充分面げられ、また、最表面のGaAs層5とI n
XGap−XAsAs層3界面でInの組成比Xを0.
01として格子のずれを小さくすれば、新たな転位の発
生やクロスハツチモホジの発生もなくなり、良好なGa
As層5が得られる。
なお、上記実施例ではIII −V族の化合物半導体と
してGaAsを用いたが、他のIII −V族化合物半
導体として、例えばInPを用いた場合でも、また、こ
れらの混晶を用いた場合でも同様である。また、転位低
減層もI n、Gat−X As−GaAsの交互の層
のみでなく、格子定数差があれば他の混晶交互層を用い
ることも可能である。
してGaAsを用いたが、他のIII −V族化合物半
導体として、例えばInPを用いた場合でも、また、こ
れらの混晶を用いた場合でも同様である。また、転位低
減層もI n、Gat−X As−GaAsの交互の層
のみでなく、格子定数差があれば他の混晶交互層を用い
ることも可能である。
(発明の効果)
この発明は以上説明したとおり、基板上に異種の化合物
半導体層と、この化合物半導体層とわずかに格子定数の
異なる半導体層とを交互に成長させて構成される転位低
減層の化合物半導体層と半導体層間の格子定数差を最表
面層に向って次第に少なくしたので、新たな転位を発生
させることなく転位を充分低減でき、クロスハツチモホ
ロジのない良好な結晶を得ることが可能になるという効
果がある。
半導体層と、この化合物半導体層とわずかに格子定数の
異なる半導体層とを交互に成長させて構成される転位低
減層の化合物半導体層と半導体層間の格子定数差を最表
面層に向って次第に少なくしたので、新たな転位を発生
させることなく転位を充分低減でき、クロスハツチモホ
ロジのない良好な結晶を得ることが可能になるという効
果がある。
第1図はこの発明の転位低減層の一実施例の構造を示す
図、第2図は従来の転位低減層の構造を示す図である。 図において、1はSi基板、2.4.5はGaAs層、
3はこの発明のI n、Gap−、As層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 J : I nxGa+−xAs層 第2図 l・事件の表示 特願昭63−110806号2°
発6月0名称 転位低減層 3、補正をする者 代表者志岐守哉 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第2頁5行のr 10−Jを、「1oフc
+n−”Jと補正する。 (2)同じく第2頁17〜18行のrGaAs層4との
総厚みは2000大と厚く、」を、rGaAs層4の総
厚みは1000λと厚<、」と補正する。 以 上
図、第2図は従来の転位低減層の構造を示す図である。 図において、1はSi基板、2.4.5はGaAs層、
3はこの発明のI n、Gap−、As層である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 (外2名)第1図 J : I nxGa+−xAs層 第2図 l・事件の表示 特願昭63−110806号2°
発6月0名称 転位低減層 3、補正をする者 代表者志岐守哉 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)明細書第2頁5行のr 10−Jを、「1oフc
+n−”Jと補正する。 (2)同じく第2頁17〜18行のrGaAs層4との
総厚みは2000大と厚く、」を、rGaAs層4の総
厚みは1000λと厚<、」と補正する。 以 上
Claims (1)
- 基板上に異種の化合物半導体層と、この化合物半導体
層とわずかに格子定数の異なる半導体層とを交互に成長
させて構成される転位低減層において、前記化合物半導
体層と前記半導体層間の格子定数差を最表面層に向って
次第に少なくしたことを特徴とする転位低減層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63110806A JPH081893B2 (ja) | 1988-05-07 | 1988-05-07 | 転位低減層 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63110806A JPH081893B2 (ja) | 1988-05-07 | 1988-05-07 | 転位低減層 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01281719A true JPH01281719A (ja) | 1989-11-13 |
JPH081893B2 JPH081893B2 (ja) | 1996-01-10 |
Family
ID=14545129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63110806A Expired - Lifetime JPH081893B2 (ja) | 1988-05-07 | 1988-05-07 | 転位低減層 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH081893B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111039A (ja) * | 1994-07-25 | 2001-04-20 | Hitachi Ltd | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法 |
-
1988
- 1988-05-07 JP JP63110806A patent/JPH081893B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61104611A (ja) * | 1984-10-27 | 1986-05-22 | Matsushita Electric Ind Co Ltd | 3−5化合物単結晶薄膜をそなえたSi基板およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001111039A (ja) * | 1994-07-25 | 2001-04-20 | Hitachi Ltd | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH081893B2 (ja) | 1996-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5053835A (en) | Inp semiconductor thin film on si | |
JPH033364A (ja) | 半導体装置 | |
KR930004239B1 (ko) | 웨이퍼기판 및 화합물 반도체층으로 구성된 반도체기판 | |
JPH01281719A (ja) | 転位低減層 | |
JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
JPH0432220A (ja) | 半導体バッファ層構造 | |
JPS63248121A (ja) | エピタキシヤル結晶成長方法 | |
JPH01227424A (ja) | 化合物半導体基板 | |
JPS6028292A (ja) | 半導体レ−ザ素子 | |
JP2649876B2 (ja) | 基 板 | |
JPS63182815A (ja) | エピタキシアルウエ−ハの製造方法 | |
JPH03265122A (ja) | 半導体装置 | |
JPS63306619A (ja) | エピタキシャル結晶成長法 | |
JPS61155289A (ja) | 化合物半導体単結晶の製造方法 | |
JPH0393221A (ja) | 半導体基板 | |
JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
JPS57211737A (en) | Manufacture of semiconductor substrate | |
Nagai et al. | LPE of GaAs x Sb y P1− x− y continuously graded composition layer | |
JPH0336717A (ja) | 積層型半導体基板 | |
JP2520591B2 (ja) | 半導体ヘテロ接合体の製造方法 | |
JPH0677129A (ja) | 半導体薄膜の製造方法 | |
JPH08195356A (ja) | 半導体素子の製造方法及び半導体装置 | |
JPH03201480A (ja) | ダブルヘテロ構造の結晶構造物 | |
JPS63140520A (ja) | 異種基板上へのGaAsのヘテロエピタキシ−法 | |
JPH02142116A (ja) | エピタキシャル結晶成長法 |