JP2520591B2 - 半導体ヘテロ接合体の製造方法 - Google Patents
半導体ヘテロ接合体の製造方法Info
- Publication number
- JP2520591B2 JP2520591B2 JP60176432A JP17643285A JP2520591B2 JP 2520591 B2 JP2520591 B2 JP 2520591B2 JP 60176432 A JP60176432 A JP 60176432A JP 17643285 A JP17643285 A JP 17643285A JP 2520591 B2 JP2520591 B2 JP 2520591B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- lattice
- thin layer
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概要〕 格子定数を異にする２種の半導体（第１の半導体と第
２の半導体）よりなり格子整合された半導体ヘテロ接合
体の製造方法である。
２の半導体）よりなり格子整合された半導体ヘテロ接合
体の製造方法である。
第１の半導体の層と第２の半導体の層との間に、第２
の半導体の厚さ数十Å程度の薄層と第１の半導体の厚さ
数十Å程度の薄層との組を複数組入れることとし、この
半導体薄層の組の格子定数を、第１の半導体に近接する
側から第２の半導体に近接する側に向って次第に変化さ
せて行き、この半導体薄層の組の格子定数を、第１の半
導体の格子定数から第２の半導体の格子定数に接近させ
て行くものである。
の半導体の厚さ数十Å程度の薄層と第１の半導体の厚さ
数十Å程度の薄層との組を複数組入れることとし、この
半導体薄層の組の格子定数を、第１の半導体に近接する
側から第２の半導体に近接する側に向って次第に変化さ
せて行き、この半導体薄層の組の格子定数を、第１の半
導体の格子定数から第２の半導体の格子定数に接近させ
て行くものである。
本発明は、半導体ヘテロ接合体の製造方法に関する。
特に、格子定数を異にする２種の半導体よりなり格子整
合された半導体ヘテロ接合体の製造方法に関する。
特に、格子定数を異にする２種の半導体よりなり格子整
合された半導体ヘテロ接合体の製造方法に関する。
格子定数を異にする２種の半導体を使用して、半導体
ヘテロ接合体を形成するには、従来、当該２種の半導体
の格子定数の中間の格子定数を有するバッファー層を介
在させていた。このような目的に使用されるバッファー
層は、当該２種の半導体の一方または双方が化合物半導
体であるときはその混晶比を変更することにより得られ
ることが多いが、すべての半導体の組に対して、その中
間の格子定数を有する半導体（バッファー層として好適
な半導体）が存在するとは限らないことは明らかであ
る。
ヘテロ接合体を形成するには、従来、当該２種の半導体
の格子定数の中間の格子定数を有するバッファー層を介
在させていた。このような目的に使用されるバッファー
層は、当該２種の半導体の一方または双方が化合物半導
体であるときはその混晶比を変更することにより得られ
ることが多いが、すべての半導体の組に対して、その中
間の格子定数を有する半導体（バッファー層として好適
な半導体）が存在するとは限らないことは明らかであ
る。
バッファー層として好適な半導体が得られないとき
は、格子不整合のまゝヘテロ接合体を製造せざるを得な
い。このような場合でも、上層の半導体を十分厚く形成
すれば格子不整合そのものは治癒するが、格子不整合界
面に発生した結晶欠陥はそのまゝ成長することが一般で
あるため、一般には層厚を厚くしても消滅するとは限ら
ない。そのため、格子定数を異にする２種の半導体を使
用する場合、格子整合され結晶欠陥の存在しない半導体
ヘテロ接合体を製造することは容易ではなく、格子定数
を異にする２種の半導体よりなり結晶欠陥の存在しない
半導体ヘテロ接合体を製造する方法の開発が望まれてい
た。
は、格子不整合のまゝヘテロ接合体を製造せざるを得な
い。このような場合でも、上層の半導体を十分厚く形成
すれば格子不整合そのものは治癒するが、格子不整合界
面に発生した結晶欠陥はそのまゝ成長することが一般で
あるため、一般には層厚を厚くしても消滅するとは限ら
ない。そのため、格子定数を異にする２種の半導体を使
用する場合、格子整合され結晶欠陥の存在しない半導体
ヘテロ接合体を製造することは容易ではなく、格子定数
を異にする２種の半導体よりなり結晶欠陥の存在しない
半導体ヘテロ接合体を製造する方法の開発が望まれてい
た。
本発明の目的はこの要請に応えることにあり、格子定
数を異にする２種の半導体よりなり格子整合され結晶欠
陥の存在しない半導体ヘテロ接合体を製造する方法を提
供することにある。
数を異にする２種の半導体よりなり格子整合され結晶欠
陥の存在しない半導体ヘテロ接合体を製造する方法を提
供することにある。
上記の目的は、第１の半導体とこの第１の半導体と格
子定数を異にする第２の半導体とよりなる半導体ヘテロ
接合体の製造方法において、前記の第１の半導体（１）
と前記の第２の半導体（２）との間に、前記の第２の半
導体の薄層と前記の第１の半導体の薄層との組（３）を
複数組形成し、この薄層の組（３）のそれぞれを構成す
る各層の層厚は、前記の第１の半導体の薄層については
前記の第１の半導体（１）に近接する側から前記の第２
の半導体（２）に近接する側に向って次第に小さくさ
れ、前記の第２の半導体の薄層については前記の第１の
半導体（１）に近接する側から前記の第２の半導体
（２）に近接する側に向って次第に大きくされている半
導体ヘテロ接合体の製造方法によって達成される。
子定数を異にする第２の半導体とよりなる半導体ヘテロ
接合体の製造方法において、前記の第１の半導体（１）
と前記の第２の半導体（２）との間に、前記の第２の半
導体の薄層と前記の第１の半導体の薄層との組（３）を
複数組形成し、この薄層の組（３）のそれぞれを構成す
る各層の層厚は、前記の第１の半導体の薄層については
前記の第１の半導体（１）に近接する側から前記の第２
の半導体（２）に近接する側に向って次第に小さくさ
れ、前記の第２の半導体の薄層については前記の第１の
半導体（１）に近接する側から前記の第２の半導体
（２）に近接する側に向って次第に大きくされている半
導体ヘテロ接合体の製造方法によって達成される。
格子定数がそれぞれaA、aBである２種の結晶性物質の
薄膜４、５を第１図に示すように接触して形成すると、
これらの薄膜４、５の格子定数はいずれも、下式に示す
ように、当該２種の結晶性物質の格子定数aA、aBの中間
の値aCに変化することが知られている。
薄膜４、５を第１図に示すように接触して形成すると、
これらの薄膜４、５の格子定数はいずれも、下式に示す
ように、当該２種の結晶性物質の格子定数aA、aBの中間
の値aCに変化することが知られている。
但し、 ｆは格子不整合度であり、 dA、dBは、それぞれの結晶性物質の膜厚であり、 GA、GBは、それぞれの結晶性物質のせん断率である。
本発明は、この性質を利用したものであり、第２図に
示すように、第１の半導体の層１と第２の半導体の層２
との間に、第２の半導体の厚さ数十Å程度の薄層32a〜3
2eと第１の半導体の厚さ数十Å程度の薄層31a〜31eとの
組3a〜3eの複数を入れることゝし、この半導体薄層の組
3a〜3eの格子定数を、第１の半導体１に近接する側から
第２の半導体２に近接する側に向って、第１の半導体１
の格子定数に近似した値から第２の半導体２の格子定数
に近似した値に、次第に変化させて行くことゝしたもの
である。
示すように、第１の半導体の層１と第２の半導体の層２
との間に、第２の半導体の厚さ数十Å程度の薄層32a〜3
2eと第１の半導体の厚さ数十Å程度の薄層31a〜31eとの
組3a〜3eの複数を入れることゝし、この半導体薄層の組
3a〜3eの格子定数を、第１の半導体１に近接する側から
第２の半導体２に近接する側に向って、第１の半導体１
の格子定数に近似した値から第２の半導体２の格子定数
に近似した値に、次第に変化させて行くことゝしたもの
である。
以下、図面を参照しつゝ、本発明の一実施例に係る半
導体ヘテロ接合体の製造方法についてさらに説明する。
導体ヘテロ接合体の製造方法についてさらに説明する。
第２図参照 PbTe基板上にPbTe0.96Se0.04層を形成する場合につい
て述べる。
て述べる。
PbTeの格子定数は6.46Åであり、PbTe0.96Se0.04の格
子定数は6.448Åであり、これらを直接接触させた場合
は格子整合しえない。そこで、PbTe基板１とPbTeSe層２
との間に、PbTe層31とPbTeSe層32との組を５組（PbTe基
板１に近い方から順に3a、3b、3c、3d、3e）設けること
とし、各層の厚さを下表の如くした。
子定数は6.448Åであり、これらを直接接触させた場合
は格子整合しえない。そこで、PbTe基板１とPbTeSe層２
との間に、PbTe層31とPbTeSe層32との組を５組（PbTe基
板１に近い方から順に3a、3b、3c、3d、3e）設けること
とし、各層の厚さを下表の如くした。
成長方法は通常のHWE法を使用した。
以上のようにして製造したPbTe−PbTeSeヘテロ接合体
を、2,000倍の光学顕微鏡を使用して観察したところ、
異常成長部は全く観察されなかった。ちなみに、PbTe基
板上に上記の混晶比のPbTeSe層を直接成長した場合のヘ
テロ接合体に同様の検査方法を適用した場合は１cm2当
り約105個の異常成長部が認められた。
を、2,000倍の光学顕微鏡を使用して観察したところ、
異常成長部は全く観察されなかった。ちなみに、PbTe基
板上に上記の混晶比のPbTeSe層を直接成長した場合のヘ
テロ接合体に同様の検査方法を適用した場合は１cm2当
り約105個の異常成長部が認められた。
以上説明せるとおり、本発明に係る半導体ヘテロ接合
体の製造方法にあっては、格子定数を異にする二つの半
導体（第１の半導体と第２の半導体）のヘテロ接合体を
製造する場合、 イ．上記二つの半導体の層の間に、第２の半導体の厚さ
数十Å程度の薄層と第１の半導体の厚さ数十Å程度の薄
層との組を複数組入れることとし、 ロ．この組をなす薄層の層厚は、第１の半導体の薄層に
ついては、第１の半導体の層から第２の半導体の層に向
って次第に小さく、第２の半導体の薄層については、第
１の半導体の層から第２の半導体の層に向って次第に大
きくすることとされているので、格子定数を異にする２
種の半導体をもって格子整合された半導体ヘテロ接合体
の製造方法を提供することができる。
体の製造方法にあっては、格子定数を異にする二つの半
導体（第１の半導体と第２の半導体）のヘテロ接合体を
製造する場合、 イ．上記二つの半導体の層の間に、第２の半導体の厚さ
数十Å程度の薄層と第１の半導体の厚さ数十Å程度の薄
層との組を複数組入れることとし、 ロ．この組をなす薄層の層厚は、第１の半導体の薄層に
ついては、第１の半導体の層から第２の半導体の層に向
って次第に小さく、第２の半導体の薄層については、第
１の半導体の層から第２の半導体の層に向って次第に大
きくすることとされているので、格子定数を異にする２
種の半導体をもって格子整合された半導体ヘテロ接合体
の製造方法を提供することができる。
第１図は、本発明の原理説明図である。 第２図は、本発明の一実施例説明図である。 １……第１半導体の層、２……第２半導体の層、3a〜3e
……第２の半導体の薄層と第１の半導体の薄層との組、
31a〜31e……第１の半導体の薄層、32a〜32e……第２の
半導体の薄層。
……第２の半導体の薄層と第１の半導体の薄層との組、
31a〜31e……第１の半導体の薄層、32a〜32e……第２の
半導体の薄層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 宏爾 川崎市中原区上小田中1015番地 富士通 株式会社内 (56)参考文献 特開 昭60−28268（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１の半導体と該第１の半導体と格子定数
を異にする第２の半導体とよりなる半導体ヘテロ接合体
の製造方法において、 前記第１の半導体（１）と前記第２の半導体（２）との
間に、前記第２の半導体の薄層と前記第１の半導体の薄
層との組（３）を複数組形成し、 該薄層の組（３）のそれぞれを構成する各層の層厚は、
前記第１の半導体の薄層については前記第１の半導体
（１）に近接する側から前記第２の半導体（２）に近接
する側に向って次第に小さくされ、前記第２の半導体の
薄層については前記第１の半導体（１）に近接する側か
ら前記第２の半導体（２）に近接する側に向って次第に
大きくされてなる ことを特徴とする半導体ヘテロ接合体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176432A JP2520591B2 (ja) | 1985-08-10 | 1985-08-10 | 半導体ヘテロ接合体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60176432A JP2520591B2 (ja) | 1985-08-10 | 1985-08-10 | 半導体ヘテロ接合体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6236808A JPS6236808A (ja) | 1987-02-17 |
| JP2520591B2 true JP2520591B2 (ja) | 1996-07-31 |
Family
ID=16013599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60176432A Expired - Lifetime JP2520591B2 (ja) | 1985-08-10 | 1985-08-10 | 半導体ヘテロ接合体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520591B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6539326B2 (ja) * | 2017-10-13 | 2019-07-03 | 本田技研工業株式会社 | サスペンション装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028268A (ja) * | 1983-07-26 | 1985-02-13 | Agency Of Ind Science & Technol | 半導体装置 |
-
1985
- 1985-08-10 JP JP60176432A patent/JP2520591B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236808A (ja) | 1987-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH033364A (ja) | 半導体装置 | |
| JPH03236218A (ja) | 化合物半導体装置およびその製造方法 | |
| JP2520591B2 (ja) | 半導体ヘテロ接合体の製造方法 | |
| JPS5946414B2 (ja) | 化合物半導体装置 | |
| DE2310117A1 (de) | Verfahren zum aufwachsen von versetzungsfreien einkristallinen schichten auf keimkristallen | |
| JPS61294877A (ja) | 半導体装置 | |
| JPS5921084A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPS63184320A (ja) | 半導体装置 | |
| JPS6140027A (ja) | 結晶成長法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JPS61131414A (ja) | 半導体装置 | |
| JPS5973499A (ja) | 化合物半導体の成長方法 | |
| JPS58196057A (ja) | 半導体装置 | |
| JPS6164118A (ja) | 半導体装置の製造方法 | |
| JPS6062109A (ja) | 化合物半導体材料 | |
| JP2847307B2 (ja) | 磁性半導体素子及びその製造方法並びに磁気光読み取りヘッド | |
| JPS62158313A (ja) | 半導体積層体 | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JPH0292899A (ja) | 化合物半導体膜の製造方法 | |
| JPH01143220A (ja) | ゲルマニウムの保護膜およびその製造方法 | |
| JPS63179513A (ja) | 非混和性化合物半導体四元混晶の製造方法 | |
| JPH02232931A (ja) | 半導体素子の製造方法 | |
| JPH01125918A (ja) | 半導体基板 |