JPS62158313A - 半導体積層体 - Google Patents
半導体積層体Info
- Publication number
- JPS62158313A JPS62158313A JP29835685A JP29835685A JPS62158313A JP S62158313 A JPS62158313 A JP S62158313A JP 29835685 A JP29835685 A JP 29835685A JP 29835685 A JP29835685 A JP 29835685A JP S62158313 A JPS62158313 A JP S62158313A
- Authority
- JP
- Japan
- Prior art keywords
- composition
- layer
- compound semiconductor
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１血ユ１
本発明は、結品半々体塁根上に化合物半導体層を積層形
成した半導体積層体に関するものであって、更に詳細に
は、シリコン基板上にＧａＰやＧａΔＳ ＷのＩＩＩ−
ＶＩ７に化合物半導体から成るエピタキシセル層を形成
させた半導体積層体に関するものである。
成した半導体積層体に関するものであって、更に詳細に
は、シリコン基板上にＧａＰやＧａΔＳ ＷのＩＩＩ−
ＶＩ７に化合物半導体から成るエピタキシセル層を形成
させた半導体積層体に関するものである。
及」ｕ先玉
シリコン基板上にエピタキシャル成長させたＧａ Ａ
Ｓ 層を形成するために、シリコン基板上にアモルフ１
スシリコンを堆積させた後、その上にＧａΔＳ Ｐ！４
をエピタキシャル成長させるか、またはシリコン上にＩ
ＩＩ−Ｖ化合物の薄膜を交ｎに積層して歪超格子を形成
し、その上にＧａＡＳ層を１ピタキシヤル成長させる方
法等が知られている。
Ｓ 層を形成するために、シリコン基板上にアモルフ１
スシリコンを堆積させた後、その上にＧａΔＳ Ｐ！４
をエピタキシャル成長させるか、またはシリコン上にＩ
ＩＩ−Ｖ化合物の薄膜を交ｎに積層して歪超格子を形成
し、その上にＧａＡＳ層を１ピタキシヤル成長させる方
法等が知られている。
この様に、シリコン基板上にアーしルフ７スシリコンを
介してＧａＡｓ層をエピタキシャル成長させる場合には
、Ｖ板シリニ１ンの格子窓Ｈｋ （ａ ＝ ５ 。
介してＧａＡｓ層をエピタキシャル成長させる場合には
、Ｖ板シリニ１ンの格子窓Ｈｋ （ａ ＝ ５ 。
４２０オンゲス１〜ローム）とＧａＡＳの格子定数（ａ
＝５．６５３オンゲス１−ローム）の差が大きい為、成
長させられたＧ ａ Ａ Ｓ層に転位等の各秤欠陥が存
在したり、アンチフェーズドメインの形成等が発生して
、結晶性が悪く且つ表面モルフォロジーも良くない、又
、歪超格子を介在させた場合、Ａ Ｉ Ｐ、Ａ Ｉ Ｇ
ａＰ、ＧａＰ、ＧａＡｓＰの４種類の薄膜の積層構造と
する為に、精密な膜厚制御や組成制御を必要とし、製造
上技術的困難性が存在している。
＝５．６５３オンゲス１−ローム）の差が大きい為、成
長させられたＧ ａ Ａ Ｓ層に転位等の各秤欠陥が存
在したり、アンチフェーズドメインの形成等が発生して
、結晶性が悪く且つ表面モルフォロジーも良くない、又
、歪超格子を介在させた場合、Ａ Ｉ Ｐ、Ａ Ｉ Ｇ
ａＰ、ＧａＰ、ＧａＡｓＰの４種類の薄膜の積層構造と
する為に、精密な膜厚制御や組成制御を必要とし、製造
上技術的困難性が存在している。
本発明は９以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、結晶性が良好で、欠
陥が少なく、且つ表面モルフオＯジーが優れたＩＩＩ−
Ｖ化合物エピタキシャル層をシリコンυ根上に形成した
半導体積層体を提供することを目的とする。
した如き従来技術の欠点を解消し、結晶性が良好で、欠
陥が少なく、且つ表面モルフオＯジーが優れたＩＩＩ−
Ｖ化合物エピタキシャル層をシリコンυ根上に形成した
半導体積層体を提供することを目的とする。
構成
本発明に随れば、結晶す根と化合物半導体との間にバラ
フン・層を介在させて結晶基板とエピタキシトル化合物
半導体層との間の結晶格子のマツチングをとることを特
徴とするものである６例えば。
フン・層を介在させて結晶基板とエピタキシトル化合物
半導体層との間の結晶格子のマツチングをとることを特
徴とするものである６例えば。
シリ」ンＪｊ板とＩＩＩ−Ｖ化合物半導体エピタキシャ
ル層との間に１両方に格子整合のとれる混晶半導体を介
在さＶることによりシリコンとＩＩＩ−Ｖ族化合物半導
体の両方に格子整合をとることを可能としている。
ル層との間に１両方に格子整合のとれる混晶半導体を介
在さＶることによりシリコンとＩＩＩ−Ｖ族化合物半導
体の両方に格子整合をとることを可能としている。
本発明の好適実ｊ７１！ｐ３様においては、シリコン基
板上に、シリコンの格子定数と略等しい組成Ｘ−０，９
０乃至１．０を有するＺｎＳ、５ｅｔ−、。
板上に、シリコンの格子定数と略等しい組成Ｘ−０，９
０乃至１．０を有するＺｎＳ、５ｅｔ−、。
（ｘ Ｌ、ｉＳのモル分率）の混晶化合物をエピタキシ
ャル成長させ、続いて、ｔｉｆＵ成Ｘを徐々に変化させ
ながら、ＺｎＳｘＳｅ１、を成長させて組成傾斜層を形
成し、ＺｎＳｘＳｅ１、、の最上層の組成がＩＩＩ−Ｖ
族化合物半々体の格子定数と一致する組成に近い組成と
させ、その上にＩＩＩ−Ｖ族化合物半導体をエピタキシ
ャル成長させることを特徴としている。
ャル成長させ、続いて、ｔｉｆＵ成Ｘを徐々に変化させ
ながら、ＺｎＳｘＳｅ１、を成長させて組成傾斜層を形
成し、ＺｎＳｘＳｅ１、、の最上層の組成がＩＩＩ−Ｖ
族化合物半々体の格子定数と一致する組成に近い組成と
させ、その上にＩＩＩ−Ｖ族化合物半導体をエピタキシ
ャル成長させることを特徴としている。
この様に、化合物半導体層をシリコンの如き結晶基板上
に、エピタキシャル形成した半導体積層体は、半導体レ
ーザやその他の電気的及び／又は光学的集積回路を七ノ
リシックに形成する場合に使用することが可能である０
本発明によれば、基板と化合物半導体とが格子定数が異
なっていてもバッファ層としての組成傾斜層を介在させ
ることによって結晶性のマツチングをとって化合物半導
体をエピタキシャル形成させることを可能としている。
に、エピタキシャル形成した半導体積層体は、半導体レ
ーザやその他の電気的及び／又は光学的集積回路を七ノ
リシックに形成する場合に使用することが可能である０
本発明によれば、基板と化合物半導体とが格子定数が異
なっていてもバッファ層としての組成傾斜層を介在させ
ることによって結晶性のマツチングをとって化合物半導
体をエピタキシャル形成させることを可能としている。
添附の図面を参考に本発明の具体的実施の態（基に付い
て詳細に説明する。
て詳細に説明する。
ＺｎＳｘＳｅ１、 （ｘ＝Ｏ〜１ ）混晶半導体は、
仝率固溶体であり、且つその結晶構造は、ぼＩυ亜鉛鉱
構造を有している。又、第１図は、ＺｎＳｘＳｅ１−ｘ
Ｓｅ、−８の組成Ｘと室温での格子定数との関係を示し
ている。第１図から分る様に、３ｉ。
仝率固溶体であり、且つその結晶構造は、ぼＩυ亜鉛鉱
構造を有している。又、第１図は、ＺｎＳｘＳｅ１−ｘ
Ｓｅ、−８の組成Ｘと室温での格子定数との関係を示し
ている。第１図から分る様に、３ｉ。
ＧａＡｓ、ＧａＰの格子定数は、夫々９図中矢印でホし
てあり、ＺｎＳｘＳｅ１−、、（７）Ｘ＝０／）１らｘ
＝１の闇に含まれている。従って、適当な組成Ｘを選択
することによって、Ｓ ｉ、ＧａＡｓ、Ｇａ ｐに格子
整合の取れた混晶化合物ｚｎｓ、ｓｃ １−ｘとさＵる
ことが可能である。 。
てあり、ＺｎＳｘＳｅ１−、、（７）Ｘ＝０／）１らｘ
＝１の闇に含まれている。従って、適当な組成Ｘを選択
することによって、Ｓ ｉ、ＧａＡｓ、Ｇａ ｐに格子
整合の取れた混晶化合物ｚｎｓ、ｓｃ １−ｘとさＵる
ことが可能である。 。
尚、第１図においては、格子定数と組成Ｘとの関係は心
線で表わＵれており、Ｓｉどはｘ＝０゜９６において、
ＧａＡＳとはＸ ＝ ０ 、０６１．、、 ａ３ イて
、またＧａＰとはｘ＝０．８５付近で大々格子整合が取
れる様に読取れる。しかしながら１組成の求め方による
誤差、測定点の少なさ等から、Ｉｎ密な直線性は未ｔご
確立されておらず、且つ整合する×の値も誤差がある為
、Ｓｌとは、ｘ＝０．９０からｘ＝１．Ｏの間にＪ３い
て、ＧａＡｓとはＸ＝０からｘ＝０．１の間において、
又ＧａＰとはｘ＝０．８２からｘ＝０．８０での間にお
いての伯で格子整合を得ることが可能である。
線で表わＵれており、Ｓｉどはｘ＝０゜９６において、
ＧａＡＳとはＸ ＝ ０ 、０６１．、、 ａ３ イて
、またＧａＰとはｘ＝０．８５付近で大々格子整合が取
れる様に読取れる。しかしながら１組成の求め方による
誤差、測定点の少なさ等から、Ｉｎ密な直線性は未ｔご
確立されておらず、且つ整合する×の値も誤差がある為
、Ｓｌとは、ｘ＝０．９０からｘ＝１．Ｏの間にＪ３い
て、ＧａＡｓとはＸ＝０からｘ＝０．１の間において、
又ＧａＰとはｘ＝０．８２からｘ＝０．８０での間にお
いての伯で格子整合を得ることが可能である。
第２図は１本発明の１実施例に基づいて構成された半導
体積層体を断面で示しである。Ｓｉ塁撮１の上人面上に
、ＺｎＳ、Ｓｅ＋−ｘ （ｘ＝０゜９０〜１．０）の
組成の第１バツツ７層２をエピタキシャル成長法によっ
て０．２乃至１５ミクロンの層厚に形成しである。この
場合に１組成層の６２品とＳｉとの格子整合が良くとれ
たバッフｔｚ 層が成長される場合には、その層〃を１
ミクロン以下とさ「ることも可能である。しかしながら
、格子に僅かの不整合がある場合笠を考慮しで、その不
整合の度合いに応じて１層厚を１乃至１５ミクＯンに設
定することが好適である０次いで、その上に、エピタキ
シャル成長用の原料であるＳ及びＳｅ、あるいは夫等を
含有する化合物の供給Ａの比を徐々に変化させながらエ
ピタキシャル成長を行い、第２バッファ層としての組成
傾斜層３を１０乃至１００ミクロンの層厚に成長させる
。この場合、ｚｎｓｘｓｅ、−８の最上部４がその上に
積層するＧａＡＳ又はＧ ａ ｌ）願等の所望のＩＩＩ
−Ｖ族化合物半導体の結晶格子との整合のとり易い混
晶組成Ｘとなる様にする０例えば、 ＧａＡｓを積層υ
る場合には、ｘ＝Ｑからｘ＝（’）、１となる様ニ、役
定し、ＧａＰの場合はＸ＝０．８０−０゜８９となる様
に設定する。従って、この層４は第３バツノ７・層とし
て機能する０次いで、その上に。
体積層体を断面で示しである。Ｓｉ塁撮１の上人面上に
、ＺｎＳ、Ｓｅ＋−ｘ （ｘ＝０゜９０〜１．０）の
組成の第１バツツ７層２をエピタキシャル成長法によっ
て０．２乃至１５ミクロンの層厚に形成しである。この
場合に１組成層の６２品とＳｉとの格子整合が良くとれ
たバッフｔｚ 層が成長される場合には、その層〃を１
ミクロン以下とさ「ることも可能である。しかしながら
、格子に僅かの不整合がある場合笠を考慮しで、その不
整合の度合いに応じて１層厚を１乃至１５ミクＯンに設
定することが好適である０次いで、その上に、エピタキ
シャル成長用の原料であるＳ及びＳｅ、あるいは夫等を
含有する化合物の供給Ａの比を徐々に変化させながらエ
ピタキシャル成長を行い、第２バッファ層としての組成
傾斜層３を１０乃至１００ミクロンの層厚に成長させる
。この場合、ｚｎｓｘｓｅ、−８の最上部４がその上に
積層するＧａＡＳ又はＧ ａ ｌ）願等の所望のＩＩＩ
−Ｖ族化合物半導体の結晶格子との整合のとり易い混
晶組成Ｘとなる様にする０例えば、 ＧａＡｓを積層υ
る場合には、ｘ＝Ｑからｘ＝（’）、１となる様ニ、役
定し、ＧａＰの場合はＸ＝０．８０−０゜８９となる様
に設定する。従って、この層４は第３バツノ７・層とし
て機能する０次いで、その上に。
ＧａＡＳ又はＧａＰ″！′ｆの所望の化合物半導体から
なる物質でエピタキシャル成長層５が形成されている。
なる物質でエピタキシャル成長層５が形成されている。
効 宋
以上、詳説した如く１本発明に拠れば、シリコンの如き
結晶半導体基板上に、欠陥が少なく９表面しルフＡロジ
ーの優れたＧａＡｓやＧａＰ等の所望の化合物半導体層
を積層形成した半導体積層体を提供することが可能であ
る０本発明の半導体積層体は、電気的又は光学的半導体
集積回路装置等の重板として使用するのに好適である。
結晶半導体基板上に、欠陥が少なく９表面しルフＡロジ
ーの優れたＧａＡｓやＧａＰ等の所望の化合物半導体層
を積層形成した半導体積層体を提供することが可能であ
る０本発明の半導体積層体は、電気的又は光学的半導体
集積回路装置等の重板として使用するのに好適である。
以上９本発明の具体的実施例に付いて詳細に説明したが
１本発明はこれらの具体例にのみ限定されるものではな
く９本発明の技術的範囲を逸脱することなしに１種々の
変形が可能であることは勿論である１例えば、 ＧａＡ
ｓ、ＱａＰの代わりにＡＩＰ、ＡｌＡｓ等を堆積させて
も良い、ＡＩＰの場合には、ｘ＝０．７５〜０．８５と
し、ＡｌＡｓの場合には、Ｘ＝Ｑ〜０．０８とする。更
に△Ｉ ＧａＡＳ （Ｘ＝Ｏ〜０．１ ）、△１ＧａＰ
（ｘ＝０．７５〜０．８９＞、Ｇａ、Ｉ ｎ、−。
１本発明はこれらの具体例にのみ限定されるものではな
く９本発明の技術的範囲を逸脱することなしに１種々の
変形が可能であることは勿論である１例えば、 ＧａＡ
ｓ、ＱａＰの代わりにＡＩＰ、ＡｌＡｓ等を堆積させて
も良い、ＡＩＰの場合には、ｘ＝０．７５〜０．８５と
し、ＡｌＡｓの場合には、Ｘ＝Ｑ〜０．０８とする。更
に△Ｉ ＧａＡＳ （Ｘ＝Ｏ〜０．１ ）、△１ＧａＰ
（ｘ＝０．７５〜０．８９＞、Ｇａ、Ｉ ｎ、−。
１）（ｙ≧０．４７）、Ａ Ｉ、Ｉｎ、−、Ｐ （ｙ＞
０．４７）等の化合物半導体を堆積させることも可能で
あり、又格子定数がＺｎＳとＺｎＳｘＳｅ１−ｅとの間
にあるそ１いを有するＡｌＧａ１ｎＰ、ＩｎＧａＡｓｐ
、ＱａＡｓＰ′ｓの化合物半導体をｊｌｉ積することも
可能であり、混晶組成Ｘは、夫々の化合物に対応した格
子整合のとれる値又はその近傍の値に設定すれば良い。
０．４７）等の化合物半導体を堆積させることも可能で
あり、又格子定数がＺｎＳとＺｎＳｘＳｅ１−ｅとの間
にあるそ１いを有するＡｌＧａ１ｎＰ、ＩｎＧａＡｓｐ
、ＱａＡｓＰ′ｓの化合物半導体をｊｌｉ積することも
可能であり、混晶組成Ｘは、夫々の化合物に対応した格
子整合のとれる値又はその近傍の値に設定すれば良い。
第１図は実験的に求めた／ｎ５ｘｓｅ１□ のの組成Ｘ
と格子定数との関係を示したグラフ図。 であり、第２図は本発明の１実施例に基づいて構成され
た半導体積層体の概略断面図である。 （符号の説明） １：シリコン！ユ仮 ２：第１バッフシン層 ３：第２バッファ層（傾斜組成層） ／ｌ：第３バツフ？層 ５：化合物半導体層
と格子定数との関係を示したグラフ図。 であり、第２図は本発明の１実施例に基づいて構成され
た半導体積層体の概略断面図である。 （符号の説明） １：シリコン！ユ仮 ２：第１バッフシン層 ３：第２バッファ層（傾斜組成層） ／ｌ：第３バツフ？層 ５：化合物半導体層
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板上にＳｉ基板と格子定数が一致する混晶組
成に近い組成を何する硫化亜鉛とセレン化亜鉛の混晶か
らなる化合物半導体を積層させ、その上にその混晶組成
を変化させて組成に傾斜を持たせた組成傾斜層を積層さ
せ、混晶の最上層をIII−Ｖ族化合物半導体の格子定数
と一致する格子定数を有する混晶組成に近い組成にして
、その上にIII−Ｖ族化合物半導体が積層されているこ
とを特徴とする半導体積層体。 ２、特許請求の範囲第１項において、Ｓｉ基板と格子整
合を取る為に、Ｓｉ基板に接するＺｎＳ＿ｘＳｅ＿１＿
−＿ｘ（ｘはＳのモル分率）の組成がｘ＝０．９からｘ
＝１．０の範囲にあることを特徴とする半導体積層体。 ３、特許請求の範囲第１項において、ＧａＡｓ層と格子
整合をとる為に、ＧａＡｓ層に接するＺｎＳ＿ｘＳｅ＿
１＿−＿ｘの組成がｘ＝０からｘ＝０．１の範囲にある
ことを特徴とする半導体積層体。 ４、特許請求の範囲第１項において、ＧａＰ層と格子整
合をとる為に、ＧａＰ層に接するＺｎＳ＿ｘＳｅ＿１＿
−＿ｘの組成が、Ｘ＝０．８０からｘ＝０．８９の範囲
にあることを特徴とする半導体積層体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29835685A JPS62158313A (ja) | 1985-12-30 | 1985-12-30 | 半導体積層体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29835685A JPS62158313A (ja) | 1985-12-30 | 1985-12-30 | 半導体積層体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62158313A true JPS62158313A (ja) | 1987-07-14 |
Family
ID=17858625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29835685A Pending JPS62158313A (ja) | 1985-12-30 | 1985-12-30 | 半導体積層体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62158313A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251220A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板 |
| JP2009236604A (ja) * | 2008-03-26 | 2009-10-15 | Kanto Auto Works Ltd | 車載メータ |
-
1985
- 1985-12-30 JP JP29835685A patent/JPS62158313A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251220A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Telegr & Teleph Corp <Ntt> | 複合半導体基板 |
| JP2009236604A (ja) * | 2008-03-26 | 2009-10-15 | Kanto Auto Works Ltd | 車載メータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6012724A (ja) | 化合物半導体の成長方法 | |
| JPH076951A (ja) | シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| GB2338107A (en) | Buffer layers for semiconductor devices | |
| US4789421A (en) | Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal | |
| Basson et al. | The introduction of misfit dislocations in HgCdTe epitaxial layers | |
| EP0533113A2 (en) | Method of manufacturing a thin Hg1-xCdxTe film | |
| JPS62158313A (ja) | 半導体積層体 | |
| JPH05175119A (ja) | 半導体装置及びその製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPS5973499A (ja) | 化合物半導体の成長方法 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH08316145A (ja) | 半導体薄膜の成膜方法 | |
| JPH0292899A (ja) | 化合物半導体膜の製造方法 | |
| JPH09223666A (ja) | 単結晶薄膜の成長レートの決定方法 | |
| JPS6062109A (ja) | 化合物半導体材料 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPS60134415A (ja) | 半導体基板 | |
| JPH0524113B2 (ja) | ||
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JP4052458B2 (ja) | ＺｎＯ半導体びその製造方法 | |
| JP2574225B2 (ja) | 多成分薄膜 | |
| JPH01211913A (ja) | エピタキシャル成長方法 | |
| JPS63177487A (ja) | 半導体素子 |