JPH0251220A - 複合半導体基板 - Google Patents
複合半導体基板Info
- Publication number
- JPH0251220A JPH0251220A JP20149088A JP20149088A JPH0251220A JP H0251220 A JPH0251220 A JP H0251220A JP 20149088 A JP20149088 A JP 20149088A JP 20149088 A JP20149088 A JP 20149088A JP H0251220 A JPH0251220 A JP H0251220A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- stress
- layer
- crystal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000002131 composite material Substances 0.000 title claims description 25
- 239000013078 crystal Substances 0.000 claims abstract description 126
- 239000000463 material Substances 0.000 claims abstract description 7
- 230000035882 stress Effects 0.000 abstract description 66
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 40
- 230000008646 thermal stress Effects 0.000 abstract description 20
- 230000006698 induction Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 101
- 238000001816 cooling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は単結晶基板上に単結晶層を成長させた複合半導
体基板に関するものである。
体基板に関するものである。
特に、単結晶層として複数の薄膜を用いる複合半導体基
板に関するものである。
板に関するものである。
複合半導体基板は単結晶半導体基板上に基板とは異なる
単結晶層を成長させた構造となっている。
単結晶層を成長させた構造となっている。
このような構造の従来の複合半導体基板では、単結晶半
導体基板を成長させた単結晶層の熱膨張係数が異なるの
で成長温度と室温の温度差に起因する熱応力が単結晶層
内に生じる。
導体基板を成長させた単結晶層の熱膨張係数が異なるの
で成長温度と室温の温度差に起因する熱応力が単結晶層
内に生じる。
そして熱膨張係数の異なる材料からなる単結晶層を有す
る複合半導体基板においては、単結晶層の成長時に導入
された欠陥の他に成長終了後基板を成長温度から室温に
冷却する間に発生する転移（欠陥）がある。
る複合半導体基板においては、単結晶層の成長時に導入
された欠陥の他に成長終了後基板を成長温度から室温に
冷却する間に発生する転移（欠陥）がある。
Ｓｉ基板上にＧａＡｓ単結晶層を形成した従来の複合半
導体基板を例にして、上述の熱応力と転位の発生につい
て説明する。成長温度ＴｇでＳｉ基板上にＧａＡｓ単結
晶層を形成した後冷却を開始するとＳｉ基板の熱膨張係
数α８．とＧａＡｓの熱膨張係数α。ａＡｓとの差（α
ＧｍＡ、−αＳりに基づく応力６．＝（αＧ５Ａｓ−α
ｓｔ） ｘ （Ｔｇ Ｔ）が第６図の直線りのように
発生する。他方、ＧａＡｓ単結晶層に応力が働きその応
力がＧａＡｓ単結晶層の材料と温度で決まる臨界応力σ
。を越えると、この応力を緩和する方向にＧａＡｓ単結
晶内に転位が導入される。臨界応力σ。の温度依存性は
第６図のＭに示すように温度を下げると指数関数的に増
大する。よって両面線の交点をＡ、その温度をＴＡとす
るＴ Ａ＜ Ｔ ＜ Ｔ ｇの間では熱応力σ、の方が
臨界応力σＣより大きいので、ＧａＡｓ単結晶層内に転
位が発生し、結果として熱応力σアが緩和される。ただ
し、ここでは簡単のため転位発生による応力緩和の効果
は無視した。なおＴ ＜ Ｔ Ａにおいては熱応力σ７
が臨界応力σ、より小さいので、熱応力σ７がＧａＡｓ
単結晶層内に残留することになる。
導体基板を例にして、上述の熱応力と転位の発生につい
て説明する。成長温度ＴｇでＳｉ基板上にＧａＡｓ単結
晶層を形成した後冷却を開始するとＳｉ基板の熱膨張係
数α８．とＧａＡｓの熱膨張係数α。ａＡｓとの差（α
ＧｍＡ、−αＳりに基づく応力６．＝（αＧ５Ａｓ−α
ｓｔ） ｘ （Ｔｇ Ｔ）が第６図の直線りのように
発生する。他方、ＧａＡｓ単結晶層に応力が働きその応
力がＧａＡｓ単結晶層の材料と温度で決まる臨界応力σ
。を越えると、この応力を緩和する方向にＧａＡｓ単結
晶内に転位が導入される。臨界応力σ。の温度依存性は
第６図のＭに示すように温度を下げると指数関数的に増
大する。よって両面線の交点をＡ、その温度をＴＡとす
るＴ Ａ＜ Ｔ ＜ Ｔ ｇの間では熱応力σ、の方が
臨界応力σＣより大きいので、ＧａＡｓ単結晶層内に転
位が発生し、結果として熱応力σアが緩和される。ただ
し、ここでは簡単のため転位発生による応力緩和の効果
は無視した。なおＴ ＜ Ｔ Ａにおいては熱応力σ７
が臨界応力σ、より小さいので、熱応力σ７がＧａＡｓ
単結晶層内に残留することになる。
次に、従来の複合半導体基板における、転移密度と温度
の関係を第７図を用いて説明する。成長温度Ｔｇから冷
却するに従って欠陥密度が増加しており、これは臨界応
力が熱応力より小さい領域ＴＡ＜Ｔ＜Ｔｇに対応してい
る。その後冷却しても、転移密度の増加がみられずこれ
は熱応力がＧａＡｓ単結晶層内に格子変形として蓄えら
れている事に対応している。
の関係を第７図を用いて説明する。成長温度Ｔｇから冷
却するに従って欠陥密度が増加しており、これは臨界応
力が熱応力より小さい領域ＴＡ＜Ｔ＜Ｔｇに対応してい
る。その後冷却しても、転移密度の増加がみられずこれ
は熱応力がＧａＡｓ単結晶層内に格子変形として蓄えら
れている事に対応している。
この様に、たとえ成長温度においては単結晶層内には転
移の無いあるいは極めて少ない複合半導体基板が得られ
ていても、冷却過程に転移が発生するために通常使用す
る室温においては転移の多い複合半導体基板しか得られ
ていなかった。
移の無いあるいは極めて少ない複合半導体基板が得られ
ていても、冷却過程に転移が発生するために通常使用す
る室温においては転移の多い複合半導体基板しか得られ
ていなかった。
本発明の目的は、室温において転移の無いあるいは極め
て少ない半導体層を有する複合半導体基板を提供するこ
とにある。
て少ない半導体層を有する複合半導体基板を提供するこ
とにある。
そして上記目的達成のために、本発明の複合半導体基板
の基本構成は、単結晶基板上に該基板とは異なる材料か
らなる第１の単結晶と該第１の単結晶層とは異なる材料
からなる第２の単結晶層とがこの順に積層された構造で
あって、第１の単結晶層に転位を発生し応力緩和を起こ
す最小の応力（以下「臨界応力」という）が第２の単結
晶層の臨界応力よりも小さいことを特徴とする。
の基本構成は、単結晶基板上に該基板とは異なる材料か
らなる第１の単結晶と該第１の単結晶層とは異なる材料
からなる第２の単結晶層とがこの順に積層された構造で
あって、第１の単結晶層に転位を発生し応力緩和を起こ
す最小の応力（以下「臨界応力」という）が第２の単結
晶層の臨界応力よりも小さいことを特徴とする。
本発明において第１の単結晶層と単結晶基板の熱膨張係
数の違いによる熱応力が第１の単結晶層に生じ、その応
力が第１の単結晶の臨界応力を越えることにより、第１
の単結晶層に転位が発生する。ここで転位は第１の単結
晶層の熱応力を緩和する方向に発生し、応力はその温度
で決まる臨界応力まで減少する。この臨界応力まで減少
した第１の単結晶層の上にある第２の単結晶層にかかる
応力も、第１の単結晶層の臨界応力までで、それ以上の
応力がかかることは無い。他方、第２の単結晶層に転位
を生ずる臨界応力は第１の臨界応力より大きくなってい
るため、第２の単結晶層に転位を生ずることはない。
数の違いによる熱応力が第１の単結晶層に生じ、その応
力が第１の単結晶の臨界応力を越えることにより、第１
の単結晶層に転位が発生する。ここで転位は第１の単結
晶層の熱応力を緩和する方向に発生し、応力はその温度
で決まる臨界応力まで減少する。この臨界応力まで減少
した第１の単結晶層の上にある第２の単結晶層にかかる
応力も、第１の単結晶層の臨界応力までで、それ以上の
応力がかかることは無い。他方、第２の単結晶層に転位
を生ずる臨界応力は第１の臨界応力より大きくなってい
るため、第２の単結晶層に転位を生ずることはない。
換言すると熱膨張係数の違いに起因する熱応力を脆弱な
第１の単結晶層に吸収させることにより第２の単結晶層
への熱応力を減少させ、第２の単結晶層の転位密度を殆
ど発生させない点に作用上の特徴がある。
第１の単結晶層に吸収させることにより第２の単結晶層
への熱応力を減少させ、第２の単結晶層の転位密度を殆
ど発生させない点に作用上の特徴がある。
本発明の複合半導体基板の第１の実施例の構造を第１図
に示す。本実施例では、Ｓｉ基板１上に第１の単結晶層
２として、ＩｎＰ層を備え、更にそのＩｎＰ層上に第２
の単結晶層３としてＣａＡＳ層を備えている。
に示す。本実施例では、Ｓｉ基板１上に第１の単結晶層
２として、ＩｎＰ層を備え、更にそのＩｎＰ層上に第２
の単結晶層３としてＣａＡＳ層を備えている。
第１の単結晶層２の成長方法の一例としては、次のよう
な方法がある。先ずＳｉ基板１上に低温でアモルファス
状態ないしは多結晶状態のＩｎＰ１００〜２００人を成
長させる。この成長にはハイドライド気相成長法、ＭＯ
ＣＶＤ法、ＭＢＥ法等を用いればよく、アモルファスＩ
ｎＰの場合には３００〜４００６Ｃ１多結晶ＩｎＰの場
合には４００〜４５０°Ｃ程度の成長温度とすればよい
。
な方法がある。先ずＳｉ基板１上に低温でアモルファス
状態ないしは多結晶状態のＩｎＰ１００〜２００人を成
長させる。この成長にはハイドライド気相成長法、ＭＯ
ＣＶＤ法、ＭＢＥ法等を用いればよく、アモルファスＩ
ｎＰの場合には３００〜４００６Ｃ１多結晶ＩｎＰの場
合には４００〜４５０°Ｃ程度の成長温度とすればよい
。
そしてこのＩｎｐを通常のＩｎＰ成長温度（約６００°
Ｃ）にて約１０分間処理し固相成長させる。
Ｃ）にて約１０分間処理し固相成長させる。
この固相成長は次の工程で品質のよい単結晶を成長させ
るためである。さらにこの固相成長させたＩｎＰに通常
の成長条件において２〜３．ｇｍのＩｎＰ単結晶層を成
長させている。その後、通常ノ方法でＧａＡｓからなる
第２の単結晶層３を、第１の単結晶層２の上に成長させ
る。
るためである。さらにこの固相成長させたＩｎＰに通常
の成長条件において２〜３．ｇｍのＩｎＰ単結晶層を成
長させている。その後、通常ノ方法でＧａＡｓからなる
第２の単結晶層３を、第１の単結晶層２の上に成長させ
る。
本実施例の構造の複合半導体基板では、ＧａＡｓ単結晶
３成長終了後基板を、室温まで冷却してもＧａＡｓ単結
晶層３内の転位の数は成長温度におけるそれに等しい。
３成長終了後基板を、室温まで冷却してもＧａＡｓ単結
晶層３内の転位の数は成長温度におけるそれに等しい。
換言すると、冷却による新たな転位の発生は見られなか
った。このＧａＡｓ層表面における転位密度（エッチピ
ッチ密度に対応）を従来技術のそれと比較して第２図に
示す。Ｓｉ基板の上に直接ＧａＡｓ層を成長した、従来
の複合半導体基板ではＧａＡｓ層内の転位密度は、第２
図の曲線Ｐに示すように成長温度Ｔｇから冷却を開始す
ると共に増加しているのに対し、本実施例の場合では転
移密度は成長温度Ｔｇから温度を下げても、第２図の直
線Ｑで示すように、変化せず一定の値を示している。こ
のような多大な効果が生ずる理由を第３図を用いて以下
に説明する。
った。このＧａＡｓ層表面における転位密度（エッチピ
ッチ密度に対応）を従来技術のそれと比較して第２図に
示す。Ｓｉ基板の上に直接ＧａＡｓ層を成長した、従来
の複合半導体基板ではＧａＡｓ層内の転位密度は、第２
図の曲線Ｐに示すように成長温度Ｔｇから冷却を開始す
ると共に増加しているのに対し、本実施例の場合では転
移密度は成長温度Ｔｇから温度を下げても、第２図の直
線Ｑで示すように、変化せず一定の値を示している。こ
のような多大な効果が生ずる理由を第３図を用いて以下
に説明する。
本実施例においては、成長温度Ｔｇからある温度Ｔまで
冷却したときに、その温度Ｔにおける臨界応力がその温
度での熱応力より大きくなるまで、転位が発生する。こ
の転位の発生により逆にＩｎＰ単結晶層２の応力が緩和
されるため、ＩｎＰ単結晶層２の熱応力はその温度での
臨界応力を越えることはない。従って、本実施例でのＩ
ｎＰ単結晶層の２応力は、成長温度からの冷却過程では
第３図の示すように変化する。即ち、最初ＩｎＰ単結晶
層２に転位を発生させながら熱応力を緩和しつつＩｎＰ
単結晶Ｎ２の臨界応力σ。の温度特性（第３図の曲線Ｒ
Ｉ ）にそって実際のＩｎＰ単結晶層２の応力は変化す
る（第３図、Ｔｇ−Ｂ、点）。その後、熱応力が臨界応
力より小さくなると転位による応力緩和は生じなくなり
、熱応力はそのままＩｎＰ単結晶Ｎ２に蓄えられる（第
３図。
冷却したときに、その温度Ｔにおける臨界応力がその温
度での熱応力より大きくなるまで、転位が発生する。こ
の転位の発生により逆にＩｎＰ単結晶層２の応力が緩和
されるため、ＩｎＰ単結晶層２の熱応力はその温度での
臨界応力を越えることはない。従って、本実施例でのＩ
ｎＰ単結晶層の２応力は、成長温度からの冷却過程では
第３図の示すように変化する。即ち、最初ＩｎＰ単結晶
層２に転位を発生させながら熱応力を緩和しつつＩｎＰ
単結晶Ｎ２の臨界応力σ。の温度特性（第３図の曲線Ｒ
Ｉ ）にそって実際のＩｎＰ単結晶層２の応力は変化す
る（第３図、Ｔｇ−Ｂ、点）。その後、熱応力が臨界応
力より小さくなると転位による応力緩和は生じなくなり
、熱応力はそのままＩｎＰ単結晶Ｎ２に蓄えられる（第
３図。
Ｂ、〜Ｂ２）。言いかえれば、ＩｎＰ単結晶層２内の応
力は、第３図において、曲線Ｓで示されるようにＴｇ−
＋ＢＩ−＋８２の様に変化してゆく。
力は、第３図において、曲線Ｓで示されるようにＴｇ−
＋ＢＩ−＋８２の様に変化してゆく。
なお、第３図には参考までに転移が発生しないと仮定し
た場合の残留応力の温度依存性を直線Ｃで示しである。
た場合の残留応力の温度依存性を直線Ｃで示しである。
本実施例ではこのＩｎＰ単結晶Ｎ２の上にさらにＧａＡ
ｓからなる第２の単結晶層３が形成されている。Ｓｉ基
板上とＩｎＰ単結晶層２の間の熱応力関係は、第３図の
Ｔｇ−＋Ｂ１→Ｂ２に示した様に変化する。ここで、Ｉ
ｎＰ単結晶層２とＧａＡｓ単結晶Ｎ３の間において、主
に２つの効果により応力が働く。その１つは、ＳｉとＩ
ｎＰの間の熱膨張係数差に基づ（ＩｎＰ層の格子変形（
弾性歪）および転位導入による格子緩和（換言すると、
Ｓｉ基板とＩｎＰ単結晶の間の変化）である。もう１つ
は、ＧａＡｓ単結晶層３と（ｎＰ単結晶層２の間の熱膨
張係数差による応力である。しかしながら、本発明では
常にＩｎＰ単結晶Ｎ３のし臨界応力をＧａＡｓ単結晶Ｎ
２の臨界応力より小さくしであるため、ＩｎＰ単結晶層
２に接するＧａＡｓ単結晶３はＩｎＰ単結晶層２の臨界
応力以上の応力を受けることはない。単結晶Ｎ３の臨界
応力の温度依存性及び本実施例における応力と、ＧａＡ
ｓ、ＩｎＰ単結晶層２の臨界応力の温度依存性をそれぞ
れ第３図のＲａ及びＲ１に示す。
ｓからなる第２の単結晶層３が形成されている。Ｓｉ基
板上とＩｎＰ単結晶層２の間の熱応力関係は、第３図の
Ｔｇ−＋Ｂ１→Ｂ２に示した様に変化する。ここで、Ｉ
ｎＰ単結晶層２とＧａＡｓ単結晶Ｎ３の間において、主
に２つの効果により応力が働く。その１つは、ＳｉとＩ
ｎＰの間の熱膨張係数差に基づ（ＩｎＰ層の格子変形（
弾性歪）および転位導入による格子緩和（換言すると、
Ｓｉ基板とＩｎＰ単結晶の間の変化）である。もう１つ
は、ＧａＡｓ単結晶層３と（ｎＰ単結晶層２の間の熱膨
張係数差による応力である。しかしながら、本発明では
常にＩｎＰ単結晶Ｎ３のし臨界応力をＧａＡｓ単結晶Ｎ
２の臨界応力より小さくしであるため、ＩｎＰ単結晶層
２に接するＧａＡｓ単結晶３はＩｎＰ単結晶層２の臨界
応力以上の応力を受けることはない。単結晶Ｎ３の臨界
応力の温度依存性及び本実施例における応力と、ＧａＡ
ｓ、ＩｎＰ単結晶層２の臨界応力の温度依存性をそれぞ
れ第３図のＲａ及びＲ１に示す。
先に述べたように本実施例におけるＧａＡｓ単結晶層３
内の応力は、臨界応力の小さいＩｎＰ単結晶層２内のそ
れにとどまるため、Ｇ ａ Ａ ｓ単結晶層３の臨界応
力に達していない。そのため、ＧａＡｓ単結晶層３には
応力誘起による転位の発生は起こらず、第２図に示すよ
うに、成長温度での少ない転位密度のまま室温に冷却す
ることができ、室温においてこれまでにない高品質のＧ
ａＡｓ単結晶をＳｉ基板上にｌｎＰ単結晶層を介して得
ることができた。
内の応力は、臨界応力の小さいＩｎＰ単結晶層２内のそ
れにとどまるため、Ｇ ａ Ａ ｓ単結晶層３の臨界応
力に達していない。そのため、ＧａＡｓ単結晶層３には
応力誘起による転位の発生は起こらず、第２図に示すよ
うに、成長温度での少ない転位密度のまま室温に冷却す
ることができ、室温においてこれまでにない高品質のＧ
ａＡｓ単結晶をＳｉ基板上にｌｎＰ単結晶層を介して得
ることができた。
またＳｉ基板上に直接ＧａＡｓ単結晶を備えた従来の複
合半導体基板と、本実施例における室温でのＧａＡｓ単
結晶内の応力を比較すると、本実施例の方が小さくなっ
ている。これは、従来技術においてはＧａＡｓとＳｉＯ
熱膨張係数差とＧａＡｓの臨界応力の関係において、室
温Ｔ、における残留応力が決まっていたのに対し、本実
施例ではＩｎＰとＳｔの臨界応力によっているためであ
る。
合半導体基板と、本実施例における室温でのＧａＡｓ単
結晶内の応力を比較すると、本実施例の方が小さくなっ
ている。これは、従来技術においてはＧａＡｓとＳｉＯ
熱膨張係数差とＧａＡｓの臨界応力の関係において、室
温Ｔ、における残留応力が決まっていたのに対し、本実
施例ではＩｎＰとＳｔの臨界応力によっているためであ
る。
なお、本実施例で作成した複合半導体基板を、室温−成
長温度の間で加熱冷却を繰り返しても、ＧａＡｓ単結晶
層の応力は常に第１の単結晶層のＩｎＰで決るために、
新たな転位の発生は無かった。
長温度の間で加熱冷却を繰り返しても、ＧａＡｓ単結晶
層の応力は常に第１の単結晶層のＩｎＰで決るために、
新たな転位の発生は無かった。
次に本発明の第２の実施例を第４図を開いて説明する。
第１１２Ｉを同じ部分には同じ符号を付けである。
本実施例の特徴は、第２の単結晶１３に超格子構造を利
用している点にある。
用している点にある。
ここで、第２の単結晶層１３は歪超格子および熱アニー
ルの処理を行うことにより、成長時における欠陥密度を
低減している。
ルの処理を行うことにより、成長時における欠陥密度を
低減している。
即ち本実施例では、ＩｎＰ単結晶層２の上にＧａＡｓ結
晶層１４を約０．５．ｌ１ｍ成長した後、ＧａＡｓ （
１００人）とＡｌｏ、ｚ Ｇａｏ、、Ａｓ （１００
人）との組からなる超格子１５を１０組成長させ、さら
にＧａＡＳ単結晶層１６を約０．５ρ成長した。その後
、Ｈ２＋Ａｓ雰囲気中で約９００°Ｃ，１０分間の熱ア
ニールを実施した後に約１μｍのＧａＡｓ単結晶１７を
成長させたものである。この第２の実施例によれば、第
１の実施例の効果の他に更にタキシャル層１７の表面の
欠陥転移の低減が図れると同時に、Ｓｔ、ＩｎＰ、Ｇａ
Ａｓ、の各層は、格子定数が異なるにもかかわらず成長
温度において応力の無いすなわち格子変形の無いものと
なっている。
晶層１４を約０．５．ｌ１ｍ成長した後、ＧａＡｓ （
１００人）とＡｌｏ、ｚ Ｇａｏ、、Ａｓ （１００
人）との組からなる超格子１５を１０組成長させ、さら
にＧａＡＳ単結晶層１６を約０．５ρ成長した。その後
、Ｈ２＋Ａｓ雰囲気中で約９００°Ｃ，１０分間の熱ア
ニールを実施した後に約１μｍのＧａＡｓ単結晶１７を
成長させたものである。この第２の実施例によれば、第
１の実施例の効果の他に更にタキシャル層１７の表面の
欠陥転移の低減が図れると同時に、Ｓｔ、ＩｎＰ、Ｇａ
Ａｓ、の各層は、格子定数が異なるにもかかわらず成長
温度において応力の無いすなわち格子変形の無いものと
なっている。
本発明の第３の実施例の構造を第５図示す。Ｓｉ基板１
上にｌｎＰを第１の単結晶層２として、ＧａＡｓを第２
の単結晶Ｎ３とし更にその上に第３の単結晶層を出して
ＡｌＧａＡｓ、第４の単結晶層５としてＧａＡｓを積層
したものである。本実施例で作成した表面層の移転密度
はＧａＡｓ基板の上にＧ５Ａｓ層を積層したものと同じ
であった。この様に本発明による複合半導体基板上にさ
らに他の複合半導体を構成したものは、能動領域として
使用される単結晶層の臨界応力がそれより基板側に存在
している単結晶層の臨界応力より大きくしであるため、
例えば熱膨張係数差として相手にしなければならないの
は、第１の単結晶層であり基板Ｓｉでは無くなっている
。
上にｌｎＰを第１の単結晶層２として、ＧａＡｓを第２
の単結晶Ｎ３とし更にその上に第３の単結晶層を出して
ＡｌＧａＡｓ、第４の単結晶層５としてＧａＡｓを積層
したものである。本実施例で作成した表面層の移転密度
はＧａＡｓ基板の上にＧ５Ａｓ層を積層したものと同じ
であった。この様に本発明による複合半導体基板上にさ
らに他の複合半導体を構成したものは、能動領域として
使用される単結晶層の臨界応力がそれより基板側に存在
している単結晶層の臨界応力より大きくしであるため、
例えば熱膨張係数差として相手にしなければならないの
は、第１の単結晶層であり基板Ｓｉでは無くなっている
。
第２の単結晶／第１の単結晶の組合せとしてＧａＡｓ／
Ｚｎ５ＸＳｅ＋−、、Ｉ ｎＰ／Ｚｎ５ｘＳｅ＋−ｘ
、ＧａＰ／Ｚｎ５ＸＳｅ、−、などＩＩ−ＶＴ族化合物
を用いた場合においても、ＩｎＧａＡｓ／ Ｇ ａ Ａ
ｓなどの混晶を用いた場合においても、同様に良好な
結果が得られた。
Ｚｎ５ＸＳｅ＋−、、Ｉ ｎＰ／Ｚｎ５ｘＳｅ＋−ｘ
、ＧａＰ／Ｚｎ５ＸＳｅ、−、などＩＩ−ＶＴ族化合物
を用いた場合においても、ＩｎＧａＡｓ／ Ｇ ａ Ａ
ｓなどの混晶を用いた場合においても、同様に良好な
結果が得られた。
また第１単結晶層としてはＩｎＰではなく ＧａＰを用
いてもよい。
いてもよい。
以上はＳｉ基板を用いた場合であるが、本発明は基板と
してＳｉ単結晶に限らず、Ｇｃを始めとする他の単結晶
を用いた場合においても適用できる。
してＳｉ単結晶に限らず、Ｇｃを始めとする他の単結晶
を用いた場合においても適用できる。
本発明は以下に述べる利点を有する。
本発明によれば、熱膨張係数の異なる半導体からなる複
合半導体基板において、成長温度から室温における残留
応力を減少させることが可能となり、熱応力による能動
領域として使用される単結晶層への転位の発生を無くす
あるいは著しく減少させることができ、従来ものに比べ
はるかに高品質の複合半導体基板が得られる。
合半導体基板において、成長温度から室温における残留
応力を減少させることが可能となり、熱応力による能動
領域として使用される単結晶層への転位の発生を無くす
あるいは著しく減少させることができ、従来ものに比べ
はるかに高品質の複合半導体基板が得られる。
また室温における単結晶層の応力が減少しているため、
従来の複合半導体基板に比べ、基板の反りが減少してい
る。
従来の複合半導体基板に比べ、基板の反りが減少してい
る。
本発明による基板は、何回も熱履歴を繰り返しても良い
。従って、本発明で作成した基板の上に更に他の層を積
んでも、またプロセスにかけてもなんらの問題も生じな
い。従って、普通の基板（実施例１に従えばバルクＧａ
Ａｓ単結晶基板）と同じ様に扱える。
。従って、本発明で作成した基板の上に更に他の層を積
んでも、またプロセスにかけてもなんらの問題も生じな
い。従って、普通の基板（実施例１に従えばバルクＧａ
Ａｓ単結晶基板）と同じ様に扱える。
第１図は、本発明の複合半導体基板の第１の実施例を示
した図、 第２図は、工・ンチピット密度と温度どの関係を示した
ものを従来例と本発明とで比較した図、第３図は、残留
応力と温度との関係を説明するための図、 第４図は、本発明の第２の実施例を示した図、第５図は
、本発明の第３の実施例を示した図、第６図は、残留応
力と温度との関係を説明するための図、 第７図は、転移密度と温度との関係を示した図、１ ・
・・Ｓ ｉ基板、２・・何ｎＰ層、３ ・＝ＧａＡｓ層
、４−ＡＩＧａＡｓ層、５ ・Ｇ ａ Ａ ｓ層、６−
・ＧａＡｓ単結晶層、１４・・・ＧａＡｓ単結晶層、１
５・・・超格子、１６・・・ＧａＡｓ単結晶層、１７・
・・ＧａＡｓ単結晶層、代 理 人 一 １度 第 図 −一一一一− Ｓ。 第 図 第 図
した図、 第２図は、工・ンチピット密度と温度どの関係を示した
ものを従来例と本発明とで比較した図、第３図は、残留
応力と温度との関係を説明するための図、 第４図は、本発明の第２の実施例を示した図、第５図は
、本発明の第３の実施例を示した図、第６図は、残留応
力と温度との関係を説明するための図、 第７図は、転移密度と温度との関係を示した図、１ ・
・・Ｓ ｉ基板、２・・何ｎＰ層、３ ・＝ＧａＡｓ層
、４−ＡＩＧａＡｓ層、５ ・Ｇ ａ Ａ ｓ層、６−
・ＧａＡｓ単結晶層、１４・・・ＧａＡｓ単結晶層、１
５・・・超格子、１６・・・ＧａＡｓ単結晶層、１７・
・・ＧａＡｓ単結晶層、代 理 人 一 １度 第 図 −一一一一− Ｓ。 第 図 第 図
Claims (1)
- 単結晶基板と前記単結晶基板とは異なる材料からなる第
１の単結晶層と前記第１の単結晶層とは異なる材料から
なる第２の単結晶層とから成る複合半導体基板であって
、前記第１の単結晶層は前記単結晶基板と前記第２の単
結晶層の間にあり、前記第１の単結晶層に転位を発生し
応力緩和を起こす最小の応力（以下「臨界応力」という
）が前記第２の単結晶層の臨界応力よりも小さいことを
特徴とする複合半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20149088A JPH0251220A (ja) | 1988-08-12 | 1988-08-12 | 複合半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20149088A JPH0251220A (ja) | 1988-08-12 | 1988-08-12 | 複合半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0251220A true JPH0251220A (ja) | 1990-02-21 |
Family
ID=16441924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20149088A Pending JPH0251220A (ja) | 1988-08-12 | 1988-08-12 | 複合半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0251220A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158313A (ja) * | 1985-12-30 | 1987-07-14 | Ricoh Co Ltd | 半導体積層体 |
| JPS63182812A (ja) * | 1987-01-26 | 1988-07-28 | Sumitomo Electric Ind Ltd | 化合物半導体基板およびその製造方法 |
-
1988
- 1988-08-12 JP JP20149088A patent/JPH0251220A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158313A (ja) * | 1985-12-30 | 1987-07-14 | Ricoh Co Ltd | 半導体積層体 |
| JPS63182812A (ja) * | 1987-01-26 | 1988-07-28 | Sumitomo Electric Ind Ltd | 化合物半導体基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965224A (en) | Process for fabricating an INP semiconductor thin film on silicon | |
| JP2669368B2 (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| EP2251897B1 (en) | A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side | |
| EP2104135B1 (en) | A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer | |
| JP2003520444A (ja) | 高温成長を不要とする低貫通転位密度格子不整合エピ層 | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| US5001521A (en) | Semiconductor substrate including strained layer superlattice structure layer | |
| Yamaguchi et al. | Control of strain in GaN by a combination of H 2 and N 2 carrier gases | |
| Tan et al. | Twist wafer bonded “fixed-film” versus “compliant” substrates: correlated misfit dislocation generation and contaminant gettering. | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| JPH0251220A (ja) | 複合半導体基板 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JPH01227424A (ja) | 化合物半導体基板 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JPH0296325A (ja) | 半導体装置の製造方法 | |
| JPH01189909A (ja) | 複合半導体基板 | |
| JP3224118B2 (ja) | エピタキシャル成長法 | |
| Karam et al. | Atomic layer epitaxy of GaAs on Si by MOCVD | |
| JPH01117017A (ja) | Ｓｉ基板上のＧａＡｓエピタキシャル成長法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 |