JPH01117017A - Ｓｉ基板上のＧａＡｓエピタキシャル成長法 - Google Patents
Ｓｉ基板上のＧａＡｓエピタキシャル成長法Info
- Publication number
- JPH01117017A JPH01117017A JP27408887A JP27408887A JPH01117017A JP H01117017 A JPH01117017 A JP H01117017A JP 27408887 A JP27408887 A JP 27408887A JP 27408887 A JP27408887 A JP 27408887A JP H01117017 A JPH01117017 A JP H01117017A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- substrate
- epitaxial growth
- atomic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 45
- 238000003672 processing method Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001125862 Tinca tinca Species 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明はＳｉ基板上のＧａＡｓエピタキシャル成長に関
し、 格子定数の相違に影響されることなく、且つテンチフェ
ーズドメインの影響もない低欠陥ＧａＡｓの成長層を得
ることを目的とし、Ｓｉ基板上に夫々２原子層から成る
Ｇｅ／Ｇ ａ Ａ ｓ ／ Ｓ ｉの歪超格子層を介在
させてＧａＡｓ薄層を低温で成長させた後、素子形成用
のＧａＡｓ層をそれよりも高い温度でエピタキシャル成
長させるように構成する。
し、 格子定数の相違に影響されることなく、且つテンチフェ
ーズドメインの影響もない低欠陥ＧａＡｓの成長層を得
ることを目的とし、Ｓｉ基板上に夫々２原子層から成る
Ｇｅ／Ｇ ａ Ａ ｓ ／ Ｓ ｉの歪超格子層を介在
させてＧａＡｓ薄層を低温で成長させた後、素子形成用
のＧａＡｓ層をそれよりも高い温度でエピタキシャル成
長させるように構成する。
本発明は５ｉ基板上にＧａＡｓ層をエピタキシャル成長
させる方法に関わる。
させる方法に関わる。
ＧａＡｓＦＥＴや発光素子などを形成するＧａＡｓ結晶
には、結晶欠陥が極力少ないか或いは極端な場合には無
欠陥であることが要求される。
には、結晶欠陥が極力少ないか或いは極端な場合には無
欠陥であることが要求される。
エピタキシャル成長結晶に於いても、これを低欠陥にす
るためには、基板結晶が低欠陥であることが要求される
。
るためには、基板結晶が低欠陥であることが要求される
。
高電子移動度トランジスタ（ＨＥＭＴ）のように、素子
形成領域を全てエピタキシャル成長によって形成する場
合には、低欠陥ＧａＡｓよりも廉価な無欠陥Ｓｔを基板
結晶として使用する方が製造コストが低減される。
形成領域を全てエピタキシャル成長によって形成する場
合には、低欠陥ＧａＡｓよりも廉価な無欠陥Ｓｔを基板
結晶として使用する方が製造コストが低減される。
しかしながら、Ｓｉ基板上にＧａＡＳをエピタキシャル
成長させるには、＋１１格子定数の違い、（２）熱膨張
係数の違い、（３）アンチフェーズドメインの発生、と
いう問題を解決しなければならない。従来、これ等は極
めて困難な課題と目されていたが、最近になってその解
決の糸口ともなる技術が種々開発されている。
成長させるには、＋１１格子定数の違い、（２）熱膨張
係数の違い、（３）アンチフェーズドメインの発生、と
いう問題を解決しなければならない。従来、これ等は極
めて困難な課題と目されていたが、最近になってその解
決の糸口ともなる技術が種々開発されている。
（３）のアンチフェーズドメインはＧａＡｓの分極性に
起因する現象であって、詳しい説明は省略するが、基板
結晶面に原子面のステ・ノブが存在すると、該ステップ
を境にしてその上に堆積されるＧａＡｓの原子配列に狂
いを生じ、結晶方位の異なる領域ができる。更にこれに
関連する現象として、ＧａＡｓ上にＳｉを成長させる場
合は層状成長するが、Ｓｉ上にＧａＡｓを成長させる場
合には島状成長となることも知られている。
起因する現象であって、詳しい説明は省略するが、基板
結晶面に原子面のステ・ノブが存在すると、該ステップ
を境にしてその上に堆積されるＧａＡｓの原子配列に狂
いを生じ、結晶方位の異なる領域ができる。更にこれに
関連する現象として、ＧａＡｓ上にＳｉを成長させる場
合は層状成長するが、Ｓｉ上にＧａＡｓを成長させる場
合には島状成長となることも知られている。
（２）の熱膨張係数の違いは、成長温度を低くすること
によって解決し得る問題であり、近年種々の低温エピタ
キシャル成長法が開発されている。
によって解決し得る問題であり、近年種々の低温エピタ
キシャル成長法が開発されている。
＋１１の格子定数の違いは材料が異なれば必然的に生ず
る問題であり、従来は格子定数の近似した材料を組み合
わせる等の消極的な対策しか知られていなかったのであ
るが、近年、歪超格子なる考えが提示され、格子定数の
違いを積極的に解消する技術として注目されている。
る問題であり、従来は格子定数の近似した材料を組み合
わせる等の消極的な対策しか知られていなかったのであ
るが、近年、歪超格子なる考えが提示され、格子定数の
違いを積極的に解消する技術として注目されている。
これは、格子定数の異なるエピタキシャル成長であって
も、数原子層程度の極めて薄い成長層にはミスフィツト
転位は発生せず、内部応力も少ないという仮説に基づい
ており、この仮説は種々の実験結果から正しいものとし
て受は入れられている。
も、数原子層程度の極めて薄い成長層にはミスフィツト
転位は発生せず、内部応力も少ないという仮説に基づい
ており、この仮説は種々の実験結果から正しいものとし
て受は入れられている。
更に、成長させる材料と基板材料を、ミスフィツト転移
が発生せず、残留応力も許容範囲内である厚さで交互に
成長させると、次第に応力が減少し、その上に厚く成長
させてもミスフィツト転位は発生しなくなる。
が発生せず、残留応力も許容範囲内である厚さで交互に
成長させると、次第に応力が減少し、その上に厚く成長
させてもミスフィツト転位は発生しなくなる。
今日では分子線エピタキシャル成長法（ＭＢＥ）によっ
て、原子層単位でのエピタキシャル成長が可能であり、
この種の歪緩和層は、数原子層の厚みで交互に積層され
る構造から、歪超格子と呼ばれている。
て、原子層単位でのエピタキシャル成長が可能であり、
この種の歪緩和層は、数原子層の厚みで交互に積層され
る構造から、歪超格子と呼ばれている。
〔従来技術と発明が解決しようとする問題点〕Ｓｉ基板
にＧａＡＳをエピタキシャル成長させるための歪超格子
として、Ｇ ａ 、Ａ ｓ 、ＸＰ系の超格子を用いる
ことがＴ、Ｓｏｇａ等の論文（Ｊ、Ａｐｐｌ。
にＧａＡＳをエピタキシャル成長させるための歪超格子
として、Ｇ ａ 、Ａ ｓ 、ＸＰ系の超格子を用いる
ことがＴ、Ｓｏｇａ等の論文（Ｊ、Ａｐｐｌ。
Ｐｈｙｓ、、５７．ｐ、４５７Ｂ（１９８５））に開示
されている。
されている。
これはＳｉ基板上にＡＩＰ層とＡｌＧａＰ層を成長させ
、その上にＧａＰ／ＧａＡｓＰの超格子とＧａＡｓＰ／
ＧａＡｓの超格子を順次成長させたものにＧａＡｓを成
長させることで、Ｓｔ基板に最終的にＧａＡｓをエピタ
キシャル成長させた形状を実現するものである。
、その上にＧａＰ／ＧａＡｓＰの超格子とＧａＡｓＰ／
ＧａＡｓの超格子を順次成長させたものにＧａＡｓを成
長させることで、Ｓｔ基板に最終的にＧａＡｓをエピタ
キシャル成長させた形状を実現するものである。
上記従来技術のＡＩＰ層とＡｌＧａＰ層の部分を簡略化
し、第２図に示すようにＧａＰ層８に変えても同様の効
果を得ることが出来る。同図で１はＳｔ基板、７はＧａ
Ａｓエピタキシャル層、９はＧａＰ／ＧａＡｓＰ超格子
層、１０はＧａＡｓＰ／ Ｇ ａ Ａ ｓ超格子層であ
る。
し、第２図に示すようにＧａＰ層８に変えても同様の効
果を得ることが出来る。同図で１はＳｔ基板、７はＧａ
Ａｓエピタキシャル層、９はＧａＰ／ＧａＡｓＰ超格子
層、１０はＧａＡｓＰ／ Ｇ ａ Ａ ｓ超格子層であ
る。
このように歪超格子を利用することにより、欠陥発生や
歪を避けながら、Ｓｉ基板上にＧａＡｓをエピタキシャ
ル成長させる方法は知られているが、上記例のように構
造が複雑であったり、Ｐのように蒸気圧が高い材料はＭ
ＢＥ処理が困難であるといった問題が残されている。
歪を避けながら、Ｓｉ基板上にＧａＡｓをエピタキシャ
ル成長させる方法は知られているが、上記例のように構
造が複雑であったり、Ｐのように蒸気圧が高い材料はＭ
ＢＥ処理が困難であるといった問題が残されている。
本発明の目的は、より簡略な構造で、且つ取り扱い容易
な材料の組み合わせによって、Ｓｉ基板上のＧａＡｓエ
ピタキシャル成長を行う方法を提供することである。
な材料の組み合わせによって、Ｓｉ基板上のＧａＡｓエ
ピタキシャル成長を行う方法を提供することである。
上記目的を達成するために本発明では、Ｓｉ基板上に、
原子層単位で成長を制御し得る処理法によって、 Ｇｅ層及びその上のＧａＡｓ層、更にその上のＳｉ層か
ら成り、夫々の原子層数は偶数である超格子層を繰り返
しエピタキシャル成長させる工程、該工程に引き続き、
前記超格子層を形成する単位層の原子層数よりも多い原
子層数のＧｅ層をエピタキシャル成長させる工程、 該工程に引き続き、第１の温度で数十原子層のＧａＡｓ
層をエピタキシャル成長させる工程を実施した後、 前記処理法あるいは他の処理法によって、前記第１の温
度よりも高い第２の温度で、素子形成に必要な厚さのＧ
ａＡｓ層をエピタキシャル成長させることが行われる。
原子層単位で成長を制御し得る処理法によって、 Ｇｅ層及びその上のＧａＡｓ層、更にその上のＳｉ層か
ら成り、夫々の原子層数は偶数である超格子層を繰り返
しエピタキシャル成長させる工程、該工程に引き続き、
前記超格子層を形成する単位層の原子層数よりも多い原
子層数のＧｅ層をエピタキシャル成長させる工程、 該工程に引き続き、第１の温度で数十原子層のＧａＡｓ
層をエピタキシャル成長させる工程を実施した後、 前記処理法あるいは他の処理法によって、前記第１の温
度よりも高い第２の温度で、素子形成に必要な厚さのＧ
ａＡｓ層をエピタキシャル成長させることが行われる。
上記超格子の形成では、Ｇｅ層はＳｔ層上に堆積される
。この場合、格子定数には明確な差異があるが、２原子
層程度の厚みではミスフィツト転位は発生しない。更に
その上にＧａＡｓを成長させるが、ＧａＡｓの格子定数
はＧｅと殆ど同じであり、ミスフィツトの問題は全く無
い。
。この場合、格子定数には明確な差異があるが、２原子
層程度の厚みではミスフィツト転位は発生しない。更に
その上にＧａＡｓを成長させるが、ＧａＡｓの格子定数
はＧｅと殆ど同じであり、ミスフィツトの問題は全く無
い。
また、下地Ｇｅが１原子層であると、原子面にステップ
があった場合にステップを挟んでＧａＡＳの原子配列が
違ってくることがあるが、２原子層を単位として処理す
ればこのようなアンチフェーズドメインの問題を回避す
ることが出来る。
があった場合にステップを挟んでＧａＡＳの原子配列が
違ってくることがあるが、２原子層を単位として処理す
ればこのようなアンチフェーズドメインの問題を回避す
ることが出来る。
ＳｉはＧａＡｓ上に堆積されるが、この場合は下地がＧ
ａＡｓであり、Ｓｉ上へのＧａＡｓ成長と違って、比較
的容易にエピタキシャル成長させ得る。格子定数の違い
による歪は層の薄さで吸収する。
ａＡｓであり、Ｓｉ上へのＧａＡｓ成長と違って、比較
的容易にエピタキシャル成長させ得る。格子定数の違い
による歪は層の薄さで吸収する。
このように、本発明で利用する超格子の単位構造は従来
技術によって形成可能であり、これを数組重ねることに
よってＳｉとＧａＡｓの格子定数の違いによる応力が解
消されることになる。
技術によって形成可能であり、これを数組重ねることに
よってＳｉとＧａＡｓの格子定数の違いによる応力が解
消されることになる。
第１図は本発明実施例によって形成される積層構造を示
す模式図である。以下、該図面を参照しながら、実施例
の工程を説明する。
す模式図である。以下、該図面を参照しながら、実施例
の工程を説明する。
Ｓｉ基板１にＭＢＥでＧｅ層２を２原子層堆積する。原
子が堆積される状態はＲＨＥＥＤと呼ばれる電子線回折
によって監視することが出来る。
子が堆積される状態はＲＨＥＥＤと呼ばれる電子線回折
によって監視することが出来る。
該回折出力は１原子層堆積する毎に１つのピークを示す
ので、２つ目のピークを確認したところでＭＢＥを停止
する。
ので、２つ目のピークを確認したところでＭＢＥを停止
する。
２原子層を堆積するのは、「作用」の項で述べたように
、次のＧａＡ３層にアンチフェーズドメインの発生を避
けるためである。従ってここは偶数であれば良く、４原
子層でもよいことになるが、処理時間の点からは２原子
層が望ましい。２原子層或いは４原子層程度の堆積では
ミスフィツト転位は発生せず、応力も小である。
、次のＧａＡ３層にアンチフェーズドメインの発生を避
けるためである。従ってここは偶数であれば良く、４原
子層でもよいことになるが、処理時間の点からは２原子
層が望ましい。２原子層或いは４原子層程度の堆積では
ミスフィツト転位は発生せず、応力も小である。
次にＭ Ｂ Ｅ Ｔ： Ｇ ａ Ａ ｓ層３を２分子層
エピタキシャル成長させる。この場合下地は格子定数が
略同じＧｅであるから、格子定数の差異に起因する問題
が生じることはない。続いて同じ＜ＭＢＥでＳｉ層４を
２原子層堆積するが、これも既述したように、Ｓｉ上に
ＧａＡｓを堆積する程の困難さはない。
エピタキシャル成長させる。この場合下地は格子定数が
略同じＧｅであるから、格子定数の差異に起因する問題
が生じることはない。続いて同じ＜ＭＢＥでＳｉ層４を
２原子層堆積するが、これも既述したように、Ｓｉ上に
ＧａＡｓを堆積する程の困難さはない。
以上の処理で本発明に関わる歪超格子の単位構成が実現
したことになり、以下、同様の方法で単位超格子を更に
２層ＭＢＥで成長させる。即ち、Ｇｅ、ＧａＡＳｓ Ｓ
ｉを各３層ずつ堆積させて歪超格子の堆積を終える。
したことになり、以下、同様の方法で単位超格子を更に
２層ＭＢＥで成長させる。即ち、Ｇｅ、ＧａＡＳｓ Ｓ
ｉを各３層ずつ堆積させて歪超格子の堆積を終える。
最上層であるＳｉ層の上にＭＢＥでＧｅ層５を６原子層
堆積する。これは続＜ＧａＡｓ層堆積の下地とするもの
で、６層としたのはＧａＡｓ層成長中にＧｅがある程度
拡散消失しても、下地層が残るようにしｋものである。
堆積する。これは続＜ＧａＡｓ層堆積の下地とするもの
で、６層としたのはＧａＡｓ層成長中にＧｅがある程度
拡散消失しても、下地層が残るようにしｋものである。
続いてＭＢＥで５０原子層のｃ ａ Ａ Ｓ Ｎ ６を
堆積する。
堆積する。
以上の処理が終わったＳｉ基板に、例えばＣＶＤ法のよ
うに比較的高速の成長法でＧａＡｓ層７を素子形成に必
要な厚さにエピタキシャル成長させる。
うに比較的高速の成長法でＧａＡｓ層７を素子形成に必
要な厚さにエピタキシャル成長させる。
この実施例では目的とするＧａＡｓ層をエビタキシャル
成長させる前の結晶成長をすべてＭＢＥで堆積している
ので、処理温度が低く、温度変化に伴う異種層間の熱歪
は僅かである。
成長させる前の結晶成長をすべてＭＢＥで堆積している
ので、処理温度が低く、温度変化に伴う異種層間の熱歪
は僅かである。
以上説明したように本発明の方法によれば、Ｓｉ基板上
に欠陥の発生無しにＧａＡｓ層をエピタキシャル成長さ
せることが出来、素子形成のコストが低減される。
に欠陥の発生無しにＧａＡｓ層をエピタキシャル成長さ
せることが出来、素子形成のコストが低減される。
第１図は本発明実施例の歪超格子構造を示す図、第２図
は公知の歪超格子構造を示す図 であって、 図に於いて １はＳｉ基板 ２はＧｅ、 ３はＧ ａ Ａ ｓ −。 ４は５ｉ１ ５Ｇｅ。 ６はＧａＡＳ％ ７はＧａＡｓ。 ８はＧａＰ。 ９はＧａＰ／ＧａＡｓＰ。 １０はＧａＡｓＰ／ＧａＡｓ である、
は公知の歪超格子構造を示す図 であって、 図に於いて １はＳｉ基板 ２はＧｅ、 ３はＧ ａ Ａ ｓ −。 ４は５ｉ１ ５Ｇｅ。 ６はＧａＡＳ％ ７はＧａＡｓ。 ８はＧａＰ。 ９はＧａＰ／ＧａＡｓＰ。 １０はＧａＡｓＰ／ＧａＡｓ である、
Claims (1)
- 【特許請求の範囲】 Ｓｉ基板上に、原子層単位で成長を制御し得る処理法
によって、 Ｓｉ層及びその上のＧａＡｓ層、更にその上のＧｅ層か
ら成り、夫々の原子層数は偶数である超格子層を繰り返
しエピタキシャル成長させる工程、該工程に引き続き、
前記超格子層を形成するＧｅ層の原子層数よりも多い原
子層数のＧｅ層をエピタキシャル成長させる工程、 該工程に引き続き、第１の温度で数十原子層のＧａＡｓ
層をエピタキシャル成長させる工程を実施した後、 前記処理法あるいは他の処理法によって、前記第１の温
度よりも高い第２の温度で、素子形成用な厚さのＧａＡ
ｓ層をエピタキシャル成長させることを特徴とするＳｉ
基板上のＧａＡｓエピタキシャル成長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27408887A JPH01117017A (ja) | 1987-10-29 | 1987-10-29 | Ｓｉ基板上のＧａＡｓエピタキシャル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27408887A JPH01117017A (ja) | 1987-10-29 | 1987-10-29 | Ｓｉ基板上のＧａＡｓエピタキシャル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117017A true JPH01117017A (ja) | 1989-05-09 |
Family
ID=17536812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27408887A Pending JPH01117017A (ja) | 1987-10-29 | 1987-10-29 | Ｓｉ基板上のＧａＡｓエピタキシャル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117017A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012334B2 (en) | 2001-02-02 | 2015-04-21 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
-
1987
- 1987-10-29 JP JP27408887A patent/JPH01117017A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012334B2 (en) | 2001-02-02 | 2015-04-21 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US9587310B2 (en) | 2001-03-02 | 2017-03-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US10280509B2 (en) | 2001-07-16 | 2019-05-07 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100671279B1 (ko) | 변형 실리콘 웨이퍼 및 그 제조방법 | |
| US8796121B1 (en) | Stress mitigating amorphous SiO2 interlayer | |
| JPH07307259A (ja) | Ｓｉ基板上化合物半導体積層構造の製造方法 | |
| JP6141627B2 (ja) | シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板 | |
| GB2398672A (en) | Group IIIA nitride buffer layers | |
| US11916111B2 (en) | Single crystal semiconductor structure and method of fabricating the same | |
| EP2679707A1 (en) | Method of manufacturing gallium nitride substrate and gallium nitride substrate manufactured by the same | |
| KR20060123334A (ko) | 기판 상에 변형 실리콘 층을 형성하는 방법, ｍｏｓｆｅｔ구조물 및 반도체 디바이스 | |
| TW202036899A (zh) | 半導體結構中ｉｉｉ－ｎ到稀土的過渡 | |
| JPH0463039B2 (ja) | ||
| JPH01117017A (ja) | Ｓｉ基板上のＧａＡｓエピタキシャル成長法 | |
| JP2002299267A (ja) | 半導体基板の製造方法 | |
| JP2629625B2 (ja) | 異種基板上への半導体層の成長方法 | |
| JPS61189620A (ja) | 化合物半導体装置 | |
| US8455881B2 (en) | Ge quantum dots for dislocation engineering of III-N on silicon | |
| JP4208078B2 (ja) | ＩｎＮ半導体及びその製造方法 | |
| KR101698747B1 (ko) | 실리콘 기판 상에 결함이 억제된 화합물 반도체 에피층의 성장방법 | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH02263427A (ja) | 化合物半導体基板およびその製造方法 | |
| KR20150035413A (ko) | 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법 | |
| JP2560740B2 (ja) | エピタキシャル成長方法 | |
| JP2507904B2 (ja) | 結晶成長方法 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JPH0251220A (ja) | 複合半導体基板 | |
| JPH01268019A (ja) | 半導体基板およびその形成方法 |