JPS6164118A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6164118A
JPS6164118A JP18583884A JP18583884A JPS6164118A JP S6164118 A JPS6164118 A JP S6164118A JP 18583884 A JP18583884 A JP 18583884A JP 18583884 A JP18583884 A JP 18583884A JP S6164118 A JPS6164118 A JP S6164118A
Authority
JP
Japan
Prior art keywords
layer
substrate
gaas
gaas layer
xsix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18583884A
Other languages
English (en)
Inventor
Takeshi Konuma
小沼　毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18583884A priority Critical patent/JPS6164118A/ja
Publication of JPS6164118A publication Critical patent/JPS6164118A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電気−光集積回路等複合デバイス用の基体とし
て用いるＳｉ基板上へのＧ　ａ　Ａ　ｓ結晶の成長方法
の改良に関するものである。
従来例の構成とその問題点 Ｓｉ基板上へのＧ　ａ　Ａ　ａの結晶成長は、Ｇ　ａ　
Ａ　ｔａが高電子移動度１発光機能を有し、一方Ｓｔは
大口径高品質結晶が得られ、かつデバイス製作技術が確
立しているので、Ｓｉ基板上に高集積デバイスを、Ｇ　
ａ　Ａ　ｓに高速デバイス、発光デバイス等を集積する
複合デバイスの基体として有望である。
Ｓｉ基板上へのＧ　ａ　Ａ　ｓの成長法としてはＳｉ基
板上にＭＢＥ法（Ｍｏｌｅａｕｌａｒ　Ｂｅａｍ　Ｅｐ
ｉｔａｘｙ法）或はＭＯＣＶＤ法（Ｍｅｔａｌ　Ｏｒｇ
ａｎｉｃ　ＣｈｅｍｔｃａｌＶａｐｏｒ　Ｄｅｐｏｓｉ
ｔｉｏｎ）を用いて、Ｇ　ａ　Ａ　ｓを堆積している。
この方法で成長したＱ　ａ　Ａ　ｓ層はクラックが発生
する。双晶が発生する等結晶性の優れたものは得られて
いない。この原因として基板Ｓｉ　とＧ　ａ　Ａ　ｓ層
の格子定数の不整合によると考えられている。これを改
良する方法として、Ｓｉ基板上にＧｏを堆積し、Ｇｏ層
上にＧ　ａ　Ａ　ｓを堆積する方法が用いられている。
ＧｅとＧ　ａ　Ａ　ｓはほぼ格子定数が等しいので、Ｓ
ｉ基板上に直接Ｇ　ａ　Ａ　ｓ層を堆積した場合に比し
て結晶性はかなり向上するが、通常のＧ　ａ　Ａ　Ｓ基
板上に成長したＧ　ａ　Ａ　ｓ層の移動度に比して１／
２〜１／３に低下する。これはＳｉ基板とＧｅ層の格子
定数の違いが大きいためＧｅ層の結晶性が悪いためと推
測される。
発明の目的 本発明は８１基板上に結晶性、電気的特性の優れたＧ　
ａ　Ａ　ｓ層を得るだめの製造方法を提供する。
発明の構成 本発明の骨子とするところは、Ｓｉ基板上に結晶性、電
気的特性の優れたＧａＡｓ層を得るため、Ｓｉ基板上に
Ｇ　ｅ　１−エＳｉ工層をＩが順次小なる様堆積し、Ｇ
ｅ１−エＳｉ工層の最上層をｘ　＝　Ｏ−０，１にし、
しかる後Ｇ　ａ　Ａ　ｓ層を成長させるものである。
これによりＧｅ１−エＳｉ工層は結晶性の優れたものと
なり、Ｇｅ１−エＳｉ工層上に成長したＧ　ａ　Ａ　ｓ
層も結晶性、電気的特性の優れたものを得ることが出来
る。
実施例の説明 以下本発明を実施例で詳細に説明する。Ｓｉ基板上にＭ
ＢＥ法を用いて、Ｇｅ１−ｘＳｉｘ層を基板孟度を６５
０℃として、成長速度１．２人／ｓｅｃで０．６μｍ成
長した。Ｇｅ、　−エＳｉｘ層は第１図に示す様にＳｉ
基板と接するＧｅ１−エＳｉｘ層はｘ＝１とし、Ｇｅ１
−ｘＳｉｘ層の最上層はｘ　＝　Ｏとし、かつＸ＝Ｏの
層を略０．１μｍ形成している。次にＧｅ１−エＳｉ工
層上にＧ　ａ　Ａ　ｔｘ層をＭＢＥ法を用いて基板温度
６２０℃で成長速度０．１人／　ｆｎｉｎで２ｐｍ成長
した。Ｇ　ａ　Ａ　ｓ層はシリコンを添加して不純物濃
度〜１０’　”！−３である。電子移動度は７，８００
、ｉ／Ｖ、ｓｅｃでほぼＧ　ａ　Ａ　Ｓ基板上に成長し
たＧ　ａ　Ａ　１１層の電子移動度の約９０％であり、
良好な結晶性を示していることが分る。一方従来のＳｉ
基板にＧｅを堆積した後Ｇ　ａ　Ａ　ｓ層を成長した場
合のＧ　ａ　Ａ　ｓ層の電子移動度は３，６００，７／
Ｖ、ｓｅｃであった。
Ｇｅ１　、Ｓｔ、層のＧ　ａ　Ａ　ｓ層と接するＧ　ｅ
　１ｘ　Ｓ　＞　ｓ層の組成としてはＸ＝Ｏ〜０．１が
良い。ｘ”）ｏ、１となるとＧａＡｓ層の電子移動度の
低下、転位密度の増大、双晶、クランクの発生等が生じ
る。又Ｇ　ｅ　１．　Ｓ　Ｌ　ｓ層の組成比がｘ　＝　
Ｏ％　０．１の厚みとしては０．１μｍ以上が良い。
第２図はＧ　ａ　Ａ　ｓ層と接するＧｅ１−！Ｓｉ工層
０組成比をｘ＝ｏ、ｏ６とし、その厚みとＧ　ａ　Ａ　
ｓ層の電子移動度、転位密度の関係を示したものである
。
なお不純物濃度は約１０１５ｃｒｎ−５である。第２図
から明らかな様にＧｅ１−エＳｉ工層のｘ＝０．０６の
厚みが０．１μｍ以上で転位密度が小さく、電子移動度
の高いＧ　ａ　Ａ　ｓ層を得ることが出来る。この理由
としてｘ　＝　０．０６のＧｅ　　　Ｓｉ　　層が薄い
と、１　−Ｘ　　　　　Ｘ この層の格子常数が下の層の格子常数の影響を受けるた
め、Ｇ　ａ　Ａ　ｓ層と格子常数の不整弁が生じ、結晶
性が悪くなると推察している。第２図では！＝０．０５
の場合について説明したが、Ｘ＝Ｏ〜０．１であれば同
様の結果であった。
実施例ではＧｅ１−エＳｉｘ層、　Ｇ　ａ　Ａ　ｓ層の
成長法としてＭＢＥ法を用いたが、ＭＯＣＶＤ法。
ＩＣＢＥ法（Ｉｏｎ　Ｃ１ｕｓｔｅｒ　Ｂｅａｍ　Ｅｐ
ｉｔａｘｙ）等を用いても良いし、それらの組合せでも
良い。又選択的にＧｅ１−ｘＳｉｘ層、ＧａＡｓ層を成
長しても良いことは勿論である。
発明の詳細 な説明した様に本発明はＳｉ基板上にＧ　ａ　Ａ　ｓ層
層を成長される方法に於いて、Ｓｉ基板上にＧｅ１−エ
Ｓｉ工層をＸが順次小さくなる様に堆積し、かつＧ　ａ
　Ａ　ｓ層と接するＧｅ１−ｘＳｉｘ層の組成比Ｘがｘ
　＝　Ｏ〜０．１であり、その厚みを０．１μｍ以上に
することにより結晶性、電気的特性の良好なＧａＡＢ層
を形成することが出来、電気−光集積回路等に用いる複
合デバイスの基体としてその工業的価値は大きい。
【図面の簡単な説明】
第１図はＧｅ１−ｘＳｉ工層０組成比のグラフ、第２図
はＧ　ｓ　１ｘ　Ｓ　Ｉ　１層のｘ＝０．０６の厚みと
Ｇ　ａ　Ａ　ｓ層の成子移動度、転位密度の関係を示す
図である。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 （３ｅ、−、Ｓ；１ＪｃＪＷ、ｗ　（ｐｍ）第２図

Claims (3)

    【特許請求の範囲】
  1. （１）シリコン基板上にＧｅ＿１＿−＿ｘＳｉ＿ｘ層（
    但し０≦ｘ≦１）をｘが順次小さくなる様堆積し、上記
    Ｇｅ＿１＿−＿ｘＳｉ＿ｘ層上にＧａＡｓを堆積するこ
    とを特徴とする半導体装置の製造方法。
  2. （２）ＧａＡｓと接するＧｅ＿１＿−＿ｘＳｉ＿ｘの組
    成比はｘ＝０〜０．１の範囲であることを特徴とする特
    許請求の範囲第１項記載の半導体装置の製造方法。
  3. （３）ＧａＡｓと接するＧｅ＿１＿−＿ｘＳｉ＿ｘの組
    成比はｘ＝０〜０．１の範囲でかつその厚みが０．１μ
    ｍ以上であることを特徴とする特許請求の範囲第１項記
    載の半導体装置の製造方法。
JP18583884A 1984-09-05 1984-09-05 半導体装置の製造方法 Pending JPS6164118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18583884A JPS6164118A (ja) 1984-09-05 1984-09-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18583884A JPS6164118A (ja) 1984-09-05 1984-09-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6164118A true JPS6164118A (ja) 1986-04-02

Family

ID=16177761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18583884A Pending JPS6164118A (ja) 1984-09-05 1984-09-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6164118A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
JPH06252046A (ja) * 1991-04-24 1994-09-09 American Teleph & Telegr Co <Att> 半導体デバイスおよびその製造方法
JP2011023713A (ja) * 2009-06-19 2011-02-03 Sumitomo Chemical Co Ltd 発光デバイスおよび発光デバイスの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5300186A (en) * 1988-04-27 1994-04-05 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US5484664A (en) * 1988-04-27 1996-01-16 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate
JPH06252046A (ja) * 1991-04-24 1994-09-09 American Teleph & Telegr Co <Att> 半導体デバイスおよびその製造方法
JP2011023713A (ja) * 2009-06-19 2011-02-03 Sumitomo Chemical Co Ltd 発光デバイスおよび発光デバイスの製造方法

Similar Documents

Publication Publication Date Title
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
US5364468A (en) Method for the growth of epitaxial metal-insulator-metal-semiconductor structures
JPS5946414B2 (ja) 化合物半導体装置
US5529640A (en) Epitaxial metal-insulator-metal-semiconductor structures
JPS6164118A (ja) 半導体装置の製造方法
JPH11233440A (ja) 半導体装置
JPS61189620A (ja) 化合物半導体装置
JPS61189619A (ja) 化合物半導体装置
JPS62132312A (ja) 半導体薄膜の製造方法
JPS6164119A (ja) 半導体装置の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS62124736A (ja) シリコン薄膜およびその作成方法
JPS5973499A (ja) 化合物半導体の成長方法
JPS6258614A (ja) 砒素化ガリウムエピタキシヤルウエハ及びその製造方法
JPS59134819A (ja) 半導体基板の製造方法
JP2675994B2 (ja) 炭化けい素を用いた電界効果トランジスタ
JPS5893228A (ja) 半導体単結晶薄膜の製造方法
JPS60140756A (ja) 炭化珪素バイポ−ラトランジスタの製造方法
JPS63137412A (ja) 半導体用基板の製造方法
JPS62219614A (ja) 化合物半導体の成長方法
JPH02292831A (ja) 半導体装置の製造方法
JPS61161760A (ja) 半導体装置の製造方法
JPS632383A (ja) 電界効果トランジスタ