JPH05129201A - 多層材料及びその製造方法 - Google Patents

多層材料及びその製造方法

Info

Publication number
JPH05129201A
JPH05129201A JP4118816A JP11881692A JPH05129201A JP H05129201 A JPH05129201 A JP H05129201A JP 4118816 A JP4118816 A JP 4118816A JP 11881692 A JP11881692 A JP 11881692A JP H05129201 A JPH05129201 A JP H05129201A
Authority
JP
Japan
Prior art keywords
layer
lattice constant
layers
lattice
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4118816A
Other languages
English (en)
Other versions
JP2582506B2 (ja
Inventor
Francoise Kolmer Legoues
フランソワーズ・コルマ・レグエ
Bernard Steele Meyerson
バーナード・ステイール・マイヤーソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24851846&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05129201(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05129201A publication Critical patent/JPH05129201A/ja
Application granted granted Critical
Publication of JP2582506B2 publication Critical patent/JP2582506B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 特に７００〜９００℃の範囲の温度でのデバ
イス製造プロセスにおいて、デバイス形成層またはエピ
タキシャル成長の基板層として用いられる最上層の表面
に貫通するミスフィット転位の数を低減する。 【構成】 単結晶基板１２の上に、格子定数が厚さ１０
００Å毎に約２％以下変化するグレーディッド組成の複
数のエピタキシャル層１６、２０、２２を形成して多層
構造を形成する。これらのエピタキシャル層１６、２
０、２２では、ミスフィット転位が形成されてひずみが
除去され、このミスフィット転位がそれぞれの層の端に
移動する。 【効果】 低欠陥密度を有する完全に緩和した不整合構
造が得られ、それによって最上層の表面に貫通するミス
フィット転位の数が低減される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、格子整合はしていな
いが、最終層が完全に緩和しており、デバイス応用、あ
るいはデバイス形成層またはデバイス形成層の基板とし
て有用な十分に低い欠陥密度を示す多層構造に組み合わ
せることができる材料層を含む構造体に関する。より詳
しくは、この発明は、そのような構造体及びその製造方
法に関し、特に興味ある例は、シリコン基板と、このシ
リコン基板上に形成され、最高１００％のＧｅを含む最
終組成を有するグレーディッド組成のＳｉ：Ｇｅ層とを
含み、ＳｉＧｅ（またはＧｅ）層の表面領域をデバイス
形成のため、または付加的なエピタキシーのための基板
層として使用することができる完全に緩和した構造体に
関する。
【０００２】
【従来の技術】材料科学、特にマイクロエレクトロニク
スの分野においては、層構造が形成される状況がしばし
ば発生する。もし基板とその上に形成される層とが実質
的に格子整合していれば、完全に緩和しており、低欠陥
密度を示す種々の厚さの層を形成することができる。本
明細書においては、低欠陥密度とは、層をデバイスでの
使用に適したもの、すなわちその上に形成されるデバイ
スを含む層の基板としての使用に適したもの、またはデ
バイスをその中に形成するのに適した欠陥密度と定義さ
れる。
【０００３】上述のタイプのエピタキシャル構造の一例
としては、ｎまたはｐ型シリコンのエピタキシャル層を
下地のシリコン基板上に形成することが良く知られてお
り、ここでは格子整合は変化する厚さのエピタキシャル
層を形成することができるようなものである。しかし、
この状況に対して、基板とその上に形成される層とが良
い格子整合をしていない状況がある。この後者の状況で
は、エピタキシーを試みることができるが、格子整合の
欠如により生じるひずみによって成長エピタキシャル層
中に欠陥の核生成が起きる臨界厚さが存在する。これら
の欠陥は急速に伝播、増殖する結果、得られるエピタキ
シャル膜は非常に高いレベルの欠陥を含む。もしエピタ
キシャル層の厚さが欠陥の核生成が起きる臨界厚さより
も小さければ、このエピタキシャル層の欠陥密度を非常
に低くすることができる。しかし、層の最大の厚さが臨
界厚さよりも小さくなければならないとすると、著しい
制約が生じる。例えば、製造することができるデバイス
のタイプに制約が生じたり、得ることができる電気的性
質に制約が生じる。
【０００４】格子整合しない基板上に形成されるエピタ
キシャル層の臨界厚さは、エピタキシャル層と基板との
間の不整合の程度に依存する。この不整合の程度が増加
するにつれて、エピタキシャル層の臨界厚さは小さくな
る。例えば、ＧｅはＳｉに対して約４％の不整合を有す
る。これは、ＧｅをＳｉ上にエピタキシャルに形成する
時に、転位欠陥が発生する前に約５または６原子層のＧ
ｅしか形成することができないことを意味する。一方、
もしエピタキシャル層の材料と基板の材料とが非常に小
さな不整合しか有さなければ、エピタキシャル層はその
中に転位欠陥が形成される前に非常に厚くすることがで
きる。
【０００５】非格子整合層を含む構造の形成において
は、成長膜の厚さが増加するにつれてミスフィット転位
が発生し、そのような転位の貫通部が成長エピタキシャ
ル膜の端に向かって伝播することができることが良く知
られている。しかし、「すべり距離」という用語の付い
たある限界があり、それ以上ではこの貫通部は成長エピ
タキシャル膜の端に向かって移動する。６００℃以下の
温度では、ほぼ交差転位間の反発的相互作用により、す
べりは遅く、すべり距離は例外的に小さくなる。この結
果、最終のエピタキシャル層にピン止めされた多数の貫
通転位が発生する。
【０００６】従来の技術においては、ミスフィット転位
は、基板と格子整合していないエピタキシャル層にそれ
が出現するのを減少させるために、ある程度は制御する
ことができることが知られている。一つのそのような技
術は、ウエーハの端に貫通転位を曲げるために利用され
る、ひずみ超格子層の使用である。これは、「転位フィ
ルタリング」として知られており、J. Crystal Growth,
29, 273(1975)にMatthewsらにより記述されている。こ
の技術は、貫通転位の密度をいくらか減少させるために
ＧａＡｓベース系で使用されてきたが、ＳｉＧｅ系では
使用されていない。B. W. DodsonによるJ. Electrical
Materials, 19, 503(1990)の刊行物には、ＧａＡｓベー
ス系における貫通転位の密度が１／１０4 に減少すると
いうこの技術の結果が報告されている。J. Appl. Phy
s., 65, 4723(1989)のR. Hull らによる他の論文には、
ＳｉＧｅ合金系における転位フィルタリングの使用が記
載されている。この論文に注記されているように、この
フィルタリング技術はＳｉＧｅ合金系において欠陥密度
を減少させるために使用することはできない。
【０００７】欠陥密度の少ない構造を得るために、格子
整合していない二つの層の間に中間層を使用することも
従来知られている。さらに、格子整合していない二つの
層の間にグレーディッド組成を有する層が使用された構
造を形成することも知られている。しかし、これらのア
プローチの両方においては、エピタキシャル層が何らか
の有用な目的のために適した、十分に低い欠陥密度を有
する完全に緩和した構造を形成することは不可能であっ
た。
【０００８】B. S. Myerson らのAppl. Phys.Lett., 5
3, 2555(1988) においては、超高真空化学気相成長（Ｕ
ＨＶ−ＣＶＤ）により形成され、それぞれのＳｉ：Ｇｅ
合金層の間に純粋なＳｉの中間層が設けられている一連
のＳｉ：Ｇｅ合金の形成について記載されている。これ
らの層は初期シリコン基板上に形成され、Ｇｅ含有量は
それぞれのＳｉ：Ｇｅ層の形成の間に、約２０％Ｇｅを
含有する最上層のＳｉ：Ｇｅ層まで増加された。純粋な
Ｓｉの交互層は、後の断面透過電子顕微鏡（ＴＥＭ）法
のためのマーカ層として使用された。不整合（完全緩
和）構造と整合（ひずみ）構造との両方が形成された。
整合構造の最上層の欠陥密度は約１０4 欠陥／ｃｍ2 以
下であり、これはひずみ構造に対して予測されるものと
一致した数である。不整合構造の最上層の欠陥密度は測
定されず、装置の感度により約１０8 欠陥／ｃｍ2 以下
の測定ができなかった。この論文においては、最終構造
は基板に存在する欠陥を有するが、ウエーハの端への転
位欠陥の運動の貫通機構については何ら述べられていな
い。加えて、組成グレーディング及びひずみ緩和の割合
に関する何らかの臨界条件については何ら述べられてお
らず、Ｓｉ：Ｇｅ層の最大Ｇｅ含有量は２０％を超えて
いなかった。
【０００９】従来技術より、この発明までは、欠陥密度
がかなりの量減少された、低欠陥密度を有する任意組成
の完全緩和非格子整合系の形成のための技術は存在して
いないことが明らかである。さらに、従来技術は、完全
緩和非格子整合系の欠陥密度を減少させるための技術は
何ら教示していないが、この技術は多くの異なる種類の
材料、実際に非格子整合材料を全く任意に混合したもの
に適用することができる。さらにまた、従来技術は、種
々の格子定数の低欠陥の不整合層の形成のための低温技
術については説明していない。ここで、基板と最終エピ
タキシャル層とは元素、合金または化合物であり、また
は非格子整合材料は金属、半導体、絶縁体、超伝導体な
どである。
【００１０】
【発明が解決しようとする課題】従って、この発明の主
要な目的は、非格子整合材料の層を完全に緩和した層構
造で低欠陥密度に形成することができる構造及びこの構
造を形成するための方法を提供することにある。
【００１１】この発明の他の目的は、デバイス応用に有
用な十分に低い欠陥密度を有する不整合層構造を形成す
るための低温プロセスを提供することにある。
【００１２】この発明の他の目的は、元素、合金または
化合物である非格子整合材料の不整合層構造を提供する
ことにある。
【００１３】この発明の他の目的は、格子定数の異なる
材料を低欠陥密度が得られるような方法で組み合わせる
エピタキシャル層構造を提供することにある。
【００１４】この発明の他の目的は、Ｓｉ及びＧａＡｓ
ベース材料を集積する非格子整合エピタキシャル層を含
む不整合層構造を提供することにある。
【００１５】この発明の他の目的は、結晶基板層と、変
化する組成の中間層と、上記中間層の上に形成され、上
記中間層と実質的に格子整合している第三の層とを含
み、第三の層は低欠陥密度を有し、上記基板と格子整合
していない構造を提供することにある。
【００１６】この発明の他の目的は、第一のシリコン層
と、グレーディッド組成のＳｉ：Ｇｅ層と、中間層の表
面と実質的に格子整合している上記Ｓｉ：Ｇｅ層上のＧ
ａＡｓベース層とを含み、ＧａＡｓベース層は低欠陥密
度を有する構造及びその形成方法を提供することにあ
る。
【００１７】この発明の他の目的は、シリコン層と、そ
の最上部で最高１００％のＧｅを含有するグレーディッ
ド組成のＳｉ：Ｇｅ層とを含み、この最上部はデバイス
層またはその上へのエピタキシーのための基板層として
適している構造及びその形成方法を提供することにあ
る。
【００１８】この発明の他の目的は、非格子整合材料の
不整合層構造における転位欠陥のすべり距離を最大にす
るための技術を提供することにある。
【００１９】この発明の他の目的は、非格子整合材料の
層状エピタキシャル構造における転位欠陥の核生成に変
更を加え、そのような構造における貫通セグメントの移
動度を増加させる技術を提供することにある。
【００２０】この発明の他の目的は、Ｓｉ及びＧｅやII
I-Ｖ族及びII- VI族の半導体を含む、非整合格子系を用
いた不整合層を形成することにある。
【００２１】この発明の他の目的は、一つの材料を他の
材料の上に、その格子整合が通常はひずみ整合膜だけを
低欠陥密度で形成することができるように設けることが
可能な技術を提供することにある。
【００２２】この発明の他の目的は、最上層の欠陥が著
しく少ないか、または予想される値、すなわち１０12／
ｃｍ2 よりずっと少ない１０5 貫通転位／ｃｍ2 以下で
ある完全緩和不整合膜を提供することにある。
【００２３】この発明の他の目的は、その上にエピタキ
シャル格子整合膜が設けられる最終層が低欠陥密度を有
する不整合膜、例えばＳｉの上のＧｅの上のＧａＡｓを
提供することにある。
【００２４】この発明の他の目的は、バンドギャップの
ゾーンフォールディングによる直接バンドギャップを有
する半導体レーザ媒体を提供することにある。
【００２５】
【課題を解決するための手段】低欠陥の最上層を有する
多層材料が述べられる。一つの試料では、この多層材料
は、第一の組の格子定数を有する第一の元素の単結晶基
板と、第一の元素（例えば、シリコン）及び第二の元素
（例えば、ゲルマニウム）のグレーディッド組成の複数
のエピタキシャル層であって、選択された数の複数のエ
ピタキシャル層における第一及び第二の元素の組成はエ
ピタキシャル層の一つまたはそれ以上の格子定数を厚さ
１０００Å毎に０．０２５から２％の範囲で変化させる
ように選択されているものとから成り、選択された数の
複数の層におけるミスフィット転位が形成され、これら
の選択された数の複数の層のそれぞれの端に移動してひ
ずみが除去され、それによって選択された数の複数の層
の上の層に不整合膜が形成される。
【００２６】この発明はさらに、複数のそれぞれの結晶
格子定数を有する変化する組成の複数の実質的に単結晶
の層から成る低欠陥層を有する多層材料であって、それ
ぞれの層におけるミスフィット転位は一つの結晶面で束
にならず、複数の層の厚さにわたって広がり、貫通部分
が複数の層の端に移動することが可能であるものを提供
する。
【００２７】この発明はさらに、任意の格子定数の不整
合膜を形成する方法であって、第一の組の格子定数及び
原子的に清浄な上面を有する単結晶材料、例えばシリコ
ンの第一の基板を選択する工程と、清浄な上面の上に複
数のエピタキシャル層を形成する工程であって、選択さ
れた数の複数のエピタキシャル層の組成を変化させて選
択された数の複数のエピタキシャル層の一つまたはそれ
以上の格子定数を厚さ１０００Å毎に２％以下変化さ
せ、選択された数の複数のエピタキシャル層におけるミ
スフィット転位が選択された数の複数のエピタキシャル
層のそれぞれの端に移動し、それによって選択された数
の複数のエピタキシャル層の上に不整合膜を形成する工
程を有するものとを有する方法を提供する。
【００２８】この発明はさらに、コヒーレントな放射線
を発生するための半導体レーザ媒体であって、第一の組
の格子定数を有する単結晶基板と、第一の組の格子定数
の一つから最上層の上面における第二の格子定数に変化
する格子定数を得るためのグレーディッド組成を有する
第一の複数の層であって、上記組成は選択された複数の
層における格子定数の変化を厚さ１０００Å毎に２％以
下に制限するように調節されているものと、最上層の上
面の上に形成され、第一の元素から第二の元素への交互
組成を有する原子的に薄い第二の複数の層であって、そ
の厚さが所定の第三の格子定数に対応する第一及び第二
の元素の組み合わせ組成が得られるように選択され、第
三の格子定数は第二の格子定数の１％以内であり、原子
的に薄い第二の複数の層のいくつかの層は１０原子の厚
さ以下であり、バンドギャップのゾーンフォールディン
グが起きて直接バンドギャップレーザ媒体が得られる半
導体レーザ媒体を提供する。
【００２９】上記及び他の目的、特徴及び利点は、好ま
しい実施例の以下のより詳細な記述から明らかとなるで
あろう。
【００３０】
【実施例】図面、特に図１を参照すると、多層材料１０
が示されている。基板１２は、超清浄、原子的に清浄及
び原子的にベアな上面１４を有する単結晶基板であって
よい。基板１２は、例えば（１００）面の上面を有する
シリコン、ゲルマニウム、Ｓｉ：Ｇｅ、Ｓｉx Ｃ1-x 合
金のようなIV族材料、例えばヒ化ガリウム、ヒ化ガリウ
ム・インジウム、リン化ガリウム・インジウム、リン化
インジウムのようなIII-Ｖ族材料、例えばテルル化水銀
・カドミウム、テルル化カドミウムのようなII-VI族材
料などであってよい。基板１２は所定の格子定数を有す
る。単結晶層１６は、この層１６を形成するための第一
及び第二の元素のグレーディッド組成により、基板１２
の格子定数よりも大きい格子定数を有する上面１４の上
にエピタキシャルに形成される。例えば、もし基板１２
がシリコンであれば、単結晶層１６はＳｉ：Ｇｅであっ
てよい。
【００３１】単結晶層１６の上面１７の上に単結晶層１
８が形成される。単結晶層１８は単結晶層１６の格子定
数よりも大きい格子定数を有する。単結晶層１８の上面
２０の上には単結晶層２２が形成される。単結晶層２２
の格子定数は単結晶層１８の格子定数よりも大きい。単
結晶層２２は上面２４を有する。単結晶層１６、１８及
び２２の格子定数は、それらの中のゲルマニウム濃度の
大きさを調節することによって調節される。単結晶層１
６、１８及び２２は約２００から５００Åの範囲の厚さ
を有する。単結晶層２２は単結晶層１６及び１８におけ
るゲルマニウム濃度よりも高いゲルマニウム濃度を有す
る。層１６から層２２へゲルマニウム含有量は、層数に
依存して、層毎に約５％から任意の％まで増加される。
格子定数の増加は層の厚さ１０００Å毎に約２％以下で
ある必要がある。ゲルマニウムはシリコンの格子定数よ
りも４％大きい格子定数を有する。従って、５０％のゲ
ルマニウムに達するＳｉ：Ｇｅのグレーディッド組成
は、格子定数を２％増加させるためには１０００Åの厚
さを必要とする。しかし、この格子定数は好ましくは１
０００Å毎に１％の割合で変化される。厚さ１０００Å
当たり１％の格子定数の変化では、０から５０％へのＳ
ｉ：Ｇｅのグレーディッド組成は２０００Åの厚さを必
要とする。格子定数が１０００Å当たり２％、好ましく
は１％以下増加または減少するグレーディッド組成を形
成することによって、格子整合によって引き起こされた
ミスフィット転位はグレーディッド組成のそれぞれの層
に多少一様に分布する。これらの層におけるグレーディ
ッド組成及びその結果の格子定数は連続的であるか、あ
るいは段階的に変化するものであってよく、格子定数の
増加から格子定数の変化なし、または格子定数の減少に
変化するもの、またはその逆であってよい。このグレー
ディッド組成また層の温度は、ミスフィット転位の核生
成が起きてひずみが除去されるのを可能とするために、
少なくとも３５０℃の温度に上昇させなければならな
い。これらのミスフィット転位は、それらが形成された
層に沿って水平に移動し、これらの層の端に移動して消
失する。
【００３２】層２２は任意の厚さ、例えば２０００から
６０００Åの厚さの５０％Ｓｉ：Ｇｅであってよい。層
１６及び１８は、シリコンであってよい基板１２の上の
Ｓｉ：Ｇｅの組成が０〜５０％ゲルマニウムに変化する
時の２％、好ましくは１％の格子定数の増加に適合する
厚さを有してよい。
【００３３】最上層が低い欠陥数を有する層２２に種々
のデバイスが形成される。例えば、層２２にはｐ−ｉ−
ｎダイオードが形成される。まず、例えば二酸化シリコ
ンの絶縁層２６が上面２４の上に形成される。単結晶層
２２中にｐ領域２７及びｎ領域２８が互いに離れて形成
され、ｐ−ｉ−ｎダイオード２５が形成される。領域２
９はドーピングなし、すなわち真性であってよく、層２
２中の領域２９の材料のバンドギャップに調節された所
定の波長の入射放射線３０の吸収に応じて電子−正孔対
を発生する。ｐ領域２７上のｐ−ｉ−ｎダイオード２５
にはリード３１によって電圧Ｖが加えられ、領域２７か
ら領域２８に電流が流れる。領域２９中の電子３２はｐ
領域２７に引き寄せられ、領域２９中の正孔３３はｎ領
域２８に引き寄せられる。電子はｎ領域２８中の正孔を
中和し、ｎ領域２８を正電圧にし、あるいはより多くの
電流を流す。ｐ−ｉ−ｎダイオード２５からの電流の正
電圧はリード３４を介して金属−酸化物−半導体（ＭＯ
Ｓ）電界効果トランジスタ（ＦＥＴ）３６のゲート３５
に加えられる。ドーピングされた領域３７はＦＥＴ３６
のソースであり、ドーピングされた領域３８はＦＥＴ３
６のドレインである。ＦＥＴ３６は領域２９に入射する
所定の波長の放射線の強度を示す信号を与える。
【００３４】図２はこの発明の他の実施例の断面図を示
す。図２においては、図１の構造に対応する機能に対し
ては同様な符号が使用される。層４０、４２及び４４は
上面２４の上にエピタキシャルに形成された単結晶層で
あってよい。層４０、４２及び４４の組成は厚さ１００
０Å毎に２％以下の割合で変化し、層４４の上面４５に
おいて１００％のゲルマニウム組成となるものであって
よい。層１６、１８、２２、４０、４２及び４４は５０
００Åの全厚を有し、層１６の下面が０％ゲルマニウム
及び１００％シリコンであるものであってよい。
【００３５】基板１２は、その上に層１６が例えば超高
真空化学気相成長ＵＨＶ−ＣＶＤまたは分子線エピタキ
シー（ＭＢＥ）によって形成される原子的に清浄な表面
１４を有するシリコンであってよい。層１６、１８、２
２、４０、４２及び４４の上面はその上への単結晶層の
形成前に原子的に清浄であることがわかる。
【００３６】これらの層の組成は厚さ１０００Å毎に約
０．０２５％から約２％の範囲の格子不整合を有するよ
うに変化させてよい。層１６、１８、２２、４０、４２
及び４４内のミスフィット転位の核生成が起き、これら
の層のそれぞれの端に移動して格子不整合によるひずみ
が除去され、それによって不整合膜が末端層に形成され
る。
【００３７】層４８は層４４の上面４５の上にエピタキ
シャルに形成され、例えば、１００％ゲルマニウムの層
４４の上面４５に格子整合するヒ化ガリウムであってよ
い。ヒ化ガリウム層４８はドーピングされてよく、層４
８を通して基板１２に 流れる電流により層４８にレー
ザを形成するための電極５０を有する。層４８の端面４
９及び５１は研磨してよい。端面４９は放射エネルギを
反射するものであってよく、一方、端面５１は矢印５２
で示されるように放射エネルギを部分的に反射し、放射
エネルギの一部が矢印５３で示されるように端面５１を
通過することが可能なものであってよい。
【００３８】格子不整合を有する結晶膜は、この膜が臨
界厚さよりも厚い時にミスフィット転位を発生すること
によってひずみが除去される。もし格子不整合が１００
０Å毎に約２％よりも大きいならば、ミスフィット転位
は単結晶層及びその次の単結晶層を通って上面に伝播す
るであろう。図３は単結晶層１６、１８及び２２を通っ
て上面２４まで貫通したミスフィット転位を示し、これ
らの転位は５４’−５９’で示されている。５４から５
４”へのミスフィット転位の経路は貫通欠陥として知ら
れている。もし基板１２及び単結晶層１６、１８及び２
２がシリコンであるならば、そしてもし格子不整合が１
０００Å毎に約２％よりも大きいならば、貫通エラーは
上面２４まで伝播し、約１０11ｃｍ-2の量存在するであ
ろう。図３においては、図１の構造に対応する機能に対
しては同様な符号が使用されている。
【００３９】再び図３を参照すると、もし単結晶基板１
２が例えばシリコンであり、単結晶層１６が例えばＳ
ｉ：Ｇｅであるならば、層１６は基板１２の格子定数よ
りも大きな格子定数を有するであろう。単結晶層１８は
例えば単結晶層１６の格子定数よりも大きな格子定数を
有するＳｉ：Ｇｅであってよい。単結晶層２２は、例え
ば、より大きなゲルマニウム組成を有し、単結晶層１８
の格子定数よりも大きな格子定数を有するＳｉ：Ｇｅで
あってよい。もし格子不整合が層の厚さ１０００Å毎に
０．０２５から２％の範囲であるならば、層１２、１
６、１８及び２２内のひずみは実質的にこれらの層にわ
たって分布する。
【００４０】基板１２の上面はまた、圧縮されている。
単結晶層１６に発生するミスフィット転位は、単結晶層
１６または１８内を上方に伝播し、ある点で方向を変
え、上記層の端に向かって水平に移動し、層１６または
１８内に留まる。例えば、ミスフィット転位５４は、５
４から５４’への経路に沿って上方に貫通する代わりに
５４から５４”への経路に沿って移動する。同様に、ミ
スフィット転位５６は単結晶層１６から単結晶層１８へ
の経路に沿って、及び、単結晶層２２から上面２４に移
動する代わりに上記層の端において５６から５６”への
経路に沿って上方に移動する。全てのミスフィット転位
が単結晶層１８内を水平に移動するのではなく、図示は
されていないが、あるものは上面２４に移動するであろ
うことが理解される。しかし、この発明においては、上
面２４まで通過するミスフィット転位の数は１０5 ｃｍ
-2 を超えない。従来は、上面２４は１０11ｃｍ-2 ま
たはそれ以上のミスフィット転位を有していた。従っ
て、上面２４の上のミスフィット転位の数の大きさは少
なくとも６桁減少する。同様に、ミスフィット転位５
５、５７、５８及び５９は上方に、次に５５”、５
７”、５８”及び５９”によって示される経路に沿って
水平に、それぞれ移動する。これらのミスフィット転位
は、単結晶層１８に追加され、または除去された原子面
と理解することができる。さらに、通常は上面２４に向
かって上方に貫通するミスフィット転位は、下層ではも
はや互いに交差せず、互いにピン止めし、これらのミス
フィット転位は上面２４に留まる。従って、単結晶層１
８では、ミスフィット転位が長い距離に沿ってその端
に、例えば１２．７ｃｍ（５インチ）の直径のウエーハ
の端に向かって水平に移動することが可能である。ミス
フィット転位は、単結晶層１８に誘起されるひずみによ
り、単結晶層１８内を水平に移動することが理解され
る。単結晶層１８内のミスフィット転位は、ひずみを除
去し、あるいはその上の単結晶層２２を完全に緩和させ
る。従って、単結晶層２２は、その表面における貫通転
位の数が１０5 ｃｍ-2以下の任意の厚さ、任意のゲルマ
ニウム組成及び任意のバンド構造のものであってよい。
【００４１】層６４はＡx Ｂ1-x の形の組成を有する。
ここで、Ａ及びＢは元素であり、例えばシリコン及びゲ
ルマニウムである。層６４内のゲルマニウムの組成は、
下面６７から上面６８に０から２５％ゲルマニウムに直
線的に変化する。層６４の厚さは約５０００Åである。
上面６８における２５％のゲルマニウム濃度、７５％の
シリコン濃度は、１００％シリコンの下面６７に関して
１％の格子不整合に対応する。層６４の厚さ１０００Å
毎の格子定数の変化は０．１７％である。層６４の最上
層または上面６８は緩和しており、基板６６に関して不
整合である。図４に示されるように、ひずみを除去する
欠陥は最初は組成グレーディッドバッファ層６４に埋め
込まれ、これに加えてひずみを除去する転位のあるもの
は曲線で示されているように基板６６内に深く埋め込ま
れている。図４に示されている転位のネットワークにお
いては、転位７１から７３は層６４内にあり、転位７４
から７６は基板６６内にある。転位７４及び７５は層６
４内に延びている。図４において、層６４は、（１０
０）の上面を有するシリコンである基板６６の上面の上
に超高真空化学気相成長（ＵＨＶ−ＣＶＤ）によって形
成された。なお、転位７１から７３は上面６８の下の層
６４内深く位置している。さらに、図４に示されている
ように、層６４の最上部に貫通欠陥及び／又は転位はな
く、上面６８には１０5 ｃｍ-2以下の欠陥しかない。
【００４２】試料、例えば、基板６６上の層６４は、Ｕ
ＨＶ−ＣＶＤ及びＭＢＥの両方によって約５５０℃の温
度で成長された。基板６６上に層６４を形成するための
清浄化及び成長の手順は、ＵＨＶ−ＣＶＤ及びＭＢＥの
両方について、清浄化及び成長手順を示すためにここに
参考として挙げられるB.S. Meyerson らによるAppl.Phy
s. Lett., 57, 1034(1990) 及びJ.F. MorarらによるPhy
s. Rev. B., 37, 2618(1988) の刊行物に記載されてい
る。さらに、これらの試料は、平面及び断面ＴＥＭのた
めに、約３０μｍまで機械的に薄くした後、電子の透過
のためにイオンミリングを行うことによって作製され
た。観察は３００ｋＶで行われた。
【００４３】以下の例は、無欠陥の末端層を形成するた
めのこの発明の結果を説明する。
【００４４】例：図５は（１００）方位の上面を有する
シリコン基板８２上にＣＶＤにより成長されたグレーデ
ィッド超格子８０の断面図である。この断面図は基板８
２の（１１０）面に沿ったものである。８０％のシリコ
ン及び２０％のゲルマニウムを含む厚さ４０００Åの層
８４は、ＣＶＤにより超格子８０の上に形成された。グ
レーディッド超格子８０は次の構造から成る。すなわ
ち、２００ÅのＳｉ95Ｇｅ5、５０ÅのＳｉ、２００Å
のＳｉ90Ｇｅ10、５０ÅのＳｉの３回の繰り返し、Ｓｉ
82Ｇｅ18及び５０ÅのＳｉである。図５は層８４が無転
位であることを示している。転位は曲線で示されている
ようにグレーディッド超格子８０内にも基板８２内にも
位置している。層８４の品質を定量的に調べるために、
図５に示される試料に対して平面ＴＥＭも行われた。１
０7 ｃｍ-2以上の低減が達成され、最上層の転位密度は
１０5 ｃｍ-2以下となった。ＴＥＭは低転位密度の場合
にはかなり鈍感であり、従って転位の上限だけを得るこ
とができる。一方、低密度で非常に精度が高いエッチピ
ット測定により、１０5 ｃｍ-2以下の密度であることが
確認された。
【００４５】図６は基板１０２、層１０４及びグレーデ
ィッド超格子１０６の断面図である。基板１０２はシリ
コンであり、層１０４も分子線エピタキシー（ＭＢＥ）
によって形成されたシリコンである。グレーディッド超
格子１０６はＭＢＥによって形成され、転位欠陥は存在
しない。シリコン層１０４には、クリーニング中に基板
１０２の加熱を延長して行った後に現れる粒子が埋め込
まれている。図６に示されるようにグレーディッド超格
子１０６においてゲルマニウム濃度が段階的に増加した
り、図４に示されるように層６４中で連続的に増加した
りすることとは独立に、曲線で示されているように同様
な転位構造が生じる。
【００４６】図７は図４の実施例の（１１０）面に対し
て垂直に見た断面ＴＥＭ試料である。図７において、転
位１１０及び１１２が基板６６中深くに示されている。
図８は図７に示されるＴＥＭ試料と比較して［１１０］
方向の回りに３０°傾斜した断面ＴＥＭ試料である。転
位１１２及び１１３が基板６６中深くに示されている。
以前に電子ビームに平行に走っていた転位１１２及び１
１３は図８に示される線として見えるようになってい
る。転位１１２及び１１３はシリコン基板６６内深くに
位置しており、単一の（１１１）面に沿って滑った転位
の「パイルアップ」の部分である。これらの転位は「パ
イルアップ」の最上部に位置した核生成源に典型的なも
のである。「パイルアップ」における転位のバーガース
（ Burgers）ベクトルを決定するためにｇ・ｂベクトル
解析が行われた。この解析は、一つの「パイルアップ」
における全ての転位が同一のバーガースベクトルを有
し、１／２（１０１）型、すなわち（１１１）面上での
滑りのものであることを証明している。図４及び図５に
示されるようにシリコン基板６６への「ループ」として
観察される転位は同一の性質を有するが、図７及び図８
に撮影されている転位、特に「パイルアップ」における
転位１１２及び１１３に対して垂直な方向に撮影されて
いる。
【００４７】実験的な観察を説明する二段階の機構が提
案されている。すなわち、まず、平衡臨界厚さよりも著
しく大きい厚さで、数個の転位が、表面からのハーフル
ープとして、あるいは例えばEaglesham らによるPhil.
Mag., 59, 1059(1989)に記載されているダイアモンド形
状の欠陥のような膜中の欠陥において核生成したループ
として導入される。第二に、こうして形成されたネット
ワーク、そして特に、交差転位によって形成された節が
フランク・リード源として働き始め、グレーディッド層
または超格子の増加するひずみを除去するために必要に
応じて、付加的な転位を発生する。フランク・リード転
位源は、J. P. Hirthe及びJ. LotheによるTheory of Di
slocations、第二版、John Wiley＆Sons(1982)及びR. H
ull らによるPhys. Rev. B., 40, 1681(1989) の文献に
記載されている。図９から図１４はこの第二段階の図で
ある。この機構は、最終的な微細構造の二つの著しい特
徴、すなわち基板内深くにおける転位の存在及び最上層
内における貫通転位の欠如を説明する。
【００４８】基板の内側深くにおける転位の存在は、ミ
スフィットを除去するために新たな転位を発生する機構
としてのフランク・リード源の活性化の直接的な結果で
ある。単結晶シリコン基板１２０とひずみエピタキシャ
ルＳｉ：Ｇｅ最上層または緩和した状態における格子定
数と異なる格子定数を有する薄膜の超格子１２２との界
面において図９に示される交差転位により二つの節１２
４及び１２６でピン止めされた界面転位のセグメントを
考えよう。それは図１０に示される基板１２０内に曲線
１２８で示されるように湾曲することによりフランク・
リード源として働き始める。次にそれは、それが表面１
２３に到達し、事実上、図１１及び図１２において曲線
１３２により示されるハーフループになるまで、曲線１
２０によって示されるように、薄膜１２２内にループを
形成する。このようにして形成される第一のハーフルー
プは、基板１２０内に非常に深く侵入することは期待さ
れない。それは、全ての実用的な目的に対してひずんで
いない基板内に転位を導入することはエネルギ的にかな
り損であるからである。
【００４９】従って、上述の文献に記載されている典型
的なフランク・リード源と異なり、この第一のループ１
３２及び１３４は、図１３に示されるように、界面１２
５に沿って及び薄膜１２２中に非常に長く延びている。
しかし結局、より多くのループ１２６及び１２８が形成
されるにつれて、それぞれの新たなループ１３６及び１
３８は前のループ１３４をさらに下に押し、図７、図８
及び図１３に観察される非常に深い典型的なパイルアッ
プが生じる。Ｓｉ基板１２０中への初期転位の曲がりを
説明するためには、膜１２２及びその近傍の転位におけ
る圧縮応力により、転位のピン止めされたセグメントに
加わる力の注意深い計算を行わなければならない。
【００５０】次に、この成長モードの第二の特徴、すな
わち薄膜１２２の最上部における貫通転位の欠如につい
て考える。いったんループが十分に大きく成長して成長
表面１２３と交差すると、それは図１２において曲線１
３２で示されるようなハーフループになり、Matthews及
びBlakeslee によるJ. Crystal Growth, 29, 273(1975)
に記載されていると全く同様な方法でミスフィットの除
去を開始することができる。ここで、ハーフループのそ
れぞれの貫通部分は応力の影響の下で移動することがで
きる。曲線１３２及び１３４で示されるこれらの貫通転
位の移動は、図１２及び図１３に示されるミスフィット
転位１２４及び１２６を背後に残す。ここで顕著なこと
は、典型的な微細構造において生じる貫通転位のピン止
めがどの点でも生じないことである。従って、それぞれ
の貫通セグメントは基板１２０上の薄膜１２２の端１３
５まで移動したと結論せざるを得ない。ここで述べられ
た実験のいくつかにおいては、１２．７ｃｍ（５イン
チ）の直径のウエーハまたは基板上に成長が行われたた
め、転位は約１０μｍ／ｓｅｃの速さで運動しなければ
ならなかったが、この速さは５５０℃の成長温度では先
の測定から期待されるものよりも６桁速い。先の実験は
成長後の準安定のひずんだ試料をアニールすることによ
って行われたが、ここでは転位は成長プロセスの間移動
している。R. Hull らの先に挙げた論文で指摘されてい
るように、成長表面１２２の存在は転位の移動をかなり
高めることができる。さらに、Ｓｉ：Ｇｅのグレーディ
ングプロファイルは転位の核生成を著しく遅延させ、い
ったん転位が形成されると移動の駆動力をより高くす
る。
【００５１】これに対して、「通常」の成長中には、転
位はピン止めされ、薄膜には欠陥が残される。R. Hull
らによるJ. Appl. Phys., 66, 5837(1989)はこの疑問を
提起し、運動する貫通転位と垂直な転位との間の斥力が
貫通部分をピン止めするに十分であることを示した。貫
通転位が垂直な転位を迂回するためには、ある「余分な
応力」を加える必要がある。すなわち、薄膜は平衡臨界
厚さをはるかに超えて成長させる必要がある。現在理解
されているように、界面のグレーディングは貫通欠陥の
数を二つの方法で低減させるのを助ける。第一に、おそ
らく薄膜と基板との間の組成の違いが小さい時には完全
な界面を成長させることが容易であることにより、転位
の初期核生成が遅延される。従って、転位の初期ネット
ワークが形成された時には、ウエーハの端までずっと貫
通転位を移動させるための非常に高い駆動力が存在す
る。付加的な転位が形成されるが、応力はこうして減少
し、この駆動力もまた減少し、結局、貫通部分はピン止
めされる。これはグレーディングがその第二の最も重要
な役割を果たすところである。すなわち、それぞれの新
たな転位ループが形成されるにつれて、そしてそれぞれ
の新たな貫通部分がウエーハの端に向かって移動するに
つれて、グレーディングは貫通部分がピン止めされる転
位が前もってほとんど存在しない「新鮮な」界面を提供
する。もし直線的なグレーディッド膜の場合を考える
と、エネルギを最小にするためには薄膜中のそれぞれの
原子層はそれ自身の格子定数を達成する必要がある。従
って、原理的には、転位の一つの「層」はそれぞれの原
子面で必要とされ、それは事実上、全転位ネットワーク
を図１４に示される組成グレーディッド領域にわたって
広げる。この結果、それぞれの層には、ずっと少ない転
位が存在し、従って貫通セグメントが交差転位によって
ピン止めされる機会はずっと少ない。
【００５２】この現象はグレーディングの勾配に依存す
る。すなわち、それ以上では転位の相互作用が貫通部分
をピン止めするに十分に強い「臨界勾配」が多分存在す
る。グレーディッド超格子の場合は、転位ネットワーク
の「グレーディング」はここでは連続的ではなく段階的
に生じることを除いて、同様である。交差転位は転位を
ピン止めする唯一の方法ではない。もしバッファ層で覆
われていなければ、界面における粒子が同一の役割を果
たすことができ、交差転位よりもピン止め貫通セグメン
トで実際により効率的である。同様な欠陥、またはEagl
esham らによるPhil. Mag., 59, 1059(1989)により記載
された欠陥も、多数の低エネルギ核生成サイトを提供す
ることによって、この機構が働くのを防止する。ここで
述べられたフランク・リード型の転位源は、他の核生成
サイトが提供されない場合に働くことは明らかである。
これは、なぜこの現象が以前に観察されなかったかを説
明する。
【００５３】図１５は図１に示される層２２のようなＳ
ｉ：Ｇｅのグレーディッド層の電子移動度対温度のグラ
フを示す。図１５において、縦軸はｃｍ2／ｖ・ｓｅｃ
単位での移動度を表し、横軸はケルビン単位での温度を
表す。データ点１４３〜１４６を通って引かれた曲線１
４２によって示されるように、温度が増加するにつれて
移動度は増加する。層２２はひずみが除去され、高度に
完全である。層２２は３０％ゲルマニウムのＳｉ：Ｇｅ
合金であり、バルクの移動度は以前に報告された値より
もずっと高いことが証明された。その一例は、図１５に
おいて曲線１４２上に示されている、２７３Ｋで１８０
０ｃｍ2 ／ｖ・ｓｅｃの電子移動度である。さらに、高
度に完全、すなわち無欠陥の層２２はそのゲルマニウム
状の性質により減少した正孔質量を有し、また層２２は
熱的に安定である。
【００５４】この発明の他の特徴は、Ｓｉ：Ｇｅの組成
よりも小さい格子定数を有するために高い引っ張り応力
下にある、Ｓｉ：Ｇｅの組成の最上面の上に純粋なシリ
コンを成長させることである。高い引っ張り応力下での
低欠陥の純粋なシリコン層の成長は、高電子移動度デバ
イスの作製を可能とする。シリコン層は高い引っ張り応
力下にあるので、シリコンの伝導帯はＳｉ：Ｇｅの伝導
帯の下にあり、高電子移動度デバイスのための正確な不
連続を生じる。
【００５５】さらに、Ｓｉ：Ｇｅの層を利用することに
よって、これらの層を無欠陥でしかもシリコンとゲルマ
ニウムとの間の任意のバンド幅を有する材料で形成する
ことができると仮定するならば、集積光学も可能にな
る。これらの材料は、高い光吸収率が得られ、しかも欠
陥によるキャリアのトラッピング及び欠陥からのキャリ
アの放出がこれらの材料に基づく光検出器の応答周波数
を制限しない十分に高い完全性を有するものに調製する
ことができる。
【００５６】さらに、最も重要なことは、これらの低欠
陥層の熱的安定性である。含有量が２０％以上のゲルマ
ニウムとシリコンとから成る厚さ４０００Åの層でキャ
ッピングされた層が９００℃で２時間アニールされた
が、無欠陥のままであった。この極めて高い熱的安定性
は、そのような膜を用いる従来のデバイス製造方法の使
用を可能にするのに適当であるばかりでなく、これらの
層が実際に緩和していることを保証する。
【００５７】図１６を参照すると、半導体レーザ１７２
が示されている。レーザ１７２は矢印１７５で示される
コヒーレントな放射線を発生するための半導体レーザ媒
体１７４を有する。半導体レーザ媒体１７４は端面１７
６及び１７７を有する。端面１７６は研磨されて全反射
のものとしてよく、一方、端面１７７は端面１７６及び
１７７の間に形成された共振キャビティを放射線が通過
することができるように研磨されて部分反射のものとし
てよい。図１６においては、例えばシリコンである単結
晶基板１７８は基板材料の第一の組の格子定数特性を有
する。第一の層１７９は、上記第一の組の格子定数の一
つから層１７９の上面１８１の上における第二の格子定
数に格子定数を変化させるためにグレーディッド組成を
有する。層１７９における格子定数の変化は、厚さ１０
００Å毎に約０．０２５から約２％の範囲内にある。第
一の層１７９は基板１７８の上面１８０の上に形成され
る。層１７９はシリコン及びゲルマニウムのグレーディ
ッド組成を有し、上面１８１における組成は６０％ゲル
マニウム及び４０％シリコンである。
【００５８】原子的に薄い第二の複数の層１８６〜１９
５は半導体レーザ媒体１７４を形成する。層１８６は層
１７９の上面１８１の上に形成される。薄い層１８６〜
１９５の厚さは、その格子定数の一つが所定の第三の格
子定数に対応し、この第三の格子定数は上面１８１にお
ける層１７９の格子定数である第二の格子定数の１％以
内である構造を形成するために、第一及び第二の元素、
例えばシリコン及びゲルマニウムの組み合わせ組成が得
られるように選択される。層１８６〜１９５のうちのい
くつかは１０原子層の厚さ以下であり、バンドギャップ
のゾーンフォールディングが起きて直接バンドギャップ
レーザ媒体が得られる。原子的に薄い層１８６〜１９５
の全数は約１０から約１０００層の範囲内にある。第一
の元素から第二の元素、例えばシリコンからゲルマニウ
ムへの交互組成は、６／４、５／５、４／６、２／８、
８／２、７／３及び３／７から成る群から選択された比
率での第一の元素から第二の元素への原子層厚さに対応
する。例えば、これらの交互層は、６原子層厚さのシリ
コンと４原子層厚さのゲルマニウムとを多層繰り返した
ものである。これらの層は、バンドギャップのゾーンフ
ォールディングを得るために、例えば１０原子層厚さ以
下に原子的に薄い。
【００５９】導電材料の層１９８は薄い層１９５の上に
形成される。層１９８はリード１９９を介して、所定量
の電流を導体１９８に、そしてレーザ媒体１７４を通し
て基板１７８に供給する電圧Ｖに接続される。基板１７
８はリード２０１によって接地電位に接続される。レー
ザ媒体１７４を通る電流はこのレーザ媒体のポンピング
を行って反転分布を実現し、レーザ動作を生じる。
【００６０】図１７はＳｉx Ｇｅ1-x の形のシリコン及
びゲルマニウムの選択された組成を有する層２０８に沿
って矢印２０７で示される放射エネルギを伝搬するため
の導波路２０６を示す。層２０８の上には、放射エネル
ギを反射して層２０８に戻すようにするための異なる屈
折率を有する材料の層２０９がある。層２０９はシリコ
ン、酸化シリコンまたはゲルマニウムから成る。層２０
８の下には、例えば、３０から１００Åの範囲の厚さを
有するシリコンである層２１０がある。層２１０の下に
は、所定の％のゲルマニウムを有する最上面と１００％
シリコンの最下面を得るためにグレーディッド組成を有
する層２１２がある。層２１２の組成は、厚さ１０００
Å毎に約０．０２５から２％の範囲内で格子定数が変化
し、この層内における転位が形成され、これがこの層の
端に移動してひずみが除去されるように選択される。層
２１２の下には、例えば単結晶シリコンである基板２１
５がある。層２１２、２１０及び２０８はエピタキシャ
ルである。層２０８は層２１２の上面２１１と格子整合
している。層２１２の上面は完全に緩和しており、従っ
てシリコン基板２１５に対して不整合である。矢印２１
７で示される放射エネルギが入射する露出した端面２１
６によって層２０８に放射エネルギを導入することがで
きる。層２０８における放射エネルギは図１に示される
ｐ−ｉ−ｎ検出器２５によって検出される。導波路２０
６の一方の側に溝２２１及び２２２を層２０８を通して
形成した後、層２０８の露出した側壁２１９及び２２０
をコーティングまたは酸化することによって、導波路２
０６に対して、図１８に示される垂直な側壁２１９、２
２０を形成することができる。これによって、その内部
の放射エネルギを反射するために層２０８を取り囲むコ
ーティング２２３及び２２４並びにシース２２６が形成
される。
【００６１】この発明の実施例において、組成グレーデ
ィッド層は、変化する組成の層を順次形成することによ
って、連続的または段階的に組成を変化させることがで
きることが見い出された。この層の格子定数が、ミスフ
ィット転位を成長層の端（またはその中に規定された島
に）に追いやり、欠陥を基板内に移動させるのに十分な
速さで変化する限り、低欠陥密度の層が得られるであろ
う。この発明の実施例においては、転位の核生成に修正
を加え、貫通セグメントの移動度を増加させる技術が述
べられている。これは、多くの異なる材料の組み合わせ
Ａ−Ｂに使用することができる低温プロセス（６５０℃
以下）とすることができる。ここで、非格子整合材料Ａ
及びＢは元素、合金または化合物である。さらに、組成
グレーディングは、グレーディッド層の格子定数を増加
させ、またはグレーディッド層の格子定数を減少させる
ようなものであってよい。さらにまた、この発明によ
り、中間層の組成グレーディングが小さな厚さの中間層
に対して特定の組成で停止し、その後再び変化する、完
全に緩和したエピタキシャル層構造を得ることが可能で
ある。すなわち、グレーディングにおける固定された単
調な変化またはグレーディングにおける段階的な変化の
固定された繰り返しは正確に必要なものではない。さら
に、グレーディッド組成層は、所望の電気的性質を達成
することを含む何らかの目的で（その場でまたは形成後
に）ドーピングすることができる。
【００６２】この発明はＳｉ−Ｓｉ：Ｇｅ−ＧａＡｓ系
及び他の系で非常に完全に説明されたが、この発明の概
念は多くの異なる材料の組み合わせに対しても適用する
ことができる。例えば、ＹＢａ2 Ｃｕ3 Ｏx のような超
伝導体がＳｒＴｉＯ3 の上にエピタキシャルに成長され
る高Ｔc 超伝導体系が知られている。もしこれらの材料
をシリコン基板上に形成することを望むならば、ＳｒＴ
ｉＯ3 層の形成に先立って、グレーディッド組成のＳ
ｉ：Ｇｅの中間層を形成することができる。これによっ
て、ＳｒＴｉＯ3 層に対する格子整合が良くなる。完全
に緩和した状態においては、超伝導体層は非常に低い転
位欠陥密度を有する。
【００６３】他の例としては、エピタキシャルな金属シ
リサイド（遷移金属及び高融点金属シリサイドのよう
な）を、この金属シリサイドとシリコン基板との間にＳ
ｉ：Ｇｅのグレーディッド組成層を用いてシリコン上に
形成することができる。例えば、基板はＳｉとすること
ができ、中間層は、ＮｉまたはＣｏのシリサイドのよう
な金属シリサイドに対して良好な格子整合を有するＳ
ｉ：Ｇｅ層の上面領域を得るためにＧｅ含有量が増加す
るグレーディッド組成のＳｉ：Ｇｅ層とすることができ
る。金属シリサイドの形成後には、変化する組成の他の
Ｓｉ：Ｇｅ層を形成し、その後にＳｉ層をエピタキシャ
ルに形成することも可能である。これによって、埋め込
まれた金属シリサイド導体によって分離された、デバイ
ス形成に有用なシリコン層を含む三次元構造が形成され
る。
【００６４】他の例は、中間のグレーディッド組成の層
の使用によってシリコン層に対してより良好に格子整合
させることができる絶縁材料である。ＣａＦ2 と非常に
近似した格子整合を有する最上層を得るために、変化す
るＧｅ含有量のＳｉ：Ｇｅ層がシリコン基板上に形成さ
れる。ＣａＦ2 層の形成によって、完全に緩和し、低欠
陥密度の構造が得られ、その上の他のＳｉ層よりも変化
する組成の他のＳｉ：Ｇｅ層の形成が可能となる。従っ
て、ＣａＦ2 層から成る絶縁層によって分離された高品
質のシリコン層が得られる三次元構造が得られるであろ
う。
【００６５】この発明により組み合わせることができる
種々のタイプの材料のさらに他の例として、基板はＧａ
Ａｓとすることができる。この上に、Ｉｎを含むＧａＡ
ｓ層が形成される。ここで、Ｉｎ含有量は、中間層の最
終表面領域がＩｎＡｓになるまで層の厚さとともに増加
する。このＩｎＡｓ組成は厚さとともに増加させること
ができ、デバイス層、または後のＩｎベース層（長波長
ダイオードレーザに対して使用されるもののような）の
形成のための基板層として使用することができる。
【００６６】この発明の有用性を説明するもう一つの他
の構造は、基板としてＧａＡｓベース層を使用する。こ
の上に、基板と格子整合した純粋なＧｅ層が形成され、
その後に、最終的に純粋なＳｉになるまで、中間のＳ
ｉ：Ｇｅ層の組成グレーディングを起こさせるためにＳ
ｉが添加される。この上に、エピタキシャルＳｉ層また
はＳｉに対して良好なエピタキシャル整合を有する他の
層を形成することができる。この付加的なＳｉ層はその
中へのデバイス形成のために使用することができ、それ
によってＧａＡｓデバイスとＳｉデバイスとが集積され
る。
【００６７】他の例として、この発明は、ＣｄＴｅ、Ｃ
ｄＳ、ＺｎＳ、ＺｎＳｅのようなII−VI族半導体及びこ
れらのII−VI族半導体と格子整合しない材料に対して利
用することができる。例えば、この基板はＣｄＴｅとす
ることができ、変化する組成の中間層Ｈｇx Ｃｄy Ｔｅ
z は、基板との界面における０から、この中間層の上に
エピタキシャルに形成される他の層（ＨｇＴｅのよう
な）との整合のために所望の格子定数を得るに必要なＨ
ｇ量まで増加するＨｇ含有量を有するものとすることが
できる。
【００６８】従って、この発明の技術は、非格子整合材
料を含む構造を得るために使用することができ、完全に
緩和した低欠陥密度の不整合構造を形成することができ
ることが明らかである。組成グレーディングの変化の割
合は、ミスフィット転位のすべり距離が問題としている
大きさより大きく、中間層の端（または他の特定の領
域）への完全な移動が生じ、欠陥が基板内に形成される
ように選ばれる。これは、中間層の最上層が実質的に無
欠陥であり、この最上層をデバイス形成またはその後に
形成されるエピタキシャル層のための基板として使用す
ることができることを意味する。この構造は完全に緩和
しているので、それは熱的に安定であり、従ってその後
の処理に好適である。
【００６９】この発明は、基板の直径が非常に大きい
時、例えば３インチ以上の時に特に有用である。この発
明の実施例においては、ミスフィット転位の平均すべり
距離を問題としている大きさ、すなわち結晶基板の直径
よりも数桁大きくするために、貫通セグメントの移動度
を増加させることが望ましい。これらのすべり距離は、
従来の技術では、温度を非常に高くしなければ達成する
ことができないものであり、またそのようにしても数十
または数百μｍのオーダの最大値を得ることができるだ
けであった。この発明の実施例において、このすべり距
離は、６〜８インチのような大きな直径の基板に適合さ
せることができるように増加させることができる。従っ
て、この技術は、従来知られている半導体系に対する使
用に特に好適なものである。
【００７０】以上この発明を特定の実施例について説明
したが、当業者ならば、この発明の主旨及び範囲から逸
脱することなく種々の変形を行うことが可能であること
は明らかである。例えば、特に挙げたものに加えての材
料の組み合わせ、ＵＨＶ−ＣＶＤ及びＭＢＥに加えての
エピタキシャル層形成プロセス、及び、例として説明さ
れたもの以外の共鳴トンネルデバイスのようなデバイス
構造を包含する。
【００７１】
【発明の効果】この発明により、非格子整合材料の層を
完全に緩和した層構造で低欠陥密度に形成することがで
きる構造及びこの構造を形成するための方法が得られ
る。
【図面の簡単な説明】
【図１】この発明の一実施例の断面図である。
【図２】この発明の第一の他の実施例の断面図である。
【図３】ミスフィット転位の移動を示す多層構造の断面
図である。
【図４】この発明の第二の他の実施例の断面図である。
【図５】この発明の第三の他の実施例の断面図である。
【図６】この発明の第四の他の実施例の断面図である。
【図７】図４の実施例の（１１０）面に垂直に採られた
試料の断面ＴＥＭ写真に基づいて描かれた図である。
【図８】図７に示されているＴＥＭ試料に関して［１１
０］方向の回りに３０度傾斜させた試料の断面ＴＥＭ写
真に基づいて描かれた図である。
【図９】交差転位により二つの節にピン止めされた界面
転位のセグメントの略線図である。
【図１０】フランク・リード源として働く図９に示され
ている二つの節にピン止めされた界面転位の略線図であ
る。
【図１１】フランク・リード源として働く図９に示され
ている二つの節にピン止めされた界面転位の略線図であ
る。
【図１２】フランク・リード源として働く図９に示され
ている二つの節にピン止めされた界面転位の略線図であ
る。
【図１３】フランク・リード源として働く図９に示され
ている二つの節にピン止めされた界面転位の略線図であ
る。
【図１４】フランク・リード源として働く図９に示され
ている二つの節にピン止めされた界面転位の略線図であ
る。
【図１５】低欠陥のグレーディッド層の電子移動度対温
度のグラフである。
【図１６】この発明の第五の他の実施例の断面図であ
る。
【図１７】この発明の第六の他の実施例の断面図であ
る。
【図１８】図１７の線２１−２１に沿っての断面図であ
る。
【符号の説明】
１０ 多層材料 １２ 基板 １４、２４、４５ 上面 １６、１８、２２、４０、４２、４４ 単結晶層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーナード・ステイール・マイヤーソン アメリカ合衆国、ニユーヨーク州ヨークタ ウンハイツ、カリフオルニアロード 235

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 低欠陥の最上層を有する多層材料であっ
    て、 第一の組の格子定数を有する第一の元素の単結晶基板
    と、 上記第一の元素及び第二の元素のＡx Ｂ1-x の形のグレ
    ーディッド組成の複数のエピタキシャル層であって、選
    択された数の上記複数のエピタキシャル層における上記
    第一及び第二の元素の上記組成は上記エピタキシャル層
    の一つまたはそれ以上の格子定数を厚さ１０００Å毎に
    約０．０２５から約２％の範囲内で変化させるように選
    択され、上記選択された数の上記複数のエピタキシャル
    層におけるミスフィット転位が形成され、上記選択され
    た数の上記複数のエピタキシャル層のそれぞれの端に移
    動してひずみが除去され、上記選択された数の上記複数
    のエピタキシャル層の上の層に不整合膜が形成されるも
    のとを有する多層材料。
  2. 【請求項２】 低欠陥の最上層を有する多層材料であっ
    て、 複数のそれぞれの格子定数を有する変化する組成の複数
    の実質的に単結晶の層であって、上記それぞれの格子定
    数は厚さ１０００Å毎に２％以下変化し、上記それぞれ
    の層におけるミスフィット転位は一つの結晶面で束にな
    らず、上記複数の層の厚さにわたって広がり、その貫通
    部分が上記複数の層の端に移動可能なものを有する多層
    材料。
  3. 【請求項３】 任意の格子定数の不整合膜を形成するた
    めの方法であって、 第一の組の格子定数及び原子的に清浄な上面を有する単
    結晶材料の第一の基板を選択する工程と、 上記清浄な上面の上に複数のエピタキシャル層を第一番
    目に形成する工程とを有し、 上記第一番目に形成する工程は、選択された数の上記複
    数のエピタキシャル層の組成を変化させて上記選択され
    た数の上記複数のエピタキシャル層の一つまたはそれ以
    上の格子定数を厚さ１０００Å毎に２％以下変化させ、
    上記選択された数の上記複数のエピタキシャル層におけ
    るミスフィット転位が上記選択された数の上記複数のエ
    ピタキシャル層のそれぞれの端に移動し、それによって
    上記選択された数の上記複数のエピタキシャル層の上に
    不整合膜を形成する工程を含む方法。
  4. 【請求項４】 不整合層を形成するための方法であっ
    て、 第一の格子定数を有する実質的に単結晶の材料の上面を
    有する基板であって、上記上面は原子的に清浄であるも
    のを選択する工程と、 上記基板の上に第二の格子定数を有するヘテロエピタキ
    シャル材料の第一の層を第一番目に形成する工程と、 上記ヘテロエピタキシャル材料の第一の層の上に第三の
    格子定数を有する第二の層を第二番目に形成する工程
    と、 上記ヘテロエピタキシャル材料の第二の層の上に第四の
    格子定数を有する第三の層を第三番目に形成する工程と
    を有し、 上記第二、第三及び第四の格子定数は平均で厚さ１００
    ０Å毎に２％以下変化する方法。
  5. 【請求項５】 低欠陥層を有する多層材料であって、 単結晶基板と、 上記単結晶基板の上に形成された格子整合した複数の層
    であって、上記複数の層のそれぞれは隣接する層の自然
    の格子定数と上記複数の層の厚さ１０００Å毎に約２％
    以下だけ不整合の自然の格子定数を有し、ひずみ整合層
    となっているものとを有し、 上記上層は、格子定数の不整合を有する上記複数の層内
    に多少一様に分布したミスフィット転位の発生により低
    欠陥密度を有する完全に緩和した不整合層に変換され、 上記ミスフィット転位の大部分は次の層の成長または形
    成の間に時々上記それぞれの層内をその端に移動する多
    層材料。
  6. 【請求項６】 コヒーレントな放射線を発生するための
    半導体レーザ媒体であって、 第一の組の格子定数を有する単結晶基板と、 上記第一の組の格子定数からその上面における第二の格
    子定数にその格子定数が変化するグレーディッド組成を
    有する第一の層であって、上記組成は上記第一の層の上
    記格子定数の変化を約０．０２５から約２％の範囲に制
    限するように変化しているものと、 上記第一の層の上記上面の上に形成され、第一の元素か
    ら第二の元素への交互組成を有する原子的に薄い複数の
    第二の層であって、それらの厚さは、その格子定数の一
    つが所定の第三の格子定数に対応する構造を形成するた
    めに上記第一及び第二の元素の組み合わせ組成が得られ
    るように選択され、上記第三の格子定数は上記第二の格
    子定数の１％以内であり、原子的に薄い上記複数の第二
    の層のいくつかの層は１０原子層以下の厚さであり、バ
    ンドギャップのゾーンフォールディングが生じて直接バ
    ンドギャップレーザ媒体が得られるものとを有する半導
    体レーザ媒体。
  7. 【請求項７】 第二の材料の第二のエピタキシャル層を
    得るための構造であって、 第一の組の格子定数を有する第一の組成の単結晶基板
    と、 上記単結晶基板の上に設けられ、上記第一の組の格子定
    数と整合する第二の組の格子定数を得るために元素Ａ及
    び元素ＢのＡx Ｂ1-x の形の選択された組成の下面を有
    する第一のエピタキシャル層とを有し、 上記第一のエピタキシャル層は上記第一のエピタキシャ
    ル層の上面において上記第二の組の格子定数を得るため
    に上記第一のエピタキシャル層において高さの関数とし
    て変化する濃度プロファイルを有し、 上記変化する濃度プロファイルは格子定数の変化を厚さ
    １０００Å毎に約０．０２５から２％の範囲に制限する
    ように調節され、 上記第二の材料の上記第二のエピタキシャル層は上記上
    面の上に形成され、かつ第三の組の格子定数を有する構
    造。
  8. 【請求項８】 第一の組の格子定数を有する単結晶基板
    と、 グレーディッド組成の第一のエピタキシャル層であっ
    て、上記組成は上記第一のエピタキシャル層の格子定数
    が上記単結晶基板の格子定数から所望の第二の組の格子
    定数に変化するように変化しているものと、 上記第一のエピタキシャル層の上の実質的に一定組成の
    第二のエピタキシャル層であって、上記第二の組の格子
    定数と等しい平衡格子定数を有し、かつその平衡無ひず
    み格子定数に完全に緩和させるのに十分な厚さであるも
    のとを組み合わせた構造であって、 上記第一のエピタキシャル層の組成の変化は、ミスフィ
    ット転位が上記第一のエピタキシャル層の端に移動し、
    上記第二のエピタキシャル層において実質的に低減され
    ることを保証するに十分な割合で生じる構造。
  9. 【請求項９】 実質的に低減された欠陥密度の最終エピ
    タキシャル層を含む完全に緩和した不整合層を含む構造
    を形成するための方法であって、 グレーディッド組成の第一のエピタキシャル層であっ
    て、上記組成は、緩和した状態にある時にその中に実質
    的に低減された欠陥を有する上記第一のエピタキシャル
    層の最上面層を得るために上記第一のエピタキシャル層
    が形成される時に、上記第一のエピタキシャル層内に形
    成されるミスフィット転位がこの層の端に移動すること
    を保証するように平均的な割合で変化し、かつ約６５０
    ℃以下の温度で形成されるものを単結晶基板の上に形成
    する工程と、 上記第一のエピタキシャル層の成長を実質的に一定組成
    で継続する工程と、 第二のエピタキシャル層であって、上記第一のエピタキ
    シャル層の実質的に一定組成の上記最上面層の格子定数
    と実質的に整合した平衡無ひずみ格子定数への完全な緩
    和を保証するに適当な厚さであるものを上記第一のエピ
    タキシャル層の上に形成する工程とを有する方法。
  10. 【請求項１０】 所定の波長の放射エネルギを通過させ
    るための半導体導波路であって、 第一の組の格子定数を有する単結晶基板と、 上記第一の組の格子定数の一つからその上面における第
    二の格子定数に変化する格子定数を得るためのグレーデ
    ィッド組成を有するエピタキシャルに形成された第一の
    層であって、上記グレーディッド組成は上記層における
    上記格子定数の変化を厚さ１０００Å毎に０．０２５か
    ら２％の範囲に制限するように調節されているものと、 上記第一の層の上記上面にエピタキシャルに形成された
    第二の層と、 上記第二の層の上面の上にエピタキシャルに形成された
    第三の層とを有し、 上記第三の層は上記所定の波長の放射エネルギを透過す
    るように選択され、かつ第三の組の格子定数を有する材
    料を含み、 上記第一の層の上面における上記第二の格子定数は上記
    第三の組の格子定数の一つの１％以内に対応する半導体
    導波路。
  11. 【請求項１１】 結晶基板及びその上のエピタキシャル
    層を含む構造を形成するための方法であって、 第一の格子定数を有する結晶基板を準備する工程と、 グレーディッド格子定数の第一のエピタキシャル層であ
    って、上記第一のエピタキシャル層と上記基板との界面
    における上記基板の格子定数と実質的に同一の格子定数
    を有し、上記格子定数は第二の格子定数を有する上記第
    一のエピタキシャル層の表面領域を形成するために上記
    第一のエピタキシャル層の厚さとともに変化し、上記第
    一のエピタキシャル層における上記格子定数の変化の平
    均的な割合は上記第一のエピタキシャル層における貫通
    転位のピン止めを最小にするのに十分であるものを上記
    基板の上に形成する工程とを有する方法。
  12. 【請求項１２】 第一の格子定数を有する結晶基板と、 上記結晶基板の上の第一のエピタキシャル層であって、
    上記基板の面に対して垂直な方向に沿って変化する格子
    定数を有し、上記変化は平均的な割合であり、ミスフィ
    ット転位は上記第一のエピタキシャル層内の結晶面で束
    にならず、上記ミスフィット転位は上記第一のエピタキ
    シャル層の厚さにわたって広がっているものとを有する
    構造。
JP4118816A 1991-05-31 1992-05-12 多層材料及びその製造方法 Expired - Lifetime JP2582506B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70992191A 1991-05-31 1991-05-31
US709921 1991-05-31

Publications (2)

Publication Number Publication Date
JPH05129201A true JPH05129201A (ja) 1993-05-25
JP2582506B2 JP2582506B2 (ja) 1997-02-19

Family

ID=24851846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4118816A Expired - Lifetime JP2582506B2 (ja) 1991-05-31 1992-05-12 多層材料及びその製造方法

Country Status (5)

Country Link
US (2) US5659187A (ja)
EP (1) EP0515859A1 (ja)
JP (1) JP2582506B2 (ja)
BR (1) BR9201914A (ja)
CA (1) CA2062134C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501637A (ja) * 2002-07-09 2006-01-12 アドバンスト テクノロジー マテリアルズ，インコーポレイテッド シリコン−ゲルマニウム合金及びシリコン−カーボン合金を用いるヘテロ接合電界効果トランジスタ
JP2008509562A (ja) * 2004-08-05 2008-03-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 改善された熱伝導率をもつ歪みシリコン材料を形成するための方法
JP2008141206A (ja) * 2006-11-30 2008-06-19 Soitec Silicon On Insulator Technologies 半導体ヘテロ構造を作製する方法
JP2019114772A (ja) * 2017-12-21 2019-07-11 旭化成エレクトロニクス株式会社 赤外線発光素子
JP2020126977A (ja) * 2019-02-06 2020-08-20 旭化成エレクトロニクス株式会社 赤外線発光素子
JP2022031353A (ja) * 2017-12-21 2022-02-18 旭化成エレクトロニクス株式会社 赤外線発光素子
US11935973B2 (en) 2018-02-28 2024-03-19 Asahi Kasei Microdevices Corporation Infrared detecting device

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9618897D0 (en) 1996-09-10 1996-10-23 Bio Rad Micromeasurements Ltd Micro defects in silicon wafers
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
KR100400808B1 (ko) 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
AU9674498A (en) 1997-10-10 1999-05-03 Cornell Research Foundation Inc. Methods for growing defect-free heteroepitaxial layers
US5940723A (en) * 1998-02-03 1999-08-17 Lucent Technologies Inc. Heteroepitaxial growth of III-V materials
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6329063B2 (en) 1998-12-11 2001-12-11 Nova Crystals, Inc. Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6524971B1 (en) 1999-12-17 2003-02-25 Agere Systems, Inc. Method of deposition of films
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6503773B2 (en) 2000-01-20 2003-01-07 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6331486B1 (en) * 2000-03-06 2001-12-18 International Business Machines Corporation Method and structure for reduction of contact resistance of metal silicides using a metal-germanium alloy
WO2001093338A1 (en) * 2000-05-26 2001-12-06 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
US6429061B1 (en) 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
JP2003158075A (ja) 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
WO2002015244A2 (en) 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6362065B1 (en) 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6589335B2 (en) * 2001-02-08 2003-07-08 Amberwave Systems Corporation Relaxed InxGa1-xAs layers integrated with Si
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
US6770134B2 (en) * 2001-05-24 2004-08-03 Applied Materials, Inc. Method for fabricating waveguides
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6492216B1 (en) 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US7202139B2 (en) 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6723622B2 (en) 2002-02-21 2004-04-20 Intel Corporation Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7615829B2 (en) 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
AU2002368035A1 (en) * 2002-06-19 2004-01-06 Massachusetts Institute Of Technology Ge photodetectors
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
DE10231964A1 (de) * 2002-07-15 2004-02-19 Infineon Technologies Ag Halbleiterbauelement mit stressaufnehmender Halbleiterschicht sowie zugehöriges Herstellungsverfahren
WO2004012243A2 (en) * 2002-07-29 2004-02-05 Amberwave Systems Selective placement of dislocation arrays
EP2267762A3 (en) 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US6878610B1 (en) 2002-08-27 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Relaxed silicon germanium substrate with low defect density
US7594967B2 (en) 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US6774015B1 (en) * 2002-12-19 2004-08-10 International Business Machines Corporation Strained silicon-on-insulator (SSOI) and method to form the same
EP1588406B1 (en) 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
KR100728173B1 (ko) 2003-03-07 2007-06-13 앰버웨이브 시스템즈 코포레이션 쉘로우 트렌치 분리법
US6955952B2 (en) * 2003-03-07 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
GB0308182D0 (en) * 2003-04-09 2003-05-14 Aoti Operating Co Inc Detection method and apparatus
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
US7122392B2 (en) * 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density
US20050070070A1 (en) * 2003-09-29 2005-03-31 International Business Machines Method of forming strained silicon on insulator
US20050132952A1 (en) * 2003-12-17 2005-06-23 Michael Ward Semiconductor alloy with low surface roughness, and method of making the same
US20050196925A1 (en) * 2003-12-22 2005-09-08 Kim Sang H. Method of forming stress-relaxed SiGe buffer layer
US7247583B2 (en) 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
DE602005027196D1 (de) * 2004-04-30 2011-05-12 Dichroic Cell S R L Verfahren zur herstellung von virtuellen ge-substraten zur iii/v-integration auf si(001)
US20050280081A1 (en) * 2004-06-16 2005-12-22 Massachusetts Institute Of Technology Semiconductor devices having bonded interfaces and methods for making the same
JP2006080481A (ja) * 2004-08-11 2006-03-23 Canon Inc 半導体基板及びその製造方法
DE102004053307B4 (de) * 2004-11-04 2010-01-07 Siltronic Ag Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung
US7682952B2 (en) * 2004-11-30 2010-03-23 Massachusetts Institute Of Technology Method for forming low defect density alloy graded layers and structure containing such layers
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
DE102005000826A1 (de) * 2005-01-05 2006-07-20 Siltronic Ag Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
US20060157806A1 (en) 2005-01-18 2006-07-20 Omnivision Technologies, Inc. Multilayered semiconductor susbtrate and image sensor formed thereon for improved infrared response
US20070000434A1 (en) * 2005-06-30 2007-01-04 Accent Optical Technologies, Inc. Apparatuses and methods for detecting defects in semiconductor workpieces
TWI391645B (zh) * 2005-07-06 2013-04-01 Nanometrics Inc 晶圓或其他工作表面下污染物及缺陷非接觸測量之差分波長光致發光
TWI439684B (zh) * 2005-07-06 2014-06-01 Nanometrics Inc 具自晶圓或其他工件特定材料層所發射光致發光信號優先偵測之光致發光成像
US20070008526A1 (en) * 2005-07-08 2007-01-11 Andrzej Buczkowski Apparatus and method for non-contact assessment of a constituent in semiconductor workpieces
US7902046B2 (en) * 2005-09-19 2011-03-08 The Board Of Trustees Of The Leland Stanford Junior University Thin buffer layers for SiGe growth on mismatched substrates
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
WO2007067589A2 (en) * 2005-12-05 2007-06-14 Massachusetts Institute Of Technology Insulated gate devices and method of making same
US20070176119A1 (en) * 2006-01-30 2007-08-02 Accent Optical Technologies, Inc. Apparatuses and methods for analyzing semiconductor workpieces
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US20100117059A1 (en) * 2006-08-11 2010-05-13 Paul Scherrer Institut Light modulation comprising si-ge quantum well layers
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
CA2703499A1 (en) * 2007-08-17 2009-02-26 Epispeed Sa Apparatus and method for producing epitaxial layers
US20090102023A1 (en) * 2007-10-19 2009-04-23 Stephan Wege Method for Manufacturing a Structure, Semiconductor Device and Structure on a Substrate
WO2009055778A1 (en) * 2007-10-25 2009-04-30 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing lateral germanium detectors
US7923098B2 (en) * 2008-01-02 2011-04-12 The Board Of Regents Of The University Of Oklahoma Low-defect-density crystalline structure and method for making same
US8138066B2 (en) * 2008-10-01 2012-03-20 International Business Machines Corporation Dislocation engineering using a scanned laser
US20110062492A1 (en) * 2009-09-15 2011-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. High-Quality Hetero-Epitaxy by Using Nano-Scale Epitaxy Technology
WO2011047455A1 (en) * 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
US8698306B2 (en) 2010-05-20 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate contact opening
US9101979B2 (en) 2011-10-31 2015-08-11 California Institute Of Technology Methods for fabricating gradient alloy articles with multi-functional properties
SG11201510292VA (en) 2013-07-02 2016-01-28 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
US9922941B1 (en) 2016-09-21 2018-03-20 International Business Machines Corporation Thin low defect relaxed silicon germanium layers on bulk silicon substrates
CN107302037B (zh) * 2017-06-12 2019-05-17 北京工业大学 基区Ge组分分段分布的SiGe/Si异质结光敏晶体管探测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104611A (ja) * 1984-10-27 1986-05-22 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPS61294877A (ja) * 1985-06-24 1986-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS6314418A (ja) * 1986-07-04 1988-01-21 Mitsubishi Electric Corp 半導体基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493811A (en) * 1966-06-22 1970-02-03 Hewlett Packard Co Epitaxial semiconductor material on dissimilar substrate and method for producing the same
US3441453A (en) * 1966-12-21 1969-04-29 Texas Instruments Inc Method for making graded composition mixed compound semiconductor materials
US3721583A (en) * 1970-12-08 1973-03-20 Ibm Vapor phase epitaxial deposition process for forming superlattice structure
US3766447A (en) * 1971-10-20 1973-10-16 Harris Intertype Corp Heteroepitaxial structure
US4177321A (en) * 1972-07-25 1979-12-04 Semiconductor Research Foundation Single crystal of semiconductive material on crystal of insulating material
US3821033A (en) * 1972-08-03 1974-06-28 Ibm Method for producing flat composite semiconductor substrates
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
US3962716A (en) * 1973-11-12 1976-06-08 Bell Telephone Laboratories, Incorporated Reduction of dislocations in multilayer structures of zinc-blend materials
US3963538A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaP/Si
US3963539A (en) * 1974-12-17 1976-06-15 International Business Machines Corporation Two stage heteroepitaxial deposition process for GaAsP/Si LED's
US4213781A (en) * 1978-11-20 1980-07-22 Westinghouse Electric Corp. Deposition of solid semiconductor compositions and novel semiconductor materials
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4486265A (en) * 1981-11-24 1984-12-04 Spire Corporation Process of making thin film materials for high efficiency solar cells
JPS60170234A (ja) * 1984-02-15 1985-09-03 Semiconductor Energy Lab Co Ltd 気相反応装置および気相反応被膜作製方法
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
EP0214610B1 (en) * 1985-09-03 1990-12-05 Daido Tokushuko Kabushiki Kaisha Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4769341A (en) * 1986-12-29 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating non-silicon materials on silicon substrate using an alloy of Sb and Group IV semiconductors
GB2211210A (en) * 1987-10-16 1989-06-28 Philips Electronic Associated A method of modifying a surface of a body using electromagnetic radiation
US4900372A (en) * 1987-11-13 1990-02-13 Kopin Corporation III-V on Si heterostructure using a thermal strain layer
JP2649936B2 (ja) * 1988-03-01 1997-09-03 富士通株式会社 歪超格子バッファ
US4994867A (en) * 1988-07-22 1991-02-19 Xerox Corporation Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy
US5091761A (en) * 1988-08-22 1992-02-25 Hitachi, Ltd. Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover
JPH02170413A (ja) * 1988-12-22 1990-07-02 Fujitsu Ltd 化合物半導体装置
JPH03160714A (ja) * 1989-11-20 1991-07-10 Fujitsu Ltd 半導体装置及びその製造方法
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5352912A (en) * 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104611A (ja) * 1984-10-27 1986-05-22 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPS61294877A (ja) * 1985-06-24 1986-12-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS6314418A (ja) * 1986-07-04 1988-01-21 Mitsubishi Electric Corp 半導体基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006501637A (ja) * 2002-07-09 2006-01-12 アドバンスト テクノロジー マテリアルズ，インコーポレイテッド シリコン−ゲルマニウム合金及びシリコン−カーボン合金を用いるヘテロ接合電界効果トランジスタ
JP2008509562A (ja) * 2004-08-05 2008-03-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 改善された熱伝導率をもつ歪みシリコン材料を形成するための方法
JP2008141206A (ja) * 2006-11-30 2008-06-19 Soitec Silicon On Insulator Technologies 半導体ヘテロ構造を作製する方法
JP2019114772A (ja) * 2017-12-21 2019-07-11 旭化成エレクトロニクス株式会社 赤外線発光素子
JP2022031353A (ja) * 2017-12-21 2022-02-18 旭化成エレクトロニクス株式会社 赤外線発光素子
US11935973B2 (en) 2018-02-28 2024-03-19 Asahi Kasei Microdevices Corporation Infrared detecting device
JP2020126977A (ja) * 2019-02-06 2020-08-20 旭化成エレクトロニクス株式会社 赤外線発光素子

Also Published As

Publication number Publication date
BR9201914A (pt) 1993-01-12
EP0515859A1 (en) 1992-12-02
CA2062134A1 (en) 1992-12-01
CA2062134C (en) 1997-03-25
US5659187A (en) 1997-08-19
US5810924A (en) 1998-09-22
JP2582506B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
JP2582506B2 (ja) 多層材料及びその製造方法
Bean et al. Pseudomorphic growth of Ge x Si1− x on silicon by molecular beam epitaxy
Bai et al. Growth of highly tensile-strained Ge on relaxed InxGa1− xAs by metal-organic chemical vapor deposition
Lee et al. Reduction of threading dislocation density in Ge/Si using a heavily As-doped Ge seed layer
Liu et al. A surfactant-mediated relaxed Si 0.5 Ge 0.5 graded layer with a very low threading dislocation density and smooth surface
Tamargo et al. Growth of a novel InAs‐GaAs strained layer superlattice on InP
JP2008004962A (ja) Ｉｉｉ−ｖ／ｉｉ−ｖｉ半導体インターフェイス製造法
Bean Silicon-based semiconductor heterostructures
US6995076B2 (en) Relaxed SiGe films by surfactant mediation
Venkatasubramanian et al. High quality GaAs on Si using Si0. 04Ge0. 96/Ge buffer layers
EP3238229A1 (en) A method of epitaxial growth of a material interface between group iii-v materials and silicon wafers providing counterbalancing of residual strains
Soga et al. Initial stage of GaPSi heteroepitaxial growth by metalorganic chemical vapor deposition
Filimonova et al. Molecular beam epitaxy of BaF 2/CaF 2 buffer layers on the Si (100) substrate for monolithic photoreceivers
Kasper et al. Strain adjustment in ultra thin Si/Ge superlattices
Quillec et al. Growth and characterization of In x Ga1− x As/In y Ga1− y As strained‐layer superlattice on InP substrate
Olsen et al. Growth Effects in the Heteroepitaxy of III–V Compounds
Prost et al. High performance III/V RTD and PIN diode on a silicon (001) substrate
Roucka et al. Ge1− ySny∕ Si (100) composite substrates for growth of InxGa1− xAs and GaAs1− xSbx alloys
Moreira et al. Electrical characterization of pseudomorphic GaAs/InGaAs/AlGaAs and AlGaAs/InGaAs/AlGaAs modulation doped field effect transistor‐type heterostructures grown by molecular‐beam epitaxy
Washburn et al. Defect formation in epitaxial crystal growth
Grey et al. Growth of pseudomorphic InGaAs/GaAs quantum wells on [111] B GaAs for strained layer, piezoelectric, optoelectronic devices
Fang et al. Molecular beam epitaxy of periodic BaF 2/PbEuSe layers on Si (111)
Emelyanov et al. Heteroepitaxy of A III BV films on vicinal Si (001) substrates
Soga et al. Growth of stress-released GaAs on GaAs/Si structure by metalorganic chemical vapor deposition
Hausler et al. Properties of graded Inx0< or= x< or= 0.5 Ga1-xAs layers grown by molecular beam epitaxy

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 16

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 16