JP2917719B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2917719B2 JP2917719B2 JP31701492A JP31701492A JP2917719B2 JP 2917719 B2 JP2917719 B2 JP 2917719B2 JP 31701492 A JP31701492 A JP 31701492A JP 31701492 A JP31701492 A JP 31701492A JP 2917719 B2 JP2917719 B2 JP 2917719B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current channel
- inas
- lattice
- alas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
界効果トランジスタに関し、特に半導体ヘテロ接合を有
する電界効果トランジスタに関するものである。
0.47Asは電子の移動度および飽和速度がGaAsより
も大きく、1GHz以上の高周波FETに適した半導体
材料として、In0.53Ga0.47Asを電流チャネルとす
るFETの試作が進められている。
格子整合(格子定数が一致)して、電子親和力が小さい
N型In0.52Al0.48Asとをヘテロ接合させると、ア
ンドープIn0.53Ga0.47Asのヘテロ接合界面に移動
度の高い二次元電子ガスと称する電子の蓄積層が形成さ
れる。この二次元電子ガスを電流チャネルとするFET
において、遮断周波数fT =250GHzが得られてい
る。これは他のどの材料系よりも優れたものである。
と、電子移動度および飽和速度が増加し、二次元電子ガ
スの電子濃度が増加することが実証されている。そこで
In0.53Ga0.47As電流チャネル層のIn組成比を高
くして、さらにfT を向上させる試みがなされている。
て説明する。これはG.I.NgらがIEEE Tra
nsactions on Electron Dev
ices,vol.36,no.10,pp.2249
〜2259,1989で報告したものと同様である。
ドープIn0.52Al0.48Asバッファ層2a、格子定数
が大きいアンドープInx Ga1-X As(0.53<X
<1)電流チャネル層3、InP基板1と格子整合する
SiドープN型In0.52Al0.48As電子供給層4aお
よびSiドープN型In0.53Ga0.47Asコンタクト層
5aが成長されている。
層4aからアンドープInx Ga1-X As電流チャネル
層3に移動して二次元電子ガスが形成される。ゲート電
極7によってソース電極8とドレイン電極9との間の二
次元電子ガスの電子濃度を変調して、ソース電極8とド
レイン電極9との間に流れる電流を制御する。
を向上させようとしてアンドープInx Ga1-X As電
流チャネル層の組成比が0.7を越えると、Inx Ga
1-X As電流チャネル層とアンドープIn0.52Al0.48
Asバッファ層との間の格子定数の差が大きくなって、
結晶中の格子間歪が増大する。Inx Ga1-X As電流
チャネル層に転移欠陥が発生して、FETの性能が劣化
する。
ジスタは、半導体基板の一主面上にInAs層とAlA
s層とを交互に積層した超格子バッファ層およびInG
aAs層からなる電流チャネル層が形成され、前記超格
子バッファ層が前記半導体基板との接合面で格子整合
し、かつ前記電流チャネル層との接合面でも格子整合す
るものである。
結晶転移欠陥が発生しない膜厚で格子定数の異なる2種
類の化合物半導体層を交互に積層成長した超格子層が形
成されている。
とにより、格子定数の差が7%もあるInAsとAlA
sとを交互に数100nm以上積層させることができ
る。またInPと格子整合するIn0.52Al0.47Asに
相当するInAs/AlAs超格子層を形成することが
できる。
t2 との比t1 /t2 を0.52/0.48≒1.08
とすれば、InAs層とAlAs層とを交互に積層した
超格子層はIn0.52Al0.48As層と同じ格子定数と見
なすことができ、InP基板と格子整合する。
増加させて、その上のInx Ga1-X As電流チャネル
層(0.7<X<1)と格子定数を一致させるようにす
る。
よび(b)を参照して説明する。
縁性InP基板1上にMBE法によりアンドープInA
s層10とアンドープAlAs層11とを交互に積層し
たAlAs/InAs超格子バッファ層2、アンドープ
InX Ga1-X As電流チャネル層3、SiドープN型
InY Al1-Y As電子供給層4およびSiドープN型
InX Ga1-X Asコンタクト層5が順次エピタキシア
ル成長されている。
ル層3のIn組成比Xは0.8、厚さは15nmとし
た。N型InY Al1-Y As電子供給層4のIn組成比
Yは、InX Ga1-X As電流チャネル層3とほぼ同一
の格子定数となるようにY=0.8とし、Siのドーピ
ング濃度を2×1018cm-3とし、厚さを40nmとし
た。N型InX Ga1-X Asコンタクト層5もInX G
a1-X As電流チャネル層3と格子定数を一致させるよ
うにY=0.8とし、Siのドーピング濃度を1×10
19cm-3とし、厚さを50nmとした。
いて、図1(b)を参照して詳しく説明する。
10の厚さt1 とAlAs層の厚さt2 との比t1 /t
2 が0.52/0.48に近く、InPと格子定数がほ
ぼ一致するt1 =t2 =5nmとした。InAs/Al
As超格子層2の上層になるにつれてt1 +t2 =10
nmを維持しながらt1 /t2 を徐々に大きくして、ア
ンドープInX Ga1-X As電流チャネル層3(X=
0.8)の界面において格子定数を合わせるようにt1
=8nm、t2 =2nmとして、InAs/AlAs超
格子層2の全体の厚さを500nmとした。
オーミック接触するAu−Ge/Ni(金−ゲルマニウ
ム−ニッケル)からなるソース電極8およびドレイン電
極9が形成されている。N型InX Ga1-X Asコンタ
クト層5がエッチングされて形成されたリセス領域のN
型InY Al1-Y As電子供給層4にショットキ接合す
るAl(アルミニウム)からなるゲート電極7が形成さ
れている。
ース電極8とドレイン電極9との間のアンドープInX
Ga1-X As電流チャネル層3に流れる電流が制御され
る。
ル層3のIn組成比Xを0.8にすると、従来のFET
ではIn0.52Al0.48Asバッファ層およびInP基板
との格子定数の違いが大きくなり、格子間歪による転移
欠陥が生じて性能劣化を生じる。一方、本実施例ではI
nAs/AlAs超格子層2が、InX Ga1-X As電
流チャネル層3との界面および半絶縁性InP基板1と
の界面のいずれでもほぼ格子整合している。
s電流チャネル層3との格子定数の違いによって生じる
格子間の歪はInAs/AlAs超格子層2超格子で緩
和されて結晶中に転移欠陥は発生しない。したがって本
実施例のFETではInX Ga1-X As電流チャネル層
のIn組成比XをInPと格子整合する0.53から
0.8に増加させた分だけ電子移動度、飽和速度の増加
および二次元電子ガスの電子濃度が増加する。In組成
比Xを0.8に増加させたとき従来のFETに生じてい
た性能劣化の問題を解消することができた。
する。
いたが、本実施例ではInP基板の代りにCrをドープ
した半絶縁性GaAs基板を用いた。
するので、InAs/AlAs超格子の膜厚比を変える
必要がある。半絶縁性GaAs基板側では、InAs層
の厚さt1 とAlAs層の厚さt2 との比t1 /t2 =
0すなわちt1 =0、t2 =10nmとして、t1 +t
2 =10nmを維持しながら上層になるにつれて徐々に
t1 /t2 を大きくして、InX Ga1-X As電流チャ
ネル層(X=0.8)側でt1 /t2 =0.8/0.2
になるようにt1 =8nm、t2 =2nmとする。
基板とInX Ga1-X As電流チャネル層との間の格子
定数の差が大きいので、格子間歪を緩和するためInA
s/AlAs超格子層の厚さを第1の実施例の倍の10
00nmとした。
1の実施例と同様の性能を得ることができた。結晶転移
欠陥に起因する性能劣化は認められなかった。
り扱い易さの優れたGaAs基板を用いることができる
という利点もある。
とを交互に積層したInAs/AlAs超格子層および
InX Ga1-X As電流チャネル層が形成され、超格子
層が半導体基板側および電流チャネル層側で格子整合す
るように、InAs層の厚さt1 とAlAs層の厚さt
2 との比t1 /t2 を徐々に大きくした。
Ga1-X As電流チャネル層との格子定数の差で生じる
格子間歪が緩和され、InX Ga1-X As電流チャネル
層中における転移欠陥の発生が抑制されて、FETの性
能劣化の問題を解消することができた。
ある。(b)はInAs/AlAs超格子層を示す拡大
断面図である。
Claims (1)
- 【請求項1】 半導体基板の一主面上にInAs層とA
lAs層とを交互に積層した超格子バッファ層およびI
nGaAs層からなる電流チャネル層が形成され、前記
超格子バッファ層が前記半導体基板との接合面で格子整
合し、かつ前記電流チャネル層との接合面でも格子整合
することを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31701492A JP2917719B2 (ja) | 1992-11-26 | 1992-11-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31701492A JP2917719B2 (ja) | 1992-11-26 | 1992-11-26 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06163601A JPH06163601A (ja) | 1994-06-10 |
JP2917719B2 true JP2917719B2 (ja) | 1999-07-12 |
Family
ID=18083456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31701492A Expired - Fee Related JP2917719B2 (ja) | 1992-11-26 | 1992-11-26 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2917719B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3616745B2 (ja) * | 1994-07-25 | 2005-02-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3141838B2 (ja) | 1998-03-12 | 2001-03-07 | 日本電気株式会社 | 電界効果トランジスタ |
-
1992
- 1992-11-26 JP JP31701492A patent/JP2917719B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06163601A (ja) | 1994-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5907159A (en) | Hot electron device and a resonant tunneling hot electron device | |
JPH0815213B2 (ja) | 電界効果トランジスタ | |
JPH05160162A (ja) | 電界効果トランジスタ | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
JPH07183494A (ja) | ヘテロ接合fet | |
JP2620901B2 (ja) | 応力補償層を有するGaAsヘテロ構造 | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
JP2917719B2 (ja) | 電界効果トランジスタ | |
JP2964637B2 (ja) | 電界効果トランジスタ | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JP3141838B2 (ja) | 電界効果トランジスタ | |
JPH06188271A (ja) | 電界効果トランジスタ | |
JP2530496B2 (ja) | 半導体ヘテロ構造およびその製造方法 | |
JP2730524B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3158467B2 (ja) | InAlAs/InGaAsヘテロ接合構造電界効果トランジスタ | |
JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
JP3122471B2 (ja) | 電界効果トランジスタ | |
JP2879250B2 (ja) | 電界効果半導体装置 | |
JP3423812B2 (ja) | Hemt素子およびその製造方法 | |
JP3122474B2 (ja) | 電界効果トランジスタ | |
JPS609174A (ja) | 半導体装置 | |
JP2701568B2 (ja) | 電界効果トランジスタ | |
JP2800245B2 (ja) | 半導体装置 | |
JP3122472B2 (ja) | 電界効果トランジスタ | |
JP3122473B2 (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |