JPH05110066A - 量子細線構造の製造方法 - Google Patents
量子細線構造の製造方法Info
- Publication number
- JPH05110066A JPH05110066A JP29616791A JP29616791A JPH05110066A JP H05110066 A JPH05110066 A JP H05110066A JP 29616791 A JP29616791 A JP 29616791A JP 29616791 A JP29616791 A JP 29616791A JP H05110066 A JPH05110066 A JP H05110066A
- Authority
- JP
- Japan
- Prior art keywords
- stripe groove
- layer
- side wall
- thin film
- wire structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 微細な量子細線構造を自己整合的に高精度で
製造するための技術を提供する。 【構成】 第一のＳｉＯ2 膜を形成後、異方性エッチン
グによってＩｎｐ基板１まで貫通する第一のストライプ
溝３を形成する。全面にＡＩＮ薄膜４を形成後、異方性
エッチングによって第一のストライプ溝３の側壁部以外
は除去する。次に第二のＳｉＯ2 膜５によってＡＩＮ側
壁を有する第一のストライプ溝３内を埋め込んだ後、異
方性エッチングによってＡＩＮ側壁の上端部を露出させ
る。次にＡＩＮ側壁を周囲のＳｉＯ2 膜に対して選択的
に除去し、第二のストライプ溝６を形成する。第二のス
トライプ溝６内に第一のＩｎｐ障壁層７、ＩｎＧａＡｓ
量子井戸層８、第二のＩｎｐ障壁層９を順次選択成長し
た後、ＳｉＯ2 膜を除去し、最後にＩｎｐ層１０で埋め
込んでＩｎＧａＡｓ量子細線１１を形成する。
製造するための技術を提供する。 【構成】 第一のＳｉＯ2 膜を形成後、異方性エッチン
グによってＩｎｐ基板１まで貫通する第一のストライプ
溝３を形成する。全面にＡＩＮ薄膜４を形成後、異方性
エッチングによって第一のストライプ溝３の側壁部以外
は除去する。次に第二のＳｉＯ2 膜５によってＡＩＮ側
壁を有する第一のストライプ溝３内を埋め込んだ後、異
方性エッチングによってＡＩＮ側壁の上端部を露出させ
る。次にＡＩＮ側壁を周囲のＳｉＯ2 膜に対して選択的
に除去し、第二のストライプ溝６を形成する。第二のス
トライプ溝６内に第一のＩｎｐ障壁層７、ＩｎＧａＡｓ
量子井戸層８、第二のＩｎｐ障壁層９を順次選択成長し
た後、ＳｉＯ2 膜を除去し、最後にＩｎｐ層１０で埋め
込んでＩｎＧａＡｓ量子細線１１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、一次元量子効果を利用
した超高速スイッチング素子や高効率発光素子等に用い
られる量子細線構造の製造方法に関する。
した超高速スイッチング素子や高効率発光素子等に用い
られる量子細線構造の製造方法に関する。
【０００２】
【従来の技術】Ｎ−ＡｌＧａＡｓ／ＧａＡｓヘテロ界面
に閉じ込められた２次元電子ガスを利用した高速トラン
ジスタ、また２つのＡｌＧａＡｓ障壁層で挾まれた数十
ｎｍ以下の薄いＧａＡｓ２次元量子井戸層を活性層とし
て利用する量子井戸レーザがすでに実用化されている。
近年、さらに２次元電子ガスを数十ｎｍ以下の線幅のチ
ャネルに閉じ込め、線に沿った方向のみ自由度をもつ１
次元電子ガスを利用したトランジスタや、また１次元量
子井戸を活性層としたレーザの研究が行なわれている。
に閉じ込められた２次元電子ガスを利用した高速トラン
ジスタ、また２つのＡｌＧａＡｓ障壁層で挾まれた数十
ｎｍ以下の薄いＧａＡｓ２次元量子井戸層を活性層とし
て利用する量子井戸レーザがすでに実用化されている。
近年、さらに２次元電子ガスを数十ｎｍ以下の線幅のチ
ャネルに閉じ込め、線に沿った方向のみ自由度をもつ１
次元電子ガスを利用したトランジスタや、また１次元量
子井戸を活性層としたレーザの研究が行なわれている。
【０００３】１次元チャネルに閉じ込められた電子は弾
性散乱をほとんど受けなくなる。そのため非弾性散乱を
受けにくい低温においては極めて大きな移動度を持つと
考えられ、従って、非常に高速の素子が実現できる可能
性がある。また散乱を受けない電子は、その波としての
性質による量子干渉効果を示し、これを利用すればさら
に高速の素子が実現できる可能性がある。１次元量子井
戸を活性層とした量子井戸細線レーザでは、しきい値電
流の減少やその温度依存性の緩和などレーザの諸特性を
大幅に改善できる可能性がある。これは低次元化による
状態密度の尖鋭化によって利得スペクトルが非常に狭く
なり、また温度の変化に伴うキャリア分布の変化も小さ
くなると予想されるためである。
性散乱をほとんど受けなくなる。そのため非弾性散乱を
受けにくい低温においては極めて大きな移動度を持つと
考えられ、従って、非常に高速の素子が実現できる可能
性がある。また散乱を受けない電子は、その波としての
性質による量子干渉効果を示し、これを利用すればさら
に高速の素子が実現できる可能性がある。１次元量子井
戸を活性層とした量子井戸細線レーザでは、しきい値電
流の減少やその温度依存性の緩和などレーザの諸特性を
大幅に改善できる可能性がある。これは低次元化による
状態密度の尖鋭化によって利得スペクトルが非常に狭く
なり、また温度の変化に伴うキャリア分布の変化も小さ
くなると予想されるためである。
【０００４】このような量子効果素子のチャネル部分、
または活性層部分となる量子細線構造を形成する方法と
して従来は、（ａ）干渉露光法や電子ビームによる露光
後、低エネルギーイオンビームなどでエッチングをする
方法。（ｂ）集束イオンビームを用いてイオンを打込む
ことにより、チャネルの両側面に高抵抗の壁をつくる
か、または同時にガスを導入してイオンが打込まれた部
分をエッチングする方法。（ｃ）傾斜基板上でステップ
フローモードの成長を行ない分数原子層超格子を形成す
る、例えば雑誌「ジャーナル・オブ・ヴァキューム・サ
イエンス・アンド・テクノロジー・Ｂ（Ｊ．Ｖａｃ．Ｓ
ｃｉ．Ｔｅｃｈｎｏｌ．Ｂ）」第６巻第４号（１９８８
年）の第１３７３−１３７７頁に説明さている方法。
（ｄ）電子ビームによる露光と選択成長によって（１１
１）Ｂファッセット面有する三角柱状の細線構造を成長
し、その途中の適当な位置に量子井戸領域を配置する、
例えば応用物理学会予稿集（１９９１年）春季３０ａ−
Ｍ−４に説明されている方法。（ｅ）量子井戸層を含む
多層膜を成長後、電子ビームによる露光と化学エッチン
グによって量子井戸層まで達する逆メサ構造を形成す
る、例えば雑誌「アプライド・フィジクス・レターズ
（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）」第５８巻第７号
（１９９１年）の第７２０−７２２頁に説明されている
方法などがある。
または活性層部分となる量子細線構造を形成する方法と
して従来は、（ａ）干渉露光法や電子ビームによる露光
後、低エネルギーイオンビームなどでエッチングをする
方法。（ｂ）集束イオンビームを用いてイオンを打込む
ことにより、チャネルの両側面に高抵抗の壁をつくる
か、または同時にガスを導入してイオンが打込まれた部
分をエッチングする方法。（ｃ）傾斜基板上でステップ
フローモードの成長を行ない分数原子層超格子を形成す
る、例えば雑誌「ジャーナル・オブ・ヴァキューム・サ
イエンス・アンド・テクノロジー・Ｂ（Ｊ．Ｖａｃ．Ｓ
ｃｉ．Ｔｅｃｈｎｏｌ．Ｂ）」第６巻第４号（１９８８
年）の第１３７３−１３７７頁に説明さている方法。
（ｄ）電子ビームによる露光と選択成長によって（１１
１）Ｂファッセット面有する三角柱状の細線構造を成長
し、その途中の適当な位置に量子井戸領域を配置する、
例えば応用物理学会予稿集（１９９１年）春季３０ａ−
Ｍ−４に説明されている方法。（ｅ）量子井戸層を含む
多層膜を成長後、電子ビームによる露光と化学エッチン
グによって量子井戸層まで達する逆メサ構造を形成す
る、例えば雑誌「アプライド・フィジクス・レターズ
（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）」第５８巻第７号
（１９９１年）の第７２０−７２２頁に説明されている
方法などがある。
【０００５】
【発明が解決しようとする課題】微細な量子細線構造を
製造するための上記従来技術の問題点を考えてみる。
（ａ）や（ｂ）の微細加工による方法では、一定の線幅
で垂直に深くエッチングまたは高抵抗の壁を形成する必
要があるため、線幅が細くなるほど作製は困難となり加
工精度も低下する。また特に（ｂ）の集束イオンビーム
を用いる方法では、ビーム径を１００ｎｍ程度以下に絞
ることが難しい。さらにイオンビームでエッチングを行
なうとチャネル側部に受けた損傷がチャネル内部まで拡
散し、キャリア濃度、移動度などを著しく低下させると
いう問題がある。（ｃ）の分数原子層超格子を形成する
方法は原子レベルの微細な細線を近接して形成できる方
法であるが、極めて難しい結晶成長技術が必要である。
また基板の傾斜を一定に揃える事が難しいため、ステッ
プ間隔の不揃いによる細線幅の揺らぎが避けられないと
いう問題がある。（ｄ）および（ｅ）の結晶の異方性に
よって自然に形成されるメサ構造を利用している。その
ためリソグラフィーパターンよりもかなり狭い構造を形
成できる。しかしながらリソグラフィーの精度と細線幅
の精度とは比例関係にはなく、リソグラフィーによるマ
スク幅が例えば１０ｎｍ揺らげば細線の幅も同じく１０
ｎｍ揺らぐため、線幅が細くなるほど加工精度も低下す
るという問題がある。
製造するための上記従来技術の問題点を考えてみる。
（ａ）や（ｂ）の微細加工による方法では、一定の線幅
で垂直に深くエッチングまたは高抵抗の壁を形成する必
要があるため、線幅が細くなるほど作製は困難となり加
工精度も低下する。また特に（ｂ）の集束イオンビーム
を用いる方法では、ビーム径を１００ｎｍ程度以下に絞
ることが難しい。さらにイオンビームでエッチングを行
なうとチャネル側部に受けた損傷がチャネル内部まで拡
散し、キャリア濃度、移動度などを著しく低下させると
いう問題がある。（ｃ）の分数原子層超格子を形成する
方法は原子レベルの微細な細線を近接して形成できる方
法であるが、極めて難しい結晶成長技術が必要である。
また基板の傾斜を一定に揃える事が難しいため、ステッ
プ間隔の不揃いによる細線幅の揺らぎが避けられないと
いう問題がある。（ｄ）および（ｅ）の結晶の異方性に
よって自然に形成されるメサ構造を利用している。その
ためリソグラフィーパターンよりもかなり狭い構造を形
成できる。しかしながらリソグラフィーの精度と細線幅
の精度とは比例関係にはなく、リソグラフィーによるマ
スク幅が例えば１０ｎｍ揺らげば細線の幅も同じく１０
ｎｍ揺らぐため、線幅が細くなるほど加工精度も低下す
るという問題がある。
【０００６】本発明の目的は、これら従来技術の欠点を
克服し、微細な量子細線構造を自己整合的に高精度で製
造するための技術を提供することにある。
克服し、微細な量子細線構造を自己整合的に高精度で製
造するための技術を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、底面部
には半導体基板表面が露出し、側壁より上部の表面は第
一の非晶質絶縁物からなる第一のストライプ溝を形成す
る工程と、前記第一のストライプ溝側壁を少なくとも含
む表面に第一の薄膜層を形成する工程と、異方性エッチ
ングによって前記第一のストライプ溝側壁部以外の前記
第一の薄膜層を除去する工程と、第二の非晶質絶縁物で
少なくとも前記第一の薄膜層からなる側壁を有する前記
第一のストライプ溝内を埋め込む工程と、異方性エッチ
ングによってストライプ溝側壁に残る前記第一の薄膜層
の上端部を露出させる工程と、前記第一の薄膜層を前記
第一および第二の非晶質絶縁物に対して選択的に除去
し、前記第一および第二の非晶質絶縁物の壁で囲まれ底
面には前記半導体基板表面が露出した第二のストライプ
溝を形成する工程と、前記第二のストライプ溝底部に露
出した前記半導体基板表面をシードとして単層または多
層構造からなる半導体細線構造を選択的に成長する工程
とを少なくとも含むことを特徴とする量子細線構造の製
造方法が得られる。また前記第二のストライプ溝内に半
導体細線構造を成長したのち前記第一および第二の非晶
質絶縁物を除去し、さらに単層または多層構造からなる
半導体層で前記半導体細線構造を埋め込むことを特徴と
する量子細線構造の製造方法が得られる。
には半導体基板表面が露出し、側壁より上部の表面は第
一の非晶質絶縁物からなる第一のストライプ溝を形成す
る工程と、前記第一のストライプ溝側壁を少なくとも含
む表面に第一の薄膜層を形成する工程と、異方性エッチ
ングによって前記第一のストライプ溝側壁部以外の前記
第一の薄膜層を除去する工程と、第二の非晶質絶縁物で
少なくとも前記第一の薄膜層からなる側壁を有する前記
第一のストライプ溝内を埋め込む工程と、異方性エッチ
ングによってストライプ溝側壁に残る前記第一の薄膜層
の上端部を露出させる工程と、前記第一の薄膜層を前記
第一および第二の非晶質絶縁物に対して選択的に除去
し、前記第一および第二の非晶質絶縁物の壁で囲まれ底
面には前記半導体基板表面が露出した第二のストライプ
溝を形成する工程と、前記第二のストライプ溝底部に露
出した前記半導体基板表面をシードとして単層または多
層構造からなる半導体細線構造を選択的に成長する工程
とを少なくとも含むことを特徴とする量子細線構造の製
造方法が得られる。また前記第二のストライプ溝内に半
導体細線構造を成長したのち前記第一および第二の非晶
質絶縁物を除去し、さらに単層または多層構造からなる
半導体層で前記半導体細線構造を埋め込むことを特徴と
する量子細線構造の製造方法が得られる。
【０００８】
【作用】従来の量子細線構造の製造技術に共通する問題
点は、細線幅の精度がリソグラフィーとその後の微細加
工の精度によって決り、しかもこれが不十分なことであ
った。また分数原子層超格子を形成する方法でも、ステ
ップ間隔という一種の“リソグラフィー”の精度に問題
があった。ところで現在、最も高い精度を誇るプロセス
は基板に垂直方向の薄膜形成技術であり、原子層レベル
での精密な制御も可能である。本発明では選択化学エッ
チングおよび選択成長による自己整合プロセスを用い、
しかも細線構造の基板に垂直方向の寸法のみならず水平
方向の寸法の制御にも薄膜形成技術を利用するため、微
細な量子細線構造を高精度でしかも加工損傷を受けるこ
ともなく製造する技術が実現できる。
点は、細線幅の精度がリソグラフィーとその後の微細加
工の精度によって決り、しかもこれが不十分なことであ
った。また分数原子層超格子を形成する方法でも、ステ
ップ間隔という一種の“リソグラフィー”の精度に問題
があった。ところで現在、最も高い精度を誇るプロセス
は基板に垂直方向の薄膜形成技術であり、原子層レベル
での精密な制御も可能である。本発明では選択化学エッ
チングおよび選択成長による自己整合プロセスを用い、
しかも細線構造の基板に垂直方向の寸法のみならず水平
方向の寸法の制御にも薄膜形成技術を利用するため、微
細な量子細線構造を高精度でしかも加工損傷を受けるこ
ともなく製造する技術が実現できる。
【０００９】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１（ａ）〜（ｉ）には、本発明の
構造を得るための一例としての製造工程を各段階におけ
る断面図で示した。
て詳細に説明する。図１（ａ）〜（ｉ）には、本発明の
構造を得るための一例としての製造工程を各段階におけ
る断面図で示した。
【００１０】図１（ａ）に示すように、まずＩｎｐ基板
１の全表面に例えば厚さ１５０ｎｍの第一のＳｉＯ2 膜
２を形成後、Ｉｎｐ基板１まで貫通する例えば幅１４０
ｎｍの第一のストライプ溝３を例えば２４０ｎｍピッチ
で等間隔に複数設ける。この溝の加工は例えば電子ビー
ム露光によるマスク形成と異方性リアクティブイオンエ
ッチング（ＲＩＥ）によって行なうことができる。
１の全表面に例えば厚さ１５０ｎｍの第一のＳｉＯ2 膜
２を形成後、Ｉｎｐ基板１まで貫通する例えば幅１４０
ｎｍの第一のストライプ溝３を例えば２４０ｎｍピッチ
で等間隔に複数設ける。この溝の加工は例えば電子ビー
ム露光によるマスク形成と異方性リアクティブイオンエ
ッチング（ＲＩＥ）によって行なうことができる。
【００１１】次に、図１（ｂ）に示すように全面に厚さ
２０ｎｍのＡＩＮ薄膜４を形成後、図１（ｃ）に示すよ
うに異方性エッチングによって第一のストライプ溝３の
側壁部以外のＡＩＮ薄膜４を除去する。
２０ｎｍのＡＩＮ薄膜４を形成後、図１（ｃ）に示すよ
うに異方性エッチングによって第一のストライプ溝３の
側壁部以外のＡＩＮ薄膜４を除去する。
【００１２】次に、図１（ｄ）に示すように全面に厚さ
７０ｎｍの第二のＳｉＯ2 膜５を形成する。このとき第
二のＳｉＯ2 膜２の厚みは第一のストライプ溝３の半分
程度以上に設定してあるので、ストライプ溝内は第二の
ＳｉＯ2 膜５で埋め込まれる。
７０ｎｍの第二のＳｉＯ2 膜５を形成する。このとき第
二のＳｉＯ2 膜２の厚みは第一のストライプ溝３の半分
程度以上に設定してあるので、ストライプ溝内は第二の
ＳｉＯ2 膜５で埋め込まれる。
【００１３】次に、図１（ｅ）に示すように異方性エッ
チングによって第一のストライプ溝３の側壁に残るＡＩ
Ｎ薄膜４の上端部を露出させた後、図１（ｆ）に示すよ
うにＡＩＮ薄膜４を周囲のＳｉＯ2 膜に対して選択的に
除去し、Ｉｎｐ基板１の表面に露出させる。以上のプロ
セスによってＳｉＯ2 の壁で囲まれた第二のストライプ
溝６が形成される。
チングによって第一のストライプ溝３の側壁に残るＡＩ
Ｎ薄膜４の上端部を露出させた後、図１（ｆ）に示すよ
うにＡＩＮ薄膜４を周囲のＳｉＯ2 膜に対して選択的に
除去し、Ｉｎｐ基板１の表面に露出させる。以上のプロ
セスによってＳｉＯ2 の壁で囲まれた第二のストライプ
溝６が形成される。
【００１４】次に、図１（ｇ）に示すように第二のスト
ライプ溝６の底部に露出したＩｎｐ基板１の表面をシー
ドとして、厚さ５０ｎｍの第一のＩｎｐ障壁層７、厚さ
５ｎｍのＩｎＧａＡｓ量子井戸層８、暑さ５０ｎｍの第
二のＩｎｐ障壁層９を順次選択的に成長する。Ｉｎｐお
よびＩｎＧａＡｓの選択成長には、例えばＩＩＩ族有機
金属原料としてジメチルインジウムクロライド（ＤＭＩ
ｎＣｌ）およびジエチルガリウムクロライド（ＤＥＧａ
Ｃｌ）、Ｖ族原料としてはホスフィン（ＰＨ3）および
アルシン（ＡｓＨ3 ）を用いた有機金属気相成長法（Ｍ
ＯＣＶＤ法）を用いることができる。
ライプ溝６の底部に露出したＩｎｐ基板１の表面をシー
ドとして、厚さ５０ｎｍの第一のＩｎｐ障壁層７、厚さ
５ｎｍのＩｎＧａＡｓ量子井戸層８、暑さ５０ｎｍの第
二のＩｎｐ障壁層９を順次選択的に成長する。Ｉｎｐお
よびＩｎＧａＡｓの選択成長には、例えばＩＩＩ族有機
金属原料としてジメチルインジウムクロライド（ＤＭＩ
ｎＣｌ）およびジエチルガリウムクロライド（ＤＥＧａ
Ｃｌ）、Ｖ族原料としてはホスフィン（ＰＨ3）および
アルシン（ＡｓＨ3 ）を用いた有機金属気相成長法（Ｍ
ＯＣＶＤ法）を用いることができる。
【００１５】次に、図１（ｈ）に示すようにＳｉＯ2 膜
をすべて選択的に除去した後、最後に図１（ｉ）に示す
ようにＩｎｐ層１０を全面に成長する。以上のプロセス
によってＩｎｐで完全に埋め込まれた高さ５ｎｍ、幅２
０ｎｍのＩｎＧａＡｓ量子細線１１が形成された。
をすべて選択的に除去した後、最後に図１（ｉ）に示す
ようにＩｎｐ層１０を全面に成長する。以上のプロセス
によってＩｎｐで完全に埋め込まれた高さ５ｎｍ、幅２
０ｎｍのＩｎＧａＡｓ量子細線１１が形成された。
【００１６】以上の実施例では絶縁膜としてＳｉＯ2 膜
を用いたが、選択成長マスクとなれば他の物質でもよ
く、例えばＳｉ3 Ｎ4 などの非晶質膜を用いても良い。
またＡＩＮ薄膜４についても、絶縁膜に対して選択的に
除去可能であるならば他の物質でも良い。
を用いたが、選択成長マスクとなれば他の物質でもよ
く、例えばＳｉ3 Ｎ4 などの非晶質膜を用いても良い。
またＡＩＮ薄膜４についても、絶縁膜に対して選択的に
除去可能であるならば他の物質でも良い。
【００１７】また実施例ではＩｎｐおよびＩｎＧａＡｓ
の選択成長法として、ＤＭＩｎＣｌおよびＤＥＧａＣｌ
を用いたＭＯＣＶＤを用いた。これは塩素系原料を用い
た方が通常のトリメチルインジウム（ＴＭＩ）およびト
リメチルガリウム（ＴＭＧ）を用いた場合より選択性が
良いためである。同様の理由から選択成長にはハロゲン
輸送法も適用できる。また真空中で成長を行なう化学ビ
ームエピタキシー法（ＣＢＥ法）などを適用することも
できる。
の選択成長法として、ＤＭＩｎＣｌおよびＤＥＧａＣｌ
を用いたＭＯＣＶＤを用いた。これは塩素系原料を用い
た方が通常のトリメチルインジウム（ＴＭＩ）およびト
リメチルガリウム（ＴＭＧ）を用いた場合より選択性が
良いためである。同様の理由から選択成長にはハロゲン
輸送法も適用できる。また真空中で成長を行なう化学ビ
ームエピタキシー法（ＣＢＥ法）などを適用することも
できる。
【００１８】さらに実施例ではＩｎＧａＡｓ／Ｉｎｐ量
子細線構造について説明したが、ＧａＡｓ／ＡｌＧａＡ
ｓ構造やＧａＡｓ／ＩｎＧａＰ構造などにも適用に変調
ドープを行なった１次元電子ガスチャネル構造など広く
本発明を適用することができる。
子細線構造について説明したが、ＧａＡｓ／ＡｌＧａＡ
ｓ構造やＧａＡｓ／ＩｎＧａＰ構造などにも適用に変調
ドープを行なった１次元電子ガスチャネル構造など広く
本発明を適用することができる。
【００１９】
【発明の効果】以上のように本発明によれば、選択化学
エッチングおよび選択成長プロセスを用い、細線構造の
基板に垂直方向の寸法とともに水平方向の寸法も薄膜形
成技術を利用して制御するので、微細な量子細線構造を
自己整合的に高精度で製造する方法が実現できた。
エッチングおよび選択成長プロセスを用い、細線構造の
基板に垂直方向の寸法とともに水平方向の寸法も薄膜形
成技術を利用して制御するので、微細な量子細線構造を
自己整合的に高精度で製造する方法が実現できた。
【図１】本発明の実施例に係る一例としての製造工程を
示す断面図。
示す断面図。
１ Ｉｎｐ基板 ２ 第一のＳｉＯ2 膜 ３ 第一のストライプ溝 ４ ＡＩＮ薄膜 ５ 第二のＳｉＯ2 膜 ６ 第二のストライプ溝 ７ 第一のＩｎｐ障壁層 ８ ＩｎＧａＡｓ量子井戸層 ９ 第二のＩｎｐ障壁層 １０ Ｉｎｐ層 １１ ＩｎＧａＡｓ量子細線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ａ 8934−4Ｍ Ｈ０１Ｓ 3/18 9170−4Ｍ
Claims (2)
- 【請求項１】 底面部には半導体基板表面が露出し、側
壁より上部の表面は第一の非晶質絶縁物からなる第一の
ストライプ溝を形成する工程と、前記第一のストライプ
溝側壁を少なくとも含む表面に第一の薄膜層を形成する
工程と、異方性エッチングによって前記第一のストライ
プ溝側壁部以外の前記第一の薄膜層を除去する工程と、
第二の非晶質絶縁物で少なくとも前記第一の薄膜層から
なる側壁を有する前記第一のストライプ溝内を埋め込む
工程と、異方性エッチングによってストライプ溝側壁に
残る前記第一の薄膜層の上端部を露出させる工程と、前
記第一の薄膜層を前記第一および第二の非晶質絶縁物に
対して選択的に除去し、前記第一および第二の非晶質絶
縁物の壁で囲まれ底面には前記半導体基板表面が露出し
た第二のストライプ溝を形成する工程と、前記第二のス
トライプ溝底部に露出した前記半導体基板表面をシード
として単層または多層構造からなる半導体細線構造を選
択的に成長する工程とを少なくとも含むことを特徴とす
る量子細線構造の製造方法。 - 【請求項２】 請求項１の量子細線構造の製造方法にお
いて、前記第二のストライプ溝内に前記半導体細線構造
を成長したのち前記第一および第二の非晶質絶縁物を除
去し、さらに単層または多層構造からなる半導体層で前
記半導体細線構造を埋め込むことを特徴とする量子細線
構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29616791A JP2762800B2 (ja) | 1991-10-15 | 1991-10-15 | 量子細線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29616791A JP2762800B2 (ja) | 1991-10-15 | 1991-10-15 | 量子細線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110066A true JPH05110066A (ja) | 1993-04-30 |
| JP2762800B2 JP2762800B2 (ja) | 1998-06-04 |
Family
ID=17830031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29616791A Expired - Fee Related JP2762800B2 (ja) | 1991-10-15 | 1991-10-15 | 量子細線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762800B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514619A (en) * | 1993-03-19 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Method of producing a laser device |
| EP0688044A3 (en) * | 1994-06-06 | 1997-12-29 | Motorola, Inc. | III-V Semiconductor structure and method of manufacture |
| TWI402897B (zh) * | 2008-10-23 | 2013-07-21 | Univ Nat Sun Yat Sen | 量子線半導體結構及其成長方法 |
-
1991
- 1991-10-15 JP JP29616791A patent/JP2762800B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514619A (en) * | 1993-03-19 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Method of producing a laser device |
| EP0688044A3 (en) * | 1994-06-06 | 1997-12-29 | Motorola, Inc. | III-V Semiconductor structure and method of manufacture |
| TWI402897B (zh) * | 2008-10-23 | 2013-07-21 | Univ Nat Sun Yat Sen | 量子線半導體結構及其成長方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762800B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656397B2 (ja) | 可視光レーザダイオードの製造方法 | |
| JPS6310517A (ja) | 半導体構造の製造方法 | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US5065200A (en) | Geometry dependent doping and electronic devices produced thereby | |
| JP2854607B2 (ja) | 半導体装置及び半導体レーザ装置 | |
| US5013684A (en) | Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth | |
| US5470785A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US6265733B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4151042B2 (ja) | 半導体レーザ | |
| JPH08148757A (ja) | 半導体レーザの製造方法 | |
| CA2006266C (en) | Method for the epitaxial growth of a semiconductor structure | |
| JP4651759B2 (ja) | 量子ドットを備えた素子 | |
| JP4066002B2 (ja) | 半導体量子ドットの製造方法 | |
| JP3240159B2 (ja) | パターン形成方法および半導体素子の製造方法 | |
| US4974036A (en) | Semiconductor superlattice heterostructures on nonplanar substrates | |
| JPH05198898A (ja) | 光電デバイスの製造方法 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2762800B2 (ja) | 量子細線構造の製造方法 | |
| EP0915542A2 (en) | Semiconductor laser having improved current blocking layers and method of forming the same | |
| JP2757258B2 (ja) | 超格子素子の製造方法 | |
| JP2980175B2 (ja) | 量子ドット構造の製造方法及びそれを用いた半導体発光素子の製造方法 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| US5833870A (en) | Method for forming a high density quantum wire | |
| JPH0665237B2 (ja) | 二次元量子化素子の製造方法 | |
| KR100261243B1 (ko) | 레이저 다이오드 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |
|
| LAPS | Cancellation because of no payment of annual fees |