JP3240159B2 - パターン形成方法および半導体素子の製造方法 - Google Patents

パターン形成方法および半導体素子の製造方法

Info

Publication number
JP3240159B2
JP3240159B2 JP20573791A JP20573791A JP3240159B2 JP 3240159 B2 JP3240159 B2 JP 3240159B2 JP 20573791 A JP20573791 A JP 20573791A JP 20573791 A JP20573791 A JP 20573791A JP 3240159 B2 JP3240159 B2 JP 3240159B2
Authority
JP
Japan
Prior art keywords
etching
ion
etched
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20573791A
Other languages
English (en)
Other versions
JPH04355909A (ja
Inventor
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20573791A priority Critical patent/JP3240159B2/ja
Priority to US07/765,518 priority patent/US5236547A/en
Publication of JPH04355909A publication Critical patent/JPH04355909A/ja
Application granted granted Critical
Publication of JP3240159B2 publication Critical patent/JP3240159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Welding Or Cutting Using Electron Beams (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパターン形成方法、およ
び半導体素子の製造方法に係り、特に絶縁体、半導体基
板、またはこの半導体基板上に形成される半導体多層膜
等に段差を有するパターンを形成する方法、および量子
細線レーザ、メソスコピックデバイス等微細構造の半導
体素子の製造方法にかかり、化合物半導体基板上に加工
を施した後に化合物半導体を結晶成長して半導体素子を
製造する方法に関する。
【0002】
【従来の技術】半導体基板等の段差パターンは多くの半
導体素子の一部に用いられており、その簡潔で制御性の
良い形成方法が必要とされている。例えば、H.Mor
imoto et al.:J.Vac.Sci.Te
chnol.B5,211(1987)では、GaAs
のMESFETのマッシュルームゲート作成のために、
有機ポリマーレジストにT型の段差パターンを形成する
技術の例が述べられ、また、O.Wada;J.Ele
ctrochem.Soc.:Solid−State
Sci.Technol.131,2373(198
4)ではLEDと光ファイバーとの光結合効率を向上さ
せるためにLEDの基板側にモノリシックレンズを形成
する技術の例が述べられている。これらの例について以
下に説明する。
【0003】まず、上記GaAs MESFETのゲー
ト作成の工程で、レジストにT型段差を有するパターン
の形成について図14(a)〜(c)をおよびこれに連
続し図15(a)〜(c)を参照して説明する。
【0004】まず、図14(a)に示すように、GaA
s基板101上に、n型活性層102を結晶成長し、ソ
ース電極103、ドレイン電極104を形成する。次
に、図14(b)に示すように、PMMAレジスト10
5を1.05μmの厚さにコートする。次に、図14
(c)に示すように、ゲートとなる領域105aを20
0keVのBe++を用いて、ゲートの縁となる領域10
5bを100keVのBe+ を用いて、2.0×1013
cm-2のドーズ量で露光を行う。イオンエネルギーが大
きいほどイオンの進入深さが大きくなるために、レジス
トの中で露光される領域の分布がT型となるように露光
することができる。次に、図15(a)に示すように、
メチルイソブチルケトンとイソプロピルアルコールの
1:3混合液で現像を行い、さらにO2 RIEにより
ゲート部のレジストを完全に除去することにより、レジ
ストにT型の段差パターンを形成する。次に、図15
(b)に示すように、リセスエッチングを軽く行った後
にショットキー金属のTi層と電極のAu層106を蒸
着する。次に、図15(c)に示すようにリフトオフを
行うことによリマッシュルーム型ゲート電極106aを
形成しプロセスは完了する。
【0005】この方法によりT型の段差パターンの形成
は可能であるが、有機ポリマーレジストを使用している
ことにより、真空プロセスには向かないものとなってお
り、他のプロセスとの整合性の点で問題があった。ま
た、PMMA等のポジ型有機ポリマーレジストはイオン
照射による主鎖切断を利用したものであるから、完全な
露光を行うためにはレジストの下地に到達するほどのエ
ネルギーでイオンを照射する必要があり、下地への損傷
が問題となる。上記の従来例では、損傷を抑制するため
に、レジスト膜厚を200keVのBe++露光で完全に
除去される膜厚より少しだけ大きく形成し、現像後に残
ったレジストをO2 RIEを用いて除去するという方
法を取っているが、プロセスが複雑になる等の点で問題
があった。
【0006】次に、上記LEDの基板側にモノリシック
レンズを形成する技術について図16(a)〜(c)を
参照して説明する。
【0007】まず、図16(a)に示すように、InP
半導体基板201上に、通常のフォトリソグラフィプロ
セスによりポジ型レジスト202を球面になるように形
成する。球面形状の制御はパターンの直径、レジストの
膜厚をパラメータとして、ベーキング温度を最適化する
ことによって行う。次に、図16(b)に示すように、
Arイオンビーム203によるスパッタエッチングによ
りレジスト202の球面パターンをInP半導体基板2
01に転写する。Arイオンビームエッチングの際に
は、基板を水平面内で回転させ、さらにイオンビームを
基板に垂直な方向から傾けて照射することにより、なめ
らかな球面形状を得る。Arイオンビームエッチングに
よりレジスト202がすべて除去された時点で、図16
(c)に示すように、InP基板にレンズ201aが形
成される。
【0008】この方法によりInP半導体基板上にモノ
リシックなレンズの形成は可能であるが、パターンのサ
イズによってレジストの形成条件を変えなければならな
いため、1つの基板上にパターンサイズの異なるレンズ
の形成が同時には出来ない。また、レジスト材自体も真
空プロセスには向かないものであり、プロセスの整合性
の点で問題があった。
【0009】次に、微細構造の半導体素子は、その量子
サイズ効果等を用いて量子細線レーザ等の高性能半導体
素子への応用が試みられている。量子細線レーザの製造
方法の一例として、M.Cao et al.:Tra
ns.IEICE,E73,1,pp.63−70(J
an.1990)には以下のように述べられている。
【0010】まず図17(a)に示すように、減圧OM
VPE(Organometallic VPE)法に
よりInP基板301上に5層からなるGaInAs/
GaInAsP系単一量子井戸構造(n−InPバッフ
ァー層302、GaInAsP光閉じ込め層303、G
aInAs活性層304、GaInAsP光閉じ込め層
305、GaInAs保護層306)を形成する。次に
図17(b)に示すように、GaInAs保護層を除去
後、ポリメチルメタアクリレートレジスト(PMMAレ
ジストと略記)を塗布し、電子ビーム描画装置による露
光と通常の現像プロセスにより周期70nmの回折格子
レジストパターン307を形成する。微細なパターンの
形成のために、レジストは25nmの膜厚に非常に薄く
塗布する。次に図17(c)に示すように、上記のレジ
ストパターン307をエッチングマスクとしてHBr:
HNO3 :H2 O溶液を用いて活性層304の下の光閉
じ込め層303迄ウェットエッチングを行い、周期70
nm、深さ17nmの波状構造を形成する。次に図17
(d)に示すように、レジストパターンを除去後、減圧
OMVPE法により上記の波状構造の上に、GaInA
sP光閉じ込め層308、p−InPクラッド層30
9、P+ −GaInAsキャップ層310の再成長を行
い、幅30nmの量子細線を形成する。その後に、量子
細線と垂直方向にストライプ電極を形成して量子細線レ
ーザは完成する。
【0011】以上のように、電子ビーム描画装置で露光
し、通常の現像を行って形成したPMMAレジストパタ
ーンをエッチングマスクとして用い、ウェットエッチン
グにより微細構造を形成することも可能であるが、上記
の方法にはいくつかの問題点が挙げられる。まず第1
に、量子細線レーザでは、活性層の横方向構造の微細化
により、通常の埋め込みレーザでは無視できていた再成
長界面の劣化の領域が活性層幅と同程度になり、発光効
率などに与える影響が顕著となる。そこで、活性層の微
細加工を行う際に酸化や不純物汚染を極力抑えて、再成
長界面の劣化領域を減少させなければならない。上記の
方法は、有機レジストを用いた大気中でのリソグラフィ
プロセスによるパターニングを行っているために、酸化
は避けられず、不純物汚染の要因も多い。そのため、再
成長の際には前処理工程による界面の清浄化を必要とす
ると共に、再成長の条件にも劣化界面に対応した特殊な
ものを必要とする。第2に、PMMAに電子ビーム露光
を行って微細パターンを形成する場合には、レジスト中
での電子の散乱によるパターンの広がりを抑えるため
に、レジスト膜厚を非常に薄く形成する必要がある。し
かし、そうして形成されたレジストパターンは異方性の
あるドライエッチングに対しては十分な耐性が得られな
い。そのため、上記のようにウェットエッチングによる
活性層の加工を行うことになるが、ウェットエッチング
では微細加工における形状制御性や均一性が悪く、垂直
エッチングのためには特殊な結晶方位を用いなければな
らない等の制限がある。
【0012】
【発明が解決しようとする課題】叙上の如く従来の有機
ポリマーレジストを用いて段面T字型段差を有するパタ
ーン形成方法では、真空プロセスには向かない材料であ
るためプロセスの整合性の点で問題があり、イオンビー
ム露光時の損傷低減のために複雑なプロセスを必要とす
るというように生産性の点にも問題があった。
【0013】また、上述の従来のレジストマスクを用い
たLEDのレンズ形成方法では、パターンサイズの異な
る傾斜パターンは同時に形成できないために生産性の点
で問題があり、また真空プロセスには向かない材料であ
るためプロセスの整合性に問題があった。
【0014】次に従来の半導体素子の製造方法におい
て、微細パターン形成に多く用いられているPMMAレ
ジストと電子ビーム露光、さらにウェットエッチングを
組み合わせての微細加工方法には、上述したように、再
成長界面の酸化や不純物汚染による製造プロセスの複雑
化、さらには素子特性の劣化が避け難い。また、レジス
トパターンには十分なドライエッチング耐性がないため
に、ウェットエッチングを用いることによる微細加工性
の制限があった。
【0015】本発明のパターン形成方法は、上記の欠点
を除去し、半導体基板上に種々のパターンサイズの傾斜
パターンが形成出来、かつ真空一貫プロセスとしての複
合化が可能な傾斜パターン形成方法を提供する。
【0016】次に本発明の半導体素子の製造方法は、界
面劣化が少なく、かつ微細加工に対し制御性の良い構造
の半導体素子の製造方法を提供する。
【0017】
【課題を解決するための手段】本発明に係るパターン形
成方法の第1は、被エッチング材に集束させるイオンビ
ームの注入位置を変えるとともに加速電圧、イオンの原
子種、イオンの価数の少なくとも一つを変えて注入する
イオンビーム注入工程と、前記被エッチング材の前記イ
オンビーム注入部にドライエッチングを施す工程を含む
ことを特徴とするものである。また、その第2は、被エ
ッチング材にイオン注入して前記被エッチング材表面か
らの深さが異なる複数のイオン濃度ピーク領域を形成す
る工程と、前記表面をエッチングしこのイオン濃度ピー
ク領域をエッチング抑制領域として段差パターンを形成
する工程を含むことを特徴とする。
【0018】次に、本発明に係る半導体素子の製造方法
の第1は、化合物半導体基板上にシリコンまたはその化
合物の薄膜を形成する工程と、集束したGaまたはIn
からなるイオンビームを前記薄膜に選択的に注入する工
程と、Fを含むエッチングガスを用いたドライエッチン
グにより前記薄膜にそのイオン注入された部分をマスク
として選択的にエッチングを施す工程と、前記エッチン
グにより形成されたシリコンまたはその化合物薄膜をマ
スクとして化合物半導体基板にドライエッチングを施す
工程と、前記マスクを選択成長マスクとして化合物半導
体基板上に結晶成長を施す工程を含み、かつ、前記各工
程間の移送を減圧雰囲気中で施すことを特徴とする。ま
た、その第2は、化合物半導体基板上にシリコンまたは
その化合物の薄膜を形成する工程と、集束したGaまた
はInからなるイオンビームを前記薄膜に選択的に注入
する工程と、Fを含むエッチングガスを用いたドライエ
ッチングにより前記薄膜にそのイオン注入された部分を
マスクとして選択的にエッチングを施す工程と、前記エ
ッチングにより形成されたシリコンまたはその化合物薄
膜をマスクとして化合物半導体基板上にドライエッチン
グを施す工程と、前記マスクを除去し化合物半導体基板
上に結晶成長を施す工程を含み、かつ、前記各工程間の
移送を減圧雰囲気中で施すことを特徴とする。
【0019】
【作用】本発明によれば、まず被エッチング材の任意の
位置を選択して種々の大きさの段差パターニングを簡単
に施すことができ、かつ、プロセスは製造装置における
真空雰囲気部で一貫して達成できる。
【0020】次には、高性能な微細構造の半導体素子を
容易に、かつ、その素子特性を劣化させることなく製造
することができる。
【0021】
【実施例】
(実施例1)以下、本発明の実施例1につき図1を参照
して説明する。
【0022】まず、図1(a)に示すように、GaAs
基板11上にプラズマCVD装置によって厚さ約500
nmのSiNx膜12を形成し、このSiNx膜12に
FIB装置により集束したGaイオン13を注入する。
段差パターンを形成するためには、この段階で、注入位
置を移動するとともに、加速電圧を変えてイオン注入を
行う。イオン注入において加速電圧を変化させた場合に
は、図3に示すように、イオン濃度の深さ方向プロファ
イルが、低加速では浅いところにピークを持ち、高加速
では深いところにピークを持つようになる。これにより
SiNx膜12中の斜線で示すごとく、イオン注入部1
2aはイオン濃度のピーク位置が段差を持った深さ分布
となる。SiNx膜12をすべて除去したい領域はイオ
ン注入を行わない。次に、図1(b)に示すケミカルド
ライエッチング(CDE)装置を用いてCF4 ガスのラ
ジカル14によりSiNx膜12をドライエッチングす
る。このとき、図4に示すように、注入されたイオン濃
度がある値よりも大きいときには、エッチング速度は非
常に小さな値となり、つまりある閾値を超えてイオン注
入された領域はエッチング停止層となることを意味す
る。したがって、エッチング停止層がSiNx層12中
に段差を持って分布することにより、この図1(b)に
示すように、SiNx層12を段差パターン12bに形
成することが出来た。
【0023】本実施例では、被エッチング材を完全に除
去する領域には、イオンビーム照射を行っていないため
に、イオンビーム照射による下地の損傷を心配する必要
が無くなる。また、イオンビームを照射する領域も、所
望の残留膜厚の上部のみにほとんどのイオンが留まって
エッチング阻止層を形成するため、下地にはほとんど損
傷を与えることはない。つまり、ただ1回のドライエッ
チングによる現像で、損傷の少ないパターニングを行う
ことが出来る。
【0024】本実施例では、SiNx膜のパターニング
について述べたものであり、このSiNx膜をマスクと
みなせば、この後に、電極蒸着とリフトオフ、ドライエ
ッチングによる基板へのパターン転写等のプロセスを行
うことが出来ることは明らかである。特にGaAsやI
nP系半導体基板はF系ガスのドライエッチングに対す
る耐性があるため、SiNxレジストのパターニングの
際に基板が侵食される心配が少ない。逆に、基板のエッ
チングの際には、Cl系のガスでエッチングを行えば、
マスクのSiNxと基板との選択比を大きくとることが
出来、同時に、マスクのSiNxの上部に混入している
Gaを除去することが出来る。その後に、再びF系のド
ライエッチングを行えば、マスクのSiNx全体をアッ
シング除去することが出来る。このように、本実施例で
形成したSiNxはエッチングマスクとして自由に用い
ることが出来る。
【0025】上記実施例で被エッチング材として用いた
SiNxは、プラズマCVDだけでなく、熱CVD、S
iNxをターゲットとして用いたスパッタリング、Si
ターゲットとN系ガスを用いた反応性スパッタリング、
SiNxをソースとして用いたEガン蒸着、Siソース
とN系ガスを用いた反応性Eガン蒸着等の真空プロセス
により形成が可能である。また、SiOxも全く同様に
被エッチング材として、真空プロセスで形成が可能であ
り、実施例と同様にGaイオンまたはInインオンをF
IB注入し、F系ガスでドライエッチングする事によ
り、段差パターンの形成が可能である。さらに、薄膜だ
けでなく、SiNxやSiOx等のSi系の結晶基板、
ひいてはSi基板自体にも直接、同様なプロセスにより
加工を行えることは明らかである。つまり、Si系ガラ
ス導波路、多層膜反射鏡の窓構造等の形成を容易に行う
ことが出来る。
【0026】被エッチング材として、C結晶は、CVD
等の真空プロセスで形成が可能であり、イオンのスパッ
タリングにも強いために、同様なプロセスで段差パター
ンの形成が可能である。このときは、注入するイオンと
してはGaまたはIn、ドライエッチングガスはO2
主成分としたものを用いればよい。
【0027】FIB注入イオン濃度の深さ方向プロファ
イルを決めるのはイオンの種類およびエネルギーであ
り、単一のイオン種の場合には加速電圧を変えることに
より異なったプロファイルが得られる。しかし、FIB
装置は種々の合金イオン源を用いることにより同時に多
種のイオンを引き出すことが可能であり、マスフィルタ
を用いれば、任意のイオン種(原子種、イオン価数)を
選択的に注入することが可能である。その際に、重いイ
オンは進入深さが浅くなるために浅い位置にイオン濃度
のピークを持ち、またイオン価数が2価のイオンは1価
のイオンに比べて2倍のイオンエネルギーを得るために
イオン濃度のピークが深くなる。
【0028】(実施例2)以下、本発明の次の実施例に
つき図2(a)〜(c)を参照して説明する。
【0029】まず、図2(a)に示すように、InP基
板21上にプラズマCVD装置によって厚さ約500n
mのSiNx膜22を形成する。次に、このSiNx膜
22にFIB装置により集束したGaイオン23を注入
する。傾斜パターンを形成するためには、この段階で、
徐々に注入位置を移動するとともに、段階的に加速電圧
を変えてイオン注入を行う。イオン注入において加速電
圧を変化させた場合には、図3に示すように、イオン濃
度の深さ方向プロファイルが、低加速では浅いところに
ピークを持ち、高加速では深いところにピークを持つよ
うになる。これにより図2(a)のSiNx膜22中の
斜線で示すように、イオン注入部はイオン濃度のピーク
領域22a位置が段階状の深さ分布となる。SiNx膜
22をすべて除去したい領域はイオン注入を行わない。
次に、図2(b)に示すようにCDE装置を用いてCF
4ガスのラジカル24によりSiNx膜22をドライエ
ッチングする。このとき、図4に示すように、注入され
たイオン濃度がある値よりも大きいときには、エッチン
グ速度は非常に小さな値となり、つまりある閾値を超え
てイオン注入された領域はエッチング停止層となること
を意味する。したがって、チング停止層がSiNx膜2
2中に段階状に分布することになり、図2(b)に示す
ように、SiNx膜22は段階状にエッチングされるこ
とになる。最後に、図2(c)に示すように、段階状に
形成されたSiNx膜22bをマスクとしてRIE装置
を用いてCl2ガスのイオン25によりInP基板21
のドライエッチングを行うことにより、InP基板11
上に段階状の傾斜パターン21aを形成することが出来
た。
【0030】本実施例では、説明の都合上階段の幅を広
くまた段差も大きく示したが、FIBのビーム径は容易
に100nm以下に絞ることができ、また加速電圧も2
kVの違いによりイオン濃度のピーク位置の深さに約1
nmの違いを生じることができるために、通常の半導体
素子にとっては非常に滑らかな傾斜パターンを形成する
ことができる。また、イオンビーム注入位置の変化量と
加速電圧の変化量を適当に設定することにより、一様な
傾きを持たない凹や凸の球面パターン、回折格子パター
ン等を自由に形成することができる。さらには、RIE
装置はエッチングガス圧力、RFパワー、電極間距離等
のパラメータを変えることによりSiNx膜22とIn
P基板21との間の選択比を変えることができるため、
SiNx膜22の微小な段差をInP基板21上に大き
く拡大して転写することができる。つまり、基板へのパ
ターン転写の段階で傾斜パターンの傾きを自由に変える
ことができるため、非常に急峻な傾きを持つ傾斜パター
ンも形成が可能である。
【0031】勿論、この傾斜パターン形成方法は、半導
体基板に利用できるだけでなく、半導体多層膜、絶縁
体、金属等にも応用が可能である。特にMOSトランジ
スタの絶縁膜として用いられているPSGのコンタクト
ホールは傾斜パターンであることが望ましいが、これは
図2(a)〜(b)に示す3段階のプロセスのみで形成
が可能である。同様に、SiO2 を用いたレンズ形成等
の場合にもより簡単な3段階のプロセスで完成する。ま
た、C結晶もCVD等の真空プロセスで形成が可能であ
り、イオンスパッタリングにも強いことから、上記実施
例同様に、傾斜パターン形成のマスク材として用いるこ
とができる。この時は、FIB注入イオンとしてGaイ
オンとInイオン、ドライエッチングガスとしてO2
成分のものを用いればよい。
【0032】FIB注入イオン濃度の深さ方向プロファ
イルを決めるのはイオンの種類およびエネルギーであ
り、単一のイオン種の場合には加速電圧を変えることに
より異なったプロファイルが得られる。しかし、FIB
装置は種々の合金イオン源を用いることにより同時に多
種のイオンを引き出すことが可能であり、マスフィルタ
ーを用いれば、任意のイオン種(原子種、イオン価数)
を選択的に注入することが可能である。その際に、重い
イオンは進入深さが浅くなるために浅い位置にイオン濃
度のピークを持ち、またイオン価数が2価のイオンは1
価のイオンに比べて2倍のイオンエネルギーを得るため
にイオン濃度のピークが深くなる。
【0033】上記実施例では、イオン注入領域のエッチ
ングが抑制される、いわばネガレジストの例を示した
が、イオン種やイオンエネルギー、さらにドライエッチ
ングガス種などを適当に選べば、ポジレジストとしても
用いることができる。例えば、GaAs基板に10kV
の加速電圧でGaイオンをFIB照射した後、Cl2
スでエッチングを行うと照射領域は、非照射領域に比べ
て約10倍のエッチング速度を示す。つまり、イオン照
射領域のみをエッチング除去することが可能であるた
め、ポジレジストとして同様な傾斜パターンを形成する
ことができる。
【0034】次に、本発明に係る光半導体装置の製造方
法につき図面を参照して説明する。特にここでは、活性
層部分の量子細線構造の作製方法について述べる。
【0035】(実施例3) 図5(a)に示すように、MBE装置を用いてGaAs
系半導体多層膜基板51上にAlGaAs障壁層52の
結晶成長を行う。次に、真空中での搬送によりプラズマ
CVD装置に基板を移動し、図5(b)に示すように、
SiH4ガスとNH3ガスとN2ガスのプラズマによ
り、膜厚50nmのSi窒化物レジスト53を堆積す
る。次に、真空搬送により集束イオンシビーム装置に基
板を移動し、図5(c)に示すように、ビーム径50n
mのGaイオンビーム54で周期100nmの回折格子
状に注入露光し、Si窒化物レジスト53にGaの注入
された領域53aを形成する。収束イオンビーム装置に
おいては、イオンの加速電圧が高いほどビームの収束性
能が高まり、微細なイオンビームが得られるようになる
が、逆に注入したイオンの広がりも大きくなる等の原因
で、微細な領域への注入には必ずしも有利とはならな
い。50nm程度のビーム径は80kVの加速電圧でも
充分に得られ、本実施例の場合には通常の収束イオンビ
ーム装置で問題はない。しかし、より微細なビームを得
るために加速電圧を上げる場合には、試料直前に減速電
界を設けることにより、微細なビームを保ったままイオ
ンエネルギーを下げることが望ましい。次に、真空搬送
によりRIE装置に基板を移動し、図5(d)に示すよ
うに、CF4ガスのプラズマイオン55を用いたドライ
エッチングを行い、Si窒化物レジスト53の現像を行
う。CF4ガスのプラズマ中に含まれる弗素との反応に
より、Gaが注入された領域53aでは不揮発性のGa
弗化物が形成されるため、RIEに対するその場マスク
となる。同様に、Gaが注入されない領域では揮発性の
Si弗化物が形成されるためドライエッチングが進行す
る。その結果、ネガレジストとしてSi窒化物レジスト
53が回折格子状にパターニングできる。次に、真空搬
送によりRIE装置に基板を移動し、図6(a)に示す
ように、Si窒化物レジスト53の回折格子状パターン
をエッチングマスクとしてCl2ガスとArガスのプラ
ズマイオン56を用いたドライエッチングを行い、A1
GaAs層52に深さ100nmの溝を形成する。次
に、真空搬送により再びRIE装置に基板を移動し、図
6(b)に示すように、A1GaAs障壁層52の溝中
にAlGaAs量子細線層57を成長する。このとき、
MBEによる成長条件を選べば、Si窒化物レジスト5
3上には結晶成長しない選択成長を行うことが出来る。
次に、真空搬送によりアッシャー装置に基板を移動し、
図6(c)に示すように、CF4ガスプラズマ58を用
いてSi窒化物レジスト53をアッシング除去する。次
に、真空搬送により再びMBE装置に基板を移動し、
6(d)に示すように、A1GaAs障壁層59の再成
長を行う。こうして、GaAs系半導体量子細線レーザ
の活性層部分が完成する(図6(d))。
【0036】上記の実施例では、Si窒化物の選択成長
マスクとしての特徴を利用したプロセスを行っている
が、前記従来例と同様に活性層を成長した後にパターニ
ングを行うことも可能である。つまり、前記従来例のP
MMAレジスト塗布、電子ビーム露光、ウェット現像、
ウェットエッチングによる活性層のパターニングの各プ
ロセスの代わりに、プラズマCVDによるSi窒化物レ
ジスト堆積、Ga集束イオンビーム注入露光、CF4
用いたRIEによるドライ現像、Cl2 とArを用いた
RIBEによる活性層のパターニングの各プロセスを行
うことにより、前記従来例と同様な構造を持つ量子細線
レーザをよく制御性良くかつ素子特性の劣化を招かずに
製造することができる。このように、活性層を成長した
後にパターニングを行い、さらに埋め込み結晶成長を行
うプロセスが、素子の特性劣化を招くことなく行えるこ
とから、本発明はInP系半導体量子細線レーザの製造
にも適用できることは明らかである。また、回折格子状
のパターニングを二次元的に行えば、容易に量子箱レー
ザの製造にも適用できることは明らかである。
【0037】さらに、本発明のポイントは、Si無機化
合物をレジストとして微細なリソグラフィを行い、その
後の半導体基板加工と結晶成長を、再成長界面の酸化や
不純物汚染無しに行うことが出来ることにあるため、本
発明の適用は半導体量子細線レーザに限定されるもので
はなく、微細構造を用いた各種の光素子や電子素子の製
造への適用が可能である。以下に各種の素子の場合の実
施例を簡単に述べる。
【0038】(実施例4)図7に示したのは、Y.Lu
o et al.:APCT’89 H5で述べられて
いる。利得結合型DFBレーザの製造工程図である。こ
の構造では、安定な単一縦モードを持つ利得結合を達成
するために、活性層自身に周期構造を形成している。そ
れには、図7(a)に示すように、基板71上にバッフ
ァ層72、クラッド層73を介して第1の結晶成長で形
成したパターン供給層74を、図7(b)に示すように
干渉露光法と硫酸系ウェットエッチングを用いて周期2
50nmの二次回折格子状に加工する。その上に、図7
(c)に示すように第2の結晶成長で活性層76の成長
を行うことにより、活性層に周期構造を形成している。
本発明を用いれば、再成長界面の劣化無しに同様な構造
を容易に形成できるため、量子効率の低下を招くこと無
く利得結合型DFBレーザを製造することができる。そ
れだけでなく、活性層自身を回折格子状に加工すること
が、活性層の劣化を伴わずに出来るため、より簡便な工
程で利得結合型DFBレーザを製造することが出来る。
また利得結合型に限らず、ガイド層のみに周期構造を持
つ屈折率結合型のDFBレーザの製造に適用出来ること
は明らかである。さらに軸方向ホールバーニングの影響
を減らすための、回折格子のλ/4シフト構造や周期変
調構造等も容易に形成することが出来る。また、同様に
微細な周期構造を持つDBRレーザの製造に適用できる
ことも明らかである。これらのDFBレーザやDBRレ
ーザの回折格子の方位も結晶方位に依らずとることが出
来るために、他の素子との集積化が容易になり、将来の
OEICの設計の自由度が広がる。なお、図中76は活
性層、77はクラッド層、78はコンタクト層である。
【0039】(実施例5)図8に示したのは、K.Ig
a et al.:Electron.Lett.
,134(1987)で述べられている微小共振器面
発光レーザの製造工程図である。図8(a)に示すSi
2 層86をマスクとして、図8(b)に示すようにウ
ェットエッチングにより30μm径の円形メサを形成
後、図8(c)(d)に示すようにLPEを用いた選択
メルトバックにより6μm径の埋め込み活性領域83を
形成する。微小共振器面発光レーザにおいては埋め込み
の再成長界面を劣化させないことが重要であるが、本発
明を用いれば、界面劣化の心配無しに、簡単なプロセス
で微小共振器の形成と埋め込みを行うことが出来る。ま
た、上記の素子では、微細活性領域の形成のために、L
PEの選択メルトバックを用いているが、その成長方法
のために、図8(d)に示すようにp−n−pの電流阻
止層87、88、89による埋め込みに限られている
が、本発明を用いた場合には、MBEやMOCVDによ
る高抵抗埋め込みも可能であり、素子性能の向上を望む
ことが出来る。さらに、微小共振器として本来の高性能
を発揮できるサブミクロン径の素子も、容易に形成する
ことが出来ることは明らかである。なお、図8におい
て、81はGaAs基板、82はn−クラッド領域、8
4はp−クラッド層、85はキャップ層、87、89は
電流阻止層のp−GaAlAs層、88は電流阻止層の
n−GaAlAs層を夫々示す。
【0040】(実施例6)図9にE.Yablonov
itch:Phys.Rev.Lett.58,205
9(1987)で述べられている三次元の反射鏡構造を
示し、この構造によれば自然放出光の閉じ込めを行い半
導体レーザの高性能化を図ることができる。この構造の
基本単位の大きさは光の波長λと2種類の媒質の屈折率
1 、n2 を用いて図9(a)に示すように、λ/2
(n1 +n2 )で表される程度であるから、サブミクロ
ンの微細加工が必要である。この構造は図9(a)に示
すように、基板に市松模様状に穴を開け、図9(b)に
示すように、その上に屈折率n1 の媒質91と屈折率n
2 の媒質92を交互に結晶成長する途中で活性層93を
挟むことによって得られるが、本発明を用いれば、微細
な市松模様を再成長界面の劣化無しに加工できることか
ら、設計通りの三次元反射鏡構造を作製することができ
る。
【0041】(実施例7)図10にD.L.Crawf
ord et al.:CLEO90 CTHQ4で述
べられている高速量子細線受光素子の概念図を示す。こ
の構造によれば、光吸収層3の量子細線3a化により吸
収効率と電子移動度の増大が期待されるが、微細加工と
再成長の際に界面の劣化が起きた場合には、逆に吸収効
率や移動度の減少を招き期待通りの性能は得られなくな
る。なお、図中の1は基板、2はn−コンタクト層、3
はp−コンタクト層を夫々示す。本発明によればこの問
題を回避することが出来、高速量子細線受光素子を作成
することができる。
【0042】(実施例8)図11にメソスコピックデバ
イスの一種であるA−B効果素子の概念を示す。この素
子は、AlGaAs31中にGaAs32のリング状細
線が埋め込まれた構造を持つが、AlGaAsとGaA
sの界面に生じる二次元電子ガスの伝導度がリングの片
側の表面にある電極33にかける電場により変化し、結
果として電子波の干渉を生じる。干渉が生じるために
は、リングの径として1μm以下が必要であり、またA
lGaAsとGaAsの界面に劣化がある場合には十分
な特性を示さない。本発明を用いれば問題なく微細なリ
ング状埋め込み構造を作成することができるため、A−
B効果素子の特長を十分に引き出すことが出来る。
【0043】(実施例9)図12は遠赤外線受光素子の
概念図である。この図において41はGaAs量子井戸
層、42はAlGaAs障壁層、43は価電子帯を示し
ている。この変調ドープしたGaAs/AlGaAs量
子井戸構造は、10μm帯の光波長に対応する伝導帯4
4のサブバンド間遷移45を持つが、その光吸収は入射
光46の電場が量子井戸界面に垂直方向である時のみに
起きる。それ故、通常の量子井戸構造ではサブバンド間
遷移を利用した面に垂直な光入射の受光素子を作成する
ことが出来ない。量子細線もしくは量子箱構造を用いる
ことによりその問題は解決するが、加工と再成長に伴う
界面劣化がある場合には、充分な特性が得られなくな
る。本発明によれば、界面劣化の心配無しに量子細線ま
たは量子箱構造を形成できるため、応用範囲の広い遠赤
外線受光素子を作成することが出来る。
【0044】(実施例10)図13にK.Tsubak
i et al.:Electron.Lett.
,1267(1988)で述べられている量子細線F
ETの模式図を示す。この図において61はGaAs
層、62はAlAs層、63はSiドープAlGaAs
領域、64はソース電極、65はゲート電極、66はド
レイン電極、67は電子を夫々示す。この構造は縦型超
格子を利用して作成した量子細線を通常のHEMTに組
み込んだものであるが、一次元閉じ込め効果により従来
のHEMTより数倍大きい相互コンダクタンスが得られ
ている。本発明を用いれば、結晶の方位に依らない量子
細線構造を容易に形成できるため、同様な量子細線FE
Tを集積化に向いた形で製造することが出来る。
【0045】なお、本発明にいうシリコン化合物として
は、シリコン酸化物、シリコン窒化物、SiC、Si・
Ge等が適し、さらに多結晶シリコン、アモルファスシ
リコン等を用いても達成できる。
【0046】
【発明の効果】叙上の如く本発明のパターンの形成方法
によれば、多種の段差パターンを簡単なプロセスでま
た、多種の傾斜パターンを同時に、形成することができ
る。これによって、半導体素子の多くに必要とされる段
差パターン、または傾斜パターンを真空一貫プロセスに
よって得ることができ、生産性の向上や、半導体素子の
品質向上が図れる顕著な効果がある。
【0047】次に本発明に係る半導体素子の製造方法
は、微細構造半導体素子の製造プロセスの重要な部分を
全て真空中で行うために、再成長界面の劣化を少なく抑
えることが出来、結果として高性能微細構造の素子を簡
単なプロセスで製造することが出来る。また、ウェット
エッチングに制限されないプロセスが可能であるため
に、微細加工の制御性を高めることが出来、結果として
より高性能の微細構造素子の製造を可能にする顕著な効
果がある。
【図面の簡単な説明】
【図1】 (a)、(b)は本発明の実施例1に係わる
段差パターン形成工程を工程順に示す断面図。
【図2】 (a)〜(c)は本発明の実施例に係わる傾
斜パターン形成工程を工程順に示す断面図。
【図3】 加速電圧の違いによるイオン濃度の深さプロ
ファイルの相違を示す線図。
【図4】 イオン注入した領域のイオン濃度に対するエ
ッチング速度を示す線図。
【図5】 (a)〜(d)は本発明の一実施例に係わる
量子細線レーザの製造方法の一部を示す断面図。
【図6】 (a)〜(d)は図5に続き本発明の一実施
例に係わる量子細線レーザの製造方法の一部を示す断面
図。
【図7】 (a)〜(c)は本発明の一実施例に係わる
利得結合型DFBレーザの製造方法の一部を示す断面
図。
【図8】(a)〜()は本発明の一実施例に係わる微
小共振器面発光レーザの製造方法の一部を示す断面図。
【図9】 (a)、(b)は本発明の一実施例に係わる
三次元反射鏡構造の模式図。
【図10】 本発明の一実施例に係わる量子細線受光素
子の模式図。
【図11】 本発明の一実施例に係わるA−B効果素子
の概念を説明するための図。
【図12】 本発明の一実施例に係わる遠赤外線受光素
子の概念を説明するための図。
【図13】 本発明の一実施例に係わる量子細線FET
の模式図。
【図14】 (a)〜(c)は従来の段差パターン形成
工程の一部を示す断面図。
【図15】 (a)〜(c)は図14に続き従来の段差
パターン形成工程の一部を示す断面図。
【図16】 (a)〜(c)は従来の傾斜パターン形成
工程を示す断面図。
【図17】 (a)〜(d)は従来の量子細線レーザの
製造方法を示す断面図。
【符号の説明】
12a、22a イオン注入部 13 Gaイオン 14 CF4 のラジカル 21a 傾斜パターン基板 25 Cl2 イオン 51 GaAs系半導体多層膜基板 52、42 AlGaAs障壁層 54 Gaイオンビーム 55 CF4 プラズマイオン 56 Cl2 +Arプラズマイオン 57、3a GaAs量子細線層 76、83、93 活性層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 B23K 15/00 H01L 21/306

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 被エッチング材に集束させるイオンビー
    ムの注入位置を変えるとともに加速電圧、イオンの原子
    種、イオンの価数の少なくとも一つを変えてイオン注入
    し前記被エッチング材の深さ方向にイオン濃度ピーク領
    域を形成するイオンビーム注入工程と、前記被エッチン
    グ材の前記イオン濃度ピーク領域で前記イオンとエッチ
    ング抑制領域を形成するエッチングガスにより前記被エ
    ッチング材にドライエッチングを施す工程を含むことを
    特徴とするパターン形成方法。
  2. 【請求項2】 被エッチング材にイオン注入して前記被
    エッチング材表面からの深さが異なる複数のイオン濃度
    ピーク領域を形成する工程と、前記イオン濃度ピーク領
    でイオンとエッチング抑制領域を形成するエッチング
    ガスにより前記被エッチング材をドライエッチングし
    差パターンを形成する工程を含むことを特徴とするパタ
    ーン形成方法。
  3. 【請求項3】 前記被エッチング材が化合物半導体基板
    上に形成されたシリコンまたはその化合物の薄膜であ
    り、前記注入されるイオンがGaまたはInであり、前
    記エッチングガスがFを含むガスであることを特徴とす
    る請求項1又は2に記載のパターン形成方法。
  4. 【請求項4】 化合物半導体基板上にシリコンまたはそ
    の化合物の薄膜を形成する工程と、集束したGaまたは
    Inからなるイオンビームを前記薄膜に選択的に注入す
    る工程と、イオン注入されたGaまたはInと反応して
    エッチング抑制領域を形成するFを含むエッチングガス
    を用いたドライエッチングにより前記薄膜にそのイオン
    注入された部分に生じるエッチング抑制領域をマスクと
    して選択的にエッチングを施す工程と、前記エッチング
    により形成されたシリコンまたはその化合物薄膜をマス
    クとして前記化合物半導体基板にドライエッチングを施
    す工程と、前記エッチングされた化合物半導体基板上に
    結晶成長を施す工程を具備することを特徴とする半導体
    素子の製造方法。
  5. 【請求項5】 前記各工程間の移送を減圧雰囲気中で施
    すことを特徴とする請求項4に記載の半導体素子の製造
    方法。
JP20573791A 1990-09-25 1991-08-16 パターン形成方法および半導体素子の製造方法 Expired - Fee Related JP3240159B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20573791A JP3240159B2 (ja) 1991-01-08 1991-08-16 パターン形成方法および半導体素子の製造方法
US07/765,518 US5236547A (en) 1990-09-25 1991-09-25 Method of forming a pattern in semiconductor device manufacturing process

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-11480 1991-01-08
JP1148091 1991-01-08
JP20573791A JP3240159B2 (ja) 1991-01-08 1991-08-16 パターン形成方法および半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH04355909A JPH04355909A (ja) 1992-12-09
JP3240159B2 true JP3240159B2 (ja) 2001-12-17

Family

ID=26346911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20573791A Expired - Fee Related JP3240159B2 (ja) 1990-09-25 1991-08-16 パターン形成方法および半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3240159B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008285695A (ja) * 2007-05-15 2008-11-27 Canon Inc 基板の加工方法
JP2008286833A (ja) * 2007-05-15 2008-11-27 Canon Inc 3次元フォトニック結晶の製造方法、および3次元フォトニック結晶
JP2011205038A (ja) * 2010-03-26 2011-10-13 Fujifilm Corp ナノ粒子の製造方法、量子ドットの製造方法、光電変換素子及び太陽電池

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9503981D0 (en) * 1995-02-28 1995-04-19 Ca Nat Research Council Bandag tuning of semiconductor well structures
JP5264237B2 (ja) * 2007-05-15 2013-08-14 キヤノン株式会社 ナノ構造体およびナノ構造体の製造方法
JP5038218B2 (ja) * 2007-05-15 2012-10-03 キヤノン株式会社 3次元フォトニック結晶の製造方法
JP5344530B2 (ja) * 2007-05-15 2013-11-20 キヤノン株式会社 エッチングマスクの形成方法、3次元構造体の製造方法及び3次元フォトニック結晶レーザー素子の製造方法
JP5046819B2 (ja) 2007-09-13 2012-10-10 キヤノン株式会社 スルーホールの形成方法およびインクジェットヘッド
CN110036317B (zh) * 2016-10-05 2021-11-26 奇跃公司 制作非均匀衍射光栅

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008285695A (ja) * 2007-05-15 2008-11-27 Canon Inc 基板の加工方法
JP2008286833A (ja) * 2007-05-15 2008-11-27 Canon Inc 3次元フォトニック結晶の製造方法、および3次元フォトニック結晶
JP2011205038A (ja) * 2010-03-26 2011-10-13 Fujifilm Corp ナノ粒子の製造方法、量子ドットの製造方法、光電変換素子及び太陽電池

Also Published As

Publication number Publication date
JPH04355909A (ja) 1992-12-09

Similar Documents

Publication Publication Date Title
US5236547A (en) Method of forming a pattern in semiconductor device manufacturing process
US7405421B2 (en) Optical integrated device
US5210767A (en) Semiconductor laser
JPH06291416A (ja) 半導体レーザおよびその製造方法
JP2686764B2 (ja) 光半導体素子の製造方法
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
KR20060131683A (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
JP2008543090A (ja) 空間フィルタ
US5013684A (en) Buried disordering sources in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth
JP5027647B2 (ja) 単一のステップmocvdによって製造される埋め込みヘテロ構造デバイス
US5577063A (en) Semiconductor laser with improved window structure
JP3240159B2 (ja) パターン形成方法および半導体素子の製造方法
JP4194844B2 (ja) 複数の光学活性領域を備える半導体レーザ
US6165811A (en) Method of fabricating a high power semiconductor laser with self-aligned ion implantation
JPH10229246A (ja) リッジ型半導体レーザダイオードとその製造方法
US5661076A (en) Method for fabricating a vertical-cavity surface-emitting laser diode
US5563094A (en) Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same
JP2003526931A (ja) 埋め込み型メサ半導体デバイス
KR100546572B1 (ko) 레이저 다이오드 제조방법
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
JP2757258B2 (ja) 超格子素子の製造方法
KR100261243B1 (ko) 레이저 다이오드 및 그의 제조방법
US20210391692A1 (en) Index and gain coupled distributed feedback laser
JPH06252448A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20081012

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20091012

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20101012

LAPS Cancellation because of no payment of annual fees