JP4032264B2 - 量子細線を有する素子の製造方法 - Google Patents

量子細線を有する素子の製造方法 Download PDF

Info

Publication number
JP4032264B2
JP4032264B2 JP25604597A JP25604597A JP4032264B2 JP 4032264 B2 JP4032264 B2 JP 4032264B2 JP 25604597 A JP25604597 A JP 25604597A JP 25604597 A JP25604597 A JP 25604597A JP 4032264 B2 JP4032264 B2 JP 4032264B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
quantum wire
quantum
molten alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25604597A
Other languages
English (en)
Other versions
JPH10326888A (ja
Inventor
ウエストウォータ ジョナサン
パル ゴサイン ダラム
美弥子 中越
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25604597A priority Critical patent/JP4032264B2/ja
Priority to US08/956,081 priority patent/US5976957A/en
Priority to DE69729158T priority patent/DE69729158T2/de
Priority to CNB971212082A priority patent/CN1150631C/zh
Priority to EP97118716A priority patent/EP0838865B1/en
Publication of JPH10326888A publication Critical patent/JPH10326888A/ja
Priority to US09/376,908 priority patent/US6130143A/en
Priority to US09/376,256 priority patent/US6130142A/en
Application granted granted Critical
Publication of JP4032264B2 publication Critical patent/JP4032264B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板の上に量子細線を有する素子の製造方法に関する。
【0002】
【従来の技術】
量子細線は、そのナノメータサイズの効果によってバルクとは異なった新しい物性を得ることができる。例えば、シリコン(Si)量子細線は、細線径が小さくなるに従ってバンドギャップが大きくなり、バルクにおいては間接遷移型バンドギャップであったのが直接遷移型バンドギャップを有するように変化する。これにより、シリコン量子細線では、励起された電子−正孔の再結合発光効率が著しく増加し、発光波長も短波長側にシフトして可視光発光が可能になる。
【0003】
このようなシリコン量子細線の製造方法としては、例えば、VLS(Vapor−Liquid−Solid)法(E. I. Givargizov, J.Vac.Sci.Techno.B11(2), p.449参照)を用いてシリコン基板の上に直接成長させるものが提案されている。これは、シリコン基板に金(Au)を蒸着してシリコン基板の表面にシリコンと金との溶融合金滴を形成した後、シリコンの原料ガスを供給しつつ加熱してシリコン量子細線を成長させる方法であり、過去においてはシリコンの原料ガスとして四塩化珪素(SiCl4 )を用いたものが報告されている(Wagner et al., Appl. Phys. Lett. 4, no. 5, 89 (1964), Givargizov, J. Cryst. Growth, 31, 20 (1975) 参照)。この場合、シリコン量子細線の直径および形成位置は、溶融合金滴の大きさおよび位置によって決定される。
【0004】
【発明が解決しようとする課題】
しかしながら、従来は、溶融合金滴の大きさおよび形成位置を制御することができなかったので、太さの揃ったシリコン量子細線を周期的に形成することができないという問題があった。そのため、実用的な素子として活用することができなかった。
【0005】
本発明はかかる問題点に鑑みてなされたもので、その目的は、太さおよび形成位置がそれぞれ制御された量子細線を有する素子の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明は、基板の上に量子細線を成長させることにより量子細線を有する素子を製造する方法であって、基板の表面に複数の凹部を形成し、凹部の側面を選択的にエッチングすることにより隣り合う凹部間の各位置に突起部を形成する工程と、突起部が形成された基板の上に、量子細線の成長において触媒となる金属を選択的に蒸着させるための複数の孔を有する形成補助膜を、各突起部がその孔内になるように形成する工程と、形成補助膜の孔内に前記触媒となる金属を蒸着させると共に、加熱することにより、基板を構成する物質と蒸着した金属との溶融合金滴を突起部の位置に凝集させる工程と、溶融合金滴を凝集させたのち、基板を量子細線が成長する際の原料ガスを含有する雰囲気中で加熱することにより、突起部の位置に量子細線を成長させる工程とを含むものである。
【0011】
本発明の量子細線を有する素子の製造方法では、基板の表面に複数の凹部が形成され、その凹部の側面が選択的にエッチングされることにより隣り合う凹部間の各位置に突起部が形成される。これら突起部が形成された基板の上に、複数の孔を有する形成補助膜が各突起部が各孔内に位置するように形成され、次いで、触媒となる金属が形成補助膜の孔内に選択的に蒸着されると共に、加熱され、基板の構成物質と触媒となる金属との溶融合金滴が突起部の位置に凝集される。次に、原料ガスを含有する雰囲気中で加熱され、その結果、各突起部が形成された位置に量子細線が選択的に成長する。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0013】
図1は本発明の一実施の形態に係る細線を有する素子の構成を表すものである。この素子は、シリコンの単結晶よりなる基板1の上に、この基板1に対してほぼ垂直に形成されたシリコンの単結晶よりなる細線2を複数有している。各細線2の形成位置は、周期的に配列するようにそれぞれ制御されている。図1に示した素子では、各細線2の間隔が縦横とも等間隔となるように配列されている。
【0014】
各細線2の太さはそれぞれ制御されており、図1に示した素子では、それぞれが同じ太さとなっている。なお、図2に示したように、各細線2の太さを異ならせてもよい。例えば、この素子を各細線2の光学特性を利用した発光素子として利用する場合には、図1に示したように各細線2を同じ太さとすれば単一の波長の光を発光させることができ、図2に示したように各細線2の太さを適宜に変化させれば1つの素子で複数の波長の光を発光させることができる。なお、図2に示した素子では、列ごとに各細線2の太さがそれぞれ異なっており、3種類の波長の光を発光するようになっている。例えば、最も太い細線2の直径は30Å,次に太い細線2の直径は20Å,最も細い細線2の直径は10Å程度であり、太い方から順に赤色,緑色,青色の光をそれぞれ発光するようになっている。
【0015】
また、この素子は、図3に示したように、各細線2に対して配線をそれぞれ接続しマトリクス状に配線したアレイ素子として自発光型フラットディスプレイに用いることもできる。図3に示した素子では、p型またはn型の基板1の表面に基板1とは逆の導電型(すなわちn型またはp型)を有する配線1aが複数形成され、この各配線1aの上に各細線2がそれぞれ形成されている。各細線2の間には、二酸化珪素(SiO2 )または適宜の樹脂よりなる絶縁膜3が形成されている。各細線2の上には、配線1aと直交する方向に複数のコンタクト線4が適宜の金属により形成されている。これにより、この素子では、各細線2が個別に接続されている。
【0016】
このように本実施の形態に係る細線を有する素子によれば、各細線2の形成位置をそれぞれ制御するようにしたので、用途に応じて設計された所定の位置に各細線2を配列することができ、素子の実用化を図ることができる。例えば、各細線2を周期的に配列したマトリクス状のアレイ素子を得ることができる。
【0017】
また、各細線2の太さをそれぞれ制御するようにしたので、用途に応じて各細線2を所定の太さに任意に調節することができる。よって、各細線2の太さを均一に揃えた素子や、異なった太さの細線2を配列させた複数の波長の可視光を発光する素子などを得ることができる。
【0018】
このような構成を有する素子は、次のようにして製造することができる。
【0019】
図4および図5は本実施の形態に係る素子の一製造方法における各製造工程を表すものである。なお、図4および図5においては、図2に示した素子の各製造工程を代表して示している。まず、図4(a)に示したように、例えば比抵抗が0.4〜4Ωcmの(111)単結晶シリコン基板1を図示しない反応炉内に挿入して酸化し、基板1の表面に例えば100nm程度の厚さの酸化膜を形成補助膜11として形成する。
【0020】
次いで、図4(b)に示したように、形成補助膜11を形成した基板1の上にフォトレジスト膜12を塗布したのち、これを選択的に露光し各細線2の形成位置に対応して適当な大きさの開口12aを形成する。例えば、図2に示した素子を形成する場合には、直径が約1μmの開口12a1 ,直径が約0.8μmの開口12a2 ,直径が約0.6μmの開口12a3 をそれぞれ列ごとに、各開口12a1 ,12a2 ,12a3 の位置の間隔を縦横とも等間隔として形成する。
【0021】
続いて、基板1を適宜の大きさ(例えば1cm×4.5cmの長方形)に切断する。そののち、図4(c)に示したように、フォトレジスト膜12をマスクとして、例えばフッ化水素(HF)を含むエッチング液を用い形成補助膜11を適宜の時間(例えば5分間)エッチングし、各細線2の形成位置に対応した複数の孔11aを形成補助膜11にそれぞれ開口する。例えば、図2に示した素子を形成する場合には、直径が約1μmの孔11a1 ,直径が約0.8μmの孔11a2 ,直径が約0.6μmの孔11a3 がそれぞれ列ごとに開口される。これにより、各細線2の形成位置に対応して各孔11aをそれぞれ開けた補助手段としての形成補助膜11が形成される(以上、形成補助膜形成工程;補助手段形成工程)。なお、ここで開口する各孔11aの大きさが大きすぎると細線2の太さおよび形成位置を精度よく制御することができない。
【0022】
形成補助膜11に各孔11aをそれぞれ形成したのち、例えばアセトンによってフォトレジスト膜12を除去する。そののち、基板1を例えば70℃に加熱した硝酸(HNO3 )中に1分間浸漬し、更にフッ化水素を含むエッチング液により5秒間エッチングして、形成補助膜11の各孔11aからそれぞれ露出されている基板1の表面を洗浄する。
【0023】
基板1を洗浄したのち、乾燥させてから、基板1を図示しない反応炉内に挿入する。そののち、この反応炉内を減圧として基板1を適宜に加熱し(例えば700℃)、図5(a)に示したように、基板1の表面に細線2の成長において触媒となる金属(例えば金(Au))を蒸着する(蒸着工程)。これにより、形成補助膜11の各孔11aからそれぞれ露出された基板1の上に厚さ3nmの触媒層13がそれぞれ形成される。なお、形成補助膜11の上には金属が蒸着せず触媒層13は形成されない。この際、基板1の加熱は、例えば基板1の長軸に沿って直流電流を流して行う。また、金属の蒸着は、例えばタングステン(W)フィラメントを用いて1分間行う。
【0024】
触媒層13を形成したのち、基板1を図示しない反応炉内で適宜に加熱しつつ(例えば700℃)、そのまま適宜の時間(例えば30分間)保持する(加熱工程)。これにより、形成補助膜11の各孔11aからそれぞれ露出された基板1の上の触媒層13は、基板1の表面のシリコンを一部溶解し、凝集して、図5(b)に示したように、溶融合金滴13aをそれぞれ形成する。例えば、図2に示した素子を形成する場合には、形成補助膜11の孔11aの大きさに応じて、直径が約1000Åの溶融合金滴13a1 ,直径が約900Åの溶融合金滴13a2 ,直径が約800Åの溶融合金滴13a3 がそれぞれ形成される。
【0025】
すなわち、各溶融合金滴13aの大きさは、形成補助膜11の各孔11aの大きさによってそれぞれ制御される。また、各溶融合金滴13aの大きさは、蒸着工程において蒸着する触媒層13の厚さによっても異なってくる。例えば、触媒層13の厚さを薄くすれば各溶融合金滴13aの大きさは小さくなり、厚くすれば大きくなる。
【0026】
なお、この加熱工程は、各溶融合金滴13aが各孔11aにおいてそれぞれ1つになるまで十分に行う。その時間は形成補助膜11の孔11aの大きさや加熱温度によっても異なるが、少なくとも10分間は行うことが好ましい。
【0027】
このようにして各溶融合金滴13aを形成したのち、基板1を図示しない反応炉内で450℃以上(例えば700℃)に加熱しながら、各細線2を構成するシリコンの原料ガスとして例えばシラン(SiH4 )ガスを導入する(細線成長工程)。導入するシランガスの量は、例えば反応炉内におけるシランガスの分圧が0.5Torr未満となるように調節する。なお、好ましくは、0.15Torr以下となるように調節する。
【0028】
これにより、シランガスは、各溶融合金滴13aを触媒として式1に示した分解反応により分解しシリコンを生ずる。
【式1】
SiH4 →Si+2H2
【0029】
シランガスから分解したシリコンは各溶融合金滴13aの中にそれぞれ拡散し、各溶融合金滴13aと基板1との界面にそれぞれエピタキシャル結合する。これにより、図5(c)に示したように、各溶融合金滴13aの下において選択的に各溶融合金的13aの大きさに応じた太さの各細線2がそれぞれ成長する。すなわち、図2に示した素子を形成する場合には、直径が約1000Åの細線21 ,直径が約900Åの細線22 ,直径が約800Åの細線23 がそれぞれ成長する。
【0030】
なお、この細線成長工程においてシランガスをシリコンの原料ガスとして用いているのは、長さ方向において太さが均一の細線2を成長させることができると共に、他の原料ガスに比べて直径が十分に小さい細線2を得ることができるからである。また、基板1の加熱温度を450℃以上,シランガスの分圧を0.5Torr未満としているのは、加熱温度が450℃未満あるいはシランガスの圧力が0.5Torr以上では細線2が基板1に対して垂直に成長せずに屈曲してしまい、良好な形状の細線2を得ることができないからである。
【0031】
このようにして約20分間各細線2を成長させたのち、例えば、35℃の王水(HNO3 :HCl=1:3)に1分間浸漬して、各細線2の先端の合金滴13aおよび形成補助膜11の上の触媒層13をエッチングして除去する。
【0032】
そののち、図5(d)に示したように、各細線2が成長された基板1を例えば酸素(O2 )ガスの圧力が500Torrの酸素ガス含有雰囲気中において700℃の温度で適宜な時間加熱する(酸化工程)。これにより、各細線2および基板1の表面には形成補助膜11を含む酸化膜11bが形成され、各細線2の直径は酸化膜11bの分だけそれぞれ小さくなる。例えば、図2に示した素子を形成する場合には、この酸化工程によって各細線21 ,22 ,23 の直径をそれぞれ約30Å,20Å,10Åまで小さくし、赤色,緑色,青色の光をそれぞれ発光できるようにする。
【0033】
このように各細線2をそれぞれ酸化したのち、各細線2を形成した基板1を必要に応じて室温においてフッ化水素に1分間浸漬し、各細線2および基板1の表面の酸化膜11b(形成補助膜11を含む)をエッチングして除去する。これにより、図2に示した素子が形成される。
【0034】
この際、図3に示したように各細線2の間に絶縁膜4を形成したり、酸化膜11bが各細線2の周囲に形成されていても問題がない場合などは、この酸化膜11bのうち必要な箇所のみ除去すればよく、全体を除去する必要はない。
【0035】
なお、この製造方法において形成補助膜11の孔11aの大きさおよび加熱工程が細線2に与える影響を調べた。その実験結果を次に説明する。
【0036】
まず、上述と同様にして、基板1を用意し形成補助膜11を形成した。その際、形成補助膜11には、直径が1.5μmの孔11a複数開口した領域と直径が3μmの孔11aを複数開口した領域を形成した。次いで、上述と同様にして、金を蒸着したのち、30分間加熱して各孔11aに溶融合金滴13aをそれぞれ形成し、各細線2を成長させた。そののち、成長させた各細線2を走査電子顕微鏡(SEM;Scanning Electron Microscope)により観察した。
【0037】
その結果、直径が1.5μmの孔11aを開口した領域においては各孔11aの1つに対して1つの細線2が成長しており、各細線2の太さも均一であった。これに対して、直径が3μmの孔11aを開口した領域においては各孔11aの1つに対して多くは2つの細線2が成長しており、各細線2の太さも不均一であった。すなわち、形成補助膜11の孔11aは大き過ぎると各細線2の形成位置および太さを制御できないことが分かる。
【0038】
また、上述と同様にして、基板1を用意し直径が1.5μmの孔11aを複数開口した形成補助膜11を形成した。次いで、上述と同様にして、金を蒸着したのち、1分間加熱して各孔11aに溶融合金滴13aをそれぞれ形成し、各細線2を成長させた。そののち、成長させた各細線2をSEMにより観察した。
【0039】
その結果、この方法では各孔11aの1つに対して複数の細線2が成長しており、各細線2の太さも不均一であった。すなわち、加熱工程の維持時間が短く不十分であると各溶融合金滴13aが十分に凝集することができず、各孔11aの1つに対して複数の溶融合金滴13aが存在する状態で各細線2が成長してしまい、各細線2の形成位置および太さを制御できないことが分かる。
【0040】
このようにこの細線を有する素子の製造方法によれば、基板1の上に形成補助膜11を介して触媒としての金属を蒸着するようにしたので、形成補助膜11の各孔11aの位置および大きさに応じて各細線2の形成位置および太さを制御することができる。よって、各細線2を精度よく設計どおりの形成位置および太さに形成することができる。
【0041】
また、蒸着工程ののち細線成長工程の前に、十分な時間加熱して、形成補助膜11の各孔11aに1つの溶融合金滴13aをそれぞれ形成するようにしたので、1つの孔11aに対して1つの細線2を成長させることができ、各細線2の形成位置および太さを精度よく制御することができる。
【0042】
更に、細線成長工程ののち成長させた各細線2を酸化するようにしたので、直径が十分に小さい細線2を精度よく形成することができる。
【0043】
また、本実施の形態に係る素子は次のようにしても製造することができる。
【0044】
図6および図7は本実施の形態に係る素子の他の製造方法における各製造工程を表すものである。なお、ここでも、図2に示した素子の各製造工程を代表して示す。まず、図6(a)に示したように、例えば比抵抗が0.4〜4Ωcmの(111)単結晶シリコン基板1を図示しない反応炉内に挿入して酸化し、基板1の(111)表面に例えば100nm程度の厚さの酸化膜を位置制御膜21として形成する。
【0045】
次いで、図6(b)に示したように、この位置制御膜21を例えばフッ化水素を含むエッチング液を用いて選択的にエッチングし、適当な大きさの開口21aを適宜(例えば周期的)に複数形成する(位置制御膜形成工程)。例えば、図2に示した素子を形成する場合には、図8に平面図で示したように、直径が約4μmである複数の開口21aを縦横とも中心位置における間隔が互いに約6nmの等間隔となるようにそれぞれ形成する。
【0046】
続いて、図6(c)に示したように、この位置制御膜21をマスクとして、例えば六フッ化硫黄(SF6 )を用いたプラズマエッチングにより基板1の表面を選択的にエッチングする。その際のエッチング条件は、例えば、出力を22.5W,圧力を160mTorr,エッチング時間を1分間とする。これにより、位置制御膜21の各開口21aに対応して基板1の表面に複数の凹部1bが例えば周期的にそれぞれ形成される(凹部形成工程)。例えば、円形で大きさが同一である複数の凹部1bが互いに縦横とも等間隔づつ隔ててそれぞれ形成される。
【0047】
各凹部1bを形成したのち、位置制御膜21を例えばフッ化水素を含むエッチング液を用いてエッチングし、除去する。そののち、基板1の表面を例えば水酸化カリウム(KOH)を含むエッチング液を用い80℃でエッチングする。これにより、図6(d)において矢印で示したように、各凹部1bの側面において選択的にエッチングがそれぞれ進む。これは、シリコン単結晶のエッチング速度が各格子面によりそれぞれ異なっており、(111)面のエッチング速度は非常に遅いのに対し、凹部1bの側面の該当する(−100)面や(00−1)面や(0−10)面のエッチング速度は比較的速いためである。なお、格子面の表示は、本来であれば指数のうち負になる方向の上にオーバーラインを引いて表すが、ここでは便宜上、負になる方向の前にマイナスを付して表している。
【0048】
従って、更にエッチングが進むと(例えば30秒経過後)、図6(e)に示したように、各凹部1bが形成された間の位置(例えば図8において破線で示した位置)に複数の突起部1cがそれぞれ形成される。このように、基板1の表面に適宜な大きさの突起部1cが形成された状態となった時点でエッチングを終了する(突起部形成工程)。なお、この各突起部1cは、後述する工程において各細線2の形成において核となりその位置を決定する位置決定手段(すなわち補助手段)としての役割を有している。よって、ここでは、位置制御膜形成工程において形成する開口21aの大きさおよび位置を調節し、各突起部1cを各細線2の形成位置に対応して形成するようにする。以上、位置制御膜形成工程から突起部形成工程までが位置決定手段形成工程(すなわち補助手段形成工程)となっている。ちなみに、ここでは後述するように、この位置決定手段形成工程ののち形成補助膜形成工程を行うので、補助手段形成工程は位置決定手段形成工程と補助膜形成工程とを含んでいる。
【0049】
突起部1cを形成したのち、図7(a)に示したように、基板1の上に、例えばCVD(Chemical Vapor Deposition )法により25nm程度の厚さの二酸化珪素よりなる膜を形成補助膜11として形成する。そののち、先の製造方法における形成補助膜形成工程と同様にして、形成補助膜11を選択的にエッチングし、各突起部1cに対応させて複数の孔11aをそれぞれ形成する。例えば、図2に示した素子を形成する場合には、先の製造方法と同様に、直径が約1μmの孔11a1 ,直径が約0.8μmの孔11a2 ,直径が約0.6μmの孔11a3 をそれぞれ列ごとに開口する。これにより、補助手段としての形成補助膜11が形成される(形成補助膜形成工程;補助手段形成工程)。なお、この際、各突起部1cが各孔11aの中央となるようにする必要はなく、各突起部1cが各孔11aと1対1に対応して表面にそれぞれ露出されるようにすればよい。
【0050】
形成補助膜11を形成したのち、先の製造方法と同様にして、形成補助膜11の各孔11aからそれぞれ露出された基板1の表面を洗浄し乾燥させ、その上に細線2の成長において触媒となる金属を蒸着して触媒層13をそれぞれ形成する(蒸着工程)。この蒸着工程とほぼ同時に、あるいは必要に応じて先の製造方法と同様の加熱工程を行うことにより、図7(b)に示したように、形成補助膜11の各孔11aによりそれぞれ露出された基板1の上において各突起部1cを核として触媒層13がシリコンを一部溶解してそれぞれ凝集し、複数の溶融合金滴13aが各突起部1cの位置にそれぞれ形成される。この際、各溶融合金滴13aの大きさは形成補助膜11の各孔11aの大きさによってそれぞれ制御される。なおこの時、各突起部1cの位置が各孔11aの中心からずれていたとしても、各溶融合金滴13aは各突起部1cを核として凝集するので、確実に各突起部1cの位置に各溶融合金滴13aを形成することができる。
【0051】
各溶融合金滴13aを形成したのち、図7(c)に示したように、先の製造方法と同様にして、各溶融合金滴13aの下において選択的に各細線2を成長させる(細線成長工程)。すなわち、各細線2は各突起部1cの位置に成長する。これにより、図2に示した素子が形成される。
【0052】
なお、必要に応じて、先の製造方法と同様に、各細線2を成長させたのち更に酸化工程を行ってもよい。
【0053】
ここで、図9にこの製造方法により形成した素子のSEM写真を示す。ちなみに、図9に示した素子は、位置制御膜21の各開口21aをそれぞれ同一の大きさの円形として互いに縦横とも等間隔となるように形成し、形成補助膜11の各孔11aもそれぞれ円形で同一の大きさとしたものである。このように、各細線2は、形成補助膜11の各孔11aにおいてほぼ同一の位置に1つづつ成長しており、それらの太さも均一であった。ちなみに、先の製造方法により形成した素子と比較してみても、この製造方法によれば、各細線2の形成補助膜11の各孔11aにおける位置までをも制御することができ、より精度よく制御できることが分かる。
【0054】
このようにこの細線を有する素子の製造方法によれば、基板1の上に位置決定手段としての突起部11cを形成するようにしたので、触媒層13を突起部11cを核として凝集させることにより、各溶融合金滴13aを各突起部11cの位置に形成することができる。すなわち、各細線2をより精度よく設計どおりの形成位置に形成することができる。
【0055】
また、突起部1cを形成したのち形成補助膜11を介して触媒としての金属を蒸着するようにしたので、形成補助膜11の各孔11aの大きさに応じて各細線2の太さを制御することができる。よって、各細線2を精度よく設計どおりの太さに形成することができる。
【0056】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態においては、各細線2を縦横等間隔で配列するようにしたが、素子の用途に応じて所定の周期で配列する場合も含まれる。この場合も、上記実施の形態と同様にして製造することができる。
【0057】
また、上記実施の形態においては、形成補助膜11を二酸化珪素によって形成するようにしたが、例えば、窒化珪素(SiN4 )や適宜の樹脂など蒸着工程において蒸着する金属と溶融合金滴を形成しないものであれば他の物質によって形成するようにしてもよい。
【0058】
更に、上記実施の形態においては、位置制御膜21を二酸化珪素によって形成するようにしたが、例えば、適宜の樹脂など他の物質によって形成するようにしてもよい。
【0059】
加えて、上記実施の形態においては、位置決定手段として基板1の表面に突起部1cを形成するようにしたが、位置決定手段は、意図した所定の位置に各溶融合金滴13aが凝集するようにその核となり、細線2を形成する際の核となりうるものであればどの様なものでもよい。例えば、微小な溝や、特定の一箇所が最も窪んでいる凹部でもよい。但し、上記実施の形態において説明したような基板1の表面をエッチングして形成した突起部1cであれば、溶融合金滴13aが凝集する際の核となると共に、細線2がエピタキシャル成長する際の核ともなりうるので好ましい。
【0060】
更にまた、上記実施の形態においては、細線成長工程でシランガスを図示しない反応炉内に直接導入するようにしたが、シランガスをヘリウム(He)ガスやアルゴン(Ar)ガスなどの不活性ガスで希釈して反応炉内に導入するようにしてもよい。
【0061】
加えてまた、上記実施の形態においては、細線成長工程でシリコンの原料ガスとしてシランガスを用いるようにしたが、シランガスに代えてジシラン(Si2 6 )ガスまたはトリシラン(Si3 8 )ガスを用いるようにしてもよく、あるいはシランガス,ジシランガスおよびトリシランガスのうちの少なくとも2種以上を混合した混合ガスを用いるようにしてもよい。これらの場合も、シランガスと同様の条件で直径が十分に小さく良好な形状のシリコン細線を成長させることができる。
【0062】
更にまた、これらのシランガス,ジシランガスあるいはトリシランガスに限らず、水素(H2 )ガスで希釈した塩化珪素(SiCl4 )ガスなど分解反応によりシリコンを生成し得るガスであればシリコンの原料ガスとして用いることができる。その場合のガス圧や加熱温度はガスの種類に合わせて適宜決定する。
【0063】
加えてまた、上記実施の形態においては、シリコンよりなる基板1の上にシリコンよりなる細線2を成長させる場合について説明したが、本発明は、基板の上にVLS法により細線を成長させた素子について広く適用することができる。
【0064】
更にまた、上記実施の形態においては、本発明に係る素子を発光素子やマトリックス状に配線したアレイ素子として用いる場合について説明したが、本発明に係る素子は、その他AFM(Atomic Force Microscope )の針や、電子放出素子として用いることもできる。
【0067】
以上説明したように本発明の量子細線を有する素子の製造方法によれば、基板の表面に突起部を形成し、この突起部が形成された基板の上に、複数の孔を有する形成補助膜を各突起部が孔内になるよう形成するようにしたので、触媒となる金属を含む溶融合金滴が孔の内部の突起部の位置に凝集し、そのため突起部が形成された位置に量子細線が成長する。よって、各細線を精度よく設計どおりの位置に形成できると共に、所望の大きさに形成することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る細線を有する素子の構成を表す斜視図である。
【図2】図1に示した素子の変形例を表す斜視図である。
【図3】図1に示した素子の他の変形例を表す断面図である。
【図4】図2に示した素子の一製造方法における各工程を表す断面図である。
【図5】図4に続く各工程を表す断面図である。
【図6】図2に示した素子の他の一製造方法における各工程を表す断面図である。
【図7】図6に続く各工程を表す断面図である。
【図8】図6に示した一製造工程を表す平面図である。
【図9】図6および図7に示した製造方法により製造した素子における各細線の状態を表すSEM写真である。
【符号の説明】
1…基板、1a…配線、1b…凹部、1c…突起部(位置決定手段;補助手段)、2,21 ,22 ,23 …細線、3…絶縁膜、4…コンタクト線、11…形成補助膜(補助手段)、11a,11a1 ,11a2 ,11a3 …孔、11b…酸化膜、12…フォトレジスト膜、12a,12a1 ,12a2 ,12a3 …開口、13…触媒層、13a,13a1 ,13a2 ,13a3 …溶融合金滴、21…位置制御膜、21a…開口

Claims (10)

  1. 基板の上に量子細線を成長させることにより量子細線を有する素子を製造する方法であって、
    前記基板の表面に複数の凹部を形成し、前記凹部の側面を選択的にエッチングすることにより隣り合う凹部間の各位置に突起部を形成する工程と、
    前記突起部が形成された基板の上に、量子細線の成長において触媒となる金属を選択的に蒸着させるための複数の孔を有する形成補助膜を、前記各突起部が前記孔内になるように形成する工程と、
    前記形成補助膜の孔内に前記触媒となる金属を蒸着させると共に、加熱することにより、前記基板を構成する物質と前記蒸着した金属との溶融合金滴を前記突起部の位置に凝集させる工程と、
    前記溶融合金滴を凝集させたのち、前記基板を量子細線が成長する際の原料ガスを含有する雰囲気中で加熱することにより、前記突起部の位置に量子細線を成長させる工程と
    を含むことを特徴とする量子細線を有する素子の製造方法。
  2. 前記突起部を周期的に複数形成することを特徴とする請求項記載の量子細線を有する素子の製造方法。
  3. 前記形成補助膜の孔の大きさを成長させる量子細線の直径に応じた大きさとすることを特徴とする請求項記載の量子細線を有する素子の製造方法。
  4. 前記加熱を、前記溶融合金滴前記形成補助膜の1つの孔に対して1つ形成されるまで少なくとも維持する
    ことを特徴とする請求項記載の量子細線を有する素子の製造方法。
  5. 前記溶融合金滴を凝集させる工程は、少なくとも10分間維持することを特徴とする請求項記載の量子細線を有する素子の製造方法。
  6. シリコンよりなる基板の上にシリコンよりなる量子細線を成長させることを特徴とする請求項記載の量子細線を有する素子の製造方法。
  7. 更に、成長させた量子細線を酸化して表面に酸化膜を形成する酸化工程を有することを特徴とする請求項記載の量子細線を有する素子の製造方法。
  8. 前記触媒となる金属は、金,銀あるいはインジウムのうちのいずれか少なくとも1種であることを特徴とする請求項記載の量子細線を有する素子の製造方法。
  9. シランガス,ジシランガスあるいはトリシランガスのいずれか少なくとも1種を原料ガスとして用いることを特徴とする請求項記載の量子細線を有する素子の製造方法。
  10. シリコンよりなる基板の上にシリコンよりなる量子細線を成長させると共に、前記凹部を形成する工程において基板の表面を(111)面とすることを特徴とする請求項記載の量子細線を有する素子の製造方法。
JP25604597A 1996-10-28 1997-09-04 量子細線を有する素子の製造方法 Expired - Fee Related JP4032264B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP25604597A JP4032264B2 (ja) 1997-03-21 1997-09-04 量子細線を有する素子の製造方法
US08/956,081 US5976957A (en) 1996-10-28 1997-10-24 Method of making silicon quantum wires on a substrate
CNB971212082A CN1150631C (zh) 1996-10-28 1997-10-28 量子线的制造方法
EP97118716A EP0838865B1 (en) 1996-10-28 1997-10-28 Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
DE69729158T DE69729158T2 (de) 1996-10-28 1997-10-28 Auf einem Substrat hergestellte Quantendrähte und deren Herstellungsverfahren, sowie ein Bauteil mit Quantendrähten auf einem Substrat
US09/376,908 US6130143A (en) 1996-10-28 1999-08-18 Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
US09/376,256 US6130142A (en) 1996-10-28 1999-08-18 Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-68484 1997-03-21
JP6848497 1997-03-21
JP25604597A JP4032264B2 (ja) 1997-03-21 1997-09-04 量子細線を有する素子の製造方法

Publications (2)

Publication Number Publication Date
JPH10326888A JPH10326888A (ja) 1998-12-08
JP4032264B2 true JP4032264B2 (ja) 2008-01-16

Family

ID=26409705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25604597A Expired - Fee Related JP4032264B2 (ja) 1996-10-28 1997-09-04 量子細線を有する素子の製造方法

Country Status (1)

Country Link
JP (1) JP4032264B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2442985C (en) * 2001-03-30 2016-05-31 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
KR100601949B1 (ko) 2004-04-07 2006-07-14 삼성전자주식회사 나노와이어 발광소자
JP5137095B2 (ja) * 2006-02-20 2013-02-06 国立大学法人 筑波大学 シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
JP2008034482A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008034483A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Works Ltd 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
EP2183789A1 (en) * 2007-08-28 2010-05-12 California Institute of Technology Method for reuse of wafers for growth of vertically-aligned wire arrays
KR101040449B1 (ko) 2009-02-06 2011-06-09 연세대학교 산학협력단 유기 모노실란과 사염화규소를 이용한 규소 나노 구조체의 합성방법
JP2016167534A (ja) * 2015-03-10 2016-09-15 日本電信電話株式会社 ナノワイヤの製造方法

Also Published As

Publication number Publication date
JPH10326888A (ja) 1998-12-08

Similar Documents

Publication Publication Date Title
US6130143A (en) Quantum wires formed on a substrate, manufacturing method thereof, and device having quantum wires on a substrate
US5858862A (en) Process for producing quantum fine wire
EP1700935B1 (en) Nanowire structure and method of manufacturing the same
US7638345B2 (en) Method of manufacturing silicon nanowires and device comprising silicon nanowires formed by the same
JP4048191B2 (ja) 窒化物半導体発光素子及びその製造方法
US9202975B2 (en) Light emitting diode including graphene layer
US9190565B2 (en) Light emitting diode
JP2006225258A (ja) シリコンナノワイヤおよびその製造方法
US20020153522A1 (en) Silicon nitride film comprising amorphous silicon quantum dots embedded therein, its fabrication method and light-emitting device using the same
US20070037365A1 (en) Semiconductor nanostructures and fabricating the same
JP4032264B2 (ja) 量子細線を有する素子の製造方法
KR101137632B1 (ko) 금속산화물 나노구조체의 제조방법 및 금속산화물 나노구조체가 구비된 전자소자
JP3977920B2 (ja) 半導体装置の製造方法
JP3858319B2 (ja) 量子細線の製造方法
JP2000068493A (ja) 量子構造体を有する半導体素子とその製造方法
JP3627836B2 (ja) 冷陰極の製造方法
JPH11310776A (ja) 発光材料及びその製造方法並びにこれを用いた発光素子
JP3870459B2 (ja) 量子細線の製造方法
JPH07183485A (ja) 量子細線装置及び製造方法
JPH07169938A (ja) 量子細線装置及び製法
JP4121539B2 (ja) 半導体装置の製造方法
JPH08236748A (ja) 量子半導体装置及びその製造方法
JP2000124441A (ja) 半導体量子ドット素子の作製方法
JP2004250314A (ja) GaN単結晶基板、窒化物系半導体エピタキシャル基板、電界放出型陰極装置、フィールドエミッション表示装置及びその製造方法
KR20010003987A (ko) 실리콘 나노 선과 나노 점을 이용한 발광다이오드의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071010

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees