JP2006216658A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

【課題】 面方位が制御され、しかも単結晶の結晶構造を有し、これによって移動度等の電気的特性（半導体特性）に優れた薄膜半導体装置を製造し得る、方法を提供する。
【解決手段】 基板１上に下地膜２を形成する工程と、下地膜２上にシリコンの結晶化を促進する触媒金属３を点状に配する工程と、触媒金属３を覆って基板１上に非晶質シリコンを成膜するとともに、非晶質シリコン膜４と触媒金属３とを反応させて金属シリサイド５を形成する工程と、金属シリサイド５を形成した非晶質シリコン膜４を加熱して固相成長させ、固相成長粒６を形成する工程と、非晶質シリコン膜４を溶融・結晶化させることによって所定の面方位を有する単結晶シリコン粒７を、固相成長粒６を種結晶として形成する工程と、を含む薄膜半導体装置の製造方法。
【選択図】 図１

Description

本発明は、面方位が制御された単結晶シリコン粒を製造し、これから薄膜半導体装置を得るようにした、薄膜半導体装置の製造方法に関する。

液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体装置を含んで構成される薄膜回路によって画素のスイッチングなどがなされている。従来の薄膜トランジスタでは、例えば非晶質シリコン膜を用いて活性領域（チャネル形成領域）を形成している。また、多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性を向上させることができ、これによって薄膜トランジスタの性能を向上させることができることが知られている。

このような背景のもとに、従来、結晶性シリコン膜の面方位の制御を可能にし、薄膜トランジスタの性能向上を図った技術が提案されている（例えば、特許文献１）。
また、薄膜トランジスタの性能をさらに向上させるべく、単結晶シリコン粒を用いて半導体装置を形成する技術も提案されている（例えば、特許文献２）。
特開２００１−１８５４８５号公報 特開２００４−２６６０６３号公報

しかしながら、前記特許文献１の技術では、面方位制御については可能であるものの、単結晶粒を形成することができず、サブ・グレイン構造となってしまうため、夥しい数の結晶内欠陥などによって良好な半導体特性が得られにくいといった課題がある。
一方、前記特許文献２の技術では、単結晶粒は得られるものの、面方位の制御を行うことができず、したがってより良好な半導体特性を有する半導体装置を得るには、未だ改善すべき点が残されていた。

本発明は前記事情に鑑みてなされたもので、その目的とするところは、面方位が制御され、しかも単結晶の結晶構造を有し、これによって移動度等の電気的特性（半導体特性）に優れた薄膜半導体装置を製造し得る、方法を提供することにある。

前記目的を達成するため本発明の薄膜半導体装置の製造方法は、基板上に下地膜を形成する工程と、
前記下地膜上にシリコンの結晶化を促進する触媒金属を点状に配する工程と、
前記触媒金属を覆って前記基板上に非晶質シリコンを成膜するとともに、該非晶質シリコン膜と前記触媒金属とを反応させて金属シリサイドを形成する工程と、
前記金属シリサイドを形成した非晶質シリコン膜を加熱して固相成長させ、固相成長粒を形成する工程と、
前記非晶質シリコン膜を溶融・結晶化させることによって所定の面方位を有する単結晶シリコン粒を、前記固相成長粒を種結晶として形成する工程と、
を含むことを特徴としている。

この薄膜半導体装置の製造方法によれば、触媒金属を点状に配し、これから金属シリサイドを形成し、次いでこの金属シリサイドから固相成長により固相成長粒を形成し、その後この固相成長粒を種結晶として、非晶質シリコン膜を単結晶シリコン粒に形成するので、特に固相成長の際に、金属シリサイドを核とすることで金属誘起横方向結晶化が容易に起こり、面方位が揃った良好な固相成長粒が形成される。そして、この固相成長粒を種結晶にして溶融・結晶化を行うことで、面方位が揃った単結晶シリコン粒が容易に得られるようになる。なお、薄膜半導体装置の形成については、例えば前記の単一の単結晶シリコン粒に薄膜トランジスタを形成することなどで行うことができ、これによって移動度等の電気的特性（半導体特性）に優れた薄膜半導体装置を製造することができる。

また、前記薄膜半導体装置の製造方法においては、前記触媒金属の点状配置を、該触媒金属の直径が０．５μｍ以下、面積が０．２μｍ^２以下となるようにして行うのが好ましい。
一般に溶融結晶化にて得られる結晶化膜の結晶粒径は０．５μｍ程度、その面積は０．２μｍ^２程度である。換言すれば、自然発生する結晶核の発生頻度はおよそ粒径が０．５μｍ程度に一個、あるいは０．２μｍ^２程度の面積に一個といえる。従って触媒金属の直径およびその面積をこれらの値よりも小さくすれば、触媒金属を配した領域内に結晶核が自然発生するのを抑制でき、この領域には触媒金属に基づく結晶核のみが選択的に形成されるようになる。これにより、この触媒金属に基づく結晶核から、単結晶シリコン粒が容易に得られるようになる。

また、前記薄膜半導体装置の製造方法において、前記触媒金属を点状に配する工程は、前記下地膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングし、前記下地膜を露出させる孔部を点状に形成したレジストパターンとする工程と、前記レジストパターンの孔部内の下地膜上に前記触媒金属を配する工程と、前記レジストパターンを除去する工程と、を含んでいてもよい。
このようにすれば、レジストパターンを除去することで、前記孔部内にて露出していた下地膜上にのみ選択的に触媒金属が残るようになり、したがって下地膜上に触媒金属が点状に配されることになる。よって、特に孔部の内径や底面積を適宜にすることにより、触媒金属の直径や面積を容易に調整することが可能になる。

また、前記薄膜半導体装置の製造方法において、前記触媒金属を点状に配する工程は、転写用シリコン基板上に酸化膜を形成するとともに、該酸化膜をパターニングして前記触媒金属の点状の配置に対応した円柱状のパターンとする工程と、前記円柱状のパターンをマスクにして前記転写用シリコン基板をアルカリ溶液で異方性エッチングし、転写用シリコン基板の表層部に角錐状の突起を点状に形成配置する工程と、前記転写用基板の表層部側に前記触媒金属を付着させる工程と、前記転写用基板の突起を前記下地膜に押圧し、該突起の先端部に付着した前記触媒金属を前記下地膜に転写する工程と、を含んでいてもよい。
このようにすれば、突起の先端部に付着した触媒金属を下地膜に転写することにより、前記下地膜上に触媒金属を容易に点状配置することが可能になる。また、突起を下地膜に押圧する際の押圧力を調整することで、触媒金属の直径や面積を調整することも可能になる。

また、前記薄膜半導体装置の製造方法において、前記金属シリサイドを形成する工程では、非晶質シリコンを成膜した後、４００℃以上７００℃以下の加熱処理を行うことで金属シリサイドを形成するようにしてもよい。
このようにすれば、数秒から数分程度で金属シリサイドが容易に形成される。

また、前記薄膜半導体装置の製造方法において、前記固相成長粒を形成する工程では、４００℃以上７００℃以下の加熱処理を行うことで固相成長粒を形成するようにしてもよい。
このようにすれば、１０秒から１時間程度で固相成長粒が容易に形成される。なお、４００℃以上７００℃以下の加熱処理を行うことで金属シリサイドを形成した場合、この金属シリサイドの形成に連続して加熱処理を続けることで、固相成長粒を形成することが可能になる。
また、シリサイド形成の熱処理と固相成長の熱処理とを兼用させても良い。例えば４５０℃で１時間も熱処理をすればシリサイド形成とシリサイドからの選択的固相成長とを同時に達成できる。
固相成長は基板全面を行う必要はなく、むしろ金属を点状に配置した周辺部のみが結晶成長している状態が理想的である。具体的には点状に配置された金属の中心から１μｍ程度以内のみが選択的に結晶成長している状態が理想的である。後のレーザーを用いた溶融結晶化工程にてこの微小結晶粒を種にして選択的結晶成長を行うが、溶融結晶化時の選択成長は非晶質シリコン膜と結晶シリコン膜との光吸収係数の相違及び融点の相違を利用する為、微小領域のみが結晶である方が確実に選択的エピタキシャル成長が実現するからである。

また、前記薄膜半導体装置の製造方法において、前記固相成長粒を種結晶として形成する工程では、前記非晶質シリコン膜を溶融・結晶化させる手段としてレーザー照射を行うのが好ましい。
このようにすれば、非晶質シリコン膜の溶融・結晶化を効率的にしかも選択的に行うことが可能になり、またそのエネルギー密度を調整することで単結晶シリコンの成長を良好に制御することが可能になる。

以下、図面を参照して本発明の好適な実施の形態を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
まず、薄膜半導体装置を製造するにあたっての、薄膜半導体層を形成する工程について説明する。
薄膜半導体層を形成するには、まず、図１（ａ）に示すようにガラスや石英等からなる基板１を用意し、この基板１上に酸化シリコンからなる下地膜２を形成する。この下地膜２の形成方法としては、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の気相堆積法などを用いることができる。

次に、前記下地膜２上にシリコンの結晶化を促進する触媒金属３を点状に配する。この結晶化を促進する触媒金属３としては、ニッケルやコバルト、白金、パラジウム、タングステン等が挙げられ、特にニッケルが好適とされる。したがって、本実施形態では触媒金属３としてニッケルを用いるものとする。また、この触媒金属の点状配置については、該触媒金属の直径が０．５μｍ以下、その面積が０．２μｍ^２以下となる点状に形成配置するのが好ましい。このような点状配置を行うことで、後述するようにこの触媒金属３に基づく結晶核から、単結晶シリコン粒が容易に得られるようになる。

すなわち、自然発生結晶核の粒径は０．５μｍ程度、その面積は０．２μｍ^２程度であるので、触媒金属の直径およびその面積を前記した通り自然発生結晶核のもの以下とすることにより、触媒金属３を配した領域に別の自然発生結晶核が形成されてしまうのが抑えられる。その結果、前記領域には触媒金属３に基づく結晶核のみが形成されるようになることから、この触媒金属３に基づく結晶核から単結晶シリコン粒が容易に得られるようになるのである。

ここで、下地膜２上に触媒金属３を点状に配する手法として、具体的には、以下の２通りの方法を挙げることができる。
第１の手法はレジストを用いた方法である。このレジスト法では、まず、図２（ａ）に示すように前記下地膜２上にレジスト膜９０を形成する。このレジスト膜９０としては、特に限定されることはないものの、例えばネガ型のレジストを使用することができる。

次に、電子ビーム等を用いてレジスト膜９０を露光し、さらに現像することでパターニングし、図２（ｂ）に示すように下地膜２まで到達し、これによって該下地膜２を露出させる孔部９１を点状に形成配置する。これにより、レジスト膜９０をレジストパターン９０ａとする。孔部９１については、その底部に触媒金属が配されるようになることから、その内径が０．５μｍ以下、面積が０．２μｍ^２以下となるように形成するのが好ましい。

次いで、図２（ｃ）に示すように前記レジストパターン９０ａ上に触媒金属３を付着させ、これによって前記孔部９１内の下地膜２上にも前記触媒金属３を配する。触媒金属３を付着させる手法としては、蒸着法やスパッタリング法、さらには触媒金属の溶液を浸漬法や塗布法で付着させる方法などが採用可能である。

その後、図２（ｄ）に示すように前記レジストパターン９０ａを除去する。すると、孔部９１内にて露出していた下地膜２上にのみ選択的に触媒金属３が残るようになり、したがって図１（ｂ）に示したごとく下地膜２上に触媒金属３が点状に配されることになる。このような手法によれば、特に孔部９１の内径や底面積を適宜に形成することにより、下地膜２上に配する触媒金属３の直径や面積を容易に調整することができる。

下地膜２上に触媒金属３を点状に配するための第２の手法は、転写基板を用いた方法である。この転写基板法では、まず、図３（ａ）に示すように転写基板（転写用シリコン基板）として、（１００）配向のシリコン基板９２を用意する。そして、このシリコン基板９２上に酸化シリコン膜（ＳｉＯ_２膜）９３を形成する。

次に、この酸化シリコン膜９３上にレジスト膜を形成し、さらにこれをパターニングすることにより、図３（ｂ）に示すように略円柱状のレジストパターン９４を形成する。ここで、このレジストパターン９４の酸化シリコン膜９３上での形成については、触媒金属３の点状配置に対応した配置となるように、特に略円柱状の中心軸が触媒金属３の点状配置位置にほぼ一致するようにして行う。

次いで、このレジストパターン９４をマスクにして酸化シリコン膜９３をエッチングし、その後レジストパターン９４を除去することにより、図３（ｃ）に示すように酸化シリコン膜９３を略円柱状のパターン９３ａにする。このようにして得られたパターン９３ａは、レジストパターン９４の直下に形成されることから、触媒金属３の点状配置に対応した配置となる。

次いで、得られたパターン９３ａをマスクにしてシリコン基板をアルカリ溶液で異方性エッチングし、図３（ｄ）に示すようにシリコン基板９２の表層部に角錐状の突起９５を点状に形成配置する。その後、パターン９３ａを除去する。アルカリ溶液として例えば水酸化カリウム（ＫＯＨ）を用いると、シリコン基板９２は異方性エッチングによって（２２１）面に囲まれた八角錐形状となる。また、アルカリ溶液としてテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いると、シリコン基板９２は異方性エッチングによって（１１１）面に囲まれた四角錐形状となる。なお、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を用いる場合、その濃度は例えば２．３８重量％に調整されて用いられる。
このようにして角錐状の突起９５を形成すると、これら突起９５の頂点位置は前記パターン９３ａの中心軸位置に対応することから、突起９５は触媒金属３の点状配置に対応するようになる。

次いで、このようにして突起９５を形成したシリコン基板９２の表層部側、すなわち突起９５側に、図３（ｅ）に示すように前記触媒金属３を付着させる。この触媒金属３を付着させる手法としては、蒸着法やスパッタリング法、さらには触媒金属３の溶液を浸漬法や塗布法で付着させる方法などが採用可能である。
次いで、このようにして触媒金属３を付着させたシリコン基板９２の突起９５を、図３（ｆ）に示すように前記基板１上の下地膜２に押しつけることで押圧し、突起９５の先端部に付着した触媒金属３を下地膜２に転写する。これにより、図１（ｂ）に示したごとく下地膜２上に触媒金属３を点状に配することができる。

ここで、シリコン基板９２の突起９５の、前記基板１上の下地膜２への押圧に際しては、その押圧力として、突起９５（角錐）１個につき３ｍｇ以上でかつ３０ｍｇ以下、すなわち、３ｍｇ／個〜３０ｍｇ／個の範囲とするのが好ましい。３ｍｇ／個より押圧力（押しつける力）が弱いと、触媒金属３が下地膜２に十分移行せず、したがって触媒金属３の転写による下地膜２上への配置が良好に行えなくなるおそれがあるからである。また、３０ｍｇ／個より押圧力（押しつける力）が強いと、突起９５（角錐）の先端が破壊され、触媒金属３の転写量が多くなり過ぎてその直径や面積が前述した値より大きくなってしまうおそれがあるからである。

なお、前記のようにして得られる突起９５の先端部の面積は、０．２μｍ^２程度となる。したがって、突起９５の先端部での最適圧力範囲は、１５ｍｇ重／μｍ^２以上１５０ｍｇ重／μｍ^２以下となる。
このような手法によれば、突起９５の先端部に付着した触媒金属３を下地膜２に転写することにより、前記下地膜２上に触媒金属３を容易に点状配置することができる。また、突起９５を下地膜２に押圧する際の押圧力を調整することで、触媒金属３の直径や面積を調整することも可能になる。

以上に述べた方法で下地膜２上に触媒金属３を点状に配したら、続いて、図１（ｃ）に示すように前記触媒金属３を覆って前記基板１上に非晶質シリコンを成膜し、非晶質シリコン膜４を形成するとともに、該非晶質シリコン膜４と前記触媒金属３とを反応させて金属シリサイドを形成し更にシリサイド部周辺の微小領域に金属誘起横方向結晶粒を形成する。本実施形態ではＮｉシリサイド５を形成、この周辺１μｍ程度に単結晶粒を形成する。まず非晶質シリコン膜４の形成方法としては、例えば低圧化学気相堆積法（ＬＰＣＶＤ法）を採用することができる。ＬＰＣＶＤ法では非晶質シリコン膜４を、４５０℃から５５０℃の温度領域で形成できる。この場合、非晶質シリコンの堆積・成膜がなされるとともに、この非晶質シリコンと前記触媒金属（Ｎｉ）３との間で反応が起こり、触媒金属３のシリサイド化が起き、さらには微小金属誘起横方向結晶粒が形成される。ＬＰＣＶＤ法に限らず、このように４５０℃〜５５０℃の温度条件で１時間以上費やして非晶質シリコン膜４を形成した場合、非晶質シリコン膜４の形成とＮｉシリサイド５形成、及び固相成長を、ほぼ同時に、またはほぼ連続して行うことができる。

なお、非晶質シリコン膜４の形成方法としては、前記のＬＰＣＶＤ法に限定されることなく、他のＣＶＤ法やＰＶＤ法（物理気相堆積法）を採用することもできる。他のＣＶＤ法としてはプラズマ化学気相堆積法（ＰＥＣＶＤ法）等を用いることができ、ＰＶＤ法としては蒸着法やスパッタリング法等を用いることができる。
また、非晶質シリコン膜４を４００℃未満の温度条件で形成した場合には、この非晶質シリコン膜４と前記触媒金属（Ｎｉ）３との間での反応（シリサイド化）が十分に起こらないことから、非晶質シリコン膜４を形成した後、あらためて４００℃以上７００℃以下の加熱処理を行う。これにより、非晶質シリコン膜４と触媒金属３との間でのシリサイド化反応を起こさせ、Ｎｉシリサイド５を形成する。

このような加熱処理については、数秒から数分程度で良好にシリサイド化反応を進ませることができ、これによってＮｉシリサイド５を容易に形成することができる。ただし、このＮｉシリサイド５形成のための加熱処理については、その加熱温度の上限を、材料コストの観点から６５０℃程度とするのがより好ましい。これは、基板１として安価なガラス基板（例えば無アルカリガラス等）を用いた場合、一般的に用いられるガラスの軟化点が６５０℃程度であることから、前記の加熱処理によって基板１に軟化が生じないようにするためである。また、特にプロセス全体を例えば４００〜５００℃程度の低温で行いたい場合には、ここでの加熱処理についても、４００〜５００℃程度で行うのが好ましい。

このようにしてＮｉシリサイド５を形成したら、前記非晶質シリコン膜４を加熱して固相成長させ、図１（ｄ）に示すように固相成長粒６を形成する。非晶質シリコン膜４の加熱温度としては、４００℃以上７００℃以下とするのが好ましく、特に６５０℃以下とするのが、前述した材料コストの観点から望ましい。また、プロセス全体を低温で行いたい場合、４００〜５００℃程度で行うのが好ましい。このような加熱処理により、１０秒から１時間程度で固相成長粒６を容易に形成することができる。なお、前記のＮｉシリサイド５の形成において、あらためて４００℃以上７００℃以下の加熱処理を行った場合、このＮｉシリサイド５の形成に連続して加熱処理を続けることで、固相成長粒６を形成することもできる。

このようにして加熱処理を行うと、前記のＮｉシリサイド５を核とすることで、図１（ｄ）中矢印で示すような金属誘起横方向結晶化が容易に起こり、面方位が揃った良好な固相成長粒６が形成される。すなわち、Ｎｉシリサイド５を核として固相状態で結晶成長することで、この結晶成長方向が特定の方向に定まり、これによって得られた固相成長粒６は、後の溶融・結晶化の際に面方位制御された単結晶シリコン粒の基点となる。

触媒金属の触媒作用にて成長が促進される結晶は、特定の結晶方位にのみ成長する。例えば、本実施形態のごとくニッケルを触媒金属３として使用すると、Ｎｉシリサイド５の（１１１）面より単結晶シリコン膜がエピタキシャル成長する。その結果、固相成長粒６を構成するシリコンの結晶成長方向は、図４に示すように（１１１）方向に定まる。すなわち、形成された固相成長粒６は、その結晶成長方向が全て（１１１）方向に揃えられる。その結果、固相成長粒６の面方位、すなわち基板１に垂直な方向を向いた結晶面は、（１１０）となるのである。

次いで、前記固相成長粒６を種結晶として前記非晶質シリコン膜４を溶融・結晶化させることにより、図１（ｅ）に示すように、単結晶シリコン粒７を多数連続的に有してなる単結晶シリコン膜８を形成する。この溶融・結晶化のための処理としては、特にレーザー照射を行うのが好ましい。このようにすれば、非晶質シリコン膜４の溶融・結晶化を効率的にしかも選択的に行うことができ、また、そのエネルギー密度を調整することで単結晶シリコンの成長を良好に制御することができる。レーザーとしては、エキシマレーザー、グリーンレーザー（ＹＡＧ２ωやＹＶＯ_４２ω）、固体レーザー、ガスレーザーなど種々のもの採用可能であるが、中でも波長が２４０ｎｍ〜３６０ｎｍのエキシマレーザーや、波長が５３２ｎｍのグリーンレーザーが好適とされる。また、特に波長が５３２ｎｍのグリーンレーザーは、非晶質シリコンに対して選択的に吸収されることから、溶融及び選択的・結晶化を効率的に行ううえで好ましい。

このようなレーザー照射について、特に面方位が揃った、すなわち面方位が制御された単結晶シリコンを得るためには、そのエネルギー密度を非晶質シリコン膜４の膜厚に対応させて行うのが好ましい。具体的には、レーザーとして波長３０８ｎｍでパルス幅２０ｎｍ〜３０ｎｍのＸｅＣｌパルスエキシマレーザーを用いた場合に、非晶質シリコン膜４の表面のみを溶融させる前記エキシマレーザーのエネルギー密度をＥｓとし、非晶質シリコン膜４の膜厚全体を過不足なく溶融させるための前記エキシマレーザーのエネルギー密度をＥｃとすると、前記の単結晶シリコン膜８を形成するのに最適なエネルギー密度Ｙは、以下に示す範囲内となる（単位はｍＪ・ｃｍ^−２）。
（Ｅｃ−Ｅｓ）×０．４３＋Ｅｓ ≦ Ｙ ≦ （Ｅｃ−Ｅｓ）×０．８６＋Ｅｓ
なお、Ｅｃは非晶質シリコン膜４の膜厚に依存することから、前記のレーザー照射を行う際の好適なエネルギー密度Ｙの範囲についても、非晶質シリコン膜４の膜厚に依存することになる。

ここで、前記エネルギー密度Ｙの範囲は以下のようにして求めた。
非晶質シリコン膜４を膜厚５０ｎｍに形成した試料と、膜厚１００ｎｍに形成した試料とを用意し、それぞれの試料に対し、エネルギー密度を変えてレーザー照射を行い、試料の状態、すなわち溶融の度合いや結晶の状態を調べた。
この実験結果から、特に非晶質シリコン膜４の膜厚が１００ｎｍの試料についてのＥｓは２９０ｍＪ／ｃｍ^２、Ｅｃは５１０ｍＪ／ｃｍ^２となった。そして、これらＥｓ、Ｅｃの値、さらには各エネルギー密度での前記試料の状態からグラフを求めたところ、図５に示す結果が得られた。

図５において、横軸は非晶質シリコン膜４の膜厚であり、縦軸は前記レーザーのエネルギー密度Ｙである。Ｅｓは膜厚に依存しないことから一定値（Ｙ＝２９０）を示し、Ｅｃは膜厚に依存することから、Ｙ＝ａｔ＋ｂ（ただし、ｔは非晶質シリコン膜４の膜厚、ａ、ｂは定数）となる。なお、試料の状態を、Ａ；非晶質状態、Ｓ；表面溶融状態、Ｐ；多結晶状態、○；面方位が制御された単結晶シリコン状態、Ｃ；完全溶融状態、とし、実験により求めた膜厚およびエネルギー密度での試料の状態を図５のグラフ中に示した。
図５に示したように、グラフ中○で示した範囲、すなわち、グラフ中の下限を示す直線と上限を示す直線とで挟まれた領域（矢印で示す領域）が、面方位制御された単結晶シリコン粒が形成される条件を示している。

このように固相成長粒６を種結晶にして溶融・結晶化を行い、単結晶シリコン粒７を多数連続的に有してなる単結晶シリコン膜８を形成すると、単結晶シリコン粒７は、面方位が揃った良好なものとなる。すなわち、固相成長の際に、Ｎｉシリサイド５を核とすることで面方位が揃った良好な固相成長粒６を形成することができる。そして、この面方位が揃った固相成長粒６を基点としていることにより、単結晶シリコン粒７も、その結晶面方位を受け継ぐことで面方位が揃ったものとなるのである。よって、前記の工程によれば、結晶面方位が制御された単結晶シリコン粒７からなる単結晶シリコン膜８を容易にかつ確実に形成することができる。

したがって、本発明においては、例えば前記の単一の単結晶シリコン粒７に単一の薄膜トランジスタを形成することなどにより、複数の単結晶シリコン粒７に対してそれぞれに薄膜トランジスタを形成することで、移動度等の電気的特性（半導体特性）に優れた多数の薄膜トランジスタを有する薄膜半導体装置を製造することができる。また、結晶面方位が揃った単結晶シリコン粒７は全て同じ面方位を有しているので、薄膜半導体装置間で結晶粒界に起因する膜質変動や結晶面方位に起因する膜質変動がなくなり、基板１内に作製された全ての薄膜半導体装置が均一な特性を有するものとなる。

さらに、単結晶シリコン粒７は結晶粒内部に僅かな対応粒界が存在するだけで、転移欠陥等の半導体特性を著しく減退させる結晶欠陥が少ない。これは、半導体の電気特性からすると、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度（深い準位）が従来の多結晶シリコン膜と比較して著しく少なくなっていることを意味する。また、単結晶シリコンン粒７内には深い準位を形作る不規則粒界がほとんど存在せず、わずかな対応粒界だけが存在するに過ぎない。このため、従来の多結晶シリコン膜と比較して伝導帯の電子や荷電子帯の正孔といったフリーキャリアが多量に発生し（すなわちトランジスタの閾値電圧が低下し）、同時にこれらフリーキャリアが移動する際の障壁が低減され（すなわち移動度が向上し）、優良な薄膜半導体装置が製造されることになる。

なお、本明細書中で言う単結晶シリコン粒とは、該シリコン粒の内部に不規則粒界を含まず、０個から６個の対応粒界のみを含む結晶粒を指す。このように単結晶シリコン粒を薄膜半導体装置の活性領域（ＭＯＳＦＥＴのチャンネル形成領域と接合領域や、バイポーラトランジスタのベース領域と接合領域）に用いて薄膜半導体装置を構成すると、深い準位が低減されているためにオフ電流が小さくなり、同時にスイッチング特性が急峻になってオン電流が著しく増大する。したがって、複数の薄膜半導体装置が全て均一に高性能化されることから、該薄膜半導体装置によって集積回路を組むと、安定的に高速動作をするようになる。

次に、前記のようにして作製した単結晶シリコン粒７を用いて薄膜半導体装置を製造する方法を説明する。
図６（ａ）は単結晶シリコン粒７を用いて作製した薄膜トランジスタの構成を示す平面図であり、図６（ｂ）は図６（ａ）においてＡ‐Ａ′線で切断した縦断面図である。この薄膜トランジスタにおいては、図６（ｂ）に示すように基板１上に酸化シリコン膜からなる下地膜２が形成され、この下地膜２上には前記の単結晶シリコン粒７がパターニングされて形成されている。

また、図６（ｂ）に示すようにパターニングされた単結シリコン粒７の一部がソース／ドレイン領域１２、１３とされ、ソース／ドレイン領域１２、１３に挟まれた部分がチャネル形成領域１４とされている。チャネル形成領域１４の上部には酸化シリコン膜１０を介してゲート電極１１が形成され、さらに酸化シリコン膜１５が形成されている。一方、ソース／ドレイン領域１２、１３の上部には、酸化シリコン膜１０及び酸化シリコン膜１５を介してソース／ドレイン電極１６、１７が形成されている。なお、ソース／ドレイン電極１６、１７は、コンタクトホールＣを介してソース／ドレイン領域１２、１３と接続されている。

この薄膜トランジスタにおいては、単結晶シリコン粒７を半導体装置における活性領域として用いている。このため、多結晶半導体膜を用いた薄膜半導体装置と比較して、本発明の半導体装置は結晶粒界や表面に起因した捕獲準位密度が少なくなり、半導体膜中のフリーキャリアが容易に増大する。すなわち、トランジスタの閾値電圧が小さくなり、スイッチング特性が優れるようになる。加えて、結晶粒界での結晶の周期性の乱れに起因したキャリアの散乱を受けなくなるので、キャリアの移動度が向上し、オン電流が増大する。このように本発明によれば、電気的特性に優れ、低電圧で高速動作可能な薄膜半導体装置を実現することができる。さらに、このようにして作製された薄膜トランジスタは、全てのトランジスタで半導体膜の表面面方位が、例えば（１１０）面に揃えられている。したがって、基板１上に作製された複数の薄膜半導体装置間で、半導体薄膜面方位の不一致に起因する特性の不均一性が排除され、全てのトランジスタで同等な特性を示すことが可能になる。

図７は、前記薄膜トランジスタの製造方法を示す工程図である。まず、前述した工程に基づき、図７（ａ）に示すように下地膜２上に単結晶シリコン粒７を有した単結晶シリコン膜８を形成する。次に、フォトリソグラフィ工程及びエッチング工程を行うことでパターニングし、単結晶シリコン７を薄膜トランジスタ形成領域に残すことにより、図７（ｂ）に示すように薄膜トランジスタ用の半導体薄膜を形成する。

次いで、図７（ｃ）に示すように、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ‐ＣＶＤ法）や平行平板ＰＥＣＶＤ法、またはＬＰＣＶＤ法などの方法により単結晶シリコン粒７上に酸化シリコン膜１０を形成する。なお、この酸化シリコン膜１０は薄膜トランジスタのゲート絶縁膜として機能するものとなる。

次いで、タンタル又はアルミニウムなどの金属薄膜をスパッタリング法により形成し、その後、パターニングすることによって図７（ｄ）に示すようにゲート電極１１を形成する。そして、このゲート電極１１をマスクとして用いて、ドナー又はアクセプターとなる不純物イオンのイオン注入IIを行うことにより、ソース／ドレイン領域１２、１３とチャネル形成領域１４とをゲート電極１１に対して自己整合的に形成する。ｎＭＯＳトランジスタを作製する場合には、不純物イオンとしてリン（Ｐ）を例えば２×１０^１５ｃｍ^−２の濃度でソース／ドレイン領域に打ち込む。

次いで、ソース／ドレイン領域１２、１３に打ち込まれた不純物元素の活性化を行う。不純物元素の活性化については、例えば照射エネルギー密度を２００ｍＪ／ｃｍ^２〜４００ｍＪ／ｃｍ^２程度とするＸｅＣｌエキシマレーザーの照射や、２５０℃から４５０℃程度の温度での熱処理によっって行うことができる。

次いで、図７（ｅ）に示すように、ＰＥＣＶＤ法などによって例えば膜厚が略５００ｎｍの酸化シリコン膜１５を、酸化シリコン膜１０及びゲート電極１１上に形成する。そして、ソース／ドレイン領域１２、１３に至るコンタクトホールＣを酸化シリコン膜１０と１５とに開口し、スパッタリング法などによってコンタクトホールＣ内及び酸化シリコン膜１５上のコンタクトホールＣの周縁部に例えばアルミニウムを堆積し、パターニングすることにより、ソース／ドレイン電極１６、１７を形成する。このようにして薄膜トランジスタが完成する。

前述した薄膜トランジスタの製造方法においては、単結晶シリコン粒７を能動層として用いて薄膜トランジスタを作製するため、オフ電流や移動度、閾値電圧に優れ、低電圧で高速動作可能な薄膜トランジスタを容易にかつ確実に作製することができる。
複数の薄膜トランジスタを作製する場合にも、表面の面方位が所定の方向に統一され、これにより面方位に起因した膜質のばらつきがなく、均一な特性を有する単結晶シリコン粒７を複数形成し、これら単結晶シリコン粒７にそれぞれ薄膜トランジスタを製造することにより、薄膜トランジスタ毎の特性のばらつきがない、均一な特性を有する薄膜トランジスタを複数作製することができる。

次に、本発明に係る薄膜半導体装置の製造方法によって製造された薄膜半導体装置を備えてなる、集積回路及び電気光学装置について説明する。ここで、「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積配置された回路（チップ）をいう。

また、「電気光学装置」とは、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置と、電気的作用によって発光する素子又は外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するものとの両者を含むものである。このような電気光学装置としては、例えば電気光学素子として液晶素子、電気泳動素子が分散した分散媒を有する電気泳動素子、エレクトロルミネッセンス（ＥＬ）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などを備えたアクティブマトリクス型の表示装置等が挙げられる。

図８は、電気光学装置の具体例である電気光学表示装置２０の集積回路構成を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。図８に示す電気光学表示装置２０においては、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤと、それを駆動するために電荷を溜める保持容量Ｃとを備え、さらにスイッチング素子として、前記例において作製された薄膜半導体装置である薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。

ここで、薄膜トランジスタＴ１〜Ｔ４においては、表面の面方位が全て同一の方向、（１１０）に揃えられた単結晶シリコン粒７が用いられている。したがって、電気光学表示装置２０を構成する薄膜トランジスタは、各薄膜トランジスタによって特性のばらつきがない、均一な特性を備え、かつ良好なキャリア移動度を備えた薄膜トランジスタとされている。

ドライバ領域２１からは、走査線Ｖsel及び発光制御線Ｖgpが各画素領域Ｇに供給されている。又、ドライバ領域２２からは、データ線Ｉdata及び電源線Ｖddが各画素領域Ｇに供給されている。そして、走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能となっている。

以上の構成からなる電気光学表示装置２０は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置、すなわち薄膜トランジスタを備えている。そして、この薄膜トランジスタは、オフ電流値が小さく、又キャリア移動度が大きく、かつ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は低電圧で高速動作に対応可能であり、かつ、低消費電力であり、また、これにより構成された電気光学表示装置は高性能、高機能、高品質、低消費電力な特性が実現されている。

また、これらの薄膜半導体装置を構成する単結晶シリコン結晶粒の表面の面方位は全て同一の方向（１１０）に揃えられているため、各薄膜半導体装置によって特性のばらつきがない、均一な特性を備え、かつ良好なキャリア移動度を備えた薄膜半導体装置が実現されている。したがって、電気光学表示装置２０においては、安定して高速動作し、薄膜半導体装置の不均一に起因する表示斑などのない高性能、高品質な電気光学装置が実現されている。

なお、前記において説明した駆動回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。又、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。

次に、本発明に係る薄膜半導体装置の製造方法を電子機器に適用する場合について説明する。ここで、「電子機器」とは、半導体装置を備え、一定の機能を奏する電子機器一般をいい、例えば前記の電気光学装置を備えて構成されるものである。
図９（ａ）〜図９（ｆ）は、電子機器の具体例を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されたものである。

図９（ａ）は、本発明に係る薄膜半導体装置の製造方法により製造された、薄膜半導体装置が搭載された携帯電話３０である。この携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、及びアンテナ部３５などを備えて構成されたものである。この携帯電話３０において、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

図９（ｂ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたビデオカメラ４０である。このビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、及び受像部４４などを備えて構成されたものである。このビデオカメラ４０において、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

図９（ｃ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯型パーソナルコンピュータ５０である。この携帯型パーソナルコンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、及びカメラ部５３などを備えて構成されたものである。この携帯型パーソナルコンピュータ５０において、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

図９（ｄ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたヘッドマウントディスプレイ６０である。このヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２、及びバンド部６３などを備えて構成されたものである。このヘッドマウントディスプレイ６０において、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

図９（ｅ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたリア型プロジェクター７０である。このリア型プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、光学系７３、ミラー７４、ミラー７５、及びスクリーン７７などを筐体内７６に備えて構成されたものである。このリア型プロジェクター７０において、本発明に係る薄膜半導体装置の製造方法は、例えば光変調器や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

図９（ｆ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたフロント型プロジェクター８０である。このフロント型プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２などを筐体内８３に備えて構成されたもので、画像をスクリーン８４に表示可能としたものである。このフロント型プロジェクター８０において、本発明に係る薄膜半導体装置の製造方法は、例えば画像表示源や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用されている。

以上のような電子機器は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えている。そして、この薄膜半導体装置は、オフ電流値が小さく、またキャリア移動度が大きく、かつ特性のばらつきのない、均一な特性を有するなどの優れた特性を有するため、これにより構成された半導体集積回路は、高速動作に対応可能であり、かつ、低消費電力となる。また、これにより構成された電子機器は、高性能、高機能、高品質、低消費電力などの特性が実現されたものとなる。

なお、本発明に係る薄膜半導体装置の製造方法は、前記の電子機器に限らず、あらゆる電子機器の製造に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。

（ａ）〜（ｅ）は本発明の薄膜半導体装置の製造方法の工程説明図。 （ａ）〜（ｄ）は触媒金属の点状配置方法の工程説明図。 （ａ）〜（ｆ）は触媒金属の点状配置方法の工程説明図。 固相成長の機構説明図である。 非晶質Ｓｉ膜の膜厚とレーザーのエネルギー密度との関係を示すグラフ。 （ａ）、（ｂ）は本発明を適用して作製した薄膜トランジスタを示す図。 （ａ）〜（ｅ）は薄膜トランジスタの製造方法の工程説明図。 電気光学装置の例を示す構成図である。 （ａ）〜（ｆ）は電気機器の例を示す図である。

符号の説明

１…基板、２…下地膜、３…触媒金属、４…非晶質シリコン膜、
５…Ｎｉシリサイド（金属シリサイド）、６…固相成長粒、７…単結晶シリコン粒、
８…単結晶シリコン膜

Claims (7)

1. 基板上に下地膜を形成する工程と、
   前記下地膜上にシリコンの結晶化を促進する触媒金属を点状に配する工程と、
   前記触媒金属を覆って前記基板上に非晶質シリコンを成膜するとともに、該非晶質シリコン膜と前記触媒金属とを反応させて金属シリサイドを形成する工程と、
   前記金属シリサイドを形成した非晶質シリコン膜を加熱して固相成長させ、固相成長粒を形成する工程と、
   前記非晶質シリコン膜を溶融・結晶化させることによって所定の面方位を有する単結晶シリコン粒を、前記固相成長粒を種結晶として形成する工程と、
   を含むことを特徴とする薄膜半導体装置の製造方法。
2. 前記触媒金属の点状配置を、該触媒金属の直径が０．５μｍ以下、面積が０．２μｍ^２以下となるようにして行うことを特徴とする請求項１記載の薄膜半導体装置の製造方法。
3. 前記触媒金属を点状に配する工程は、
   前記下地膜上にレジスト膜を形成する工程と、
   前記レジスト膜をパターニングし、前記下地膜を露出させる孔部を点状に形成したレジストパターンとする工程と、
   前記レジストパターンの孔部内の下地膜上に前記触媒金属を配する工程と、
   前記レジストパターンを除去する工程と、
   を含むことを特徴とする請求項１又は２記載の薄膜半導体装置の製造方法。
4. 前記触媒金属を点状に配する工程は、
   転写用シリコン基板上に酸化膜を形成するとともに、該酸化膜をパターニングして前記触媒金属の点状の配置に対応した円柱状のパターンとする工程と、
   前記円柱状のパターンをマスクにして前記転写用シリコン基板をアルカリ溶液で異方性エッチングし、転写用シリコン基板の表層部に角錐状の突起を点状に形成配置する工程と、
   前記転写用基板の表層部側に前記触媒金属を付着させる工程と、
   前記転写用基板の突起を前記下地膜に押圧し、該突起の先端部に付着した前記触媒金属を前記下地膜に転写する工程と、
   を含むことを特徴とする請求項１又は２記載の薄膜半導体装置の製造方法。
5. 前記金属シリサイドを形成する工程では、非晶質シリコンを成膜した後、４００℃以上７００℃以下の加熱処理を行うことで金属シリサイドを形成することを特徴とする請求項１〜４のいずれか一項に記載の薄膜半導体装置の製造方法。
6. 前記固相成長粒を形成する工程では、４００℃以上７００℃以下の加熱処理を行うことで固相成長粒を形成することを特徴とする請求項１〜５のいずれか一項に記載の薄膜半導体装置の製造方法。
7. 前記固相成長粒を種結晶として形成する工程では、前記非晶質シリコン膜を溶融・結晶化させる手段としてレーザー照射を行うことを特徴とする請求項１〜６のいずれか一項に記載の薄膜半導体装置の製造方法。
   

Images