JP2001223162A - 結晶シリコン半導体装置およびその製造方法 - Google Patents

結晶シリコン半導体装置およびその製造方法

Info

Publication number
JP2001223162A
JP2001223162A JP2000031665A JP2000031665A JP2001223162A JP 2001223162 A JP2001223162 A JP 2001223162A JP 2000031665 A JP2000031665 A JP 2000031665A JP 2000031665 A JP2000031665 A JP 2000031665A JP 2001223162 A JP2001223162 A JP 2001223162A
Authority
JP
Japan
Prior art keywords
silicon layer
semiconductor device
metal catalyst
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000031665A
Other languages
English (en)
Inventor
Shinichi Muramatsu
信一 村松
Yasushi Minagawa
康 皆川
Fumito Oka
史人 岡
Yoshiaki Yazawa
義昭 矢澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000031665A priority Critical patent/JP2001223162A/ja
Priority to KR10-2001-0006078A priority patent/KR100450595B1/ko
Priority to CN01116283XA priority patent/CN1218363C/zh
Priority to DE10105986A priority patent/DE10105986A1/de
Priority to US09/779,436 priority patent/US6777714B2/en
Publication of JP2001223162A publication Critical patent/JP2001223162A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】全体的に一様に配向した多結晶シリコン層を有
する結晶シリコン半導体装置と、これを製造するための
製造方法を提供する。 【解決手段】基板1の上に凹凸を形成し、この凹凸の凹
部の中に金属触媒3を点状に分散させて配置した上に、
非晶質シリコン層4を形成し、これを熱処理することに
よって金属触媒3の部分よりそれぞれ配向性を有する結
晶相5を成長させ、さらに、熱処理を続けることによっ
て結晶相5を相互に一体化させ、多結晶シリコン層6を
形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶シリコン半導
体装置およびその製造方法に関し、特に、全体に一様に
配向した多結晶シリコン層を備えた結晶シリコン半導体
装置とこれを製造するための製造方法に関する。
【0002】
【従来の技術】ガラス等の基板上に多結晶シリコンを成
長させた半導体装置が、太陽電池に好適な電池材として
知られている。この半導体装置は、大面積で高品質のシ
リコン基板を必要としないため、大幅なコストダウンが
見込まれるが、現状において良質の半導体装置を得るた
めには、基板として耐熱性の石英板を使用しなければな
らず、従って、石英板が高価であることが原因してコス
ト的有利さを確保することが難しい。
【0003】この問題を解決する方法として、基板上に
成膜した非晶質シリコンの薄膜をレーザーアニールで溶
融結晶化し、この上に多結晶シリコン層を形成する方法
が提案されている。この方法は、K.Yamamoto
他による1994 IEEEFirst World
Conference on photovoltai
c Energy Coversion(1994年ハ
ワイ)p.1575〜1578に開示されており、これ
によれば、基板温度の上昇が抑制されるため、低コスト
の基板の使用が可能であるとされている。
【0004】しかし、この方法によると、下地結晶膜お
よび多結晶シリコン層の形成に時間がかかり、特に、多
結晶シリコン層の成長が低速であるために、これによる
コスト負担が大きくなるとともに、さらに、シリコン原
料の使用ロスが高いことによる経済的負担も大きく、全
体としては高コストにならざるを得ない。
【0005】多結晶シリコン層を有利に成長させる他の
方法として、非晶質シリコンに金属触媒を接触させ、こ
れに熱処理を施すことによって非晶質シリコンを多結晶
化する方法がR.C.Cammarataらにより提案
されている〔J.Mater.Res.,Vol.5,
No.10(1990)p.2133〜2138〕。こ
の方法によれば、低温かつ高速での多結晶の成膜が可能
であるとされ、特に、低温での結晶化は、たとえば、微
量のNi金属を導入して熱処理することによって達成可
能とされている。
【0006】そして、この方法によれば、TFT素子の
ような100nm程度の薄膜を対象とするとき、結晶化
が面内方向に数μmも進行すること、従って、これによ
り面内方向に良好に配向した高品質の結晶が得られるこ
とがL.K.Lamらにより確認されており〔App
l.Pys.Lett.,Vol.74,No.13
(1999)p.1866〜1868〕、さらには、こ
の配向成長を応用した方法として、TFT素子位置の近
傍に金属触媒を選択的に配置し、これに熱処理を施すこ
とによって非晶質シリコンを結晶化させ、素子を結晶の
グレーン内に形成することで高性能化を図る方法も提案
されている(特開平6−244104号)。
【0007】
【発明が解決しようとする課題】しかし、ここに示され
た従来の方法によると、いずれも結晶化させる面積に限
界があり、これらの方法を太陽電池用の半導体装置に適
用することは困難である。 太陽電池に使用される半導
体装置においては、膜中での充分な光吸収が求められる
ために1μm前後のシリコン膜厚が必要となるが、この
ような厚膜を対象としたとき、従来の方法によって結晶
化が可能な面積は、100μm2 程度であるに過ぎな
い。仮に、太陽電池に適した面積の非晶質シリコン層の
全面に金属触媒を形成し、これに熱処理を施したとして
も、得られるシリコン層は、枝分かれした不均質な樹脂
状成長を呈するだけであり、均一に結晶した良好なシリ
コン層を得ることは不可能である。
【0008】従って、本発明の目的は、金属触媒を使用
して多結晶シリコン層を成長させた半導体装置におい
て、太陽電池に適した面積全体に一様に配向した多結晶
シリコン層を有する結晶シリコン半導体装置と、これを
製造するための製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、基板と、前記基板上に設けられた非晶質
シリコン層を金属触媒のもとに熱処理することによって
形成した多結晶シリコン層を備え、前記多結晶シリコン
層は、前記非晶質シリコン層の下部あるいは上部に点状
に分散させた前記金属触媒の存在下に前記非晶質シリコ
ン層を熱処理することによって成長させた多結晶シリコ
ン層より構成されることを特徴とする結晶シリコン半導
体装置を提供するものである。
【0010】また、本発明は、上記の目的を達成するた
め、基板上に所定の厚さの多結晶シリコン層を形成する
結晶シリコン半導体装置の製造方法において、前記基板
上に点状に分散させた金属触媒の上に所定の厚さの非晶
質シリコン層を形成し、前記所定の厚さの非晶質シリコ
ン層に熱処理を施すことによって前記所定の厚さの非晶
質シリコン層を多結晶シリコン層に結晶化させることを
特徴とする結晶シリコン半導体装置の製造方法を提供す
るものである。
【0011】さらに、本発明は、上記の目的を達成する
ため、基板上に所定の厚さの多結晶シリコン層を形成す
る結晶シリコン半導体装置の製造方法において、前記基
板上に形成した所定の厚さの非晶質シリコン層の上に金
属触媒を点状に分散させて設け、前記所定の厚さの非晶
質シリコン層に熱処理を施すことによって前記所定の厚
さの非晶質シリコン層を多結晶シリコン層に結晶化させ
ることを特徴とする結晶シリコン半導体装置の製造方法
を提供するものである。
【0012】上記の非晶質シリコン層は、多くの場合、
真正(i型)のシリコンより構成され、これより成長さ
せられる多結晶層も、実質的に真正なシリコンより構成
される。また、この多結晶シリコン層の両面には、導電
型の異なるn型、p型の非単結晶のシリコン層を形成す
るのが普通である。多結晶シリコン層の厚さは、光吸収
性を確保するため、0.6μm以上に形成することが好
ましい。
【0013】上記の製造方法において、基板上に金属触
媒を点状に分散させる手段としては、基板の表面に凹部
を設け、この凹部の中に金属触媒を位置させる方法が簡
便である。具体的には、凹部を設けた基板の表面に金属
触媒の塩溶液を塗布して乾燥し、これによって凹部内に
厚膜の状態で金属触媒を残存させる方法が確実である。
凹部としては、断面がV字状であることが好ましい。ま
た、基板の表面に凸部を形成し、凸部上に金属触媒を被
着する方法も好ましく、多くの場合、これらの凹部およ
び凸部は、基板上に透明電極を凹凸状に設け、この透明
電極の凹凸によって構成される。
【0014】基板上に凹凸部を形成する代わりに、基板
を金属触媒の膜で覆った上に他の膜を形成し、この膜に
ピンホールを形成することによって金属触媒をピンホー
ルより露出させ、これにより金属触媒の点状の分散化を
図ることは可能である。その場合、ピンホールの形状と
しては、楕円形、正方形あるいは長方形等の非円形であ
ることが好ましく、ピンホールをこのように非円形に形
成するときには、成長する多結晶シリコンの配向性が向
上するようになる。但し、円形のピンホールの形成を否
定するものではない。金属触媒上の他の膜へのピンホー
ルの形成は、成膜条件の選定あるいはレーザ加工等によ
って容易に行うことができる。
【0015】金属触媒を点状に分散させる他の方法とし
て、基板上に形成した金属触媒の薄膜を熱処理し、これ
によって金属触媒の膜を凝集させ、凝集した部分によっ
て点状の分散個所を形成する方法も考えられる。点状に
分散させる金属触媒は、基板上に形成されるものとは限
らない。基板上に形成した非晶質シリコン層の上部に金
属触媒を分散させてもよい。非晶質シリコン層の上部に
金属触媒を点状に分散させる方法としては、上述した熱
処理による金属触媒膜の凝集が好適である。
【0016】本発明の製造方法において、非晶質シリコ
ン層の下部あるいは上部に点状に分散させる金属触媒
は、下限においては多結晶シリコン層を充分に成長させ
るため、上限においては金属触媒の点在の効果を確保す
るために、非晶質シリコン層の下部あるいは上部の面積
の0.1〜50%を占めるように設けることが好まし
い。 なお、金属触媒の形成状態を示す点状とは、文字
通り点の場合もあれば面状の場合もある。要は非晶質シ
リコン層との関係であり、その大きさに制約はない。
【0017】非晶質シリコン層より多結晶シリコン層を
成長させるための熱処理は、窒素、真空、水素、Arあ
るいはハロゲン等の雰囲気において行うことが好まし
い。また、熱処理は、一定した温度のもとに行われるの
が普通であるが、たとえば、水素雰囲気中で400℃程
度に加熱することによって膜中の水素を1%以下、望ま
しくは0.3%以下等の水準に設定した後、所定の熱処
理温度に加熱する形態も可能であり、熱処理をこのよう
に段階的に行う場合には、得られる多結晶シリコン層の
配向性をより良好なものとすることができる。
【0018】金属触媒の構成材としては、Ni、Fe、
Co、Pt、Cu、Au、あるいはこれらを含む合金等
の化合物より選択することが好ましい。基板の構成材と
しては、ガラス、セラミック、サファイヤ、石英等の透
明材、あるいはSUS、Al、タングステン、金属シリ
コン等の金属材などが使用される。SUS等の金属基板
の表面に微細な凹凸を形成することによって光散乱効果
を持たせ、これにより短絡電流の増加を図ることは可能
である。
【0019】
【発明の実施の形態】次に、図に基づいて本発明による
結晶シリコン半導体装置およびその製造方法の実施の形
態を説明する。図1は、基板の側から光を入射させる半
導体装置を対象とした例であり、まず、図1の(a)に
おいて、透明ガラスの基板1を準備し、この上に、厚さ
が1μmの結晶化SnO2 より構成される透明電極2を
凹凸状に形成する。凹凸の大きさは1μm程度である。
【0020】次に、この透明電極2にNiの酢酸塩溶液
を塗布した後、これを乾燥する。図1の(b)は、その
結果を示したもので、透明電極2の表面には、凹凸の凹
部に金属触媒3が点状に分散させられる。図1の(c)
に示される4は、以上のようにして金属触媒3を点状に
分散させた上に、プラズマCVD法に基づいて2μmの
厚さに成長させた非晶質シリコン層を示す。
【0021】このシリコン層4は、基板1側の50nm
の厚さの部分をH2 、SiH4 およびB2 6 の混合ガ
スによってp型に構成され、その上の1.9μmの厚さ
の部分をH2 およびSiH4 の混合ガスによってi型に
構成され、さらに、最上層の厚さが50nmの部分をH
2 、SiH4 およびPH3 の混合ガスによってn型に構
成されており、これらの各層は、いずれも圧力0.3t
orr、基板温度200℃および80MHzの条件のも
とに成長させられている。
【0022】図1の(d)は、以上の構成の積層体に対
して熱処理を施したときの途中の段階を示したものであ
る。熱処理は、窒素雰囲気中において550℃で10分
間行われ、これにより点在させた金属触媒3から厚さ方
向にNiの拡散が生じ、金属触媒3の部分より結晶相5
が成長する。非晶質シリコン層4の中を拡散したNi
は、層4の最表面に偏析する。
【0023】さらに熱処理を続行すると、結晶相5は成
長を続けて互いに一体化し、図1の(e)に示されるよ
うな多結晶シリコン層6が形成される。この多結晶シリ
コン層6を対象にその結晶性を分析したところ、全体と
して(111)面に一様に配向していることが確認され
た。
【0024】図1の(f)は、多結晶シリコン層6の表
面に1μm厚さのAlの電極7を蒸着することによって
構成した太陽電池としての半導体装置を示す。この半導
体装置の電極2と7を直列につなぐ周知の方法に基づい
て複数の半導体装置を接続したところ、50段の接続で
も、各半導体装置が有する個々の電圧を積算した特性が
得られ、太陽電池として優れた特質を有していることが
確認された。
【0025】図1の(g)は、多結晶シリコン層6の成
長のメカニズムを示したもので、図において8は、透明
電極2が有する凹部の1つを示し、断面がV字状に形成
されている。凹部8の底部には、金属触媒3が位置させ
られており、さらに、上方が非晶質シリコン層4によっ
て覆われている。このような状態において非晶質シリコ
ン層4に熱処理を施すと、非晶質シリコン層4の内部へ
金属触媒3よりNiの拡散が生じ、結晶相5が成長す
る。結晶相5は、シリコン層4の厚さ方向に(111)
面が配向した結晶構成を有するようにして成長し、さら
に、他の凹部8より成長した結晶相5と繋がって互いに
一体化し、図1の(e)および(f)に示されるような
多結晶シリコン層6となる。
【0026】以上のようにして成長させられた多結晶シ
リコン層6は、0.1〜5%の水素を含むことが確認さ
れたが、その配向性は水素濃度0.1〜2%の範囲で特
に良好な結果を示した。また、当初、非晶質シリコン層
4の下部に位置させられていたNiは、多結晶シリコン
層6の上面に移動することによって消失しており、高品
質なi型の多結晶シリコン層6が実現された。多結晶シ
リコン層6中に残るNiの濃度は、最大でも2×1017
/cm3 程度であり、この程度のNiが太陽電池として
の特性に悪影響を与えることはない。
【0027】なお、本実施の形態において、非晶質シリ
コン層4の熱処理を水素雰囲気中において一旦400℃
で行い、その後、550℃で熱処理をする2段階形式の
熱処理を試みたところ、良好な配向性の多結晶シリコン
層が得られた。本実施の形態の場合、非晶質シリコン層
4の形成時にその下部位置に形成されるn型層は、非晶
質によって構成されるが、粒径0.05μm程度の微結
晶質、あるいは粒径0.1μm程度の多結晶質であって
もよい。また、その最適な厚さとしては、10〜100
nm、特に、30〜60nmの範囲に設定することが好
ましい。電極7としては、Al以外にAg、Mo等が好
適である。
【0028】図2は、本発明の他の実施の形態を示し、
基板の反対側より光を入射させる半導体装置を対象とし
た例である。図2の(a)において、まず、SUSの基
板1を準備し、この上に、図2の(b)のようにNi層
3aを形成する。Ni層3aは、スパッタリングによっ
て10nmの厚さに形成され、次いで、この上に、図2
の(c)のようにSi02 の薄膜9を形成する。
【0029】非晶質シリコン層との反応性が少ないため
に選択されたSi02 の薄膜9には、図に示されるよう
にその成膜条件によってピンホール10が形成されてお
り、この結果、ピンホール10からはNi層3aが露出
し、これによって点状に分散させられた金属触媒3が形
成されている。
【0030】図2の(d)は、非晶質シリコン層4をプ
ラズマCVD法によって基板1上に形成した状態を示
す。3μmの厚さに形成されたこの非晶質シリコン層4
は、最下部の50nmの部分をH2 、SiH4 およびP
3 の混合ガスによってn型に構成され、その上の2.
9μmの厚さの部分をH2 、SiH4 および微量のPH
3 の混合ガスによってn- 型に構成され、さらに、最上
層の50nmの厚さの部分をH2 、SiH4 およびB2
6 によってp型に構成されており、これらの各層は、
いずれも圧力0.3torr、基板温度200℃および
60MHzの条件のもとに成長させられている。
【0031】図2の(e)は、非晶質シリコン層4を熱
処理した結果を示す。熱処理は、窒素雰囲気中において
500℃で60分間行われ、これによりピンホール10
より点状に露出した金属触媒3から非晶質シリコン層4
の厚さ方向にNiの拡散が生じ、これに伴ってピンホー
ル10の部分より結晶相5が成長する。結晶相5は、熱
処理が続けられることによってさらに成長し、最終的に
は、図2の(f)に示されるように相互に一体化し、所
定の多結晶シリコン層6となる。なお、図1の場合と同
様に、拡散したNiの有害量が層6中に残ることはな
い。
【0032】以上により得られた多結晶シリコン層6の
結晶性を調べたところ、全体として(110)面に一様
に配向していることが確認された。次いで、図2の
(g)のように、多結晶シリコン層6の上面にITOに
よる透明電極11を70nmの厚さに形成し、さらに、
この電極11の周縁にAgの取出電極12を形成するこ
とによって所定の半導体装置を構成した。この半導体装
置の太陽電池性能を試験したところ、図1における半導
体装置と同水準の電圧特性を示した。
【0033】なお、この実施の形態では、薄膜9をSi
2 で構成したが、SiNを使用することも可能であ
る。プラズマCVD法によるSiN膜の形成と熱処理を
組み合わせれば、熱処理による水素放出によって良好な
ピンホールを形成することができる。また、薄膜9を絶
縁性の膜ではなく、Ag/ZnO積層膜のような導電性
の膜によって構成することも可能であり、その場合、こ
の膜を太陽電池の電極として活用することができる。
【0034】図3は、基板の反対側より光を入射させる
半導体装置の他の実施の形態を示す。 図3の(a)に
おいて、SUS基板1を準備し、この上に、図3の
(b)のように非晶質シリコン層4を形成する。非晶質
シリコン層4は、基板1の表面に設けられた下記のn型
多結晶シリコン層の上に形成された。
【0035】まず、H2 、SiH4 およびPH3 の混合
ガスを基板1上に導入し、圧力0.3torr、基板温
度200℃および13.56MHzの条件のもとでプラ
ズマCVD法によりランダム配向のn型多結晶シリコン
層(図示せず)を20nmの厚さに形成した後、この上
に、電子ビーム蒸着法に基づいて1.4μmの厚さのi
型非晶質シリコン層4を15nm/sの成長速度のもと
に形成した。
【0036】このときの層4中の水素濃度は0.1%で
あることが確認された。また、形成された非晶質シリコ
ン層4のうち、最上層の50nmの厚さの部分には、H
2 、Si2 6 およびB2 6 の混合ガスによるp型層
を形成した。このp型層の形成は、圧力0.3tor
r、基板温度200℃および45MHzの条件下で行っ
た。
【0037】図3の(c)の3は、非晶質シリコン層4
の上面に点状に分散して設けた金属触媒を示す。この金
属触媒3は、まず、非晶質シリコン層4の上面に電子ビ
ーム蒸着法によって厚さが3ÅのNi膜を形成し、次い
で、これを400℃で20分間の熱処理を施すことによ
って分散させ、点状に凝集させたものである。
【0038】図3の(d)は、以上の積層体に熱処理を
施した結果であり、上面に点在させた金属触媒3から非
晶質シリコン層4の中にNiが拡散し、これに伴い金属
触媒3の部分より結晶相5が成長する。熱処理は、1t
orrの水素雰囲気中で600℃×2分のラピッド・サ
ーマル・アニールを繰り返し3回実施することで行われ
た。
【0039】結晶相5は、この熱処理のもとで点在する
金属触媒3のそれぞれより良好な配向性を有して成長す
るとともに、相互間において一体化することになり、そ
の結果、図3の(e)のように、全体的に一様な配向性
を有する多結晶シリコン層6が形成された。拡散したN
iは、その殆どが基板1上のn型多結晶層に取り込まれ
ることになり、有害量がi型の多結晶シリコン層6に残
ることはない。
【0040】図3の(f)の14は、多結晶シリコン層
6の上面に形成されたITOによる透明電極、15は電
極14の周縁に形成されたTi/Alの複合膜(厚さ:
20nm/1μm)による取出電極を示す。この半導体
装置の太陽電池としての性能を試験した結果、図1の半
導体装置と同レベルの電圧特性が得られた。
【0041】この実施の形態においては、i型の非晶質
シリコン層を電子ビーム蒸着法に基づいて形成したが、
不純物が導入されない方法であれば、プラズマCVD
法、CVD法などの他の方法による形成も可能である。
また、i型の非晶質シリコン層の上にp型層を形成し、
これらに一括した熱処理を施しているが、i型非晶質シ
リコン層に熱処理を施した後に、p型層(あるいはn型
層)を形成するようにしてもよい。さらに、本実施の形
態においては、非晶質シリコン層の下にp型多結晶層を
形成しているが、この層が非晶質シリコン層の熱処理に
よって変質することはなく、従って、これに基づけば、
たとえば、p型あるいはn型多結晶層上に金属触媒と非
晶質シリコン層を形成して熱処理するような実施の形態
も可能である。
【0042】本発明による結晶シリコン半導体装置の製
造方法によれば、プロセスの共通性から、非晶質あるい
は多結晶のTFT素子を同一基板上に形成することが可
能となる。pnダイオードの形成も可能であり、従っ
て、太陽電池と回路素子を同一基板に備えた複合素子を
容易に製造できる利点を有する。また、その用途として
は、たとえば、家庭の電力供給システムの電源、あるい
は電卓や時計のような携帯機器の電源等が考えられる。
【0043】
【発明の効果】以上説明したように、本発明による結晶
シリコン半導体装置およびその製造方法によれば、基板
上に形成した非晶質シリコン層の下部あるいは上部に金
属触媒を点状に分散させて熱処理をすることにより多結
晶シリコン層を成長させるため、成長させた多結晶シリ
コン層は、その全体に一様な配向性を有することにな
り、従って、高い電圧特性を有する優れた結晶シリコン
半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による結晶シリコン半導体装置およびそ
の製造方法の実施の形態を示す説明図であり、(a)〜
(f)は製造手順、(g)は多結晶シリコン層の成長メ
カニズムを示す説明図である。
【図2】本発明の他の実施の形態を示す説明図であり、
(a)〜(g)は製造手順を示す。
【図3】本発明のさらに他の実施の形態を示す説明図で
あり、(a)〜(f)は製造手順を示す。
【符号の説明】
1 基板 2、11、14 透明電極 3 金属触媒(Ni) 3a Ni層 4 非晶質シリコン層 5 結晶相 6 多結晶シリコン層 7 電極 8 凹部 9 薄膜 10 ピンホール 12、15 取出電極
フロントページの続き (72)発明者 皆川 康 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 (72)発明者 岡 史人 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 (72)発明者 矢澤 義昭 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5F051 AA03 AA04 AA05 CB04 CB12 CB24 5F052 AA11 CA04 DA02 DB03 EA11 EA15 JA09 JA10 5F110 AA28 GG02 GG13 PP02 PP22 PP34

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】基板と、前記基板上に設けられた非晶質シ
    リコン層を金属触媒のもとに熱処理することによって形
    成した多結晶シリコン層を備え、 前記多結晶シリコン層は、前記非晶質シリコン層の下部
    あるいは上部に点状に分散させた前記金属触媒の存在下
    に前記非晶質シリコン層を熱処理することによって成長
    させた多結晶シリコン層より構成されることを特徴とす
    る結晶シリコン半導体装置。
  2. 【請求項2】前記多結晶シリコン層は、その両面に導電
    型の異なる非単結晶シリコン層を有することを特徴とす
    る請求項1項記載の結晶シリコン半導体装置。
  3. 【請求項3】前記多結晶シリコン層は、実質的に真性な
    多結晶シリコンより構成されることを特徴とする請求項
    2項記載の結晶シリコン半導体装置。
  4. 【請求項4】前記多結晶シリコン層は、0.6μm以上
    の厚さを有することを特徴とする請求項1項記載の結晶
    シリコン半導体装置。
  5. 【請求項5】基板上に所定の厚さの多結晶シリコン層を
    形成する結晶シリコン半導体装置の製造方法において、 前記基板上に点状に分散させた金属触媒の上に所定の厚
    さの非晶質シリコン層を形成し、 前記所定の厚さの非晶質シリコン層に熱処理を施すこと
    によって前記所定の厚さの非晶質シリコン層を多結晶シ
    リコン層に結晶化させることを特徴とする結晶シリコン
    半導体装置の製造方法。
  6. 【請求項6】前記点状に分散させた金属触媒は、前記基
    板上に形成された複数の凹部の中に前記金属触媒が位置
    させられることによって形成されることを特徴とする請
    求項5項記載の結晶シリコン半導体装置の製造方法。
  7. 【請求項7】前記基板上に形成された複数の凹部は、断
    面をV字状に形成されることを特徴とする請求項6項記
    載の結晶シリコン半導体装置の製造方法。
  8. 【請求項8】前記点状に分散させた金属触媒は、前記基
    板上に形成された複数の凸部の上に前記金属触媒を被着
    することによって形成されることを特徴とする請求項5
    項記載の結晶シリコン半導体装置の製造方法。
  9. 【請求項9】前記基板上に形成された複数の凹部あるい
    は凸部は、前記基板上に設けた透明電極に形成されるこ
    とを特徴とする請求項6項ないし8項のいずれかに記載
    の結晶シリコン半導体装置の製造方法。
  10. 【請求項10】前記点状に分散させた金属触媒は、前記
    基板の上面を覆うように形成された金属触媒の膜をピン
    ホールを有する膜で覆い、前記金属触媒の膜を前記ピン
    ホールより点状に露出させることによって形成すること
    を特徴とする請求項5項記載の結晶シリコン半導体装置
    の製造方法。
  11. 【請求項11】前記ピンホールは、楕円形、正方形ある
    いは長方形等の非円形に形成されることを特徴とする請
    求項10項記載の結晶シリコン半導体装置の製造方法。
  12. 【請求項12】前記点状に分散させた金属触媒は、前記
    基板上に形成した金属触媒の膜を熱処理して凝集させる
    ことによって形成することを特徴とする請求項5項記載
    の結晶シリコン半導体装置の製造方法。
  13. 【請求項13】前記点状に分散させた金属触媒は、その
    合計の面積が前記非晶質シリコン層の下面の面積の0.
    1〜50%を占めるように形成されることを特徴とする
    請求項5項記載の結晶シリコン半導体装置の製造方法。
  14. 【請求項14】前記点状に分散させた金属触媒は、N
    i、Fe、Co、Pt、Cu、Au、あるいはこれらを
    含む化合物より選択されることを特徴とする請求項5項
    記載の結晶シリコン半導体装置の製造方法。
  15. 【請求項15】基板上に所定の厚さの多結晶シリコン層
    を形成する結晶シリコン半導体装置の製造方法におい
    て、 前記基板上に形成した所定の厚さの非晶質シリコン層の
    上に金属触媒を点状に分散させて設け、 前記所定の厚さの非晶質シリコン層に熱処理を施すこと
    によって前記所定の厚さの非晶質シリコン層を多結晶シ
    リコン層に結晶化させることを特徴とする結晶シリコン
    半導体装置の製造方法。
  16. 【請求項16】点状に分散させた前記金属触媒は、前記
    非晶質シリコン層上に形成した金属触媒の膜を熱処理し
    て凝集させることによって形成することを特徴とする請
    求項15項記載の結晶シリコン半導体装置の製造方法。
  17. 【請求項17】点状に分散させた前記金属触媒は、その
    合計の面積が前記非晶質シリコン層の上面の面積の0.
    1〜50%を占めるように形成されることを特徴とする
    請求項15項記載の結晶シリコン半導体装置の製造方
    法。
  18. 【請求項18】点状に分散させた前記金属触媒は、N
    i、Fe、Co、Pt、Cu、Au、あるいはこれらを
    含む化合物より選択されることを特徴とする請求項15
    項記載の結晶シリコン半導体装置の製造方法。
JP2000031665A 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法 Pending JP2001223162A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000031665A JP2001223162A (ja) 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法
KR10-2001-0006078A KR100450595B1 (ko) 2000-02-09 2001-02-08 결정실리콘 반도체장치 및 그 장치의 제조방법
CN01116283XA CN1218363C (zh) 2000-02-09 2001-02-09 结晶硅半导体器件及其制造方法
DE10105986A DE10105986A1 (de) 2000-02-09 2001-02-09 Halbleiteranordnung mit kristallinem Silicium und Verfahren zu deren Herstellung
US09/779,436 US6777714B2 (en) 2000-02-09 2001-02-09 Crystalline silicon semiconductor device and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000031665A JP2001223162A (ja) 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001223162A true JP2001223162A (ja) 2001-08-17

Family

ID=18556395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000031665A Pending JP2001223162A (ja) 2000-02-09 2000-02-09 結晶シリコン半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001223162A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134533A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2006216658A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2008285765A (ja) * 2008-08-08 2008-11-27 Dowa Holdings Co Ltd 半導体薄膜及びその形成方法,半導体薄膜を使用したアモルファスSi太陽電池
JP2010519727A (ja) * 2007-02-19 2010-06-03 アイメック 多結晶半導体材料層の低温形成

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134533A (ja) * 2002-10-09 2004-04-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP4626796B2 (ja) * 2002-10-09 2011-02-09 セイコーエプソン株式会社 電気光学装置の製造方法及び電子機器
JP2006216658A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 薄膜半導体装置の製造方法
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP2010519727A (ja) * 2007-02-19 2010-06-03 アイメック 多結晶半導体材料層の低温形成
JP2008285765A (ja) * 2008-08-08 2008-11-27 Dowa Holdings Co Ltd 半導体薄膜及びその形成方法,半導体薄膜を使用したアモルファスSi太陽電池

Similar Documents

Publication Publication Date Title
JP3174486B2 (ja) 太陽電池およびその製造方法
JP2009512214A (ja) n型多結晶シリコン太陽電池の製造方法
US6815788B2 (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
JP2007281156A (ja) 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
US8211738B2 (en) Polycrystalline silicon solar cell having high efficiency and method for fabricating the same
KR100908711B1 (ko) 박막형 실리콘 태양 전지
US6703289B2 (en) Method for forming crystalline silicon layer and crystalline silicon semiconductor device
JP4314716B2 (ja) 結晶シリコン薄膜光起電力素子
JP2001223162A (ja) 結晶シリコン半導体装置およびその製造方法
JPH08340127A (ja) 薄膜太陽電池及び薄膜太陽電池の作製方法
JPS6245079A (ja) 太陽電池用基板およびその製法
JP2002261305A (ja) 薄膜多結晶シリコン太陽電池及びその製造方法
KR101050878B1 (ko) 실리콘 박막 태양전지 및 그 제조방법
JP2001326177A (ja) 結晶シリコン半導体装置およびその製造方法
JPH03160763A (ja) 光起電力装置の製造方法
US8946062B2 (en) Polycrystalline silicon thick films for photovoltaic devices or the like, and methods of making same
JP4570235B2 (ja) 光電変換装置
JP2000252489A (ja) 集積型シリコン系薄膜光電変換装置とその製造方法
JPH04229664A (ja) 光起電力装置及びその製造方法
JPH10107302A (ja) 太陽電池の製造方法
JPH11266027A (ja) シリコン系薄膜光電変換装置
JP2001320066A (ja) 結晶シリコン薄膜半導体装置及びその製造方法
JPH01273362A (ja) Mis素子制御用太陽電池
JP2003218030A (ja) 結晶シリコン半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513