JP2003017407A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2003017407A
JP2003017407A JP2001197383A JP2001197383A JP2003017407A JP 2003017407 A JP2003017407 A JP 2003017407A JP 2001197383 A JP2001197383 A JP 2001197383A JP 2001197383 A JP2001197383 A JP 2001197383A JP 2003017407 A JP2003017407 A JP 2003017407A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
heat treatment
region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001197383A
Other languages
English (en)
Other versions
JP5127101B2 (ja
JP2003017407A5 (ja
Inventor
Hideto Onuma
英人 大沼
Toru Mitsuki
亨 三津木
Etsuko Shinkawa
悦子 新川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001197383A priority Critical patent/JP5127101B2/ja
Publication of JP2003017407A publication Critical patent/JP2003017407A/ja
Publication of JP2003017407A5 publication Critical patent/JP2003017407A5/ja
Application granted granted Critical
Publication of JP5127101B2 publication Critical patent/JP5127101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 均一性の高い結晶質半導体膜を得ること、高
い電界効果移動度を得られる結晶質半導体膜を得ること
を課題とする。 【解決手段】 非晶質半導体膜に希ガス元素(代表的に
は、アルゴン)を1×1018〜1×1022/cm3の濃度に
なるように添加し、さらに触媒元素(代表的には、ニッ
ケル)を添加する。その後の加熱処理工程において、結
晶核の発生を抑制することができ、粒径の大きな結晶粒
が集まった結晶質半導体膜を得ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶質半導体をチ
ャネル形成領域、ソース領域およびドレイン領域を含む
半導体層に用いて作製された薄膜トランジスタ(Thin F
ilm Transistor:TFT)の作製方法に関する。特に、
触媒元素および希ガス元素を非晶質半導体膜に添加して
加熱処理を行うことにより配向性がそろい、粒径の大き
な結晶粒が集まった構造の良好な結晶性を有する半導体
膜を得る方法に関する。
【0002】なお、本明細書において、半導体装置と
は、該良好な結晶性を有する半導体膜を用いて作製され
たTFT、該TFTを含む装置全般を指すこととする。
【0003】
【従来技術】高精細な表示が可能なアクティブマトリク
ス型液晶表示装置がさかんに作製されている。アクティ
ブマトリクス型液晶表示装置は、画素部の各画素に液晶
を駆動させるためのスイッチング用素子としてTFTが
形成されており、画素部に形成されたTFTでオンオフ
の切り替えることにより液晶の配向を変化させて、表示
をしている。
【0004】なかでも電界効果移動度の高い結晶質半導
体膜(代表的には、ポリシリコン膜)は、キャリアの移
動が高速であるため、このような結晶質半導体膜をチャ
ネル形成領域、ソース領域およびドレイン領域を含む半
導体層に用いることで、高解像度でも画像データの書き
込みに対応でき、高速動作が要求される駆動回路を画素
部と同一の基板上に設けることも可能となり、実用化さ
れつつある。
【0005】近年は、情報量の増加が著しく、また動画
が十分に表示できることも求められている。情報量が多
くても、画像が動いてボケが生じないようにするために
は、短い選択時間で大量の情報信号を書き込むことので
きる、高速応答が可能な素子を実現することが望まれて
いる。
【0006】そのため、液晶表示装置のスイッチング素
子や駆動回路を形成する素子は、十分な電界効果移動度
を得ることができないa−Si膜を用いたTFTから、
ある程度の電界効果移動度を得られるようになったp−
Si膜を用いるTFTにとって代わってきている。
【0007】良好なp−Si膜を得るための方法として
は、レーザ光照射による結晶化方法、加熱処理による結
晶化方法、触媒元素を添加し、加熱処理を行うことによ
る結晶化方法などがあげられる。これらの方法のなかで
も、低温の加熱処理で配向性のそろった結晶質半導体膜
を得られる触媒元素を用いる結晶化方法は有望視されて
いる。
【0008】
【発明が解決しようとする課題】一般に、レーザ光を照
射して形成された結晶質半導体膜(結晶質シリコン膜)
は、レーザ光照射による半導体膜の溶融から固相に変化
するまでの時間が極端に短いため、その影響で、小さな
結晶粒が集まった状態の結晶質半導体膜となる。このよ
うな半導体膜を用いてTFTを作製しても、十分な電界
効果移動度が得られないため、特性のよいTFTを得ら
れない。
【0009】触媒元素を用いて形成された結晶質半導体
膜(結晶質シリコン膜)は、柱状の結晶が多数形成され
ている。この柱状の結晶は、配向性を持っており、同一
の結晶配向を持った結晶の集まった領域の結晶粒が形成
されている。この結晶粒のサイズは、レーザ光の結晶粒
のサイズと比較してかなり大きく、同じ面積にしめる結
晶粒の数が少ないため、結晶粒界(結晶粒と結晶粒との
境界)も少なくなっている。
【0010】しかし、上記触媒元素を添加した非晶質半
導体膜を加熱処理して得られる結晶質シリコン膜をTF
Tの半導体層に用いた場合、高い電気特性が得られる反
面、隣りあう結晶粒(異なる配向を有する結晶粒)との
境界(結晶粒界)や、結晶粒サイズの違いによって各々
のTFT特性に若干の差、即ちバラツキが生じていた。
【0011】TFTのチャネル形成領域中に結晶粒界が
存在しないようにするためには、粒径の大きな結晶粒の
集まった結晶質半導体膜を用いて半導体層を形成した
い。
【0012】そこで本発明では、上記のような問題を解
決して、粒径の大きな結晶粒が集まった良好な結晶質半
導体膜を得るための方法を提供することを課題とする。
またこのような良好な結晶質半導体膜を用いてTFTを
形成し、該TFTからなる動作特性にすぐれ、信頼性の
高い半導体装置を実現することを課題とする。
【0013】
【課題を解決するための手段】上記のような課題を鑑
み、本発明者らは、粒径の大きな結晶粒の集まった結晶
質半導体膜を形成するためには、結晶核の発生を抑制す
ればよいのではないかと考えた。
【0014】そこで、本発明は、絶縁表面に非晶質半導
体膜を形成する第1の工程と、非晶質半導体膜に触媒元
素含有層を形成する第2の工程と、前記非晶質半導体膜
に希ガス元素を添加する第3の工程と、前記第3の工程
の後に、加熱処理を行い結晶質半導体膜を形成する第4
の工程と、前記第4の工程の後に、該結晶質半導体膜に
レーザ光を照射する第5の工程と、を含むことを特徴と
する半導体装置の作製方法である。
【0015】また、非晶質半導体膜中に添加する希ガス
元素の濃度は、1×1018〜1×1022/cm3であること
を特徴としている。
【0016】非晶質半導体膜に希ガス元素を添加する方
法としては、イオン注入法またはイオンドープ法を用い
ればよい。
【0017】または、原料ガスに希ガス元素を含む気体
を用いて、あらかじめ所定の濃度の希ガス元素が添加さ
れているような非晶質半導体膜を形成してもかまわな
い。
【0018】続いて、結晶化を促進する作用を有する触
媒元素を添加する。例えば、重量換算で1〜100pp
mの濃度のニッケルを含む酢酸ニッケル塩溶液をスピン
コート法などを用いて、非晶質半導体膜に塗布して添加
することができる。
【0019】上記のように、希ガス元素および触媒元素
が添加された非晶質半導体膜に加熱処理を施すと、結晶
成長の起点となる結晶の種(本明細書では、結晶核とい
う)の発生密度を抑制することができる。
【0020】なお、加熱処理の手段としては、光源の輻
射熱を用いて加熱処理を行う方法、加熱した不活性気体
により加熱処理を行う方法、炉を用いて加熱処理を行う
方法のいずれかを用いればよい。
【0021】図19(A)に希ガス元素としてアルゴン
を添加した後、触媒元素としてニッケルを添加して結晶
化のための加熱処理(炉を用いて、550℃で4時間)
を施したシリコン膜を観察した結果を示す。図中の色が
薄くなった円状の領域が結晶核である。図19(B)の
触媒元素(ニッケル)のみを添加して加熱処理(図19
(A)の試料と同一の加熱処理条件)したシリコン膜と
比較して、結晶核の密度が低くなっていることがわか
る。
【0022】このように、ある結晶核から成長した結晶
が隣接する結晶核からの結晶成長とぶつかって結晶粒界
が形成される確率を低くすることができ、結晶成長を妨
げる要因が減る、言い換えると大結晶粒が集まった結晶
質半導体膜を得ることができる。
【0023】なお、本発明者らは、例えば、非晶質シリ
コン膜にアルゴンのような原子半径の大きな希ガス元素
を添加すると、非晶質シリコン膜の原子の結合が切り離
されてしまうため、触媒元素を添加して、加熱処理を施
しても、なかなか結晶核が発生せず、結晶核発生密度を
低く抑えられるのではないかと考えている。
【0024】
【発明の実施の形態】(実施の形態1)基板10上に下
地絶縁膜11、該下地絶縁膜11上に非晶質半導体膜と
して非晶質シリコン膜12を形成する。下地絶縁膜11
としては、SiH4、NH3およびN2Oを反応ガスとし
て形成される酸化窒化シリコン膜およびSiH4および
2Oを反応ガスとして成膜される酸化窒化シリコン膜
を積層して用いる。
【0025】非晶質シリコン膜12は、スパッタ法また
はPCVD法により形成し、次いで非晶質シリコン膜に
希ガス元素を添加する。本実施形態では、希ガス元素と
してアルゴンを1×1018〜1×1022/cm3の濃度で添
加する。なお、添加方法としては、イオン注入法または
イオンドープ法により希ガス元素を添加すればよい。
【0026】次いで、非晶質半導体膜12に触媒元素を
添加して触媒元素含有層13を形成する。非晶質半導体
膜の結晶化を促進する作用を有する触媒元素としては、
Fe、Co、Ni、Al、Ru、Rh、Pd、Os、I
r、Pt、Cu、Ag、Au、Sn、Sbがあげられ
る。これらの元素から選ばれた一種または複数種の元素
を非晶質半導体膜に添加すればよい。代表的にはニッケ
ルを用い、重量換算で1〜100ppmのニッケルを含む
酢酸ニッケル塩溶液をスピンコート法を用いて、非晶質
半導体膜に塗布することにより添加する。
【0027】なお、触媒元素の添加方法は、上記の方法
に限定されることはなく、スパッタ法、蒸着法またはプ
ラズマ処理などにより形成してもよい。また、触媒元素
含有層は非晶質半導体膜を形成する前、すなわち、下地
絶縁膜上に形成しておいてもよい。
【0028】非晶質半導体膜に触媒元素を添加した後、
結晶化のための加熱処理を行って結晶質半導体膜14を
形成する。加熱処理の方法としては、炉を用いた加熱方
法、光源(ハロゲンランプ、メタルハライドランプ、キ
セノンア−クランプ、カーボンアークランプ、高圧ナト
リウムランプ、高圧水銀ランプなど)の輻射熱を用いて
加熱を行うRTA法、不活性ガス(例えば、窒素)を加
熱した雰囲気において加熱を行うRTA法などを採用す
ればよい。
【0029】さらに良好な結晶質半導体膜を得るため
に、加熱処理により得られた結晶質半導体膜にレーザ光
を照射する。レーザ光には、波長400nm以下のエキ
シマレーザやYAGレーザの第2の高調波、第3高調波
を用いればよい。いずれにしても、繰り返し周波数10
〜1000Hz程度のパルスレーザ光を用い、当該レー
ザ光を光学系にて100〜400mJ/cm2に集光し、50
〜98%のオーバーラップ率をもって結晶質半導体膜に
照射する。
【0030】このようにして得られた結晶質半導体膜
は、触媒元素が添加されているため、配向性が高く、さ
らに希ガス元素を添加したことにより、結晶核の生成密
度が低いため、十分に結晶成長した粒径の大きな結晶粒
が集まった結晶化率の高い良好な結晶質半導体膜であ
る。
【0031】なお、本発明により結晶質半導体膜が得ら
れたら、結晶質半導体膜の素子領域にあたる領域の触媒
元素の濃度を低減するゲッタリングのための加熱処理を
行う。結晶質半導体膜14上に開口部16を有するマス
ク15を形成して、ゲッタリング作用を有する不純物元
素(例えばn型不純物元素のリン)を添加して、ゲッタ
リング領域17を形成し、加熱処理を行うことにより、
結晶質半導体膜の素子領域にあたる領域の触媒元素をゲ
ッタリング領域に移動させて触媒元素濃度を低減するこ
とにより、良好な結晶質半導体膜を得ることができる。
【0032】(実施の形態2)実施形態2では、実施形
態1のようにして得られた結晶質半導体膜を反射電子回
折パターン(EBSP:Electron Backscatter diffrac
tion Pattern、以下、EBSPという)により観察した
結果を示す。
【0033】EBSPは、走査型電子顕微鏡(SEM:
Scanning Electron Microscopy)に専用の検出器を設
け、一次電子の後方散乱から結晶方位を分析する手段で
ある。試料の電子線の当たる位置を移動させつつ方位解
析を繰り返す(マッピング測定)ことにより、面状の試
料の結晶方位または配向の情報を得ることができる。そ
の一例として、本実施例で示すように各測定ポイントの
結晶粒が表面に向けている結晶方位を色別に表したりす
ることができる。また、ある測定ポイントに着目し、隣
接するポイントにおいて、測定者の設定した結晶方位の
ずれ角(許容ずれ角)の範囲内である領域を区別して表
すこともできる。
【0034】許容ずれ角は測定者が自由に設定すること
が可能であるが、本明細書中では、前記許容ずれ角を1
0°と設定し、あるポイントに着目したときに隣接する
ポイントの結晶方位のずれ角が10°以下の範囲内であ
る領域を結晶粒と呼び、結晶粒が複数集合して多結晶構
造の結晶質半導体膜が形成されている。図 において、
同色の領域はひとつの結晶粒とみなすこととする。(な
お、結晶粒は実際には複数の結晶粒から形成されている
が、結晶粒内における結晶方位の許容ずれ角が小さいた
め、巨視的には1つの結晶粒と見なすことができる。)
【0035】図7は、PCVD法により形成された非晶
質シリコン膜に希ガス元素としてアルゴンを添加し、そ
の後、重量換算で100ppmの触媒元素(本実施例では
ニッケル)を含む水溶液(酢酸ニッケル水溶液)をスピ
ンコート法により塗布してニッケルを添加し、炉を用い
て600℃、8時間で加熱処理を施して得られた多結晶
構造の結晶質半導体膜をEBSPにより観察した結果で
ある。また、図8は、重量換算で10ppmの触媒元素
(本実施例ではニッケル)を含む水溶液(酢酸ニッケル
水溶液)をスピンコート法により塗布してニッケルを添
加し、炉を用いて550℃、4時間で加熱処理を施して
得られた多結晶構造の結晶質半導体膜をEBSPにより
観察した結果である。
【0036】図7と図8の結果を比較して明らかなよう
に、本発明を用いて作製された結晶質半導体膜(図7)
は粒径が大きくなっており、ひとつの結晶粒が100μ
2以上(100〜200μm2)の粒径が集まって形成
されている。
【0037】従って、本発明の非晶質半導体膜の結晶化
方法を用いることにより、ひとつひとつの結晶粒が大き
い粒径を有する多結晶構造の結晶質半導体膜を得ること
ができる。また、このような結晶粒径の大きな結晶質半
導体膜を得て、TFTのチャネル形成領域およびソース
領域またはドレイン領域を有する半導体層に用いること
により、電界効果移動度が高い高速移動の可能なTFT
を実現することができる。
【0038】(実施の形態3)実施形態3では、結晶化
のための加熱処理の条件によって半導体膜に生成される
結晶核の数を計測した結果について説明する。
【0039】なお、結晶核の数を計測した試料は、PC
VD法により形成された非晶質シリコン膜に何も添加せ
ずに結晶化のための加熱処理を行った試料1、PCVD
法により形成された非晶質シリコン膜に触媒元素として
ニッケルを添加した後、結晶化のための加熱処理を行っ
た試料2、スパッタ法により形成された非晶質シリコン
膜に希ガス元素としてアルゴンを添加し、加熱処理を行
った試料3、スパッタ法により形成された非晶質シリコ
ン膜に希ガス元素としてアルゴンを添加した後、触媒元
素としてニッケルを添加し、加熱処理を行った試料4で
ある。計測した結果を図9のグラフに示す。
【0040】Arが添加された試料はArが添加されて
いない試料と比較して、結晶核が生成する温度が高かっ
た。これは、触媒元素のニッケルが添加されている、添
加されていないに関わらず、同様の傾向がみられた。
【0041】また、触媒元素が添加された試料に関して
比較すると、例えば、処理温度が560℃の時、Arが
添加された試料は、核発生密度が2.0×10-3個/μ
2程度に対して、Arが添加されていない試料は、核
発生密度が1.2×10-2個/μm2程度と約6倍の結晶
核が発生している。
【0042】結晶核の発生密度が大きければ大きいほ
ど、結晶成長が進んだ際に隣接する結晶核からの成長と
ぶつかって結晶成長が止まり、結晶粒界が形成されてし
まう確率が高くなる。本発明のように希ガス元素および
触媒元素を添加して加熱処理することにより得られる結
晶質半導体膜は、結晶核の発生が抑制されているため、
隣接する結晶核からの結晶成長とぶつかって結晶成長が
止まる確率が低くなるため、ひとつひとつの結晶粒を大
きく成長させることが期待できる。
【0043】
【実施例】(実施例1)本発明の一実施例を、以下に図
2〜5を用いて説明する。ここでは、同一基板上に画素
部と、画素部の周辺に設ける駆動回路のTFT(nチャ
ネル型TFT及びpチャネル型TFT)を同時に作製す
る方法について詳細に説明する。
【0044】図2(A)において、基板100はアルミ
ノホウケイ酸ガラスを用いる。この基板100上に下地
絶縁膜を形成する。本実施例では、SiH4、NH3及び
2Oを反応ガスとして成膜される第1酸化窒化シリコ
ン膜101aを50nm、SiH4及びN2Oを反応ガスと
して成膜される第2酸化窒化シリコン膜101bを10
0nmの厚さに積層形成する。
【0045】次いで、下地絶縁膜101上に非晶質シリ
コン膜を形成し、結晶化処理を行った後分割して、半導
体層103〜106(本実施例では、便宜上、第1の半
導体層103、第2の半導体層104、第3の半導体層
105および第4の半導体層106とする)を形成す
る。
【0046】結晶化方法は以下の通りである。下地絶縁
膜101上に非晶質半導体膜を形成した後、希ガス元素
としてアルゴンを1×1018〜1×1022/cm3の濃度に
添加する。添加方法としては、イオン注入法、またはイ
オンドープ法による添加等を用いればよい。また、非晶
質シリコン膜成膜時に、原料ガスに希ガス元素を含むガ
スを用いて、希ガス元素を含む非晶質シリコン膜を形成
してもよい。なお、非晶質シリコン膜の成膜には、スパ
ッタ法、PCVD法のいずれかを用いればよい。
【0047】次いで、結晶化を促進する作用を有する金
属元素を触媒元素として非晶質シリコン膜に添加する。
本実施例では、触媒元素として、重量換算で10ppmの
ニッケルを含む酢酸ニッケル塩溶液をスピンコート法で
塗布してニッケルを添加する。なお、酢酸ニッケル塩溶
液と非晶質シリコン膜との馴染みをよくするために、非
晶質シリコン膜の表面にオゾン含有水溶液を塗布して極
薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素
水の混合液でエッチングして除去し、清浄な表面を形成
した後、再度、オゾン含有水溶液で処理して極薄い酸化
膜を形成しておくことにより、酢酸ニッケル塩溶液を均
一に塗布することができる。
【0048】次いで、結晶化のための加熱処理を行う。
加熱処理は、光源の輻射熱を用いて加熱処理を行う方
法、加熱した不活性気体により加熱処理を行う方法、炉
を用いて加熱処理を行う方法のいずれかを用いればよ
い。なお、本実施例では、不活性気体として窒素を61
0℃に加熱した雰囲気において3分間の加熱処理を行っ
て、結晶質シリコン膜を形成した。なお、非晶質シリコ
ン膜をスパッタ法により形成する場合は、形成された非
晶質シリコン膜に含まれる水素濃度が低いため、水素脱
離処理を行う必要はないが、その他の方法(PCVD法
等)で形成した非晶質シリコン膜中には水素が含まれて
いるため、水素脱離のための加熱処理を行った後、結晶
化のための加熱処理を行うことが好ましい。
【0049】次いで、結晶質シリコン膜にレーザ光を照
射して、結晶質シリコン膜中に残留する非晶質領域をす
べて結晶化した結晶質シリコン膜を形成する。レーザ光
は、パルス発振型または連続発光型のエキシマレーザや
YAGレーザ、YVO4レーザ等を用いればよい。これ
らのレーザを用いる場合には、レーザ発振器から放射さ
れたレーザビームを光学系で線状に集光し、半導体膜に
照射する方法を用いるとよい。結晶化の条件は、実施者
が適宜決定すればよいが、エキシマレーザを用いる場合
には、パルス発振周波数300Hzとし、レーザエネル
ギー密度を100〜800mJ/cm2(代表的には200〜
700mJ/cm2)とする。また、YAGレーザを用いる場
合には、その第2高調波を用い、パルス発振周波数1〜
300Hzとし、レーザエネルギー密度を300〜10
00mJ/cm2(代表的には350〜800mJ/cm2)とする
とよい。そして幅100〜1000μm、例えば400
μmで線状に集光したレーザビームを基板全面にわたっ
て照射し、この時の線状ビームの重ね合わせ率(オーバ
ーラップ率)を50〜98%として行えばよい。
【0050】結晶化工程後、結晶質シリコン膜の素子領
域となる領域から触媒元素を移動させ、触媒元素濃度を
低減させるためのゲッタリング工程を行ってもよい。
【0051】なお、結晶化後、TFTのしきい値電圧を
制御するために、アクセプタ型の不純物としてボロンを
イオンドープ法により半導体膜に添加する。添加する濃
度は実施者が適宣決定すれば良い。
【0052】こうして形成された多結晶シリコン膜をエ
ッチング処理により分割して、半導体膜103〜106
を形成する。その上に、ゲート絶縁膜107として、S
iH 4、N2Oを用いプラズマCVD法により作製される
酸化窒化シリコン膜を110nmの厚さに形成する(図2
(B))。
【0053】さらに、ゲート絶縁膜107上に第1の導
電膜108として窒化タンタル膜をスパッタ法で30nm
の厚さに形成し、さらに第2の導電膜109としてタン
グステンを300nmの厚さに形成する(図2(C))。
【0054】次に、図3(A)に示すように光感光性の
レジスト材料を用い、マスク110〜113を形成す
る。そして、第1の導電膜108及び第2の導電膜10
9に対する第1のエッチング処理を行う。エッチングに
はICP(Inductively Coupled Plasma:誘導結合型プ
ラズマ)エッチング法を用いる。エッチング用ガスに限
定はないがW膜や窒化タンタル膜のエッチングにはCF
4とCl2とO2とを用いる。それぞれのガス流量を2
5:25:10とし、1Paの圧力でコイル型の電極に5
00WのRF(13.56MHz)電力を投入してエッチン
グを行う。この場合、基板側(試料ステージ)にも15
0WのRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。この第1のエッチング
条件により主にW膜を所定の形状にエッチングする。
【0055】この後、エッチング用ガスをCF4とCl2
に変更し、それぞれのガス流量比を30:30とし、1
Paの圧力でコイル型の電極に500WのRF(13.5
6MHz)電力を投入してプラズマを生成して約30秒程
度のエッチングを行う。基板側(試料ステージ)にも2
0WのRF(13.56MHz)電力を投入し、実質的に負
の自己バイアス電圧を印加する。CF4とCl2との混合
ガスは窒化タンタル膜とW膜とを同程度の速度でエッチ
ングする。こうして、端部にテーパーを有する第1の電
極114a〜117aおよび第2の電極114b〜11
7bからなる第1の形状のゲート電極114〜117を
形成する。テーパーは45〜75°で形成する。尚、第
2の絶縁膜上に残渣を残すことなくエッチングするため
には10〜20%程度の割合でエッチング時間を増加さ
せると良い。なお、ゲート絶縁膜107の第1の形状の
ゲート電極114〜117で覆われない領域表面は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
【0056】次に、マスク111〜114を除去せずに
図3(B)に示すように第2のエッチング処理を行う。
エッチング用ガスにCF4とCl2とO2とを用い、それ
ぞれのガス流量比を20:20:20とし、1Paの圧力
でコイル型の電極に500WのRF(13.56MHz)
電力を投入してプラズマを生成してエッチングを行う。
基板側(試料ステージ)には20WのRF(13.56M
Hz)電力を投入し、第1のエッチング処理に比べ低い自
己バイアス電圧を印加する。このエッチング条件により
第2の導電膜として用いたW膜をエッチングする。こう
して第3の電極118a〜121aと第4の電極118
b〜121bからなる第2の形状のゲート電極118〜
121を形成する。ゲート絶縁膜107の第2の形状の
ゲート電極118〜121で覆われない領域表面は20
〜50nm程度エッチングされ薄くなる。なお、本明細書
では、第3の電極、第4の電極を便宜上電極(A)、電
極(B)とも称することとする。
【0057】続いてn型を付与する不純物元素(n型不
純物元素)を半導体層に添加する第1のドーピング処理
を行う。第1のドーピング処理は、質量分離をしないで
イオンを注入するイオンドープ法により行う。ドーピン
グは第1形状の電極116〜118をマスクとして用
い、水素希釈のフォスフィン(PH3)ガスまたは希ガ
スで希釈したフォスフィンガスを用い、半導体膜104
〜107に第1の濃度のn型不純物元素を含むn型不純
物領域122〜125を形成する。このドーピングによ
り形成する第1の濃度のn型不純物元素を含むn型不純
物領域のリン濃度は1×1016〜1×1017/cm3となる
ようにする。
【0058】その後、第2の半導体層104を覆うマス
ク126、第3の半導体層105の一部を露出するマス
ク127を形成し、第2のドーピング処理を行う。第2
のドーピング処理では、第3の電極(電極(A))11
8a、120aを通して第1の半導体層103に第2の
濃度のn型不純物元素を含むn型不純物領域129を形
成する。このドーピングにより形成する第2の濃度のn
型不純物元素を含むn型不純物領域のリン濃度は1×1
17〜1×1019/cm3となるようにする。
【0059】続いて、マスク126、127をそのまま
に第3のドーピング処理を行う。第1の半導体層10
3、第3の半導体層105にゲート絶縁膜107を通し
てn型不純物元素を添加を行い、第3の濃度のn型不純
物元素を含むn型不純物領域131、132を形成す
る。このドーピングにより形成する第3の濃度のn型不
純物元素を含むn型不純物領域のリン濃度は1×1020
〜1×1021/cm3となるようにする。
【0060】なお、本実施例では、以上のように2回に
わけて不純物元素を添加しているが、ゲート絶縁膜およ
びゲート電極を形成する第3の電極の膜厚を制御した
り、ドーピングの際の加速電圧を調整したりすることに
より、1回のドーピング工程で、第2の濃度のn型不純
物元素を含むn型不純物領域および第3の濃度のn型不
純物元素を含むn型不純物領域を形成することもでき
る。
【0061】次いで、図4(A)で示すように第1の半
導体層103および第3の半導体層105を覆うマスク
133、134を形成し第4のドーピング処理を行う。
ドーピングは水素希釈のジボラン(B26)ガスまたは
希ガスで希釈したジボランガスを用い、第2の半導体層
104に第1の濃度のp型不純物元素を含むp型不純物
領域136及び第2の濃度のp型不純物元素を含むp型
不純物領域135を形成する。また、画素部において保
持容量を形成する第4の半導体層107には、第1の濃
度のp型不純物元素を含むp型不純物領域138及び第
2の濃度のp型不純物元素を含むp型不純物領域137
が形成される。第1の濃度のp型不純物元素を含むp型
不純物領域136、138は電極(A)119a、12
1aと重なる領域に形成されるものであり、1×1018
〜1×1020/cm3の濃度範囲でボロンを添加し、第2の
濃度のp型不純物元素を含むp型不純物領域135、1
37には2×1020〜3×1021/cm3の濃度範囲でボロ
ンが添加されるようにする。
【0062】以上までの工程でそれぞれの半導体膜にリ
ン又はボロンが添加された領域が形成される。第2の形
状のゲート電極118〜120はゲート電極となる。ま
た、第2の形状の電極121は画素部において保持容量
を形成する一方の容量電極となる。
【0063】次いで、図4(B)に示すように、それぞ
れの半導体膜に添加された不純物元素を活性化処理する
ために、YAGレーザの第2高調波(532nm)の光を
半導体膜に照射する。
【0064】なお、半導体層に添加された不純物元素を
活性化する方法として、本実施例で開示するYAGレー
ザの第2高調波の光を照射する方法以外に、炉を用いて
550℃で4時間加熱処理を行う方法、もしくはRTA
による加熱処理方法(ガスまたは光を熱源として用いる
RTA法も含む)でもよい。炉を用いた加熱処理を行う
場合には、ゲート電極を形成する導電膜の酸化を防ぐた
めに加熱処理前にゲート電極およびゲート絶縁膜を覆う
絶縁膜を形成したり、加熱処理の際の雰囲気を減圧窒素
雰囲気にしたりすればよい。以上のように、半導体層に
添加された不純物元素の活性化する方法はいくつかある
ため、その方法は実施者が適宜決定すればよい。
【0065】また、活性化のための加熱処理において、
半導体膜を結晶化する際に用いた触媒元素を後のTFT
のソース領域またはドレイン領域(高濃度にリンが添加
されている領域)に移動させて、チャネル形成領域の触
媒元素濃度を低減することができる。
【0066】その後、図4(B)に示すように、プラズ
マCVD法で窒化シリコン膜または窒化酸化シリコン膜
から成る第1の層間絶縁膜139を50nmの厚さに形成
し、クリーンオーブンを用いて410℃の加熱処理を行
い、窒化シリコン膜または窒化酸化シリコン膜から放出
される水素で半導体膜の水素化を行う。
【0067】次いで、第1の層間絶縁膜139上に第3
の層間絶縁膜140をアクリルで形成する。そしてコン
タクトホールを形成する。このエッチング処理において
は外部入力端子部の第1の層間絶縁膜及び第3の層間絶
縁膜も除去する。そして、チタン膜とアルミニウム膜を
積層して形成される配線142〜149を形成する(図
4(C))。
【0068】以上のようにして、同一基板上にnチャネ
ル型TFT201、pチャネル型TFT202を有する
駆動回路205と、TFT203と保持容量204を有
する画素部206を形成することができる。保持容量2
04は半導体106、ゲート絶縁膜107、容量配線1
21で形成されている。
【0069】駆動回路205のnチャネル型TFT20
1はチャネル形成領域150、ゲート電極を形成する電
極(A)118aと重なる第2の濃度のn型不純物元素
を含むn型不純物領域129(Lov領域)と、ソース領
域またはドレイン領域として機能する第3の濃度のn型
不純物元素を含むn型不純物領域131を有している。
Lov領域のチャネル長方向の長さは0.5〜2.5μ
m、好ましくは1.5μmで形成する。このようなLov領
域の構成は、主にホットキャリア効果によるTFTの劣
化を防ぐことを目的としている。これらnチャネル型T
FT及びpチャネル型TFTによりシフトレジスタ回
路、バッファ回路、レベルシフタ回路、ラッチ回路など
を形成することができる。特に、駆動電圧が高いバッフ
ァ回路には、ホットキャリア効果による劣化を防ぐ目的
から、nチャネル型TFT201の構造が適している。
【0070】駆動回路205のpチャネル型TFT20
2にはチャネル形成領域151、ゲート電極を形成する
電極(A)119aの外側に第1の濃度のp型不純物元
素を含むp型不純物領域135(ソース領域またはドレ
イン領域として機能する領域)と、電極(A)119a
と重なる第2の濃度のp型不純物元素を含むp型不純物
領域136を有している。
【0071】画素部206のTFT(画素TFT)20
3にはチャネル形成領域152、該チャネル形成領域の
外側に形成される第1の濃度のn型不純物元素を含むn
型不純物領域124と、ソース領域またはドレイン領域
として機能する第3の濃度のn型不純物元素を含むn型
不純物領域132を有している。また、保持容量204
の一方の電極として機能する半導体層106にはp型不
純物領域137、138が形成されている。
【0072】以上のように、本発明は駆動回路部と画素
部というように動作条件の異なる回路に対応して適宣配
置を決めることができる。
【0073】図5はアクティブマトリクス基板の回路構
成の一例を示す回路ブロックである。TFTを組み込ま
れて形成される画素部601、データ信号線駆動回路6
02、走査信号線駆動回路606が形成されている。
【0074】データ信号線駆動回路602は、シフトレ
ジスタ603、ラッチ604、605、その他バッファ
回路などから構成される。シフトレジスタ603にはク
ロック信号、スタート信号が入力し、ラッチにはデジタ
ルデータ信号やラッチ信号が入力する。また、走査信号
線駆動回路606もシフトレジスタ、バッファ回路など
から構成されている。画素部601の画素数は任意なも
のとするが、XGAならば1024×768個の画素が
設けられる。
【0075】このようなアクティブマトリクス基板を用
いて、アクティブマトリクス駆動をする表示装置を形成
することができる。本実施例では画素電極を光反射性の
材料で形成したため、液晶表示装置に適用すれば反射型
の表示装置を形成することができる。このような基板か
ら液晶表示装置や有機発光素子で画素部を形成する発光
装置を形成することができる。こうして反射型の表示装
置に対応したアクティブマトリクス基板を作製すること
ができる。
【0076】(実施例2)本実施例では、実施例1を用
いて作製したアクティブマトリクス基板から、アクティ
ブマトリクス型液晶表示装置を作製する工程を説明す
る。
【0077】まず、実施例1に従い、図4(C)の状態
のアクティブマトリクス基板を作製した後、アクティブ
マトリクス基板上に配向膜180を形成してラビング処
理を行う。
【0078】次いで、対向基板181を用意し、対向基
板180上に着色層182、183、平坦化膜184を
形成する。赤色着色層182と青色着色層183とを一
部重ねることにより、遮光膜として機能させている。な
お、図6では図示しないが、赤色着色層と緑色着色層と
を重ねて遮光膜として機能させている領域もある。
【0079】次いで、対向電極185を画素部に形成し
た後、全面に配向膜186を形成してラビング処理を行
う。
【0080】そして、画素部と駆動回路とが形成された
アクティブマトリクス基板と着色層と画素電極とが形成
された対向基板とをシール材187で貼り合わせる。シ
ール材187には、フィラーが混入されていて、このフ
ィラーと柱状スペーサとによって均一な間隔をもって2
枚の基板を貼り合わせることができる。その後、貼り合
わせた基板間に液晶材料188を注入して、封止材(図
示せず)によって完全に封止する。液晶材料188に
は、公知の液晶材料を用いればよい。このようにして図
6に示すアクティブマトリクス型液晶表示装置が完成す
る。
【0081】(実施例3)本実施例では、非晶質半導体
膜に触媒元素を添加する方法について図10で説明す
る。
【0082】まず、基板2000上に窒化酸化シリコン
膜でなる下地絶縁膜2001、該下地絶縁膜2001上
に非晶質シリコン膜2002を形成する。この工程は、
大気解放せずに下地絶縁膜および非晶質シリコン膜を連
続的に形成してもかまわない。なお、下地絶縁膜200
1として、1〜10nmの窒化シリコン膜を用いてもよ
い。
【0083】次いで、非晶質シリコン膜2002に希ガ
ス元素(本実施例では、アルゴン)を添加する。アルゴ
ンの添加方法としては、イオン注入法、またはイオンド
ープ法を用いればよい。なお、希ガス元素を含む原料ガ
スを用いて、スパッタ法またはPCVD法により、あら
かじめ1×1018〜1×1022/cm3の濃度で希ガス元素
を含む非晶質シリコン膜を成膜してもよい。
【0084】次に、重量換算で1〜100ppmの触媒元
素(本実施例ではニッケル)を含む水溶液(酢酸ニッケ
ル水溶液)をスピンコート法で塗布して、触媒元素含有
層2003を非晶質シリコン膜の全面に形成する。ここ
で、触媒元素として使用可能な触媒元素は、Fe、C
o、Ni、Al、Ru、Rh、Pd、Os、Ir、P
t、Cu、Ag、Au、Sn、Sbから選ばれた一種ま
たは複数の元素である。
【0085】なお、スピンコート法でニッケルを添加す
る場合、ニッケルを含む水溶液と非晶質シリコン膜の馴
染みをよくするために、非晶質シリコン膜の表面処理と
して、オゾン含有水溶液で処理して極薄い酸化膜を形成
しておく。シリコンなど、半導体膜の表面は疎水性であ
るため、このように酸化膜を形成しておくことにより酢
酸ニッケル水溶液を均一に塗布することができる。ま
た、本実施例ではスピンコート法でニッケルを添加する
方法を用いているが、蒸着法、スパッタ法またはプラズ
マ処理などにより触媒元素を含む薄膜を非晶質シリコン
膜表面に形成する手段を用いてもよい。
【0086】結晶化の工程に先立ち、400〜500℃
で1時間程度の加熱処理を行い、非晶質シリコン膜中に
含まれる水素を脱離させる。なお、スパッタ法により形
成された非晶質半導体膜は、水素含有率が低いため、水
素脱離の処理を行う必要はない。続いて、500〜65
0℃、5分〜12時間の加熱処理を行う。本実施例で
は、610℃に加熱した不活性気体(窒素)を用いて5
分間の加熱処理を行い、結晶核を生成させる。
【0087】次いで、結晶核が生成したシリコン膜20
04にレーザ光を照射して結晶核から結晶を成長させて
結晶質シリコン膜2005を形成する。
【0088】なお、結晶質シリコン膜2005の素子を
形成する領域の触媒元素の濃度を低減させるために、ゲ
ッタリング領域を形成して加熱処理を行う。
【0089】結晶質シリコン膜2005上に開口部20
07を有するマスク絶縁膜2006を形成し、触媒元素
をゲッタリングする作用を有する不純物元素(例えば、
n型不純物元素のリン、希ガス元素のアルゴン、または
リンおよびアルゴン)を添加してゲッタリング領域20
08を形成する。
【0090】その後、加熱処理を施すことにより、触媒
元素をゲッタリング領域に移動させ、素子領域となる結
晶質半導体膜の領域の触媒元素濃度を低減することがで
きる。
【0091】本実施例は、実施例1と組み合わせて適応
することが可能である。
【0092】(実施例4)本実施例では、非晶質半導体
膜に触媒元素を添加する方法について図11で説明す
る。
【0093】基板2100上に窒化酸化シリコン膜から
なる下地絶縁膜2101、該下地絶縁膜2101上に非
晶質シリコン膜2102を形成する。なお、この工程は
大気解放せずに下地絶縁膜および非晶質シリコン膜を連
続的に形成してもかまわない。なお、下地絶縁膜210
1として、1〜10nmの窒化シリコン膜を用いてもよ
い。
【0094】次いで、非晶質シリコン膜2102に希ガ
ス元素としてアルゴンを添加する。アルゴンの添加方法
としては、イオン注入法、またはイオンドープ法を用い
ればよい。なお、希ガス元素を含む原料ガスを用いて、
スパッタ法またはPCVD法により、あらかじめ1×1
18〜1×1022/cm3の濃度で希ガス元素を含む非晶質
シリコン膜を成膜してもよい。
【0095】次いで、非晶質シリコン膜2102上に開
口部2104を有し酸化シリコン膜からなるマスク絶縁
膜2103を形成する。
【0096】次に、重量換算で1〜100ppmの触媒元
素(本実施例ではニッケル)を含む水溶液(酢酸ニッケ
ル水溶液)をスピンコート法で塗布して触媒元素(ニッ
ケル)含有層2104を添加する。触媒元素含有層21
04は、マスク絶縁膜2103の開口部において、選択
的に非晶質シリコン膜2102に形成される。ここで、
触媒元素として使用可能な触媒元素は、Fe、Co、N
i、Ru、Rh、Pd、Os、Ir、Pt、Cu、A
g、Au、Sn、Sbから選ばれた一種または複数の元
素である。
【0097】また、本実施例では触媒元素の添加方法に
スピンコート法を用いたが、蒸着法やスパッタ法により
非晶質シリコン膜2102に触媒元素を含む薄膜を形成
してもよい。
【0098】ここで、結晶化の工程に先立ち、400〜
500℃で1時間程度の加熱処理を行い、非晶質シリコ
ン膜中に含まれる水素を脱離させる。なお、非晶質シリ
コン膜をスパッタ法により形成した場合、非晶質シリコ
ン膜中に含まれる水素の濃度は低くすることができるた
め、水素脱離処理を行う必要はない。続いて、500〜
650℃、5分〜12時間の加熱処理を行う。本実施例
では、610℃に加熱した不活性気体(窒素)を用いて
5分間の加熱処理を行い、結晶核を生成させる。
【0099】次いで、結晶核が生成したシリコン膜21
06にレーザ光を照射して結晶核から結晶を成長させて
結晶質シリコン膜2107を形成する。
【0100】なお、結晶質シリコン膜2107の素子を
形成する領域の触媒元素の濃度を低減させるために、ゲ
ッタリング領域を形成して加熱処理を行う。
【0101】触媒元素を添加する際に用いたマスク絶縁
膜2103を除去せず、触媒元素をゲッタリングする作
用を有する不純物元素(例えば、n型不純物元素のリ
ン、希ガス元素のアルゴン、またはリンおよびアルゴ
ン)を添加してゲッタリング領域2108を形成する。
【0102】その後、加熱処理を施すことにより、触媒
元素をゲッタリング領域に移動させ、素子領域となる結
晶質半導体膜の領域の触媒元素濃度を低減することがで
きる。
【0103】本実施例は、実施例1と組み合わせて適応
することが可能である。
【0104】(実施例5)本実施例では、実施例3また
は実施例4で触媒元素を用いて形成された結晶質シリコ
ン膜の素子が形成される領域に残留する触媒元素の濃度
を低減するためのゲッタリングの他の方法について図1
2で説明する。
【0105】実施例5または実施例6に従って基板上に
形成された結晶質シリコン膜2201表面に薄いバリア
層2202を形成する。バリア層の厚さは特に限定され
ないが、簡便にはオゾン水で処理されることにより形成
されるケミカルオキサイドで代用してもよい。また、硫
酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液
で処理しても同様にケミカルオキサイドを形成すること
ができる。他の方法としては、酸化雰囲気中でのプラズ
マ処理や、酸素含有雰囲気中での紫外線照射によりオゾ
ンを発生させて酸化処理を行ってもよい。また、クリー
ンオーブンを用いて、200〜350℃程度に加熱処理
し、薄い酸化膜を形成しバリア層としてもよい。あるい
は、プラズマCVD法やスパッタ法、蒸着法などで1〜
5nm程度の酸化膜を堆積させてバリア層としてもよい。
【0106】その上にプラズマCVD法やスパッタ法で
半導体膜2203を25〜250nmの暑さで形成する。
代表的にはアルゴンを用いたスパッタ法でアルゴンを
0.01〜20原子%含む非晶質シリコン膜を形成す
る。この半導体膜2203は、後に除去するため、結晶
質半導体膜2201とエッチングの選択比が高くなるよ
うに密度の低い膜(例えば、非晶質シリコン膜)として
おくことが望ましい。
【0107】希ガス元素としては、ヘリウム(He)、
ネオン(Ne)、アルゴン(Ar)、クリプトン(K
r)、キセノン(Xe)から選ばれた一種または複数種
を用いる。本発明はゲッタリング領域を形成するために
これら希ガス元素をイオンソースとして用い、イオンド
ープ法またはイオン注入法で半導体膜に注入している。
【0108】なお、希ガス元素を添加する理由として、
現在は以下のふたつの理由が考えられている。一つ目の
理由は、希ガス元素の注入により、ダングリングボンド
を形成し、半導体(シリコン)膜に歪みを与えることで
ある。二つ目の理由は、半導体(シリコン)膜の格子間
に希ガス元素のイオンを注入することで歪みを与えるこ
とである。希ガス元素のイオン注入は、このふたつを同
時に満たすことができるが、特に後者はアルゴン(A
r)、クリプトン(Kr)、キセノン(Xe)などシリ
コンより原子半径の大きな元素を用いたときに顕著であ
る。
【0109】次いで、触媒元素をゲッタリング領域とな
る半導体膜2203に移動させるための加熱処理を行
う。加熱処理は、炉を用いた方法(窒素雰囲気中にて4
50〜600℃で0.5〜12時間)や、加熱用の光源
を用いたRTA法(瞬間的にシリコン膜に600〜10
00℃で、1〜60秒)、加熱した不活性気体によるR
TA法(550〜700℃で、1〜5分)などいずれか
の方法を用いればよい。この加熱処理により、触媒元素
が核酸によりゲッタリング領域に移動する。
【0110】なお、ゲッタリングのための加熱処理によ
りゲッタリング領域であるシリコン膜2203が結晶化
することはない。これは希ガス元素が、加熱処理におい
て再放出されず膜中に残留して、半導体膜2203の結
晶化を阻害するためである。
【0111】その後、半導体膜2203を選択的にエッ
チングして除去する。エッチングの方法としては、Cl
3によるプラズマを用いないドライエッチング、或い
はヒドラジンや、テトラエチルアンモニウムハイドロオ
キサイド(化学式 (CH3 4NOH)を含む水溶液な
どアルカリ溶液によるウエットエッチングで行うことが
できる。この時バリア層2202はエッチングストッパ
ーとして機能する。また、バリア層2202はその後フ
ッ酸により除去すれば良い。
【0112】こうして図12(E)に示すように触媒元
素の濃度が1×1017/cm3以下にまで減じられた結晶質
半導体膜2205を得ることができる。こうして形成さ
れた結晶質半導体膜2205は、触媒元素の作用により
細い棒状又は細い扁平棒状結晶として形成され、その各
々の結晶は巨視的に見ればある特定の方向性をもって成
長している。また、結晶核の発生が抑制されているた
め、結晶粒が大きく結晶粒界の少ない良好な結晶質半導
体膜を得ることができる。本実施例は、実施例3または
実施例4で示す結晶化方法のいずれかと組み合わせて実
施例1に適用することができる。
【0113】(実施例6)本実施例では、実施例3また
は実施例4を用いて得られた結晶質半導体膜に残留する
触媒元素の濃度を低減するためのゲッタリング処理工程
の他の例を図13に示す。
【0114】結晶質シリコン膜2300上にマスク用の
酸化シリコン膜2301を150nm形成し、レジストの
マスク2302を形成した後、酸化シリコン膜2301
をエッチングすることにより、マスク絶縁膜2303を
得る。その後、希ガス元素、希ガス元素およびリン、ま
たはリンのみをイオンドープ法により結晶質半導体膜2
300のマスク絶縁膜2303の開口部より露出した領
域に注入し、ゲッタリング領域2304を形成する。
【0115】その後、図13(B)で示すように、加熱
処理により結晶質半導体膜2300中に残留する触媒元
素をゲッタリング領域2304に移動させる。なお、加
熱処理の手段としては、炉を用いる方法、光源の輻射に
よる熱を加熱に用いるRTA法、加熱した不活性気体に
よるRTA法、などいずれを用いてもよく、450〜6
00℃で5分〜12時間の加熱処理を行って、触媒元素
濃度が低減された結晶質半導体膜2305を得る。
【0116】その後、マスク絶縁膜2303を除去す
る。なお、ゲッタリング領域2304も同一除去工程に
おいて除去してもよい。また、ゲッタリング領域230
4に導電型を付与する不純物元素(n型不純物元素、p
型不純物元素)が添加されている場合には、ゲッタリン
グ領域2304を除去せずに、TFTのソース領域また
はドレイン領域として用いてもよい。
【0117】実施例3または実施例4に記載された結晶
化方法と本実施例に記載されたゲッタリング方法を組み
合わせて実施例1に適応することにより、触媒元素濃度
が低減され、結晶成長方向が揃った良好な結晶質半導体
膜を形成することができる。
【0118】(実施例7)本実施例では、本発明を用い
て発光装置を作製した例について説明する。本明細書に
おいて、発光装置とは、基板上に形成された発光素子を
該基板とカバー材の間に封入した表示用パネルおよび該
表示用パネルにICを実装した表示用モジュールを総称
したものである。なお、発光素子は、電場を加えること
で発生するルミネッセンス(Electro Luminescence)が
得られる有機化合物を含む層(有機発光層)と陽極層
と、陰極層とを有する。また、有機化合物におけるルミ
ネッセンスには、一重項励起状態から基底状態に戻る際
の発光(蛍光)と三重項励起状態から基底状態に戻る際
の発光(リン光)があり、これらのうちどちらか、ある
いは両方の発光を含む。
【0119】なお、本明細書中では、発光素子において
陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入
層、電子注入層、正孔輸送層、電子輸送層等が含まれ
る。基本的に発光素子は、陽極層、発光層、陰極層が順
に積層された構造を有しており、この構造に加えて、陽
極層、正孔注入層、発光層、陰極層や、陽極層、正孔注
入層、発光層、電子輸送層、陰極層等の順に積層した構
造を有していることもある。
【0120】図14は本実施例の発光装置の断面図であ
る。図14において、基板上に設けられたスイッチング
TFT603は図4(C)のnチャネル型TFT203
を用いて形成される。したがって、構造の説明はnチャ
ネル型TFT203の説明を参照すれば良い。
【0121】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。
【0122】基板700上に設けられた駆動回路は図4
(C)の駆動回路を用いて形成される。従って、nチャ
ネル型TFT601およびpチャネル型TFT602の
構造の説明はnチャネル型TFT201とpチャネル型
TFT202の説明を参照すれば良い。なお、本実施例
ではシングルゲート構造としているが、ダブルゲート構
造もしくはトリプルゲート構造であっても良い。
【0123】また、配線701〜704はCMOS回路
の配線として機能する。
【0124】なお、電流制御TFT604は図4(C)
のpチャネル型TFT202を用いて形成される。従っ
て、構造の説明はpチャネル型TFT202の説明を参
照すれば良い。なお、本実施例ではシングルゲート構造
としているが、ダブルゲート構造もしくはトリプルゲー
ト構造であっても良い。
【0125】また、配線708は電流制御TFTのソー
ス配線(電流供給線に相当する)であり、707は電流
制御TFTの画素電極710上に重ねることで画素電極
710と電気的に接続する電極である。
【0126】なお、画素電極710は、透明導電膜から
なる画素電極(発光素子の陽極)である。透明導電膜と
しては、酸化インジウムと酸化スズとの化合物、酸化イ
ンジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズま
たは酸化インジウムを用いることができる。また、前記
透明導電膜にガリウムを導入したものを用いても良い。
画素電極710は、上記配線を形成する前に平坦な層間
絶縁膜709上に形成する。本実施例においては、樹脂
からなる平坦化膜709を用いてTFTによる段差を平
坦化することは非常に重要である。後に形成される有機
発光層は非常に薄いため、段差が存在することによって
発光不良を起こす場合がある。従って、有機発光層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【0127】配線701〜708を形成後、図14に示
すようにバンク711を形成する。バンク711は10
0〜400nmの絶縁膜もしくは有機樹脂膜をパターニ
ングして形成すれば良い。
【0128】なお、バンク711は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク711の材料となる絶縁膜中にカー
ボン粒子や金属粒子を導入して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は1×106〜1×1
12Ωm(好ましくは1×108〜1×1010Ωm)と
なるようにカーボン粒子や金属粒子の導入量を調節すれ
ば良い。
【0129】画素電極710の上には有機発光層712
が形成される。なお、図14では一画素しか図示してい
ないが、本実施例ではR(赤)、G(緑)、B(青)の
各色に対応した発光層を作り分けている。また、本実施
例では蒸着法により低分子系有機発光材料を形成してい
る。具体的には、正孔注入層として20nm厚の銅フタ
ロシアニン(CuPc)膜を設け、その上に発光層とし
て70nm厚のトリス−8−キノリノラトアルミニウム
錯体(Alq3)膜を設けた積層構造としている。Al
3にキナクリドン、ペリレンもしくはDCM1といっ
た蛍光色素を導入することで発光色を制御することがで
きる。
【0130】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて有機発光層(発光及びそのた
めのキャリアの移動を行わせるための層)を形成すれば
良い。例えば、本実施例では低分子系有機発光材料を発
光層として用いる例を示したが、中分子系有機発光材料
や高分子系有機発光材料を用いても良い。なお、本明細
書中において、昇華性を有さず、かつ、分子数が20以
下または連鎖する分子の長さが10μm以下の有機発光
材料を中分子系有機発光材料とする。また、高分子系有
機発光材料を用いる例として、正孔注入層として20n
mのポリチオフェン(PEDOT)膜をスピン塗布法に
より設け、その上に発光層として100nm程度のパラ
フェニレンビニレン(PPV)膜を設けた積層構造とし
ても良い。なお、PPVのπ共役系高分子を用いると、
赤色から青色まで発光波長を選択できる。また、電荷輸
送層や電荷注入層として炭化珪素等の無機材料を用いる
ことも可能である。これらの有機発光材料や無機材料は
公知の材料を用いることができる。
【0131】次に、有機発光層712の上には導電膜か
らなる陰極713が設けられる。本実施例の場合、導電
膜としてアルミニウムとリチウムとの合金膜を用いる。
勿論、公知のMgAg膜(マグネシウムと銀との合金
膜)を用いても良い。陰極材料としては、周期表の1族
もしくは2族に属する元素からなる導電膜もしくはそれ
らの元素を導入した導電膜を用いれば良い。
【0132】この陰極713まで形成された時点で発光
素子714が完成する。発光素子714は、画素電極
(陽極)710、有機発光層712及び陰極713から
なる。
【0133】発光素子714を完全に覆うようにしてパ
ッシベーション膜715を設けることは有効である。パ
ッシベーション膜715としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。
【0134】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にD
LC(ダイヤモンドライクカーボン)膜を用いることは
有効である。DLC膜は室温から100℃以下の温度範
囲で成膜可能であるため、耐熱性の低い有機発光層71
2の上方にも容易に成膜することができる。また、DL
C膜は酸素に対するブロッキング効果が高く、有機発光
層712の酸化を抑制することが可能である。そのた
め、この後に続く封止工程を行う間に有機発光層712
が酸化するといった問題を防止できる。
【0135】さらに、パッシベーション膜715上に封
止材716を設け、カバー材717を貼り合わせる。封
止材716としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材717はガラス基板や合成石英ガラス基板
やプラスチック基板(プラスチックフィルムも含む)の
両面に炭素膜(好ましくはダイヤモンドライクカーボン
膜)を形成したものを用いる。
【0136】こうして図14に示すような構造の発光装
置が完成する。なお、バンク711を形成した後、パッ
シベーション膜715を形成するまでの工程をマルチチ
ャンバー方式(またはインライン方式)の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材717を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。
【0137】こうして、基板にnチャネル型TFT60
1、602、スイッチングTFT(nチャネル型TF
T)603および電流制御TFT(nチャネル型TF
T)604が形成される。ここまでの製造工程で必要と
したマスク数は、一般的なアクティブマトリクス型発光
装置よりも少ない。
【0138】即ち、TFTの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。
【0139】さらに、図14を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いn
チャネル型TFTを形成することができる。そのため、
信頼性の高い発光装置を実現できる。
【0140】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、D/Aコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。
【0141】さらに、発光素子を保護するための封止
(または封入)工程まで行った後の本実施例の発光装置
について図15を用いて説明する。なお、必要に応じて
図14で用いた符号を引用する。
【0142】図15(A)は、発光素子の封止までを行
った状態を示す上面図、図15(B)は図15(A)を
C−C’で切断した断面図である。点線で示された80
1はソース側駆動回路、806は画素部、807はゲー
ト側駆動回路である。また、901はカバー材、902
は第1シール材、903は第2シール材であり、第1シ
ール材902で囲まれた内側には封止材907が設けら
れる。
【0143】なお、904はソース側駆動回路801及
びゲート側駆動回路807に入力される信号を伝送する
ための配線であり、外部入力端子となるFPC(フレキ
シブルプリントサーキット)905からビデオ信号やク
ロック信号を受け取る。なお、ここではFPCしか図示
されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにFPC
もしくはPWBが取り付けられた状態をも含むものとす
る。
【0144】次に、断面構造について図15(B)を用
いて説明する。基板700の上方には画素部806、ゲ
ート側駆動回路807が形成されており、画素部806
は電流制御TFT604とそのドレインに電気的に接続
された画素電極711を含む複数の画素により形成され
る。また、ゲート側駆動回路807はnチャネル型TF
T201とpチャネル型TFT202とを組み合わせた
CMOS回路(図14参照)を用いて形成される。
【0145】画素電極710は発光素子の陽極として機
能する。また、画素電極710の両端にはバンク711
が形成され、画素電極710上には有機発光層712お
よび発光素子の陰極713が形成される。
【0146】陰極713は全画素に共通の配線としても
機能し、接続配線904を経由してFPC905に電気
的に接続されている。さらに、画素部806及びゲート
側駆動回路807に含まれる素子は全て陰極713およ
びパッシベーション膜715で覆われている。
【0147】また、第1シール材902によりカバー材
901が貼り合わされている。なお、カバー材901と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第1シール材902の内
側には封止材716が充填されている。なお、第1シー
ル材902、封止材716としてはエポキシ系樹脂を用
いるのが好ましい。また、第1シール材902はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材716の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。
【0148】発光素子を覆うようにして設けられた封止
材716はカバー材901を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材901を構
成するプラスチック基板901aの材料としてFRP(F
iberglass-Reinforced Plastics)、PVF(ポリビニ
ルフロライド)、マイラー、ポリエステルまたはアクリ
ルを用いることができる。
【0149】また、封止材716を用いてカバー材90
1を接着した後、封止材907の側面(露呈面)を覆う
ように第2シール材903を設ける。第2シール材90
3は第1シール材902と同じ材料を用いることができ
る。
【0150】以上のような構造で発光素子を封止材71
6に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の有機発光層
の酸化による劣化を促す物質が侵入することを防ぐこと
ができる。従って、信頼性の高い発光装置が得られる。
【0151】以上のようにして作製される発光装置にお
ける配線は、半導体膜との十分な接触がなされており、
前記発光装置の動作特性や信頼性も十分なものとなり得
る。また、画素部においては、コンタクトの数を最小限
に留めてあるので、開口率が向上させることを可能とす
る。このように、発光装置の動作特性や信頼性を向上さ
せ、高精細な表示を実現することが可能となる。そし
て、このような発光装置は各種電気器具の表示部として
用いることができる。
【0152】なお、本実施例は実施例1〜6を組み合わ
せて用いて作製することが可能である。
【0153】(実施例8)本発明を実施して形成された
CMOS回路や画素部はアクティブマトリクス型液晶デ
ィスプレイ(液晶表示装置)に用いることができる。即
ち、それら液晶表示装置を表示部に組み込んだ電気器具
全てに本発明を実施できる。
【0154】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、パーソナルコンピュータ、携帯情報端
末(モバイルコンピュータ、携帯電話または電子書籍
等)などが挙げられる。それらの一例を図16、図17
及び図18に示す。
【0155】図16(A)はパーソナルコンピュータで
あり、本体3001、画像入力部3002、表示部30
03、キーボード3004等を含む。
【0156】図16(B)はビデオカメラであり、本体
3101、表示部3102、音声入力部3103、操作
スイッチ3104、バッテリー3105、受像部310
6等を含む。
【0157】図16(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体3201、カメラ部
3202、受像部3203、操作スイッチ3204、表
示部3205等を含む。
【0158】図16(D)はゴーグル型ディスプレイで
あり、本体3301、表示部3302、アーム部330
3等を含む。
【0159】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体3401、表示部3402、スピーカ部340
3、記録媒体3404、操作スイッチ3405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
【0160】図16(F)はデジタルカメラであり、本
体3501、表示部3502、接眼部3503、操作ス
イッチ3504、受像部(図示しない)等を含む。
【0161】図17(A)はフロント型プロジェクター
であり、投射装置3601、スクリーン3602等を含
む。
【0162】図17(B)はリア型プロジェクターであ
り、本体3701、投射装置3702、ミラー370
3、スクリーン3704等を含む。
【0163】なお、図17(C)は、図17(A)及び
図17(B)中における投射装置3601、3702の
構造の一例を示した図である。投射装置3601、37
02は、光源光学系3801、ミラー3802、380
4〜3806、ダイクロイックミラー3803、プリズ
ム3807、液晶表示装置3808、位相差板380
9、投射光学系3810で構成される。投射光学系38
10は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図17(C)中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、IRフィルム等の光学系を設けてもよい。
【0164】また、図17(D)は、図17(C)中に
おける光源光学系3801の構造の一例を示した図であ
る。本実施例では、光源光学系3801は、リフレクタ
ー3811、光源3812、レンズアレイ3813、3
814、偏光変換素子3815、集光レンズ3816で
構成される。なお、図17(D)に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、IRフィルム等の光
学系を設けてもよい。
【0165】ただし、図17に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
【0166】図18(A)は携帯電話であり、4001
は表示用パネル、4002は操作用パネルである。表示
用パネル4001と操作用パネル4002とは接続部4
003において接続されている。接続部4003におけ
る、表示用パネル4001の表示部4004が設けられ
ている面と操作用パネル4002の操作キー4006が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部4005、操作キー400
6、電源スイッチ4007、音声入力部4008を有し
ている。
【0167】図18(B)は携帯書籍(電子書籍)であ
り、本体4101、表示部4102、4103、記憶媒
体4104、操作スイッチ4105、アンテナ4106
等を含む。
【0168】図18(C)はディスプレイであり、本体
4201、支持台4202、表示部4203等を含む。
本発明のディスプレイは特に大画面化した場合において
有利であり、対角10インチ以上(特に30インチ以
上)のディスプレイには有利である。
【0169】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例1〜7のいずれ
かを組み合わせて形成された液晶表示装置を適応するこ
とが可能である。
【0170】
【発明の効果】本発明のように、非晶質半導体膜に触媒
元素および希ガス元素を添加して加熱処理を行うことに
より、結晶核の発生を抑制し結晶核の発生密度を低くす
ることができるため、触媒元素の作用により配向がそろ
い、希ガス元素の作用により粒径の大きな結晶粒が集ま
った良好な結晶質半導体膜を得ることができる。
【0171】さらに、結晶化の加熱処理を行った後、レ
ーザ光を照射して結晶質半導体膜中に残存した非晶質領
域をなくし、結晶粒径が大きく、結晶化率の高い結晶質
半導体膜を得ることができる。
【0172】また、結晶質半導体膜に残留する触媒元素
をゲッタリング領域に移動させて、素子領域となる領域
の触媒元素濃度を低減しているため、このような結晶質
半導体膜を用いて作製されたTFTは、高い電界効果移
動度や低いオフ電流等、動作特性が高く、信頼性の高い
TFTを実現することができる。さらにこのTFTを駆
動回路やスイッチング素子に用いることにより、優れた
表示能を有する半導体装置(液晶表示装置)を実現する
ことができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態を示す図。
【図2】 本発明を用いてTFTを作製する工程を示す
図。
【図3】 本発明を用いてTFTを作製する工程を示す
図。
【図4】 本発明を用いてTFTを作製する工程を示す
図。
【図5】 本発明の実施の一例を示す図。
【図6】 本発明の実施の一例を示す図。
【図7】 本発明を用いて形成された結晶質シリコン膜
をEBSPにより観察した結果を示す図。
【図8】 従来技術を用いて形成された結晶質シリコ
ン膜をEBSPにより観察した結果を示す図。
【図9】 (A)結晶核の発生密度と加熱処理温度との
関係を示す図(B)結晶化率と加熱処理温度との関係を
示す図
【図10】 発明の実施の一例を示す図。
【図11】 発明の実施の一例を示す図。
【図12】 発明の実施の一例を示す図。
【図13】 発明の実施の一例を示す図。
【図14】 発光装置の一例を示す図。
【図15】 発光装置の一例を示す図。
【図16】 電気器具の一例を示す図。
【図17】 電気器具の一例を示す図。
【図18】 電気器具の一例を示す図。
【図19】 結晶核が発生した様子を観察した結果を示
す図。
フロントページの続き Fターム(参考) 2H092 KA05 MA05 MA08 MA27 MA29 MA30 NA24 5F052 AA02 AA11 AA24 BA02 BB02 BB03 BB07 CA10 DA02 DB03 DB07 EA16 FA06 FA19 HA06 JA01 5F110 AA01 AA06 BB02 BB04 BB05 CC02 DD02 DD14 DD15 DD17 EE01 EE04 EE14 EE23 EE28 EE44 FF04 FF30 GG02 GG13 GG16 GG32 GG33 GG34 GG43 GG45 GG51 GG52 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL11 HM15 NN03 NN04 NN22 NN24 NN27 NN35 NN73 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP13 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ23 QQ28

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に非晶質半導体膜を形成する第
    1の工程と、 前記非晶質半導体膜に希ガス元素を添加する第2の工程
    と、 前記非晶質半導体膜に触媒元素を添加する第3の工程
    と、 前記第3の工程の後、加熱処理を行い結晶質半導体膜を
    形成する第4の工程と、 前記結晶質半導体膜にレーザ光を照射する第5の工程
    と、 ゲッタリング領域を形成する第6の工程と、 前記結晶質半導体膜中の触媒元素を前記ゲッタリング領
    域に移動させる第7の 工程と、を含むことを特徴とする半導体装置の作製方
    法。
  2. 【請求項2】絶縁表面上にスパッタ法またはPCVD法
    を用いて非晶質半導体膜を形成する第1の工程と、 前記非晶質半導体膜にイオン注入法、またはイオンドー
    プ法を用いて希ガス元素を1×1018〜1×1022/cm3
    の濃度で添加する第2の工程と、 前記非晶質半導体膜に触媒元素を添加する第3の工程
    と、 前記第3の工程の後、加熱処理を行い結晶質半導体膜を
    形成する第4の工程と、 前記結晶質半導体膜にレーザ光を照射する第5の工程
    と、 ゲッタリング領域を形成する第6の工程と、 前記結晶質半導体膜中の触媒元素を前記ゲッタリング領
    域に移動させる第7の工程と、 を含むことを特徴とする半導体装置の作製方法。
  3. 【請求項3】絶縁表面上に希ガス元素を含む非晶質半導
    体膜を形成する第1の工程と、 前記非晶質半導体膜に触媒元素を添加する第2の工程
    と、 前記第2の工程の後、加熱処理を行い結晶質半導体膜を
    形成する第3の工程と、 前記結晶質半導体膜にレーザ光を照射する第4の工程
    と、 ゲッタリング領域を形成する第5の工程と、 前記結晶質半導体膜中の触媒元素を前記ゲッタリング領
    域に移動させるための加熱処理を行う第6の工程と、 を含むことを特徴とする半導体装置の作製方法。
  4. 【請求項4】絶縁表面上に希ガス元素を含む原料ガスを
    用いてスパッタ法またはPCVD法により希ガス元素を
    1×1018〜1×1022/cm3の濃度で含む非晶質半導体
    膜を形成する第1の工程と、 前記非晶質半導体膜に触媒元素を添加する第2の工程
    と、 前記第2の工程の後、加熱処理を行い結晶質半導体膜を
    形成する第3の工程と、 前記結晶質半導体膜にレーザ光を照射する第4の工程
    と、 ゲッタリング領域を形成する第5の工程と、 前記結晶質半導体膜中の触媒元素を前記ゲッタリング領
    域に移動させるための加熱処理を行う第6の工程と、 を含むことを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項1乃至請求項4のいずれか一項にお
    いて、前記ゲッタリング領域にはゲッタリング作用を有
    するn型不純物元素が含まれていることを特徴とする半
    導体装置の作製方法。
  6. 【請求項6】請求項1乃至請求項4のいずれか一項にお
    いて、前記ゲッタリング領域にはゲッタリング作用を有
    するn型不純物元素および希ガス元素が含まれているこ
    とを特徴とする半導体装置の作製方法。
  7. 【請求項7】請求項1乃至請求項4のいずれか一項にお
    いて、前記ゲッタリング領域にはゲッタリング作用を有
    するn型不純物元素またはp型不純物元素および希ガス
    元素が含まれていることを特徴とする半導体装置の作製
    方法。
  8. 【請求項8】請求項6において、前記n型不純物元素
    は、リンであることを特徴とする半導体装置の作製方
    法。
  9. 【請求項9】請求項7において、前記p型不純物元素
    は、ボロンであることを特徴とする半導体装置の作製方
    法。
  10. 【請求項10】請求項1乃至請求項4のいずれか一項に
    おいて、前記希ガス元素は、アルゴンであることを特徴
    とする半導体装置の作製方法。
  11. 【請求項11】請求項1乃至請求項4のいずれか一項に
    おいて、前記結晶質半導体膜を形成するための加熱処理
    は、光源の輻射熱を用いて加熱処理を行う方法、加熱し
    た不活性気体により加熱処理を行う方法、炉を用いて加
    熱処理を行う方法のいずれかを用いた加熱処理であるこ
    とを特徴とする半導体装置の作製方法。
  12. 【請求項12】請求項1乃至請求項4のいずれか一項に
    おいて、前記結晶質半導体膜に残留する触媒元素を前記
    ゲッタリング領域に移動させるための加熱処理は、光源
    の輻射熱を用いて加熱処理を行う方法、加熱した不活性
    気体により加熱処理を行う方法、炉を用いて加熱処理を
    行う方法のいずれかを用いた加熱処理であることを特徴
    とする半導体装置の作製方法。
  13. 【請求項13】請求項1乃至請求項4のいずれか一項に
    おいて、前記触媒元素は、Fe、Co、Ni、Al、R
    u、Rh、Pd、Os、Ir、Pt、Cu、Ag、A
    u、Sn、Sbから選ばれた一種または複数の元素であ
    ることを特徴とする半導体装置の作製方法。
  14. 【請求項14】絶縁表面上に下地絶縁膜と、 前記下地絶縁膜上にチャネル形成領域、ソース領域また
    はドレイン領域を含む半導体層と、 前記半導体層上にゲート絶縁膜と、 前記ゲート絶縁膜上にゲート電極と、を有する半導体装
    置であって、 前記半導体層は、1×1018〜1×1022/cm3の濃度で
    希ガス元素を含み、100〜200μm2のサイズの結
    晶粒が集まっていることを特徴とする半導体装置。
JP2001197383A 2001-06-28 2001-06-28 半導体装置の作製方法 Expired - Fee Related JP5127101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197383A JP5127101B2 (ja) 2001-06-28 2001-06-28 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197383A JP5127101B2 (ja) 2001-06-28 2001-06-28 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003017407A true JP2003017407A (ja) 2003-01-17
JP2003017407A5 JP2003017407A5 (ja) 2008-08-14
JP5127101B2 JP5127101B2 (ja) 2013-01-23

Family

ID=19034997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197383A Expired - Fee Related JP5127101B2 (ja) 2001-06-28 2001-06-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5127101B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216658A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 薄膜半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203824A (ja) * 1995-01-31 1996-08-09 Toyota Motor Corp 結晶質薄膜の製造方法
JPH08250423A (ja) * 1994-12-28 1996-09-27 Lg Electron Inc 多結晶シリコンの製造方法
JPH10270363A (ja) * 1997-03-27 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1154760A (ja) * 1997-07-30 1999-02-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
JPH11283922A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2001085701A (ja) * 1999-04-06 2001-03-30 Matsushita Electric Ind Co Ltd 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250423A (ja) * 1994-12-28 1996-09-27 Lg Electron Inc 多結晶シリコンの製造方法
JPH08203824A (ja) * 1995-01-31 1996-08-09 Toyota Motor Corp 結晶質薄膜の製造方法
JPH10270363A (ja) * 1997-03-27 1998-10-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1154760A (ja) * 1997-07-30 1999-02-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
JPH11283922A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2001085701A (ja) * 1999-04-06 2001-03-30 Matsushita Electric Ind Co Ltd 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216658A (ja) * 2005-02-02 2006-08-17 Seiko Epson Corp 薄膜半導体装置の製造方法
JP4734944B2 (ja) * 2005-02-02 2011-07-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法

Also Published As

Publication number Publication date
JP5127101B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP4267266B2 (ja) 半導体装置の作製方法
US6830994B2 (en) Method of manufacturing a semiconductor device having a crystallized semiconductor film
JP6062497B2 (ja) 液晶表示装置
US6878968B1 (en) Semiconductor device
US7709894B2 (en) Semiconductor device including a transistor with a gate electrode having a taper portion
US7501653B2 (en) Method of manufacturing semiconductor device having a circuit including thin film transistors
TWI390811B (zh) 雷射照射方法及結晶系半導體膜的製造方法
US20030030144A1 (en) Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same
US6756608B2 (en) Semiconductor device and method of manufacturing the same
US7507617B2 (en) Method for manufacturing semiconductor device
JP5046439B2 (ja) 半導体装置の作製方法
JP4841740B2 (ja) 半導体装置の作製方法
JP5292453B2 (ja) 半導体装置の作製方法
JP4712156B2 (ja) 半導体装置の作製方法
JP2003142402A (ja) 半導体装置の作製方法
JP5127101B2 (ja) 半導体装置の作製方法
JP4137555B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP2002353141A (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP2003031589A (ja) 半導体装置およびその作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP2002359251A (ja) 半導体装置の作製方法
JP2004281577A (ja) 半導体素子の製造方法、電気光学装置、電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees