JPH10270363A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH10270363A
JPH10270363A JP9094607A JP9460797A JPH10270363A JP H10270363 A JPH10270363 A JP H10270363A JP 9094607 A JP9094607 A JP 9094607A JP 9460797 A JP9460797 A JP 9460797A JP H10270363 A JPH10270363 A JP H10270363A
Authority
JP
Japan
Prior art keywords
semiconductor film
gettering
heat treatment
film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9094607A
Other languages
English (en)
Other versions
JP3544280B2 (ja
Inventor
Hideto Onuma
英人 大沼
Shunpei Yamazaki
舜平 山崎
Setsuo Nakajima
節男 中嶋
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP09460797A priority Critical patent/JP3544280B2/ja
Priority to US09/050,182 priority patent/US6893503B1/en
Priority to KR1019980011579A priority patent/KR100530677B1/ko
Publication of JPH10270363A publication Critical patent/JPH10270363A/ja
Application granted granted Critical
Publication of JP3544280B2 publication Critical patent/JP3544280B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 低温プロセスの特徴を生かしたまま珪素を含
む半導体膜中から触媒元素を除去するための技術を提供
する。 【解決手段】 ガラス基板２０１上に珪素を含む非晶質
膜２０３を形成し、触媒元素を利用して結晶化する。そ
して、結晶性珪素膜に対して１５族に属する不純物元素
を選択的に導入し、ゲッタリング領域２０８、２０９お
よび被ゲッタリング領域２１０を形成する。さらに、加
熱処理によって珪素膜中の触媒元素をゲッタリング領域
へと移動させる。このゲッタリング工程により触媒元素
が十分に低減された結晶性珪素膜２１１を得ることがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は半導体薄膜を利用し
た半導体装置の作製方法に関する技術であり、特に珪素
を含む結晶性半導体膜を利用した薄膜トランジスタ（Th
in Film Transistor：ＴＦＴ）の作製方法に関する。
【０００２】なお、本明細書において、半導体装置とは
半導体を利用して機能する装置全般を指すものであり、
ＴＦＴの如き単体素子のみならず、電気光学装置やそれ
を搭載した応用製品等も半導体装置の範疇に含むものと
する。
【０００３】
【従来の技術】近年、ガラス基板等に上にＴＦＴを形成
して半導体回路を構成する技術が急速に進んでいる。そ
の様な半導体回路としてはアクティブマトリクス型液晶
表示装置の様な電気光学装置が代表的である。
【０００４】アクティブマトリクス型液晶表示装置は、
同一基板上に画素マトリクス回路とドライバー回路とを
設けたモノシリック型表示装置である。また、さらにメ
モリ回路やクロック発生回路等のロジック回路を内蔵し
たシステムオンパネルの開発も進められている。
【０００５】この様なドライバー回路やロジック回路は
高速動作を行う必要があるので、活性層として非晶質珪
素膜（アモルファスシリコン膜）を用いることは不適当
である。そのため、現状では結晶性珪素膜（ポリシリコ
ン膜）を活性層としたＴＦＴが主流になりつつある。
【０００６】本発明者らは、ガラス基板上に結晶性珪素
膜を得るための技術として特開平７−１３０６５２号公
報記載の技術を開示している。同公報記載の技術は、非
晶質珪素膜に対して結晶化を助長する触媒元素を添加
し、加熱処理を行うことで結晶性珪素膜を形成するもの
である。
【０００７】この技術は触媒元素の作用により非晶質珪
素膜の結晶化温度を50〜100 ℃も引き下げることが可能
であり、結晶化に要する時間も 1/5〜1/10にまで低減す
ることができる。また、この技術によって得られる結晶
性珪素膜は優れた結晶性を有することが実験的に確かめ
られている。
【０００８】
【発明が解決しようとする課題】ところで、上記触媒元
素としてはニッケル、コバルトなどの金属元素が用いら
れる。この様な金属元素は珪素膜中に深い準位を形成し
てキャリアを捕獲するため、ＴＦＴの電気特性や信頼性
に悪影響を及ぼすことが懸念される。
【０００９】また、ＴＦＴの活性層中に残存した触媒元
素は不規則に偏析することが確認されている。本発明者
らはその領域が微弱な電流の逃げ道（リークパス）にな
ると考え、オフ電流（ＴＦＴがオフ状態にある時の電
流）の突発的な増加を招く原因になっていると考えた。
【００１０】従って、結晶化後は触媒元素を速やかに除
去するか、または電気特性に影響しない程度にまで低減
することが望ましい。そのための手段として、本発明者
らはハロゲン元素によるゲッタリング効果を利用した出
願を既に済ませている。
【００１１】しかしながら、上記手段を用いる場合には
８００℃以上の高温処理が必要となるため耐熱性の低い
ガラス基板を用いることができない。即ち、触媒元素を
用いた低温プロセスの特徴を効果的に生かすことができ
ない。
【００１２】本発明は上記問題点を鑑みて成されたもの
であり、低温プロセスの特徴を生かしたまま珪素を含む
結晶性半導体膜中から触媒元素を除去または低減するた
めの技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上に珪素を含む非晶質
半導体膜を形成する第１の工程と、前記非晶質半導体膜
に対して該非晶質半導体膜の結晶化を助長する触媒元素
を導入する第２の工程と、加熱処理により前記非晶質半
導体膜を結晶化させる第３の工程と、前記第３の工程で
得られた珪素を含む半導体膜に対して１５族に属する不
純物元素を選択的に導入する第４の工程と、加熱処理に
より前記不純物元素を導入した領域に前記触媒元素をゲ
ッタリングさせる第５の工程と、を少なくとも含み、前
記第５の工程における加熱処理は前記基板の歪点を超え
ない温度範囲で行われることを特徴とする。
【００１４】また、他の発明の構成は、絶縁表面を有す
る基板上に珪素を含む非晶質半導体膜を形成する第１の
工程と、前記非晶質半導体膜に対して該非晶質半導体膜
の結晶化を助長する触媒元素を選択的に導入する第２の
工程と、加熱処理により前記非晶質半導体膜の少なくと
も一部を結晶化させる第３の工程と、前記第３の工程に
より得られた珪素を含む半導体膜に対して１５族に属す
る不純物元素を選択的に導入する第４の工程と、加熱処
理により前記不純物元素を導入した領域に前記触媒元素
をゲッタリングさせる第５の工程と、を少なくとも含
み、前記第５の工程における加熱処理は前記基板の歪点
を超えない温度範囲で行われることを特徴とする。
【００１５】なお、非晶質半導体膜を結晶化させる工程
と１５族に属する不純物元素を導入する工程との間に、
半導体膜に対してレーザー光または強光を照射する工程
を設けることもできる。
【００１６】本発明の基本的な目的は、珪素を含む非晶
質半導体膜の結晶化に使用した触媒元素を結晶性半導体
膜中から除去することであり、そのための手段として１
５族から選ばれた元素によるゲッタリング効果を利用す
る。
【００１７】上記触媒元素としてはＮｉ（ニッケル）、
Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、
Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）が代表的であ
る。本発明者らの実験では、ニッケルが最も適した元素
であることが判明している。
【００１８】また、上記触媒元素をゲッタリングする１
５族元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒
素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げら
れるが、特に顕著な作用効果を示すのはリンである。
【００１９】典型的な例としては、触媒元素としてニッ
ケル、ゲッタリング元素（１５族元素）としてリンを使
用した場合、600 ℃前後の加熱処理によってリンとニッ
ケルが安定な結合状態を示す。この時、Ｎｉ3 Ｐ、Ｎｉ
5 Ｐ2 、Ｎｉ2 Ｐ、Ｎｉ3 Ｐ2 、Ｎｉ2 Ｐ3 、ＮｉＰ
2 、ＮｉＰ3 という結合状態をとりうる。
【００２０】以上の様に、珪素を含む非晶質半導体膜の
結晶化を助長する触媒元素としてニッケルを使用した場
合、１５族元素であるリンの作用によってニッケルをゲ
ッタリングすることが可能である。この効果を利用する
ことで結晶性半導体膜中から触媒元素を除去または低減
することができる。
【００２１】なお、通常、上記触媒元素（金属元素）は
どれも結晶粒界において安定な状態をとるため、結晶粒
界に偏析しやすい性質をもつ。例えば、単結晶シリコン
中からの金属元素のゲッタリングに上述の性質を利用す
る技術がある。
【００２２】ところが、本発明ではその様な結晶粒界を
含む結晶性半導体膜中から触媒元素を除去することを目
的としている。この発想は従来の技術にはなかったもの
であり、本発明の特徴の一つであると言える。
【００２３】
【発明の実施の形態】ガラス基板上に珪素を含む非晶質
半導体膜２０３を形成し、触媒元素（例えばニッケル）
を利用した加熱処理により珪素を含む結晶性半導体膜２
０５を得る。そして、結晶性半導体膜２０５に対してレ
ーザー照射を行い、結晶性の改善された結晶性半導体膜
２０６を得る。
【００２４】次に、触媒元素の濃度を低減させたい領域
（被ゲッタリング領域）をレジストマスク２０７で覆
い、図２（Ｄ）に示す様なＰ元素のドーピング工程を行
う。この工程によりＰ元素を高濃度に含んだ領域（ゲッ
タリング領域）２０８、２０９および被ゲッタリング領
域２１０が形成される。
【００２５】そして、レジストマスク２０７を除去した
後にゲッタリングのための加熱処理を行い、被ゲッタリ
ング領域２１０中に存在する触媒元素を、ゲッタリング
領域２０８、２０９へと移動させる。
【００２６】最後に、被ゲッタリング領域２１０のみを
パターニングによって選択的に残し、触媒元素の濃度が
十分に低減された結晶性半導体膜２１１を得る。
【００２７】
【実施例】
〔実施例１〕本実施例では、触媒元素としてニッケルを
用いて結晶化した結晶性珪素膜（ポリシリコン膜）中か
ら、Ｐ（リン）を利用してニッケルをゲッタリングする
ための手段および効果について説明する。
【００２８】まず、図２（Ａ）に示すように、ガラス基
板２０１上に下地膜として、酸化珪素膜２０２をプラズ
マＣＶＤ法により 200nmの厚さに成膜する。次に、減圧
熱ＣＶＤ法（またはプラズマＣＶＤ法）により、非晶質
珪素膜２０３を50nmの厚さに成膜する。この膜厚は10〜
75nm（好ましくは15〜45nm）の厚さであれば良い。
【００２９】なお、非晶質珪素膜以外にも珪素を含む非
晶質半導体膜、例えばＳｉx Ｇｅ1-x （０＜Ｘ＜１）を
用いることもできる。
【００３０】次に、非晶質珪素膜２０３の結晶化を行
う。詳細な条件は特開平8-130652号公報の実施例１に記
載する内容を参考にすると良い。
【００３１】まず、酸素雰囲気中においてＵＶ光を照射
することにより非晶質珪素膜２０３の表面に図示しない
極薄い酸化膜を形成する。この酸化膜は、後に塗布され
るニッケルを含んだ溶液の濡れ性を向上させる機能を有
する。
【００３２】次にニッケルを１０ｐｐｍ（重量換算）で
含有したニッケル酢酸塩溶液を塗布する。そしてスピン
コーターにより、余分な溶液を吹き飛ばして除去し、非
晶質珪素膜２０３の表面に極薄いニッケル含有層２０４
を形成する。
【００３３】図２（Ａ）に示す状態を得たら、窒素雰囲
気中で600 ℃、4hrsの加熱処理を行い、非晶質珪素膜２
０３を結晶化する。この結晶化工程により結晶性珪素膜
２０５が得られる。（図２（Ｂ）
【００３４】なお、この結晶化工程に従えば粒界を含む
多結晶シリコン膜（ポリシリコン膜）が形成されるが、
異なる条件で微結晶状態のシリコン膜を得るのであって
も構わない。
【００３５】また、上記加熱処理は電熱炉において550
〜700 ℃（好ましくは550 〜650 ℃）の温度で行うこと
ができる。この時、加熱温度の上限はガラス基板の耐熱
性を考慮して使用するガラス基板のガラス歪点より低く
することが必要である。ガラス歪点を超えるとガラス基
板の反り、縮み等が顕在化してしまう。
【００３６】上記加熱処理はファーネスアニール（電熱
炉内での加熱処理）によって行われる。なお、レーザー
アニールまたはランプアニール等の加熱手段を用いるこ
とも可能である。
【００３７】次に、得られた結晶性珪素膜２０５に対し
てレーザー光の照射を行い、結晶性の改善された結晶性
珪素膜２０６を得る。本実施例ではＫｒＦエキシマレー
ザー（波長２４８ｎｍ）を用いるが、ＸｅＣｌエキシマ
レーザーやＹＡＧレーザー等を用いることもできる。
（図２（Ｃ））
【００３８】本実施例で用いるエキシマレーザーはパル
ス発振型のレーザーであり、レーザー光が照射されるこ
とにより被照射領域において瞬間的に溶融固化が繰り返
される。そのため、エキシマレーザー光を照射すること
により、一種の非平衡状態が形成され、ニッケルが非常
に動きやすい状態となっている。
【００３９】また、図２（Ｂ）に示す結晶化工程で得ら
れる結晶性珪素膜２０５は非晶質成分が不規則に残存す
る。しかし、レーザー光の照射によってその様な非晶質
成分を完全に結晶化することができるため結晶性は大幅
に改善される。なお、このレーザー照射工程を省略する
ことは可能である。
【００４０】レーザー光の照射が終了したら、結晶性珪
素膜２０６の表面の酸化膜を一旦除去し、再び薄い酸化
膜（図示せず）を形成する。この酸化膜は酸素雰囲気中
でＵＶ光を照射することで得られる。そして、その上に
レジストマスク２０７を形成する。前述の酸化膜はレジ
ストマスク２０７の密着性を高める効果がある。
【００４１】次にＰ（リン）元素のドーピング工程をプ
ラズマドーピング法（またはイオン注入法）で行う。ド
ーピング条件はＲＦ電力を20W 、加速電圧を 5〜30keV
（代表的には10keV)に設定し、Ｐ元素のドーズ量は 1×
1013ions/cm2以上（好ましくは 5×1013〜 5×1014ions
/cm2）で行えば良い。
【００４２】なお、後述するがＰ元素ドーピング注入工
程の最適条件は、後に行うゲッタリングのための加熱処
理の条件によって変化する。従って、実施者はプロセス
的見地および経済的見地から最適条件を決定しなければ
ならない。現状において、本発明者らは加速電圧は 10k
eVとし、ドーズ量は 1×1014〜 5×1014ions/cm2とする
ことが好ましいと考えている。
【００４３】本発明では結晶性珪素膜２０６中に残留す
るニッケルの濃度に比較して、Ｐ元素の濃度が１桁以上
高くなる様な条件を設定してＰ元素ドーピング工程を行
うことが好ましい。前述の 5×1014ions/cm2というドー
ズ量は濃度換算すると、約 4×1020atoms/cm3 に対応す
る。
【００４４】本発明者らの計測によれば、図２（Ｂ）の
工程が終了した時点での結晶性珪素膜２０６中におい
て、残留ニッケル濃度の最高値は 1×1019atoms/cm3 程
度である。従って、この場合はＰ元素が膜中に最低でも
1×1020atoms/cm3 程度以上残留するようにドーピング
条件を設定すれば良い。
【００４５】このＰ元素のドーピングは図２（Ｄ）の２
０８、２０９で示される領域（以下、ゲッタリング領域
と呼ぶ）に対して行われる。このドーピングの結果、ゲ
ッタリング領域２０８、２０９はＰ元素を高濃度に含有
した領域となる。また、これらの領域はドーピングされ
るイオンの衝撃によって非晶質化される。
【００４６】また、２１０で示される領域（以下、被ゲ
ッタリング領域と呼ぶ）は、レジストマスク２０７によ
って保護されるためＰ元素はドーピングされない。従っ
て、成膜時の状態が維持されたままの結晶性を有した領
域となる。
【００４７】Ｐ元素のドーピング工程が終了したら、レ
ジストマスク２０７を除去した後ゲッタリングのための
加熱処理を行い、被ゲッタリング領域２１０の内部に残
存するニッケルを、ゲッタリング領域２０８、２０９に
移動させる。こうしてニッケル濃度が低減された被ゲッ
タリング領域２１１を得る。（図２（Ｅ））
【００４８】この時、加熱処理は電熱炉中において不活
性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元
素を含む酸化性雰囲気にいずれかで行えば良い。また、
温度は 500℃以上（好ましくは 550〜650 ℃）とすれば
良い。また、処理時間は 2時間以上（好ましくは 4〜12
時間）とすれば良い。
【００４９】なお、後述するが、加熱処理の温度および
時間によってゲッタリング効率は大きく変化する。即
ち、前述のＰ元素のドーピング条件と同様に、実施者が
プロセス的見地および経済的見地から最適条件を決定す
る必要がある。
【００５０】なお、現状において、本発明者らは 代表
的には600 ℃の温度で、 8時間程度のファーネスアニー
ル処理を行うことが好ましいと考えている。
【００５１】以上の様な加熱処理工程によって、被ゲッ
タリング領域２１０の内部のニッケルはゲッタリング領
域２０８、２０９へ（矢印の方向へ）と吸い出される。
このニッケルの移動は、前述のレーザー照射によりニッ
ケルが移動し易くなっていること、さらにゲッタリング
領域２０８、２０９が非晶質化していることにより助長
される。
【００５２】そして、パターニングによってゲッタリン
グ領域２０８、２０９を除去することで十分にニッケル
濃度が低減された島状パターン２１２が得られる。な
お、図２（Ｅ）に示す被ゲッタリング領域２１１におい
て、ゲッタリング領域２０８、２０９と隣接する周辺部
はニッケル濃度が高い可能性があるので、パターニング
時に一緒に除去することが望ましい。（図２（Ｆ））
【００５３】〔本発明の実施条件に関して〕本発明の構
成要件は、珪素を含む非晶質半導体膜を触媒元素（例
えばニッケル）を利用して結晶化する工程、選択的に
１５族元素（例えばリン）をドーピングしてゲッタリン
グ領域を形成する工程、加熱処理によって被ゲッタリ
ング領域内の触媒元素をゲッタリング領域に移動させる
工程である。
【００５４】特に、とが本発明の最大の目的である
「Ｐ元素による触媒元素のゲッタリング」に関わる工程
である。これらの工程において、考慮すべき代表的なパ
ラメータとして以下の４つが挙げられる。 （ａ）ゲッタリングのための加熱処理における処理温度 （ｂ）ゲッタリングのための加熱処理における処理時間 （ｃ）Ｐ元素の注入工程におけるドーズ量 （ｄ）Ｐ元素の注入工程における加速電圧
【００５５】本発明は上記パラメータが相互に関係して
成り立っており、どれかパラメータを動かすと他のパラ
メータの最適値もそれに伴って変化しうる。そこで、本
発明者らが行った実験およびそこから得られた知見につ
いて以下に述べる。
【００５６】まずドーピング工程を、加速電圧30keV 、
ドーズ量 5×1014ions/cm2で行い、処理時間を２時間に
固定した場合の温度依存性を説明する。図３（Ａ）〜
（Ｆ）に示される写真は、それぞれ順にアニールなし、
400 ℃、450 ℃、500 ℃、550℃、600 ℃の場合の実験
結果である。
【００５７】本実験では、被ゲッタリング領域に残存し
たニッケル（おそらくニッケルシリサイドとなってい
る）を選択的に除去することで発生する孔の数を評価し
た。この孔はＦＰＭ（HFとH2O2をモル比で0.5:0.5 に混
合した薬液）と呼ばれるエッチャント中に試料を室温で
１時間浸漬することで生じる。即ち、この孔が発生する
度合いが高いほど、高濃度にニッケルが残留していると
言える。
【００５８】なお、本実験では写真内の左中央にある 1
60×200 μｍのパターン（以下、観察パターンと略す）
を観察している。この写真を模式的に表すと図４の様に
なる。図４において、４０１、４０２は被ゲッタリング
領域、４０３がゲッタリング領域である。観察したパタ
ーンは４０１で示される領域に対応する。
【００５９】図３（Ａ）〜（Ｆ）の写真を観察すると、
温度が高くなるにつれて明らかに観察パターン内の孔の
数が減少する傾向が見られる。この事は、ゲッタリング
のための温度が高いほどゲッタリング効率が向上するこ
とを意味している。
【００６０】この傾向をグラフにまとめたものが図５で
ある。図５では横軸に処理温度、縦軸に偏析密度をとっ
ている。
【００６１】なお、ここでいう偏析密度とは単位面積当
たりに存在する孔の数であるが、ゲッタリング効率は被
ゲッタリング領域の形状毎に異なる傾向を示すので絶対
的な値ではない。従って、本実験では単にゲッタリング
効率の温度依存性の傾向を知るための指標として用いて
いる。
【００６２】図５では 160×200 μｍのパターンと参考
までに20×100 のパターンの二つについて調べた結果を
示しているが、両者ともに温度が高くなるにつれて偏析
密度が減少していくことが確認できる。特に、20×100
のパターンでは 160×200 μｍのパターンよりも急激に
減少する傾向が見られる。
【００６３】こうして本実験の評価対象である 160×20
0 μｍのパターンの結果より、ドーピング工程を加速電
圧30keV 、ドーズ量 5×1014ions/cm2で行い、ゲッタリ
ングの処理時間を２時間に固定した場合、その処理温度
は高いほど良い、即ち現状では600 ℃以上であることが
好ましいという結果が得られた。
【００６４】ここで、Ｐ元素によるゲッタリング効果は
ゲッタリング領域と被ゲッタリング領域との距離が問題
となる。これはゲッタリング現象が膜面と平行な方向で
のニッケルの移動によって進行することによる。
【００６５】160×200 μｍのパターンの場合、短辺が
160μｍであるのでこのパターンの中心から端部までの
距離がゲッタリング領域と被ゲッタリング領域の距離に
相当する。即ち、少なくとも 160μｍという距離の範囲
内では本実験の結果が適用できることを意味している。
なお、他の観察パターンの結果から、実際には 200〜25
0 μｍ程度の距離まで本実験と同様の結果が得られると
推測される。
【００６６】なお、この 160×200 μｍというサイズの
活性層は、実際にアクティブマトリクス型表示装置を構
成するＴＦＴの活性層パターンの一つであり、その中で
も特に大きいサイズに相当する。従って、本実験結果か
ら得られる知見は実質的にアクティブマトリクス型表示
装置を構成する全てのＴＦＴに適用できる。
【００６７】また、短辺が 200μｍ以上となる様なサイ
ズの活性層は、例えばドライバー回路を構成するＴＦＴ
にしか使用されず、その場合、活性層を複数に分割する
等の工夫で容易に回避することができる。また、短辺が
細ければ細いほどさらに低い温度で顕著なゲッタリング
効果を得られることは、図５の20×100 μｍのパターン
の結果からも明らかである。
【００６８】次に、本発明者らはガラス基板の耐熱性を
考慮して処理温度の上限を600 ℃に定め、処理時間依存
性について調べた。この実験では、処理温度を600 ℃に
固定し、ドーピング条件は加速電圧30keV 、ドーズ量 5
×1014ions/cm2で固定して行った。
【００６９】図６（Ａ）〜（Ｆ）に示される写真は、そ
れぞれ順にアニールなし、 1時間、2時間、 4時間、 8
時間、24時間の場合の実験結果である。なお、観察対象
は温度依存性の実験と同様のパターン（ 160×200 μ
ｍ）とし、評価方法は前述の孔の観察および偏析密度で
調べた。
【００７０】図６（Ａ）〜（Ｆ）に示す写真の観察結果
からも明らかな様に、処理時間が増加するにつれて被ゲ
ッタリング領域に発生する孔の数は減少する。特に、処
理時間が24時間となると完全に孔は発生しなくなる。
【００７１】この実験における本発明者らの最終的な目
的は、ＦＰＭ処理を施しても孔が発生しない条件の探索
である。即ち、ここでは処理時間を24時間とした場合の
みが目的の結晶性珪素膜を得ることのできる条件であっ
た。
【００７２】また、図６の結果をもとに処理時間と偏析
密度との関係を図７に示す。図７では処理時間の増加に
伴って偏析密度が減少する傾向を明確に読み取ることが
できる。なお、フィティングした曲線から10時間を超え
るあたりで孔の発生がなくなると予想される。また、短
辺の細い20×100 μｍのパターンでは、さらに処理時間
が短くて済むことが確認された。
【００７３】また、ゲッタリング効率の変化をＳＩＭＳ
分析（質量二次イオン分析）で調べた結果、加熱処理を
行わない時のニッケル濃度が約 7×1018atoms/cm3 であ
ったのに対し、 8時間処理で約 3×1018atoms/cm3 にま
で低減されていることが確認された。さらに、ＦＰＭ処
理で孔の空かなかった24時間処理の試料はニッケル濃度
が検出下限（約 5×1017atoms/cm3 以下）にまで低減さ
れていた。
【００７４】なお、ここで得られたニッケル濃度は 160
×200 μｍのパターンの中心部30μｍφの範囲をＳＩＭ
Ｓ分析で測定した結果である。また、測定値は試料の深
さ方向での中央付近における平均値（本実験では試料が
60nmであるので20〜30nmの深さでの平均値）を用いてい
る。
【００７５】以上の様に、図７の 160×200 μｍのパタ
ーンの結果より、ドーピング工程を加速電圧30keV 、ド
ーズ量 5×1014ions/cm2で行い、ゲッタリングの処理温
度を600℃に固定した場合、その処理時間は10時間以上
であることが好ましいという結果が得られた。
【００７６】しかしながら、製造工程のスループットを
考慮すると、処理時間があまりにも長いことは好ましく
ない。そのため、本発明者らはガラス基板の耐熱性およ
びスループットを考慮して、処理時間の上限を10時間
（好ましくは 8時間）に定めることにした。
【００７７】次に、本発明者らはガラス基板の耐熱性お
よび製造工程のスループットを考慮して、加熱処理条件
を600 ℃ 8時間に固定し、ドーピング条件のパラメータ
に関する依存性を調べた。
【００７８】ここでは加速電圧を30keV に固定し、ドー
ズ量を 1×1014ions/cm2、 5×1014ions/cm2、 2×1015
ions/cm2で変えた場合の結果について図８（Ａ）〜
（Ｃ）に、加速電圧を10keV に固定し、ドーズ量を 1×
1014ions/cm2、 5×1014ions/cm2、 2×1015ions/cm2で
変えた場合の結果について図８（Ｄ）〜（Ｆ）に示す。
なお、ゲッタリング効率の評価方法は前述の評価方法と
同様である。
【００７９】図８（Ａ）〜（Ｃ）および（Ｄ）〜（Ｆ）
に示す様に、10keV の場合も30keVの場合もドーズ量が
増加するに伴って孔の数が減少する傾向が確認できる。
しかしながら、加速電圧30keV の条件では 2×1015ions
/cm2で完全に孔が発生しなくなったのに対し、加速電圧
10keV の条件では 5×1014ions/cm2で既に孔が発生しな
くなった。
【００８０】また、孔の空かなくなった条件で処理した
試料をＳＩＭＳ分析した結果、やはりニッケル濃度が検
出下限まで低減されていることが確認できた。
【００８１】この結果をまとめて図１のグラフに示す。
図１において、横軸はＰ元素のドーズ量であり、縦軸は
ゲッタリング処理後の被ゲッタリング領域に残留するニ
ッケルの濃度である。ニッケル濃度の測定方法は前述の
通りである。
【００８２】図１に示す様に、現状では30keV の場合に
はＰ元素のドーズ量を 5×10ions/cm2としてもまだ約 3
×1018atoms/cm3 のニッケルが残留しているが、少なく
とも2×1015ions/cm2のドーズ量で添加すればＳＩＭＳ
の検出下限までニッケル濃度を低減できることが確認さ
れた。
【００８３】実際にはもっと低いドーズ量で検出下限ま
でニッケル濃度が低減される可能性がある。図１では明
確ではないが、本発明者らはニッケル濃度とドーズ量の
関係にある相関関係があると推測している。相関関係が
あるとすれば、おそらくニッケルおよびリンの珪素膜中
における拡散速度等が関与するであろう。
【００８４】一方、現状では10keV の場合にはＰ元素の
ドーズ量を少なくとも 5×1014ions/cm2とすればＳＩＭ
Ｓの検出下限までニッケル濃度を低減できることが確認
された。勿論、実際にはもっと低いドーズ量で検出下限
までニッケル濃度が低減される可能性がある。
【００８５】この様に10kwV と30keV とで明らかな相違
が現れた理由は、Ｐイオンをドーピングした際のイオン
プロファイルが異なるためであることがＳＩＭＳ分析で
確認されている。即ち、10keV の加速電圧でドーピング
した方が試料中に添加されるＰ元素の濃度は実質的に高
く、ゲッタリングに寄与するＰ元素が多いためであると
推測される。
【００８６】以上の様な結果から、ゲッタリングのため
の加熱処理を600 ℃ 8時間で行うという条件内で目的の
結晶性珪素膜（ＦＰＭ処理で孔が空かない膜）を得るた
めの条件として、加速電圧30keV でドーズ量を 2×1015
ions/cm2以上とする、或いは加速電圧10keV でドーズ量
を 5×1014ions/cm2以上とすることが好ましいことが確
認された。
【００８７】しかしながら、実際問題として加速電圧が
高くなるとドーピング装置への負担が増加し、ドーズ量
が増加するとスループットが悪くなることが予想され
る。従って、現状では加速電圧10keV でドーズ量を 5×
1014ions/cm2以上とすることが最も好ましい条件である
と言える。
【００８８】なお前述の様に、加速電圧が10keV の場
合、ドーズ量が 5×1014ions/cm2以上であればニッケル
濃度が検出下限に達していることを確認した。しかしな
がら、実際にニッケル濃度が検出下限に達するドーズ量
はさらに低い値である可能性がある。
【００８９】また、本発明者らが、ＴＦＴ特性に影響を
与えないレベルと考えているニッケル濃度（ 1×1018at
oms/cm3 以下）にまで低減させるためには、さらに低い
ドーズ量でＰ元素をドーピングすれば良いと予想され
る。
【００９０】ところで、本発明者らは比較実験としてリ
ンの代わりに典型的な１３族元素であるＢ（ボロン）を
用いた場合の効果を調べた。その結果を図９に示す。図
９（Ａ）はゲッタリング用不純物としてリンを用いた場
合、図９（Ｂ）はボロンを用いた場合の写真である。
【００９１】なお、ドーピング条件は加速電圧30keV 、
ドーズ量 5×1014ions/cm2とし、ゲッタリングのための
加熱処理は600 ℃、8 時間とした。また、ゲッタリング
効果の評価方法はＦＰＭ処理による孔空きを観察した。
【００９２】リンをドーピングした図９（Ａ）に示す試
料はニッケルが完全にゲッタリングされて 160×200 μ
ｍのパターン内に全く孔が観察されなかった。ところ
が、ボロンをドーピングした図９（Ｂ）に示す試料で
は、パターンに関係なく全面に均一に孔が観察された。
この傾向は他の１３族に属する元素においても同様であ
った。
【００９３】以上の様に、本発明が示すゲッタリング効
果は１５族元素（特にリン）に特有のものであって、１
３族元素では成しえないことが判明した。
【００９４】最後に、以上に示した本発明者らによる実
験結果をまとめる。リンを用いたニッケルのゲッタリン
グ工程において、ゲッタリングのための加熱処理は処理
温度と処理時間の二つのパラメータが重要であり、Ｐ元
素のドーピング工程は加速電圧とドーズ量が重要であ
る。
【００９５】本発明者らの実験では温度は高いほど良い
という結果が得られたが、低温プロセスを生かすという
本発明の目的を考慮すると、ガラス基板の耐熱性によっ
て上限温度は700 ℃（好ましくは550 〜650 ℃、代表的
には600 ℃）とすることが好ましい。
【００９６】また、処理時間は長いほど良いという結果
となったが、ガラス基板の耐熱性および製造工程のスル
ープットを考慮すると、上限は24時間（好ましくは 4〜
12時間、代表的には 8時間）とすることが好ましい。
【００９７】また、600 ℃ 8時間の加熱処理を前提とし
てＰ元素のドーピング条件を実験的に調べた結果、加速
電圧を10keV とし、ドーズ量を 5×1014atoms/cm3 以上
とすることでニッケル濃度を検出下限にまで低減できる
ことが確認された。
【００９８】なお、ニッケル濃度を 1×1018atoms/cm3
以下にするので十分であれば、ドーズ量は 1×1013ions
/cm2以上（好ましくは 5×1013atoms/cm3 〜 5×1014at
oms/cm3 ）で十分と予想される。
【００９９】〔実施例２〕本実施例では実施例１と異な
る手段で非晶質半導体膜の結晶化を行う例を図１０を用
いて説明する。なお、この結晶化手段に関する詳細は特
開平7-130652号公報記載の実施例２を参考にすると良
い。
【０１００】まず、図１０（Ａ）において、３０１はガ
ラス基板であり、その上に下地膜３０２、膜厚50nmの非
晶質珪素膜３０３を形成する。また、その上に酸化珪素
膜でなるマスク絶縁膜３０４を形成し、触媒元素（本実
施例もニッケルとする）を選択的に添加するための開口
部３０５を設ける。
【０１０１】この状態で酸素雰囲気中においてＵＶ光を
照射し、非晶質珪素膜３０３の露出表面に濡れ性改善の
ための極薄い酸化膜（図示せず）を形成する。次にニッ
ケルを100ppm（重量換算）で含有したニッケル酢酸塩溶
液をスピンコート法により塗布し、非晶質珪素膜３０３
の表面に極薄いニッケル含有層３０６を形成する。（図
１０（Ａ））
【０１０２】図１０（Ａ）に示す状態を得たら、窒素雰
囲気中で600 ℃、8hrsの加熱処理を行い、非晶質珪素膜
３０３を結晶化する。非晶質珪素膜３０３の結晶化は、
ニッケルを添加した領域から膜面と平行な方向（横方
向）に進行する。（図１０（Ｂ））
【０１０３】なお、この結晶化工程に従えば針状または
柱状の結晶の集合体でなる多結晶シリコン膜（ポリシリ
コン膜）が形成される。本発明者らはこの様に結晶化し
た領域を横成長領域と呼ぶ。
【０１０４】また、この時、結晶化後の膜は、ニッケ
ルの添加領域３０７（結晶性珪素膜）、横成長領域３
０８（結晶性珪素膜）、横成長が及ばなかった領域３
０９（非晶質珪素膜）の三つの領域に分類される。な
お、最終的に必要とするのは横成長領域３０８のみであ
るので、以下の説明において他の領域の説明は略す。
【０１０５】次に、得られた結晶化後の珪素膜に対して
レーザー光の照射を行う。これにより横成長領域３０８
は大幅に結晶性が改善された結晶性珪素膜３１０とな
る。本実施例ではＫｒＦエキシマレーザーを用いる。
（図１０（Ｃ））
【０１０６】レーザー光の照射が終了したら、レジスト
マスク３１１を形成して、Ｐ（リン）元素のドーピング
工程を行う。なお、ドーピング条件は実施例１に従って
実施者が適宜決定すれば良い。また、後のゲッタリング
のための加熱処理の条件を考慮して決定することが好ま
しい。（図１０（Ｄ））
【０１０７】本実施例ではこのドーピング工程をＲＦ電
力20W 、加速電圧10keV 、ドーズ量5×1014ions/cm3で
行う。このＰ元素のドーピング工程によりゲッタリング
領域３１２、３１３および被ゲッタリング領域３１４が
形成される。
【０１０８】Ｐ元素のドーピング工程が終了したら、レ
ジストマスク３１１を除去して加熱処理を行い、被ゲッ
タリング領域３１４の内部に残存するニッケルを、ゲッ
タリング領域３１２、３１３の方に（矢印の方向に）移
動させる。こうしてニッケル濃度の低減された被ゲッタ
リング領域３１５が得られる。（図１０（Ｅ））
【０１０９】この時、加熱処理は実施例１に従って実施
者が適宜決定すれば良い。ただし、前述の様にガラス基
板の耐熱性を考慮して、処理温度および処理時間の上限
を設定しなければならない。
【０１１０】そして、パターニングによってゲッタリン
グ領域３１２、３１３を除去することで十分にニッケル
濃度が低減された島状パターン３１６を得る。この時、
ゲッタリング領域３１２、３１３と隣接する周辺部も一
緒に除去することが好ましい。（図１０（Ｆ））
【０１１１】本実施例の結晶化手段を用いた場合、図１
０（Ｂ）に示す結晶化工程の後に得られる横成長領域３
０８は、内部のニッケル濃度が直接ニッケルを添加した
領域に比べて低いという特徴がある。
【０１１２】即ち、実施例１に示した結晶化手段より
も、もともと被ゲッタリング領域に含まれるニッケル濃
度が低いため、ゲッタリング処理の処理温度を低くした
り、処理時間を短くしなりするなど、プロセス的なマー
ジンが増す。
【０１１３】〔実施例３〕本実施例ではＮチャネル型Ｔ
ＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣ
ＭＯＳ回路を作製する工程例について説明する。
【０１１４】図１１（Ａ）において、１１はガラス基
板、１２は下地膜、１３はＮチャネル型ＴＦＴの活性
層、１４はＰチャネル型ＴＦＴの活性層である。活性層
１３、１４は例えば図２（Ｆ）の島状パターン２１２で
形成すれば良い。
【０１１５】次に、プラズマＣＶＤ法または減圧熱ＣＶ
Ｄ法により酸化珪素膜を150 nmの厚さに成膜し、ゲイト
絶縁膜１５を形成する。（図１１（Ａ））
【０１１６】次に、アルミニウムを主成分とする金属膜
を成膜し（図示せず）、パターニングによって後のゲイ
ト電極の原型を形成する。次いで、本発明者らによる特
開平7-135318号公報記載の技術を利用する。同公報記載
の技術を利用することで多孔質状の陽極酸化膜１６、１
７、緻密な陽極酸化膜１８、１９、ゲイト電極２０、２
１が形成される。
【０１１７】次に、ゲイト電極２０、２１、多孔質状の
陽極酸化膜１６、１７をマスクとしてゲイト絶縁膜１５
をエッチングし、ゲイト絶縁膜２２、２３を形成する。
そしてその後、多孔質状の陽極酸化膜１６、１７を除去
する。こうしてゲイト絶縁膜２２、２３の端部が露出し
た状態となる。（図１１（Ｂ））
【０１１８】次に、Ｎ型を付与する不純物イオンをイオ
ンプランテーション法またはプラズマドーピング法を用
いて２回に分けて添加する。本実施例では、まず１回目
の不純物添加を高加速電圧で行い、ｎ- 領域を形成す
る。
【０１１９】この時、加速電圧が高いので不純物イオン
は露出した活性層表面だけでなく露出したゲイト絶縁膜
の端部の下にも添加される。このｎ- 領域は後のＬＤＤ
領域（不純物濃度は 1×1018〜 1×1019atoms/cm3 程
度）となる様にドーズ量を設定する。
【０１２０】さらに、２回目の不純物添加を低加速電圧
で行い、ｎ+ 領域を形成する。この時は加速電圧が低い
のでゲイト絶縁膜がマスクとして機能する。また、この
ｎ+領域は後のソース／ドレイン領域となるのでシート
抵抗が 500Ω以下（好ましくは 300Ω以下）となる様に
調節する。
【０１２１】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域２４、ドレイン領域２５、低濃度不純物領域
２６、チャネル形成領域２７が形成される。なお、この
状態ではＰチャネル型ＴＦＴの活性層もＮチャネル型Ｔ
ＦＴの活性層と同じ状態となっている。（図１１
（Ｃ））
【０１２２】次に、Ｎチャネル型ＴＦＴを覆ってレジス
トマスク２８を設け、Ｐ型を付与する不純物イオンの添
加を行う。この工程も前述の不純物添加工程と同様に２
回に分けて行う。ただし、この場合にはＮ型をＰ型に反
転される必要があるので前述のＮチャネル型ＴＦＴの工
程よりも２〜３倍程度の不純物イオンを添加しなくては
ならない。
【０１２３】この様にして、Ｐチャネル型ＴＦＴのソー
ス領域２９、ドレイン領域３０、低濃度不純物領域３
１、チャネル形成領域３２が形成される。（図１１
（Ｄ））
【０１２４】以上の様にして活性層が完成したら、ファ
ーネスアニール、レーザーアニールまたはランプアニー
ルにより不純物イオンの活性化およびイオン添加時の損
傷の回復を図る。
【０１２５】次に、層間絶縁膜３３を 500nmの厚さに形
成する。層間絶縁膜３３としては酸化珪素膜、窒化珪素
膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或いはそ
れらの積層膜を用いることができる。
【０１２６】そして、コンタクトホールを形成してソー
ス配線３４、３５、ドレイン配線３６を形成して図１１
（Ｅ）に示す状態を得る。最後に、水素雰囲気中で熱処
理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１２７】本実施例で示すＣＭＯＳ回路はインバータ
回路とも呼ばれ、半導体回路を構成する基本回路であ
る。この様なインバータ回路を組み合わせたりすること
でＮＡＮＤ回路、ＮＯＲ回路の様な基本論理回路を構成
したり、さらに複雑なロジック回路をも構成することが
できる。
【０１２８】また、以上の様にして形成したＴＦＴはチ
ャネル形成領域２７、３２やその両端の接合部にニッケ
ル等の触媒元素を殆ど含まないため、その様な触媒元素
が電気特性に悪影響を与えることがない。従って、信頼
性の高いＴＦＴ、ＣＭＯＳ回路、さらには半導体回路を
構成することが可能である。
【０１２９】次に、本発明を利用したＴＦＴの電気特性
（ＴＦＴ特性とも呼ばれる）と本発明を利用しないＴＦ
Ｔと電気特性を比較して説明する。ここで示すＴＦＴ特
性とは横軸にゲイト電圧（Vg）、縦軸にドレイン電流
（Id）の対数をとってプロットしたグラフであり、Id-V
g 特性（Id-Vg 曲線）とも呼ばれる。
【０１３０】図１２（Ａ）、（Ｂ）はどちらもＮチャネ
ル型ＴＦＴのＴＦＴ特性であり、図１２（Ａ）はゲッタ
リング処理を施したＴＦＴ、図１２（Ｂ）はゲッタリン
グ処理を施さないＴＦＴの電気特性である。なお、図１
２（Ａ）、（Ｂ）はどちらも任意の３０個のＴＦＴにつ
いて測定し、その結果を重ね書きによって一つのグラフ
に表している。
【０１３１】また、図１２（Ａ）、（Ｂ）はそれぞれ二
つの曲線が示されているが、全体的に高い値を示してい
る方がドレイン電圧（Vd）を１４Ｖとした場合のデータ
である。また、他方がドレイン電圧を１Ｖとした場合の
データである。また、ゲイト電圧は-20V〜20V の範囲で
連続的に変化する様に与えられ、それに応じてドレイン
電流の値が変化する。
【０１３２】まず、図１２（Ａ）について説明する。図
１２（Ａ）に示す様なＮチャネル型ＴＦＴの場合、約-2
0V〜0Vの範囲でＴＦＴがオフ状態にあるが、若干のオフ
電流８１（Vd＝14V の場合) 、８２（Vd＝1Vの場合) が
観測される。この値は小さければ小さいほど良い。
【０１３３】また、ゲイト電圧が約０Ｖにさしかかると
ドレイン電流が急激に増加する。これはＴＦＴがオン状
態に切り換わることを意味しており、この時のId-Vg 曲
線の変化が急峻であるほど高いスイッチング性能を有し
ていることが判る。
【０１３４】そして、ゲイト電圧が0V〜20V の範囲では
ＴＦＴがオン状態にあるため、オン電流８３（Vd＝14V
の場合) 、８４（Vd＝1Vの場合) が流れる。このオン電
流８３、８４は次第に飽和して殆ど一定の値を示す。
【０１３５】次に、図１２（Ｂ）においても同様にオフ
電流８５（Vd＝14V の場合) 、８６（Vd＝1Vの場合) お
よびオン電流８７（Vd＝14V の場合) 、８８（Vd＝1Vの
場合) が確認される。ここで注目すべきは、オフ電流の
挙動が明らかに図１２（Ａ）のオフ電流と異なる点であ
る。
【０１３６】即ち、図１２（Ａ）ではオフ電流８１、８
２ともに比較的揃った特性を示している一方、図１２
（Ｂ）では特にオフ電流８５のバラツキが激しいものと
なっている。
【０１３７】本発明者らの知見によれば、ＴＦＴの活性
層中にニッケル等の触媒元素が残存すると偏析して電流
のリークパスを形成する。そして、それを含む活性層で
ＴＦＴを構成した場合に上述の様なオフ電流のバラツキ
が発生すると考えている。
【０１３８】図１２（Ｂ）に示すＴＦＴの電気特性はま
さにその状態を示しており、活性層中の触媒元素により
オフ電流がばらついたものと考えられる。しかしなが
ら、本発明を利用して活性層中の触媒元素をゲッタリン
グした場合、図１２（Ａ）に示す様にオフ電流のばらつ
きが明らかに防止されていることが判る。
【０１３９】なお、図１２ではＮチャネル型ＴＦＴにつ
いてのみ説明したが、Ｐチャネル型ＴＦＴにおいても同
様の結果が得られている。
【０１４０】そこで、図１２（Ａ）および図１２（Ｂ）
に示した電気特性を数値化したグラフを図１３（Ａ）、
（Ｂ）に示す。なお、図１３（Ａ）に示すグラフはオフ
電流値の、図１３（Ｂ）に示すグラフはモビリティ値
（電界効果移動度）の正規確率分布を表しており、５４
０個のＴＦＴについてのデータを集計してある。
【０１４１】この様なグラフはＴＦＴ特性のバラツキを
評価する上で有効である。例えば、図１３（Ａ）を見る
と、ゲッタリングありの場合は殆どのオフ電流値が数pA
〜数十pA程度のバラツキ内に収まるのに対し、ゲッタリ
ングなしの場合は数pA〜数nAのバラツキが観察される。
【０１４２】即ち、データ群を線と見なすと、その線が
立っているほどバラツキが小さく、正規分布（ガウシア
ン分布）に従うと見なせる。逆に、その線が寝ているほ
どバラツキが大きく、正規分布からはずれていると見な
せる。
【０１４３】従って、図１３（Ａ）ではゲッタリングあ
りの場合には正規分布に従うが、ゲッタリングなしの場
合には正規分布に従わないことが判る。即ち、ゲッタリ
ングなしの場合、５４０個のＴＦＴのうち、約80％（４
３０個程度）は10pA程度の値に収まるが、残りの約１１
０個のＴＦＴは 1〜2 桁も大きなものとなってしまうこ
とを示している。
【０１４４】この様な結果は、上述の様な理由により結
晶化を助長する触媒元素の偏析によるリークパスの形成
が、ゲッタリング処理によって改善されたことを顕著に
表していると考えられる。
【０１４５】また、図１３（Ｂ）に示すモビリティ値の
データ群では、明らかにゲッタリング処理を行った方が
バラツキが小さいことが判る。なお、ゲッタリングの有
無でモビリティ値の最大値は殆ど変わらないが、ゲッタ
リングなしの場合、極端にモビリティ値の小さいＴＦＴ
が存在する確率が高いことが判る。
【０１４６】この事は、ゲッタリングなしの場合、ＴＦ
Ｔの活性層（特にチャネル形成領域）においてキャリア
の移動を妨げる高いエネルギー障壁が存在することを示
唆しているものと推測される。
【０１４７】この事実について、本発明者らは次の様に
考えている。通常、ポリシリコン膜等に含まれる結晶粒
界では結晶粒同士の結合の整合性が悪く、高いエネルギ
ー障壁を形成している。これがＴＦＴ動作時のキャリア
の移動を妨げ、モビリティ値の低下に反映している。
【０１４８】実施例１に示した工程の場合、意図的にニ
ッケルの触媒作用を利用しているため、結晶性珪素膜の
結晶粒界にはニッケルが偏析していると考えられる。そ
して、そこではシリコンの不対結合手とニッケルとが結
合し、Si-Ni-Siの如き形態でシリサイド化していると予
想される。
【０１４９】そこで本発明者らは、詳細なメカニズムは
不明であるが、ニッケルを除去する過程において何らか
の理由により結晶粒界のエネルギー障壁が低下すると考
えている。例えば、上述の様にシリサイド化した状態で
ゲッタリング処理を行うと、ニッケルとシリコンとの結
合が切れ、近接したシリコンの不対結合手同士で再結合
する様なことが起こっているというモデルも考えうる。
【０１５０】従って、図１３（Ｂ）に示す結果を考慮す
ると、本発明のゲッタリング処理は単に不純物元素を除
去する従来のゲッタリング処理とは異なり、触媒元素の
除去と同時に結晶性半導体の結晶性、特に結晶粒界の整
合性を改善する効果をもたらす点で全く新しい技術であ
る。
【０１５１】また、本発明者らは図１１（Ｅ）に示すＣ
ＭＯＳ回路（インバータ回路）を奇数段直列に接続し、
リングオシレータを試作した。試作したリングオシレー
タは図１４に示すその測定結果からも明らかな様に、電
源電圧０〜１６Ｖで安定に動作し、100NHz近い動作周波
数を実現した。また、本発明を利用したリングオシレー
タの方が高い動作周波数を得ることができた。
【０１５２】以上の結果から、本発明がＴＦＴ特性や半
導体回路の特性に対して何ら弊害をもたらさないことが
確認できた。
【０１５３】〔実施例４〕本実施例では実施例３とは異
なる構造のＴＦＴを作製する場合の例について説明す
る。具体的にはボトムゲイト型ＴＦＴの典型的な例であ
る逆スタガ型ＴＦＴを作製する例を示す。
【０１５４】図１５（Ａ）において、４１はガラス基
板、４２は下地膜、４３は導電性材料でなるゲイト電
極、４４はゲイト絶縁膜、４５は非晶質珪素膜、４６は
実施例１と同様の手段で形成したニッケル含有層であ
る。（図１５（Ａ））
【０１５５】なお、後にファーネスアニールによって 5
00〜700 ℃の温度でゲッタリング工程が行われるので、
その温度に耐えうる材料をゲイト電極４３として使用す
る必要がある。
【０１５６】次に、結晶化のための加熱処理を行い、結
晶性珪素膜４７を形成する。加熱処理の条件は実施例１
に従えば良い。（図１５（Ｂ））
【０１５７】次に、レジストマスク４８を設けてニッケ
ルをゲッタリングするための元素（本実施例もリンを例
にとる）を添加する。この工程よりゲッタリング領域４
９、５０および被ゲッタリング領域５１が形成される。
（図１５（Ｃ））
【０１５８】次に、ゲッタリングのための加熱処理を行
い、被ゲッタリング領域５１内のニッケルをゲッタリン
グ領域４９、５０に矢印の方向に向かって移動させる。
こうしてニッケル濃度の低減された結晶性珪素膜（被ゲ
ッタリング領域）５２が得られる。（図１５（Ｄ））
【０１５９】次に、ゲッタリング工程によって得られた
被ゲッタリング領域５２をパターニングして活性層５３
を形成する。そして、活性層５３上に窒化珪素膜をパタ
ーニングして形成されるチャネルストッパー（またはエ
ッチングトッパーと呼ばれる）５４を設ける。（図１５
（Ｅ））
【０１６０】図１５（Ｅ）の状態が得られたら、Ｎ型を
呈する結晶性珪素膜を形成してパターニングを施し、ソ
ース領域５５およびドレイン領域５６とを形成する。さ
らに、ソース配線５７、ドレイン配線５８を形成する。
そして、最後に全体の水素化を行って図１５（Ｆ）に示
す逆スタガ型ＴＦＴが完成する。
【０１６１】〔実施例５〕実施例３で説明した様に、本
発明はオフ電流のバラツキを低減するという大きな効果
を有している。そのことは、ＴＦＴでもって液晶表示装
置等の電気光学装置を形成する際に非常に価値のある効
果である。
【０１６２】従来、オフ電流のバラツキ対策としてマル
チゲイト構造が提案されている。マルチゲイト構造とは
電気的に短絡した複数のゲイト電極を１つの活性層上に
配置し、実質的に複数のＴＦＴを直列に配列した様な構
造のことである。
【０１６３】そのため、どれか１つのＴＦＴでオフ電流
が異常値を示しても他のＴＦＴが正常に動作すればその
値で律速される。即ち、全体としてはオフ電流のバラツ
キを抑制することができる。なお、ゲイト本数を増やせ
ばその分効果は高まるが、ＴＦＴが大型化するというデ
メリットがある。
【０１６４】ところで、液晶表示装置の画像表示領域と
なる画素マトリクス回路ではできる限りオフ電流のバラ
ツキをなくすことが望まれる。そのため、マルチゲイト
構造が多く用いられている。その一方で、透過型液晶表
示装置の画素マトリクス回路では高い開口率が要求され
る。
【０１６５】従って、従来のマルチゲイト構造では開口
率を高くするという要求を満足することは困難であっ
た。
【０１６６】しかしながら、本発明のＴＦＴは非常にオ
フ電流のバラツキが小さいため、シングルゲイト構造の
ＴＦＴでも十分に活用することができる。勿論、マルチ
ゲイト構造においてゲイト本数を減らすのであっても良
い。
【０１６７】従って、本発明を利用することでＴＦＴサ
イズを小さくしてもオフ電流のバラツキの小さい電気特
性が得られる。このことは、画素マトリクス回路の開口
率を高くする上で非常に有効である。
【０１６８】〔実施例６〕本実施例では本発明を適用し
たＴＦＴを用いて電気光学装置を構成する場合の例を示
す。なお、本実施例ではアクティブマトリクス型液晶表
示装置に適用する例を示すが、他にもアクティブマトリ
クス型のＥＬ表示装置、ＥＣ表示装置等に用いることも
できる。
【０１６９】、図１６に示すのはアクティブマトリクス
型液晶表示装置の断面を簡略化した図であり、ドライバ
ー回路やロジック回路を構成する領域にはＣＭＯＳ回路
を、画素マトリクス回路を構成する領域には画素ＴＦＴ
を示している。
【０１７０】なお、実施例３でＣＭＯＳ回路の構造（Ｔ
ＦＴ構造）に関する説明を既に行ったので、本実施例で
は必要な箇所のみを説明することにする。
【０１７１】まず、実施例３に示したＣＭＯＳ回路の作
製工程に従って、図１６の左側のＣＭＯＳ回路を完成す
る。この時、画素ＴＦＴの構造はＣＭＯＳ回路を構成す
るＴＦＴと基本的には同一構造である。勿論、画素ＴＦ
Ｔのみマルチゲイト構造にしたり、ＬＤＤ領域の長さを
変えたりすることもできるが、その場合は実施者が必要
に応じて変更すれば良い。
【０１７２】ＣＭＯＳ回路の上には有機性樹脂膜でなる
層間絶縁膜６１が設けられ、その上にはブラックマスク
６２が配置される。なお、本実施例ではブラックマスク
６２を画素マトリクス回路の上方のみに設けているが、
ＣＭＯＳ回路の上方に設ける構成としても良い。
【０１７３】ブラックマスク６２上には再び層間絶縁膜
６３が設けられ、コンタクトホールを設けて画素電極６
４が配置される。画素電極６４は反射型表示装置の場合
にはアルミニウム膜の如き反射膜を、透過型表示装置の
場合にはＩＴＯの如き透明導電膜を用いれば良い。そし
て、最上層に配向膜６５を設けてアクティブマトリクス
基板を構成する。アクティブマトリクス基板とはＴＦＴ
が配置された側の基板を指す。
【０１７４】また、６６は対向基板、６７は透明導電膜
でなる対向電極、６８は対向側の配向膜である。この様
な構成の対向基板と上述のアクティブマトリクス基板と
の間に液晶層６９を挟持して図１６に示すアクティブマ
トリクス型液晶表示装置が構成される。
【０１７５】また、アクティブマトリクス型液晶表示装
置の外観を図１７に簡略化して示す。図１７において、
７１はガラス基板、７２は下地膜、７３は画素マトリク
ス回路、７４はソースドレイバー回路、７５はゲイトド
ライバー回路、７６はロジック回路である。
【０１７６】ロジック回路７６は広義的にはＴＦＴで構
成される論理回路全てを含むが、ここでは従来から画素
マトリクス回路、ドライバー回路と呼ばれている回路と
区別するためにそれ以外の回路を指している。
【０１７７】〔実施例７〕本実施例では、本発明を適用
しうる半導体装置の一例として実施例６で示した様な電
気光学装置を用いた応用製品について図１８を用いて説
明する。本発明を利用した半導体装置としてはビデオカ
メラ、スチルカメラ、ヘッドマウントディスプレイ、カ
ーナビゲーション、パーソナルコンピュータ、携帯情報
端末（モバイルコンピュータ、携帯電話等）などが挙げ
られる。
【０１７８】図１８（Ａ）はモバイルコンピュータであ
り、本体２００１、カメラ部２００２、受像部２００
３、操作スイッチ２００４、表示装置２００５で構成さ
れる。本発明は表示装置２００５に適用することができ
る。
【０１７９】図１８（Ｂ）はヘッドマウントディスプレ
イであり、本体２１０１、表示装置２１０２、バンド部
２１０３で構成される。本発明は表示装置２１０２に適
用することができる。
【０１８０】図１８（Ｃ）はカーナビゲーションシステ
ムであり、本体２２０１、表示装置２２０２、操作スイ
ッチ２２０３、アンテナ２２０４で構成される。本発明
は表示装置２２０２に適用することができる。
【０１８１】図１８（Ｄ）は携帯電話であり、本体２３
０１、音声出力部２３０２、音声入力部２３０３、表示
装置２３０４、操作スイッチ２３０５、アンテナ２３０
６で構成される。本発明は表示装置２３０４に適用する
ことができる。
【０１８２】図１８（Ｅ）はビデオカメラであり、本体
２４０１、表示装置２４０２、音声入力部２４０３、操
作スイッチ２４０４、バッテリー２４０５、受像部２４
０６で構成される。本発明は表示装置２４０２に適用す
ることができる。
【０１８３】以上の様に、本発明の応用範囲は極めて広
く、あらゆる分野の表示媒体に適用することが可能であ
る。
【０１８４】
【発明の効果】本発明を用いることで結晶化を助長する
触媒元素を利用して得た結晶性半導体膜中から触媒元素
を効率的に除去または低減することができる。また、本
発明のゲッタリング処理はガラスの耐熱温度（歪点）以
下の温度で行われるので、従来の低温プロセスを踏襲す
ることができる。
【０１８５】また、本発明を用いて得られた結晶性半導
体膜は触媒元素の効果により結晶性が非常に優れ、か
つ、ゲッタリング処理によりその触媒元素が十分低い濃
度にまで低減されている。そのため、半導体装置の活性
層として利用した場合、優れた電気特性と高い信頼性と
を備えた半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 Ｐ元素のドーズ量とニッケル濃度の関係を
示す図。
【図２】 ゲッタリング処理工程を説明するための
図。
【図３】 ゲッタリング処理の時間依存性を示す写
真。
【図４】 160×200 μｍのパターンを示す写真の模
式図。
【図５】 ゲッタリング処理時間と偏析密度の関係を
示す図。
【図６】 ゲッタリング処理の温度依存性を示す写
真。
【図７】 ゲッタリング処理温度と偏析密度の関係を
示す図。
【図８】 ゲッタリング処理のドーズ条件依存性を示
す写真。
【図９】 ＰおよびＢによるゲッタリング効果を示す
写真。
【図１０】 ゲッタリング処理工程を説明するための
図。
【図１１】 ＴＦＴの作製工程を示す図。
【図１２】 ＴＦＴの電気特性を説明するための図。
【図１３】 ＴＦＴの電気特性を説明するための図。
【図１４】 リングオシレータの測定結果を示す図。
【図１５】 ＴＦＴの作製工程を示す図。
【図１６】 液晶表示装置の断面構造を示す図。
【図１７】 アクティブマトリクス基板の構成を示す
図。
【図１８】 本発明を利用しうる応用製品の一例を示す
図。
【符号の説明】
２０１ ガラス基板 ２０２ 下地膜 ２０３ 非晶質珪素膜 ２０４ ニッケル含有層 ２０５ 結晶性珪素膜 ２０６ 結晶性が改善された結晶性珪素膜 ２０７ レジストマスク ２０８、２０９ Ｐ元素を添加した領域（ゲッタリン
グ領域） ２１０ Ｐ元素を添加しない領域（被ゲッタ
リング領域） ２１１ ゲッタリング処理を施した結晶性珪
素膜 ２１２ 結晶性珪素膜でなる島状パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、 前記非晶質半導体膜に対して該非晶質半導体膜の結晶化
    を助長する触媒元素を導入する第２の工程と、 加熱処理により前記非晶質半導体膜を結晶化させる第３
    の工程と、 前記第３の工程で得られた珪素を含む半導体膜に対して
    １５族に属する不純物元素を選択的に導入する第４の工
    程と、 加熱処理により前記不純物元素を導入した領域に前記触
    媒元素をゲッタリングさせる第５の工程と、 を少なくとも含み、 前記第５の工程における加熱処理は前記基板の歪点を超
    えない温度範囲で行われることを特徴とする半導体装置
    の作製方法。
  2. 【請求項２】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、 前記非晶質半導体膜に対して該非晶質半導体膜の結晶化
    を助長する触媒元素を選択的に導入する第２の工程と、 加熱処理により前記非晶質半導体膜の少なくとも一部を
    結晶化させる第３の工程と、 前記第３の工程により得られた珪素を含む半導体膜に対
    して１５族に属する不純物元素を選択的に導入する第４
    の工程と、 加熱処理により前記不純物元素を導入した領域に前記触
    媒元素をゲッタリングさせる第５の工程と、 を少なくとも含み、 前記第５の工程における加熱処理は前記基板の歪点を超
    えない温度範囲で行われることを特徴とする半導体装置
    の作製方法。
  3. 【請求項３】請求項１または２において、前記第３の工
    程で得られた珪素を含む半導体膜とは、結晶粒界を有す
    る結晶性半導体膜であることを特徴とする半導体装置の
    作製方法。
  4. 【請求項４】請求項１または２において、前記第５の工
    程における加熱処理は550 〜650 ℃の温度範囲で行われ
    ることを特徴とする半導体装置の作製方法。
  5. 【請求項５】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、 前記非晶質半導体膜に対して該非晶質半導体膜の結晶化
    を助長する触媒元素を導入する第２の工程と、 加熱処理により前記非晶質半導体膜を結晶化させる第３
    の工程と、 前記第３の工程で得られた珪素を含む半導体膜に対して
    レーザー光または強光を照射する第４の工程と、 前記第４の工程で得られた珪素を含む半導体膜に対して
    １５族に属する不純物元素を選択的に導入する第５の工
    程と、 加熱処理により前記不純物元素を導入した領域に前記触
    媒元素をゲッタリングさせる第６の工程と、 を少なくとも含み、 前記第６の工程における加熱処理は前記基板の歪点を超
    えない温度範囲で行われることを特徴とする半導体装置
    の作製方法。
  6. 【請求項６】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、 前記非晶質半導体膜に対して該非晶質半導体膜の結晶化
    を助長する触媒元素を選択的に導入する第２の工程と、 加熱処理により前記非晶質半導体膜の少なくとも一部を
    結晶化させる第３の工程と、 前記第３の工程で得られた珪素を含む半導体膜に対して
    レーザー光または強光を照射する第４の工程と、 前記第４の工程により得られた珪素を含む半導体膜に対
    して１５族に属する不純物元素を選択的に導入する第５
    の工程と、 加熱処理により前記不純物元素を導入した領域に前記触
    媒元素をゲッタリングさせる第６の工程と、 を少なくとも含み、 前記第６の工程における加熱処理は前記基板の歪点を超
    えない温度範囲で行われることを特徴とする半導体装置
    の作製方法。
  7. 【請求項７】請求項５または６において、前記第４の工
    程で得られた珪素を含む半導体膜とは、結晶粒界を有す
    る結晶性半導体膜であることを特徴とする半導体装置の
    作製方法。
  8. 【請求項８】請求項５または６において、前記第６の工
    程における加熱処理は550 〜650 ℃の温度範囲で行われ
    ることを特徴とする半導体装置の作製方法。
  9. 【請求項９】請求項１、２、５または６において、前記
    基板とはガラス基板であることを特徴とする半導体装置
    の作製方法。
  10. 【請求項１０】請求項１、２、５または６において、前
    記加熱処理はファーネスアニールであることを特徴とす
    る半導体装置の作製方法。
  11. 【請求項１１】請求項１、２、５または６において、前
    記珪素を含む非晶質半導体膜にはゲルマニウムが含まれ
    ることを特徴とする半導体装置の作製方法。
  12. 【請求項１２】請求項１、２、５または６において、前
    記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃ
    ｕ、Ａｕから選ばれた少なくとも一つの元素が用いられ
    ることを特徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項１、２、５または６において、前
    記１５族に属する不純物元素とは、Ｐ、Ｎ、Ａｓ、Ｓ
    ｂ、Ｂｉから選ばれた少なくとも一つの元素が用いられ
    ることを特徴とする半導体装置の作製方法。
JP09460797A 1997-03-27 1997-03-27 半導体装置の作製方法 Expired - Fee Related JP3544280B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09460797A JP3544280B2 (ja) 1997-03-27 1997-03-27 半導体装置の作製方法
US09/050,182 US6893503B1 (en) 1997-03-27 1998-03-26 Method of manufacturing a semiconductor device
KR1019980011579A KR100530677B1 (ko) 1997-03-27 1998-03-27 반도체장치를제조하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09460797A JP3544280B2 (ja) 1997-03-27 1997-03-27 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH10270363A true JPH10270363A (ja) 1998-10-09
JP3544280B2 JP3544280B2 (ja) 2004-07-21

Family

ID=14114947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09460797A Expired - Fee Related JP3544280B2 (ja) 1997-03-27 1997-03-27 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US6893503B1 (ja)
JP (1) JP3544280B2 (ja)
KR (1) KR100530677B1 (ja)

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306834A (ja) * 1999-02-12 2000-11-02 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置および半導体装置
JP2001028338A (ja) * 1999-05-10 2001-01-30 Semiconductor Energy Lab Co Ltd 半導体装置
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6380560B1 (en) 1997-01-20 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming a pixel matrix circuit
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6420200B1 (en) 1999-06-28 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6433487B1 (en) 1999-09-03 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. EL display device and manufacturing method thereof
US6440877B1 (en) 1999-06-28 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
EP1235259A2 (en) 2001-02-23 2002-08-28 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
US6445005B1 (en) 1999-09-17 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. EL display device
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
JP2003017407A (ja) * 2001-06-28 2003-01-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6593691B2 (en) 1999-12-15 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. EL display device
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6781152B2 (en) 2000-02-01 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light emitting elements and an adhesive layer holding color filters
US6809012B2 (en) 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
US6809023B2 (en) 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP2005060920A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 極細炭素繊維、及び電界放出素子の作製方法
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6933533B2 (en) 2000-12-21 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6953951B2 (en) 2000-12-11 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US7001829B1 (en) 1998-06-12 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2006054416A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7049183B2 (en) 2002-11-08 2006-05-23 Sharp Kabushiki Kaisha Semiconductor film, method for manufacturing semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7132317B2 (en) 2001-04-27 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes changing the internal stress of a conductive film
US7148093B2 (en) 2003-01-07 2006-12-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US7276730B2 (en) 1998-12-28 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP2008118153A (ja) * 2007-12-17 2008-05-22 Sharp Corp 半導体装置及びその製造方法
US7384860B2 (en) 1999-12-28 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2008211204A (ja) * 2008-02-12 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7449376B2 (en) 2001-11-28 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2008147012A1 (en) * 2007-05-30 2008-12-04 Yonsei National University Industry-Academic Cooperation Foundation Structure for crystallization, method of crystallization, method of forming active layer of semiconductor amorphous silicon layer, and manufacturing method of thin film transistor using the same
US7612375B2 (en) 2002-04-24 2009-11-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US7786958B1 (en) 1999-09-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
CN101970168A (zh) * 2009-03-17 2011-02-09 无锡尚德太阳能电力有限公司 使用多个共定位辐射源来照射板件
EP2296443A2 (en) 1999-06-04 2011-03-16 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
US7981733B2 (en) 1999-02-12 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
US8017944B2 (en) 2000-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device with light emission for a display
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US8957424B2 (en) 1999-11-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US9035314B2 (en) 1999-03-26 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electrooptical device
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7566640B2 (en) 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7632721B2 (en) * 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
KR100675636B1 (ko) * 2004-05-31 2007-02-02 엘지.필립스 엘시디 주식회사 Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US8143078B2 (en) 2009-12-23 2012-03-27 Memc Electronic Materials, Inc. Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JP3535205B2 (ja) 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
TW295703B (ja) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5869362A (en) 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3090855B2 (ja) * 1994-10-06 2000-09-25 シャープ株式会社 半導体装置およびその製造方法
JP3195157B2 (ja) 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3107345B2 (ja) * 1994-07-15 2000-11-06 シャープ株式会社 半導体装置の製造方法
TW403993B (en) 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3573811B2 (ja) 1994-12-19 2004-10-06 株式会社半導体エネルギー研究所 線状レーザー光の照射方法
US5929464A (en) 1995-01-20 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-optical device
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3394646B2 (ja) 1995-03-27 2003-04-07 株式会社半導体エネルギー研究所 薄膜太陽電池及び薄膜太陽電池の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (ja) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US6355509B1 (en) 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication

Cited By (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723182B2 (en) 1997-01-20 2014-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6380560B1 (en) 1997-01-20 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming a pixel matrix circuit
US6730932B2 (en) 1997-01-20 2004-05-04 Semiconductor Energy Laboratory, Co. Ltd. Semiconductor device and method of manufacturing the same
US9389477B2 (en) 1997-01-20 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7001829B1 (en) 1998-06-12 2006-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7863622B2 (en) 1998-11-02 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7417253B2 (en) 1998-11-02 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6977394B2 (en) 1998-11-02 2005-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
EP2259314A2 (en) 1998-11-02 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. Active Matrix Display
US6784037B2 (en) 1998-11-02 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6489952B1 (en) 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US7198967B2 (en) 1998-11-17 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
US6635505B2 (en) 1998-11-17 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix type semiconductor display device
US7544981B2 (en) 1998-11-17 2009-06-09 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semicondcutor display device
EP2290643A1 (en) 1998-11-17 2011-03-02 Semiconductor Energy Laboratory Co, Ltd. Active matrix type semiconductor display device
US7276730B2 (en) 1998-12-28 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US7491655B2 (en) 1999-01-14 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7981733B2 (en) 1999-02-12 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP2000306834A (ja) * 1999-02-12 2000-11-02 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置および半導体装置
US9035314B2 (en) 1999-03-26 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electrooptical device
US9837451B2 (en) 1999-04-27 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8994711B2 (en) 1999-04-27 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
EP2259328A2 (en) 1999-04-27 2010-12-08 Semiconductor Energy Laboratory Co, Ltd. Electronic device and electronic apparatus
US9293483B2 (en) 1999-04-27 2016-03-22 Semiconductor Energy Laboratory Co. Ltd. Electronic device and electronic apparatus
US7274349B2 (en) 1999-04-27 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US6879309B2 (en) 1999-04-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic apparatus
US6753257B2 (en) 1999-04-30 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US7015141B2 (en) 1999-04-30 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7858987B2 (en) 1999-04-30 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7573069B2 (en) 1999-04-30 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001028338A (ja) * 1999-05-10 2001-01-30 Semiconductor Energy Lab Co Ltd 半導体装置
US7700947B2 (en) 1999-05-10 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9368680B2 (en) 1999-06-04 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US9293726B2 (en) 1999-06-04 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US9178177B2 (en) 1999-06-04 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
EP2296443A2 (en) 1999-06-04 2011-03-16 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
US8987988B2 (en) 1999-06-04 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US9123854B2 (en) 1999-06-04 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6958251B2 (en) 1999-06-28 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device using a printing method
US7342251B2 (en) 1999-06-28 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6420200B1 (en) 1999-06-28 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
EP2262031A2 (en) 1999-06-28 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device
US6440877B1 (en) 1999-06-28 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6872672B2 (en) 1999-06-28 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6433487B1 (en) 1999-09-03 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. EL display device and manufacturing method thereof
US8198806B2 (en) 1999-09-03 2012-06-12 Semiconductor Energy Laboratory Co., Ltd. EL display device and manufacturing method thereof
US7710028B2 (en) 1999-09-03 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. EL display device having pixel electrode with projecting portions and manufacturing method thereof
US7427834B2 (en) 1999-09-03 2008-09-23 Semiconductor Energy Laboratory Co., Ltd. Display device with anode contacting input-output wiring through opening in insulating film
US6555969B2 (en) 1999-09-03 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. EL display device and manufacturing method thereof
US8358063B2 (en) 1999-09-03 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. EL display device and manufacturing method thereof
US6445005B1 (en) 1999-09-17 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. EL display device
US7952103B2 (en) 1999-09-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. EL display device and method for manufacturing the same
US7518146B2 (en) 1999-09-17 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. EL display device including color filter and light shielding film
EP2259322A2 (en) 1999-09-17 2010-12-08 Semiconductor Energy Laboratory Co., Ltd. EL display device
US9431470B2 (en) 1999-09-17 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US6894312B2 (en) 1999-09-17 2005-05-17 Semiconductor Energy Laboratory Co., Ltd. EL display device
US9059049B2 (en) 1999-09-17 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. EL display device
US9735218B2 (en) 1999-09-17 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. EL display device and method for manufacturing the same
US7786958B1 (en) 1999-09-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
EP2276064A2 (en) 1999-09-24 2011-01-19 Semiconductor Energy Laboratory Co, Ltd. El display device and electronic device
US8884301B2 (en) 1999-10-12 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. EL display device and a method of manufacturing the same
US6670637B2 (en) 1999-10-29 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US7208765B2 (en) 1999-10-29 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9673223B2 (en) 1999-11-19 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US8957424B2 (en) 1999-11-19 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Electroluminescence display device
US7232742B1 (en) 1999-11-26 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
US6593691B2 (en) 1999-12-15 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. EL display device
US8754577B2 (en) 1999-12-15 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. EL display device
US7384860B2 (en) 1999-12-28 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7862677B2 (en) 2000-01-17 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US6781152B2 (en) 2000-02-01 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with light emitting elements and an adhesive layer holding color filters
US9263469B2 (en) 2000-02-01 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9613989B2 (en) 2000-02-01 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9105521B2 (en) 2000-02-01 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device having light emitting elements with red color filters
US7119364B2 (en) 2000-02-01 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8829668B2 (en) 2000-02-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US8017944B2 (en) 2000-02-28 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Electronic device with light emission for a display
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
US9666601B2 (en) 2000-12-11 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US6953951B2 (en) 2000-12-11 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9059216B2 (en) 2000-12-11 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US10665610B2 (en) 2000-12-11 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and manufacturing method thereof
US9793335B2 (en) 2000-12-21 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6933533B2 (en) 2000-12-21 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US9231044B2 (en) 2000-12-21 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7205182B2 (en) 2001-01-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6809012B2 (en) 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
EP1235259A3 (en) * 2001-02-23 2009-07-29 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
EP1235259A2 (en) 2001-02-23 2002-08-28 Semiconductor Energy Laboratory Co., Ltd. Method of heat treating a semiconductor film by laser irradiation
US6830994B2 (en) 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6953717B2 (en) 2001-04-06 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7501653B2 (en) 2001-04-06 2009-03-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having a circuit including thin film transistors
US6809023B2 (en) 2001-04-06 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film
US9362273B2 (en) 2001-04-27 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7132317B2 (en) 2001-04-27 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes changing the internal stress of a conductive film
US9997543B2 (en) 2001-04-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7253038B2 (en) 2001-05-18 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7078277B2 (en) 2001-05-18 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003017407A (ja) * 2001-06-28 2003-01-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8502231B2 (en) 2001-09-26 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8420461B2 (en) 2001-10-31 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7718478B2 (en) 2001-10-31 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7157317B2 (en) 2001-10-31 2007-01-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US7449376B2 (en) 2001-11-28 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7208355B2 (en) 2002-03-26 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for preparing the same
US9070773B2 (en) 2002-03-26 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a thin film transistor and a capacitor
US8368071B2 (en) 2002-03-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a thin film transistor and capacitor
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
US7612375B2 (en) 2002-04-24 2009-11-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
US7049183B2 (en) 2002-11-08 2006-05-23 Sharp Kabushiki Kaisha Semiconductor film, method for manufacturing semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US7148093B2 (en) 2003-01-07 2006-12-12 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN100438077C (zh) * 2003-01-07 2008-11-26 夏普株式会社 半导体器件及其制造方法
US7800178B2 (en) 2003-01-07 2010-09-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP4489527B2 (ja) * 2003-07-31 2010-06-23 株式会社半導体エネルギー研究所 炭素繊維の作製方法
JP2005060920A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 極細炭素繊維、及び電界放出素子の作製方法
US7423322B2 (en) 2004-08-13 2008-09-09 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
US7374979B2 (en) 2004-08-13 2008-05-20 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
JP4558476B2 (ja) * 2004-08-13 2010-10-06 三星モバイルディスプレイ株式會社 薄膜トランジスタ製造方法
JP2006054416A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
WO2008147012A1 (en) * 2007-05-30 2008-12-04 Yonsei National University Industry-Academic Cooperation Foundation Structure for crystallization, method of crystallization, method of forming active layer of semiconductor amorphous silicon layer, and manufacturing method of thin film transistor using the same
JP2008118153A (ja) * 2007-12-17 2008-05-22 Sharp Corp 半導体装置及びその製造方法
JP2008211204A (ja) * 2008-02-12 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101970168A (zh) * 2009-03-17 2011-02-09 无锡尚德太阳能电力有限公司 使用多个共定位辐射源来照射板件

Also Published As

Publication number Publication date
KR19980081004A (ko) 1998-11-25
US6893503B1 (en) 2005-05-17
JP3544280B2 (ja) 2004-07-21
KR100530677B1 (ko) 2006-02-28

Similar Documents

Publication Publication Date Title
JP3544280B2 (ja) 半導体装置の作製方法
JP3032801B2 (ja) 半導体装置の作製方法
JP3974229B2 (ja) 半導体装置の作製方法
JP3939399B2 (ja) 半導体装置の作製方法
US6210997B1 (en) Semiconductor device and method for manufacturing the same
US7608492B2 (en) Method for manufacturing semiconductor device and heat treatment method
KR0184615B1 (ko) 반도체 장치 및 그 제조 방법
US6670225B2 (en) Method of manufacturing a semiconductor device
JPH0758339A (ja) 半導体装置およびその作製方法
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
JP4376331B2 (ja) 半導体装置の作製方法
JPH11204434A (ja) 半導体装置およびその作製方法
JP2004079735A (ja) 薄膜トランジスタの製造方法
JPH06124962A (ja) 薄膜状半導体装置およびその作製方法
US7723168B2 (en) Method of manufacturing a stacked transistor having a polycrystalline Si film
JP3768260B2 (ja) トランスファゲイト回路
JP3202687B2 (ja) 半導体装置の作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP3404928B2 (ja) 薄膜集積回路の製造方法
JP3765936B2 (ja) 半導体装置の作製方法
JPH10223530A (ja) 半導体装置の作製方法
JP3472231B2 (ja) 半導体装置
JP2000114172A (ja) 半導体装置の作製方法
JP2000114526A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees