JP2000188388A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2000188388A JP2000188388A JP29450999A JP29450999A JP2000188388A JP 2000188388 A JP2000188388 A JP 2000188388A JP 29450999 A JP29450999 A JP 29450999A JP 29450999 A JP29450999 A JP 29450999A JP 2000188388 A JP2000188388 A JP 2000188388A
- Authority
- JP
- Japan
- Prior art keywords
- cone
- substrate
- micromask
- etching
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【課題】 アスペクト比が大きく、先端の細い錐体及び
その錐体の製造方法の提供。 【解決手段】 シリコン基板或いはシリコン層中に不純
物、例えば酸素を導入し、熱処理することにより不純物
析出領域を形成し、この析出領域をマイクロマスクとし
て高選択比異方性エッチングを行う。これにより、マイ
クロマスクを頂点とし、アスペクト比が１０程度で、先
端付近の直径が１０ｎｍ〜３０ｎｍ程度の非常に鋭く細
い針状の円錐等の錐体が得られる。錐体の周囲に絶縁層
やゲート電極等の駆動電極を形成すれば、この錐体を電
界電子放出素子や、高周波スイッチ素子、走査型顕微鏡
の探針などに利用できる。
その錐体の製造方法の提供。 【解決手段】 シリコン基板或いはシリコン層中に不純
物、例えば酸素を導入し、熱処理することにより不純物
析出領域を形成し、この析出領域をマイクロマスクとし
て高選択比異方性エッチングを行う。これにより、マイ
クロマスクを頂点とし、アスペクト比が１０程度で、先
端付近の直径が１０ｎｍ〜３０ｎｍ程度の非常に鋭く細
い針状の円錐等の錐体が得られる。錐体の周囲に絶縁層
やゲート電極等の駆動電極を形成すれば、この錐体を電
界電子放出素子や、高周波スイッチ素子、走査型顕微鏡
の探針などに利用できる。
Description
【０００１】
【発明の属する技術分野】この発明は、高アスペクト比
で微細な錐体であり、例えば電界電子放出素子（ＦＥ
Ｄ：field emission device(display)）、量子効果デバ
イス、高周波デバイス、走査型顕微鏡の探針等に利用可
能な錐体に関する。
で微細な錐体であり、例えば電界電子放出素子（ＦＥ
Ｄ：field emission device(display)）、量子効果デバ
イス、高周波デバイス、走査型顕微鏡の探針等に利用可
能な錐体に関する。
【０００２】
【従来の技術】半導体基板上にμｍオーダー以下の微小
な突起を形成し、この突起を電子放出源等に用いること
が従来より提案されている。この微小突起の作製方法と
して、従来、シリコン基板の特定結晶面をウエットエッ
チングによってエッチングすることで、図２（ａ）に示
すような円錐を形成することが知られていた。また、
『低電圧化シリコン微構造電子源』（堀和義他、信学技
報；ＥＤ９４−９５、Ｐ１−６）には、図２（ｂ）に示
されるようなタワー状突起の作製方法が示されている。
図２（ｂ）に示すこのタワー状突起は、シリコン基板上
にフォトリソグラフィによってマスクを形成し、このマ
スクを用いて、まず該シリコン基板を異方性ドライエッ
チングし柱状構造を形成する。次に、得られた柱状構造
に対して異方性ウエットエッチングを施すことで、柱状
構造の先端部分を円錐形状として尖らせて構成してい
る。
な突起を形成し、この突起を電子放出源等に用いること
が従来より提案されている。この微小突起の作製方法と
して、従来、シリコン基板の特定結晶面をウエットエッ
チングによってエッチングすることで、図２（ａ）に示
すような円錐を形成することが知られていた。また、
『低電圧化シリコン微構造電子源』（堀和義他、信学技
報；ＥＤ９４−９５、Ｐ１−６）には、図２（ｂ）に示
されるようなタワー状突起の作製方法が示されている。
図２（ｂ）に示すこのタワー状突起は、シリコン基板上
にフォトリソグラフィによってマスクを形成し、このマ
スクを用いて、まず該シリコン基板を異方性ドライエッ
チングし柱状構造を形成する。次に、得られた柱状構造
に対して異方性ウエットエッチングを施すことで、柱状
構造の先端部分を円錐形状として尖らせて構成してい
る。
【０００３】また、『Fabrication of Metal-Oxide-Sem
iconductor Field-Effect-Transistor-Structured Sili
con Field Emitters with a Polysilicon Dual Gate』
（Jpn. J. Appl. Phys. Vol.36 (1997) pp. 7736 - 774
0）等には、シリコン基板上にフォトリソグラフィによ
りマスクを形成し、これを用いて基板を等方性ドライエ
ッチングすることで、図２（ｃ）のような突起を基板上
に形成することが記載されている。
iconductor Field-Effect-Transistor-Structured Sili
con Field Emitters with a Polysilicon Dual Gate』
（Jpn. J. Appl. Phys. Vol.36 (1997) pp. 7736 - 774
0）等には、シリコン基板上にフォトリソグラフィによ
りマスクを形成し、これを用いて基板を等方性ドライエ
ッチングすることで、図２（ｃ）のような突起を基板上
に形成することが記載されている。
【０００４】
【発明が解決しようとする課題】上述のような微細な突
起を例えばデバイスの電子放出源等に適用する場合、良
好なデバイス特性を得るためには、突起先端の曲率半径
が小さくかつアスペクト比が大きいことが好ましい。先
端曲率半径が大きいと電子放出抵抗が高く、その上ゲー
トなどの駆動電極との間の寄生容量が大きくなり、低電
圧動作が困難であるためである。また、突起先端のみの
曲率半径が小さくても、突起のアスペクト比が小さい
と、突起底面積が大きくなり、半導体デバイスとしての
集積度向上が図れず、また上述のような寄生容量を増大
させる原因ともなる。従ってアスペクト比が大きい突起
が望まれる。
起を例えばデバイスの電子放出源等に適用する場合、良
好なデバイス特性を得るためには、突起先端の曲率半径
が小さくかつアスペクト比が大きいことが好ましい。先
端曲率半径が大きいと電子放出抵抗が高く、その上ゲー
トなどの駆動電極との間の寄生容量が大きくなり、低電
圧動作が困難であるためである。また、突起先端のみの
曲率半径が小さくても、突起のアスペクト比が小さい
と、突起底面積が大きくなり、半導体デバイスとしての
集積度向上が図れず、また上述のような寄生容量を増大
させる原因ともなる。従ってアスペクト比が大きい突起
が望まれる。
【０００５】ところが、例えば、図２（ａ）及び図２
（ｃ）等に示す突起では、突起の先端直径は１００ｎｍ
〜３００ｎｍ、突起の底角は３０゜程度であり、アスペ
クト比で１程度の突起しか作製することができなかっ
た。また、図２（ｂ）の突起は、突起先端の曲率半径を
５ｎｍ以下とできることが上記文献中に記載されている
が、突起の底角は図示するように３０゜程度であり、図
２（ａ）に示す突起の底面積と同程度を占有してしま
う。
（ｃ）等に示す突起では、突起の先端直径は１００ｎｍ
〜３００ｎｍ、突起の底角は３０゜程度であり、アスペ
クト比で１程度の突起しか作製することができなかっ
た。また、図２（ｂ）の突起は、突起先端の曲率半径を
５ｎｍ以下とできることが上記文献中に記載されている
が、突起の底角は図示するように３０゜程度であり、図
２（ａ）に示す突起の底面積と同程度を占有してしま
う。
【０００６】このように従来の作製方法では、先端が鋭
くかつ底面積の小さな高アスペクト比の突起を形成する
ことができなかった。
くかつ底面積の小さな高アスペクト比の突起を形成する
ことができなかった。
【０００７】本発明は、鋭い形状の錐体の提供及びその
ような錐体に適した製造方法を提案することを目的とす
る。
ような錐体に適した製造方法を提案することを目的とす
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法では、半導体材
料基板又は半導体材料層の所定位置に不純物を導入して
不純物析出領域を形成し、前記不純物析出領域をマイク
ロマスクとして前記材料基板又は前記材料層に対して高
選択比異方性エッチングを行い、前記材料基板又は前記
材料層のエッチング露出面にマイクロマスク部分を頂点
とする錐体を形成することを特徴とする。
に、本発明に係る半導体装置の製造方法では、半導体材
料基板又は半導体材料層の所定位置に不純物を導入して
不純物析出領域を形成し、前記不純物析出領域をマイク
ロマスクとして前記材料基板又は前記材料層に対して高
選択比異方性エッチングを行い、前記材料基板又は前記
材料層のエッチング露出面にマイクロマスク部分を頂点
とする錐体を形成することを特徴とする。
【０００９】本発明の他の特徴は、上記半導体装置の製
造方法において、前記析出領域は、前記材料基板又は材
料層の主成分材料と異なるエッチングレートを備え、前
記材料基板又は前記材料層の所定位置に導入した不純物
を熱処理によって前記材料基板又は前記材料層の結晶中
に析出させて形成することである。
造方法において、前記析出領域は、前記材料基板又は材
料層の主成分材料と異なるエッチングレートを備え、前
記材料基板又は前記材料層の所定位置に導入した不純物
を熱処理によって前記材料基板又は前記材料層の結晶中
に析出させて形成することである。
【００１０】また、本発明に係る半導体装置では、半導
体材料基板又は半導体材料層の所定位置に形成された不
純物析出領域をマイクロマスクとして該材料基板又は材
料層を高選択比異方性エッチングして形成した錐体が、
前記不純物析出領域を頂点とし、かつ、先端付近の曲率
半径が数ｎｍ〜十数ｎｍ又は先端付近の直径が概ね１０
ｎｍ〜３０ｎｍで、アスペクト比がおよそ１０又はそれ
以上の錐体形状を備えることを特徴とする。
体材料基板又は半導体材料層の所定位置に形成された不
純物析出領域をマイクロマスクとして該材料基板又は材
料層を高選択比異方性エッチングして形成した錐体が、
前記不純物析出領域を頂点とし、かつ、先端付近の曲率
半径が数ｎｍ〜十数ｎｍ又は先端付近の直径が概ね１０
ｎｍ〜３０ｎｍで、アスペクト比がおよそ１０又はそれ
以上の錐体形状を備えることを特徴とする。
【００１１】このような本発明に係る微小な錐体（例え
ば円錐）は以下のような原理に基づき形成される。図１
は、錐体形成原理を示している。半導体材料基板（以下
の説明ではシリコン基板を例にする）には、不純物とし
て例えば酸素が導入されている。なお、本発明において
不純物とは、材料基板又は材料層の主成分と異なる元素
を意味する。但し該主成分が複数の元素を有する場合に
は、その内の一部のみの元素も本発明で不純物を意味す
る。
ば円錐）は以下のような原理に基づき形成される。図１
は、錐体形成原理を示している。半導体材料基板（以下
の説明ではシリコン基板を例にする）には、不純物とし
て例えば酸素が導入されている。なお、本発明において
不純物とは、材料基板又は材料層の主成分と異なる元素
を意味する。但し該主成分が複数の元素を有する場合に
は、その内の一部のみの元素も本発明で不純物を意味す
る。
【００１２】このような酸素が導入されたシリコン基板
に対し熱処理を行うと、酸素が導入されていた領域には
不純物析出領域として酸素析出領域（言い換えると、酸
素析出欠陥ＳｉＯ２）が形成される（図１（ａ）→
（ｂ）参照）。熱処理後、このシリコン基板に対しＳｉ
Ｏ２ 選択比の大きい条件で異方性エッチングを施す
と、Ｓｉ結晶とエッチングレートの異なる（ここでは、
Ｓｉ結晶よりもエッチングされ難い）酸素析出物がマイ
クロマスクとなり、このマスクを頂点としてＳｉ錐体が
エッチング露出面に形成される（図１（ｃ））。
に対し熱処理を行うと、酸素が導入されていた領域には
不純物析出領域として酸素析出領域（言い換えると、酸
素析出欠陥ＳｉＯ２）が形成される（図１（ａ）→
（ｂ）参照）。熱処理後、このシリコン基板に対しＳｉ
Ｏ２ 選択比の大きい条件で異方性エッチングを施す
と、Ｓｉ結晶とエッチングレートの異なる（ここでは、
Ｓｉ結晶よりもエッチングされ難い）酸素析出物がマイ
クロマスクとなり、このマスクを頂点としてＳｉ錐体が
エッチング露出面に形成される（図１（ｃ））。
【００１３】異方性エッチングは、例えば、シリコン基
板又はシリコン膜中の酸素析出領域をマイクロマスクと
する場合、ハロゲン系（Ｂｒ、Ｃｌ、Ｆ）ガスを含むガ
スを用いてドライエッチング（例えば反応性イオンエッ
チング）により行うことができる。この様な条件でエッ
チングすれば、図１（ｃ）のような酸素析出領域を頂点
とした錐体が得られる。
板又はシリコン膜中の酸素析出領域をマイクロマスクと
する場合、ハロゲン系（Ｂｒ、Ｃｌ、Ｆ）ガスを含むガ
スを用いてドライエッチング（例えば反応性イオンエッ
チング）により行うことができる。この様な条件でエッ
チングすれば、図１（ｃ）のような酸素析出領域を頂点
とした錐体が得られる。
【００１４】このような原理により得られる本発明に係
る錐体は、上述のようにその先端付近の曲率半径が数ｎ
ｍ〜十数ｎｍで、アスペクト比が１０程度の非常に細長
い針状の錐体である。また、錐体の底角は、例えば８０
゜程度或いはそれ以上と極めて大きくすることができ、
更に錐体の高さを数μｍ程度とすることも可能である。
る錐体は、上述のようにその先端付近の曲率半径が数ｎ
ｍ〜十数ｎｍで、アスペクト比が１０程度の非常に細長
い針状の錐体である。また、錐体の底角は、例えば８０
゜程度或いはそれ以上と極めて大きくすることができ、
更に錐体の高さを数μｍ程度とすることも可能である。
【００１５】本発明において、錐体のアスペクト比は、
例えば上記異方性エッチングに用いる混合ガスの混合比
などを制御することによって１０以上とできる。但し、
必要に応じて１０より小さくすることも可能である。
例えば上記異方性エッチングに用いる混合ガスの混合比
などを制御することによって１０以上とできる。但し、
必要に応じて１０より小さくすることも可能である。
【００１６】また、本発明では、エッチング条件が同じ
であれば、複数の不純物析出領域をそれぞれマイクロマ
スクとして得られる複数の錐体の底角は一定となり、各
錐体は相似形状となる。そこで、例えば、不純物析出領
域の平面位置及び深さ位置が所望位置となるように該領
域を形成することで、半導体材料基板又は半導体材料層
中の所定位置に、鋭くかつ同じ形状・大きさの複数の錐
体を形成することができる。
であれば、複数の不純物析出領域をそれぞれマイクロマ
スクとして得られる複数の錐体の底角は一定となり、各
錐体は相似形状となる。そこで、例えば、不純物析出領
域の平面位置及び深さ位置が所望位置となるように該領
域を形成することで、半導体材料基板又は半導体材料層
中の所定位置に、鋭くかつ同じ形状・大きさの複数の錐
体を形成することができる。
【００１７】更に、本発明において、例えばシリコン材
料基板又は層に対して所定量の酸素を導入するととも
に、シリコンより酸素と結合しやすいボロンイオンなど
を導入する方法も適用でき、これによりマイクロマスク
をより確実に形成することが可能となる。
料基板又は層に対して所定量の酸素を導入するととも
に、シリコンより酸素と結合しやすいボロンイオンなど
を導入する方法も適用でき、これによりマイクロマスク
をより確実に形成することが可能となる。
【００１８】
【発明の好適な実施の形態】以下、本発明の好適な実施
の形態（以下、実施形態という）について図面を参照し
て説明する。
の形態（以下、実施形態という）について図面を参照し
て説明する。
【００１９】［実施形態１］本発明の錐体は、半導体材
料基板内又は所定半導体材料層内の特定領域に不純物析
出領域を作製し、これをマイクロマスクとして高選択比
異方性エッチングを施すことで、エッチング露出面にマ
イクロマスクを頂点として形成することができる。この
錐体は、円錐の他、楕円錐や多角錐としても作成される
ものである。
料基板内又は所定半導体材料層内の特定領域に不純物析
出領域を作製し、これをマイクロマスクとして高選択比
異方性エッチングを施すことで、エッチング露出面にマ
イクロマスクを頂点として形成することができる。この
錐体は、円錐の他、楕円錐や多角錐としても作成される
ものである。
【００２０】図３は、このような錐体の製造方法の一例
を示している。なお、以下においては、半導体材料基板
としてシリコン基板を用い、このシリコン基板中に、不
純物として酸素を導入し酸素析出領域（析出欠陥）を形
成する場合を例に挙げて説明する。
を示している。なお、以下においては、半導体材料基板
としてシリコン基板を用い、このシリコン基板中に、不
純物として酸素を導入し酸素析出領域（析出欠陥）を形
成する場合を例に挙げて説明する。
【００２１】使用するシリコン基板１０が酸素を高濃度
に含有していると、その酸素自身が析出してマイクロマ
スクとなってしまう。従って、本実施形態においては、
低酸素濃度基板（例えば、酸素濃度１０１０／ｃｍ３）
を用いている。
に含有していると、その酸素自身が析出してマイクロマ
スクとなってしまう。従って、本実施形態においては、
低酸素濃度基板（例えば、酸素濃度１０１０／ｃｍ３）
を用いている。
【００２２】このような低酸素濃度のシリコン基板１０
を洗浄した後（図３（ａ））、シリコン基板１０の表面
にフォトリソグラフィによりレジストパターンを形成
し、レジスト１２の開口部に例えばイオン注入法によっ
て不純物として酸素イオンを基板１０の所定深さに注入
する（図３（ｂ））。
を洗浄した後（図３（ａ））、シリコン基板１０の表面
にフォトリソグラフィによりレジストパターンを形成
し、レジスト１２の開口部に例えばイオン注入法によっ
て不純物として酸素イオンを基板１０の所定深さに注入
する（図３（ｂ））。
【００２３】酸素イオン導入後、レジスト１２を除去
し、基板１０に対し、所定条件下で（例えば、６００℃
〜１１００℃の温度、酸化性又は非酸化性雰囲気）、熱
処理を行う。これにより、レジスト１２の開口領域の所
定深さに、酸素析出欠陥（ＳｉＯ２）、つまり酸素析出
領域１４が形成される（図３（ｃ））。
し、基板１０に対し、所定条件下で（例えば、６００℃
〜１１００℃の温度、酸化性又は非酸化性雰囲気）、熱
処理を行う。これにより、レジスト１２の開口領域の所
定深さに、酸素析出欠陥（ＳｉＯ２）、つまり酸素析出
領域１４が形成される（図３（ｃ））。
【００２４】熱処理が施された基板１０には、酸化性雰
囲気で熱処理を行った場合にはＳｉＯ２膜が形成され、
また非酸化性雰囲気で熱処理を行った場合にも、その表
面に酸化膜が形成されており、酸化膜があるとこれがマ
スクになって異方性エッチングが進まない。そこで、ま
ずこの酸化膜を除去する。そして、その後、高選択比の
異方性エッチング、例えばＲＩＥ（reactive ion etchi
ng）を行う。この異方性エッチングを所定深さまで行う
ことにより、シリコン基板１０のエッチング露出面に
は、図３（ｄ）に示すように、エッチング量に応じた高
さの円錐１６が酸素析出領域１４を頂点として形成され
る。なお、マイクロマスクの形状等の条件によって円錐
に限らず、錐体として、楕円錐やその他多角錐も同じよ
うにして形成することが可能である。
囲気で熱処理を行った場合にはＳｉＯ２膜が形成され、
また非酸化性雰囲気で熱処理を行った場合にも、その表
面に酸化膜が形成されており、酸化膜があるとこれがマ
スクになって異方性エッチングが進まない。そこで、ま
ずこの酸化膜を除去する。そして、その後、高選択比の
異方性エッチング、例えばＲＩＥ（reactive ion etchi
ng）を行う。この異方性エッチングを所定深さまで行う
ことにより、シリコン基板１０のエッチング露出面に
は、図３（ｄ）に示すように、エッチング量に応じた高
さの円錐１６が酸素析出領域１４を頂点として形成され
る。なお、マイクロマスクの形状等の条件によって円錐
に限らず、錐体として、楕円錐やその他多角錐も同じよ
うにして形成することが可能である。
【００２５】ここで、上記異方性エッチングでは、エッ
チング装置内に、別途ガス供給装置からエッチングガス
を供給してエッチングを行うが、エッチングガスとして
は、例えば、シリコン基板中の酸素析出物に対し、一般
的なマグネトロンＲＩＥ装置を用いてエッチングを行う
場合に、ハロゲン系混合ガス（例えば、ＨＢｒ／ＮＦ
３ ／Ｈｅ＋Ｏ２ 混合ガス）を用いることが好適であ
る。このハロゲン系のエッチングガスは、シリコン中の
酸素析出領域（析出欠陥）に対し、そのエッチング選択
比がＦ、Ｃｌ、Ｂｒの順で選択比が高くなる。従って、
この異方性エッチングによって円錐を確実に形成するた
めには、Ｂｒ系ガスが最も好ましく、以下Ｃｌ、Ｆの順
となる。なお、ＲＩＥを施すことによって円錐の側壁に
は反応生成物などからなる保護膜が付着し、円錐形状維
持に寄与すると考えられているが、この保護膜は異方性
エッチング実行後、基板１０を例えば希フッ酸に浸すこ
とで除去することができる。但し、この側壁保護膜除去
工程は必ずしも必要ではなく、省略しても良い。
チング装置内に、別途ガス供給装置からエッチングガス
を供給してエッチングを行うが、エッチングガスとして
は、例えば、シリコン基板中の酸素析出物に対し、一般
的なマグネトロンＲＩＥ装置を用いてエッチングを行う
場合に、ハロゲン系混合ガス（例えば、ＨＢｒ／ＮＦ
３ ／Ｈｅ＋Ｏ２ 混合ガス）を用いることが好適であ
る。このハロゲン系のエッチングガスは、シリコン中の
酸素析出領域（析出欠陥）に対し、そのエッチング選択
比がＦ、Ｃｌ、Ｂｒの順で選択比が高くなる。従って、
この異方性エッチングによって円錐を確実に形成するた
めには、Ｂｒ系ガスが最も好ましく、以下Ｃｌ、Ｆの順
となる。なお、ＲＩＥを施すことによって円錐の側壁に
は反応生成物などからなる保護膜が付着し、円錐形状維
持に寄与すると考えられているが、この保護膜は異方性
エッチング実行後、基板１０を例えば希フッ酸に浸すこ
とで除去することができる。但し、この側壁保護膜除去
工程は必ずしも必要ではなく、省略しても良い。
【００２６】以上のようにしてシリコン基板上に形成さ
れる円錐は、例えば、アスペクト比は１０程度或いはそ
れ以上で、先端の直径１０ｎｍ〜３０ｎｍ（曲率半径数
ｎｍ〜十数ｎｍ程度）、円錐の底角が８０゜以上、例え
ば８５゜などの値を示し、また高さが数μｍの鋭く高ア
スペクト比の円錐を得ることができる。また、円錐の底
面付近の直径は例えば０．５μｍ程度と非常に小さい。
れる円錐は、例えば、アスペクト比は１０程度或いはそ
れ以上で、先端の直径１０ｎｍ〜３０ｎｍ（曲率半径数
ｎｍ〜十数ｎｍ程度）、円錐の底角が８０゜以上、例え
ば８５゜などの値を示し、また高さが数μｍの鋭く高ア
スペクト比の円錐を得ることができる。また、円錐の底
面付近の直径は例えば０．５μｍ程度と非常に小さい。
【００２７】図４は、シリコン基板に形成された酸素析
出領域をマイクロマスクとして異方性エッチングして得
られた円錐のＳＥＭ写真である。なお、図４の円錐は、
具体的には、以下のような条件で形成している。まず、
シリコン基板としては含有酸素濃度が１．６×１０１８
ｃｍ−３のＣＺ基板を用い、このＣＺ基板を１０００
℃、酸素雰囲気で２２０分間熱処理して、ＣＺ基板中に
マイクロマスクとなる酸素析出領域（ＳｉＯ２）を形成
している。更に、この基板に対し、一般的なマグネトロ
ンＲＩＥ装置を用い、ＨＢｒ／ＮＦ３ ／Ｈｅ＋Ｏ２
混合ガスを用いてシリコン基板を高選択比異方性エッチ
ングした。マイクロマスクを頂点として基板上には複数
の円錐が形成されるがその一つが図４（ａ）に示す円錐
であり、図よりその円錐底角は約８５゜、円錐のアスペ
クト比（円錐の底面直径と円錐高さの比）は１０以上で
あることがわかる。また、図４（ｂ）は、図４（ａ）の
円錐先端を拡大した写真であるが、この写真から円錐の
先端曲率半径が十数ｎｍ程度であることが分かる。
出領域をマイクロマスクとして異方性エッチングして得
られた円錐のＳＥＭ写真である。なお、図４の円錐は、
具体的には、以下のような条件で形成している。まず、
シリコン基板としては含有酸素濃度が１．６×１０１８
ｃｍ−３のＣＺ基板を用い、このＣＺ基板を１０００
℃、酸素雰囲気で２２０分間熱処理して、ＣＺ基板中に
マイクロマスクとなる酸素析出領域（ＳｉＯ２）を形成
している。更に、この基板に対し、一般的なマグネトロ
ンＲＩＥ装置を用い、ＨＢｒ／ＮＦ３ ／Ｈｅ＋Ｏ２
混合ガスを用いてシリコン基板を高選択比異方性エッチ
ングした。マイクロマスクを頂点として基板上には複数
の円錐が形成されるがその一つが図４（ａ）に示す円錐
であり、図よりその円錐底角は約８５゜、円錐のアスペ
クト比（円錐の底面直径と円錐高さの比）は１０以上で
あることがわかる。また、図４（ｂ）は、図４（ａ）の
円錐先端を拡大した写真であるが、この写真から円錐の
先端曲率半径が十数ｎｍ程度であることが分かる。
【００２８】従って、図４から明らかなように、酸素析
出領域をマイクロマスクとして異方性エッチングを行う
ことで、従来提案されていた方法では実現できない先端
曲率が小さくかつアスペクト比の大きい円錐を実際に形
成できることがわかる。
出領域をマイクロマスクとして異方性エッチングを行う
ことで、従来提案されていた方法では実現できない先端
曲率が小さくかつアスペクト比の大きい円錐を実際に形
成できることがわかる。
【００２９】（円錐形成のための条件）以下、上述のよ
うな円錐１６を形成するための条件について説明する。
うな円錐１６を形成するための条件について説明する。
【００３０】(i)マイクロマスクの形成密度制御及び大
きさ制御 図５は、シリコン基板の含有酸素濃度と形成されるＳｉ
円錐密度との関係を示している。なお、図５は、含有酸
素濃度の異なるＣＺシリコン基板に対し、上記図４の説
明で示した条件と同じ条件で高選択比異方性エッチング
を行った場合に得られたＳｉ円錐の密度の測定結果であ
る。この測定結果から、マイクロマスクの原料となる酸
素の量が多いと、基板内に形成されるＳｉ円錐の密度が
高くなり、基板に導入する酸素量を制御することでＳｉ
円錐の元となるマイクロマスク（酸素析出物：Ｓｉ
Ｏ２）の密度を制御できることがわかる。
きさ制御 図５は、シリコン基板の含有酸素濃度と形成されるＳｉ
円錐密度との関係を示している。なお、図５は、含有酸
素濃度の異なるＣＺシリコン基板に対し、上記図４の説
明で示した条件と同じ条件で高選択比異方性エッチング
を行った場合に得られたＳｉ円錐の密度の測定結果であ
る。この測定結果から、マイクロマスクの原料となる酸
素の量が多いと、基板内に形成されるＳｉ円錐の密度が
高くなり、基板に導入する酸素量を制御することでＳｉ
円錐の元となるマイクロマスク（酸素析出物：Ｓｉ
Ｏ２）の密度を制御できることがわかる。
【００３１】図６は、含有酸素濃度１．１×１０１８ｃ
ｍ−３のＣＺ基板に対し、酸素析出のための熱処理を行
う前に、Ｂイオン注入を行った場合に得られるＳｉ円錐
密度のＢイオン注入依存性を示す光学顕微鏡写真であ
る。
ｍ−３のＣＺ基板に対し、酸素析出のための熱処理を行
う前に、Ｂイオン注入を行った場合に得られるＳｉ円錐
密度のＢイオン注入依存性を示す光学顕微鏡写真であ
る。
【００３２】図６（ａ）に示す写真は、Ｂイオンの注入
濃度を７×１０１３ｃｍ−２とした場合に得られた異方
性エッチング後のＣＺ基板表面を示している。エッチン
グ後、得られた基板表面にはＳｉ円錐の存在は認められ
ない。また、Ｂイオンの注入を行わなかった場合も同じ
結果が得られた。従って、Ｂイオンの注入濃度が７×１
０１３ｃｍ−２以下の場合には、酸素含有濃度が１．１
×１０１８ｃｍ−３のＣＺ基板であってもＳｉ円錐が形
成されないことが分かる。
濃度を７×１０１３ｃｍ−２とした場合に得られた異方
性エッチング後のＣＺ基板表面を示している。エッチン
グ後、得られた基板表面にはＳｉ円錐の存在は認められ
ない。また、Ｂイオンの注入を行わなかった場合も同じ
結果が得られた。従って、Ｂイオンの注入濃度が７×１
０１３ｃｍ−２以下の場合には、酸素含有濃度が１．１
×１０１８ｃｍ−３のＣＺ基板であってもＳｉ円錐が形
成されないことが分かる。
【００３３】これに対し、Ｂイオンの注入濃度を１×１
０１４ｃｍ−２とした場合には、図６（ｂ）において示
す異方性エッチング後のＣＺ基板表面から分かるよう
に、表面には黒い点としてＳｉ円錐の存在が認められ
る。このことから、酸素を基板に導入するだけでなく、
熱処理前に少なくとも７×１０１３ｃｍ−２より多くＢ
イオンを注入して熱処理することが好適なことが分か
る。なお、上述の図５の測定結果は、Ｂイオンを１×１
０１４ｃｍ−２注入した場合の結果である。
０１４ｃｍ−２とした場合には、図６（ｂ）において示
す異方性エッチング後のＣＺ基板表面から分かるよう
に、表面には黒い点としてＳｉ円錐の存在が認められ
る。このことから、酸素を基板に導入するだけでなく、
熱処理前に少なくとも７×１０１３ｃｍ−２より多くＢ
イオンを注入して熱処理することが好適なことが分か
る。なお、上述の図５の測定結果は、Ｂイオンを１×１
０１４ｃｍ−２注入した場合の結果である。
【００３４】現在のところ、Ｂイオン注入によりマイク
ロマスクが発生しやすくなるのは、ＢはＳｉよりＯと結
合しやすく、このＢイオンがシリコン結晶中に供給され
るとＢ−Ｏ結合がシリコン結晶中に形成され、このＢ−
Ｏ結合の微小クラスタが核となって、Ｓｉ−Ｏ結合が形
成されるためであると考えている。
ロマスクが発生しやすくなるのは、ＢはＳｉよりＯと結
合しやすく、このＢイオンがシリコン結晶中に供給され
るとＢ−Ｏ結合がシリコン結晶中に形成され、このＢ−
Ｏ結合の微小クラスタが核となって、Ｓｉ−Ｏ結合が形
成されるためであると考えている。
【００３５】マイクロマスクの大きさ、つまり不純物析
出領域の大きさは、熱処理条件と上記のような導入酸素
量（Ｂイオン注入量も含む）条件を調整することにより
制御することができる。ここで、熱処理条件は、例えば
温度６００℃〜１１００℃、１０分〜５時間程度で、酸
化性又は非酸化性雰囲気で処理することが好適である
が、同一処理時間で、処理温度を高く設定すればマイク
ロマスク面積、つまり酸素析出領域面積は大きくなり、
反対に同一処理温度でより処理時間を長くすると酸素析
出領域面積は大きくなる。
出領域の大きさは、熱処理条件と上記のような導入酸素
量（Ｂイオン注入量も含む）条件を調整することにより
制御することができる。ここで、熱処理条件は、例えば
温度６００℃〜１１００℃、１０分〜５時間程度で、酸
化性又は非酸化性雰囲気で処理することが好適である
が、同一処理時間で、処理温度を高く設定すればマイク
ロマスク面積、つまり酸素析出領域面積は大きくなり、
反対に同一処理温度でより処理時間を長くすると酸素析
出領域面積は大きくなる。
【００３６】以上のように、本発明の錐体を形成するた
めに用いるマイクロマスクとなる不純物析出領域は、そ
の密度について、半導体材料中に導入する不純物濃度
と、Ｂイオン導入によって制御できる。また該不純物析
出領域の大きさは、不純物濃度及びＢイオン濃度の制御
と、熱処理条件との組合せによって制御することができ
ることがわかる。
めに用いるマイクロマスクとなる不純物析出領域は、そ
の密度について、半導体材料中に導入する不純物濃度
と、Ｂイオン導入によって制御できる。また該不純物析
出領域の大きさは、不純物濃度及びＢイオン濃度の制御
と、熱処理条件との組合せによって制御することができ
ることがわかる。
【００３７】(ii)マイクロマスクの位置制御 次に、マイクロマスクとなる不純物析出領域の位置制御
について説明する。本発明に係る錐体は、異方性エッチ
ング条件を同じに設定すると、複数のマイクロマスクを
頂点として複数の錐体（例えば円錐）を形成した場合、
各円錐は相似形で、円錐の高さは、マイクロマスクの形
成位置からエッチング露出面までの距離にほぼ一致す
る。よって、均一で高さの等しい同一形状の円錐を複数
同一半導体基板又は半導体層中に形成するためには、こ
れら基板又は層中に形成するマイクロマスクの深さを制
御する必要がある。
について説明する。本発明に係る錐体は、異方性エッチ
ング条件を同じに設定すると、複数のマイクロマスクを
頂点として複数の錐体（例えば円錐）を形成した場合、
各円錐は相似形で、円錐の高さは、マイクロマスクの形
成位置からエッチング露出面までの距離にほぼ一致す
る。よって、均一で高さの等しい同一形状の円錐を複数
同一半導体基板又は半導体層中に形成するためには、こ
れら基板又は層中に形成するマイクロマスクの深さを制
御する必要がある。
【００３８】マイクロマスクの深さ方向の制御に関して
は、以下のような２つの方法が考えられる。第１の方法
は、上記図３のＳｉ円錐形成工程において例示したよう
に、例えばイオン注入法によって不純物を導入する方法
である。イオン注入法では、その注入エネルギー等を制
御することで、導入される不純物の深さを制御できるか
らである。第２の方法は、錐体（例えば円錐）を形成す
る部分のシリコン結晶領域をエピタキシャル成長させ、
マイクロマスクとなるＳｉＯ２を形成したい位置で、雰
囲気ガスに不純物ガス（例えば酸素ガス）等を導入しな
がらエピタキシャル成長を行う方法である。
は、以下のような２つの方法が考えられる。第１の方法
は、上記図３のＳｉ円錐形成工程において例示したよう
に、例えばイオン注入法によって不純物を導入する方法
である。イオン注入法では、その注入エネルギー等を制
御することで、導入される不純物の深さを制御できるか
らである。第２の方法は、錐体（例えば円錐）を形成す
る部分のシリコン結晶領域をエピタキシャル成長させ、
マイクロマスクとなるＳｉＯ２を形成したい位置で、雰
囲気ガスに不純物ガス（例えば酸素ガス）等を導入しな
がらエピタキシャル成長を行う方法である。
【００３９】マイクロマスクの平面方向の制御に関して
は、例えばフォトリソグラフィにより、錐体形成領域の
み開口したマスク（例えばレジストマスク）を半導体基
板又は半導体層上に形成し、マスク開口部にイオン注入
等により不純物を導入すれば、所定平面位置にマイクロ
マスクを形成できる。また、エピタキシャル成長の際に
不純物を導入する場合にも、錐体形成領域にのみ選択的
にエピタキシャル成長による半導体材料層を形成すれば
よい。これは、例えば円錐形成領域以外の領域は予めマ
スクで覆う方法により実現できる。また、基板全面にエ
ピタキシャル成長層（不純物ガス導入工程有り）を形成
した後、熱処理する前に上記錐体形成領域以外の領域を
エッチング除去する、或いは熱処理後であれば、上記錐
体形成領域以外の領域を異方性エッチング以外のエッチ
ング方法で除去するなどの方法によって実現できる。
は、例えばフォトリソグラフィにより、錐体形成領域の
み開口したマスク（例えばレジストマスク）を半導体基
板又は半導体層上に形成し、マスク開口部にイオン注入
等により不純物を導入すれば、所定平面位置にマイクロ
マスクを形成できる。また、エピタキシャル成長の際に
不純物を導入する場合にも、錐体形成領域にのみ選択的
にエピタキシャル成長による半導体材料層を形成すれば
よい。これは、例えば円錐形成領域以外の領域は予めマ
スクで覆う方法により実現できる。また、基板全面にエ
ピタキシャル成長層（不純物ガス導入工程有り）を形成
した後、熱処理する前に上記錐体形成領域以外の領域を
エッチング除去する、或いは熱処理後であれば、上記錐
体形成領域以外の領域を異方性エッチング以外のエッチ
ング方法で除去するなどの方法によって実現できる。
【００４０】(iii)錐体のアスペクト比の制御 マイクロマスクを用い、上述のように半導体基板又は半
導体材料をＲＩＥによって異方性エッチングすると、形
成される錐体の側面には、反応生成物が付着する。異方
性エッチング中においては、錐体側面に付着する反応生
成物が保護膜となって錐体（例えば円錐）形状維持に寄
与し、更に、この側壁に付着する保護膜量に応じて錐体
の形状（錐体のアスペクト比）が制御される。そして、
この側壁保護膜量は、上記エッチング混合ガスのうち、
エッチングガス（例えばＮＦ３）と、堆積用ガス（例え
ばＨＢｒガス）の混合比を変更することで制御できる。
具体的にはエッチングガス比率を増やせば、錐体はより
細く尖った高アスペクト比となり、反対に堆積用ガス比
率を増やせば錐体のアスペクト比は低くなる。
導体材料をＲＩＥによって異方性エッチングすると、形
成される錐体の側面には、反応生成物が付着する。異方
性エッチング中においては、錐体側面に付着する反応生
成物が保護膜となって錐体（例えば円錐）形状維持に寄
与し、更に、この側壁に付着する保護膜量に応じて錐体
の形状（錐体のアスペクト比）が制御される。そして、
この側壁保護膜量は、上記エッチング混合ガスのうち、
エッチングガス（例えばＮＦ３）と、堆積用ガス（例え
ばＨＢｒガス）の混合比を変更することで制御できる。
具体的にはエッチングガス比率を増やせば、錐体はより
細く尖った高アスペクト比となり、反対に堆積用ガス比
率を増やせば錐体のアスペクト比は低くなる。
【００４１】従って、異方性エッチングに用いる混合ガ
スの割合を調整して、反応生成物の量の制御や反応生成
物の錐体への吸着量を制御することで、錐体のアスペク
ト比を制御することができる。
スの割合を調整して、反応生成物の量の制御や反応生成
物の錐体への吸着量を制御することで、錐体のアスペク
ト比を制御することができる。
【００４２】以上本実施形態１においては半導体材料基
板としてシリコン基板を用いた場合を例に挙げている
が、これに限らずシリコン以外の他の材料基板でもよ
い。また、半導体材料層としては、半導体或いは絶縁体
基板上に形成された単結晶シリコン層又はその他の材料
層でもよい。また、マイクロマスクは、Ｓｉ材料中の酸
素析出物（ＳｉＯ２）に限らず、エッチングガス及びエ
ッチング条件を材料に応じて適切なものとすることで、
Ｓｉ材料中の窒素析出物（ＳｉＮ）、炭素析出物（Ｓｉ
Ｃ）であってもよい。なお、この場合、析出物ＳｉＮ、
ＳｉＣに対するエッチング材料としては、上記ＳｉＯ２
の場合と同様に異方性エッチングのエッチングガスとし
てフッ素系のガスを用いることが可能である。そして、
これらＳｉＮ、ＳｉＣに対して例えばフッ素系ガス材料
を用いて異方性エッチングすることで、これら頂点とし
た錐体（例えば円錐）を形成することができる。また、
ＳｉＯ ２材料中のＳｉは、主成分ＳｉＯ２と異なるエッ
チングレートを有する不純物と考えることができ、これ
をマイクロマスクとして錐体を形成することもできる。
更に、ＳｉＮ材料中のＳｉ、或いはＳｉＣ材料中のＳｉ
をそれぞれマイクロマスクとして錐体を形成することも
可能である。
板としてシリコン基板を用いた場合を例に挙げている
が、これに限らずシリコン以外の他の材料基板でもよ
い。また、半導体材料層としては、半導体或いは絶縁体
基板上に形成された単結晶シリコン層又はその他の材料
層でもよい。また、マイクロマスクは、Ｓｉ材料中の酸
素析出物（ＳｉＯ２）に限らず、エッチングガス及びエ
ッチング条件を材料に応じて適切なものとすることで、
Ｓｉ材料中の窒素析出物（ＳｉＮ）、炭素析出物（Ｓｉ
Ｃ）であってもよい。なお、この場合、析出物ＳｉＮ、
ＳｉＣに対するエッチング材料としては、上記ＳｉＯ２
の場合と同様に異方性エッチングのエッチングガスとし
てフッ素系のガスを用いることが可能である。そして、
これらＳｉＮ、ＳｉＣに対して例えばフッ素系ガス材料
を用いて異方性エッチングすることで、これら頂点とし
た錐体（例えば円錐）を形成することができる。また、
ＳｉＯ ２材料中のＳｉは、主成分ＳｉＯ２と異なるエッ
チングレートを有する不純物と考えることができ、これ
をマイクロマスクとして錐体を形成することもできる。
更に、ＳｉＮ材料中のＳｉ、或いはＳｉＣ材料中のＳｉ
をそれぞれマイクロマスクとして錐体を形成することも
可能である。
【００４３】［実施形態２］次に、上述のような方法に
よって得られた本発明に係る錐体（例えば円錐）を半導
体デバイス、例えば電界電子放出素子或いは電子銃に利
用する場合の製造工程について図７を用いて説明する。
なお、図７に示す工程は、上記図３の工程に続いて行わ
れるものである。
よって得られた本発明に係る錐体（例えば円錐）を半導
体デバイス、例えば電界電子放出素子或いは電子銃に利
用する場合の製造工程について図７を用いて説明する。
なお、図７に示す工程は、上記図３の工程に続いて行わ
れるものである。
【００４４】実施形態１のようにしてシリコン基板１０
上に円錐１６を形成しかつ側壁保護膜を除去した後（図
３（ｄ））、図７（ａ）のように絶縁層としてＳｉ円錐
１６を埋めるようにＳｉＯ２層１８を形成する。本実施
形態２では、次工程でこのＳｉＯ２層１８上に例えばゲ
ート電極として多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜を
形成するため、このｐｏｌｙ−Ｓｉをパターニングする
際にＳｉ円錐１６の先端がエッチングされてしまわない
ように、積層するＳｉＯ２層１８の厚さは、Ｓｉ円錐１
６の高さより厚く、例えばＳｉ円錐１６の厚さ＋１０ｎ
ｍ程度の厚さに形成する。
上に円錐１６を形成しかつ側壁保護膜を除去した後（図
３（ｄ））、図７（ａ）のように絶縁層としてＳｉ円錐
１６を埋めるようにＳｉＯ２層１８を形成する。本実施
形態２では、次工程でこのＳｉＯ２層１８上に例えばゲ
ート電極として多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜を
形成するため、このｐｏｌｙ−Ｓｉをパターニングする
際にＳｉ円錐１６の先端がエッチングされてしまわない
ように、積層するＳｉＯ２層１８の厚さは、Ｓｉ円錐１
６の高さより厚く、例えばＳｉ円錐１６の厚さ＋１０ｎ
ｍ程度の厚さに形成する。
【００４５】ＳｉＯ２層１８をシリコン基板１０を所定
厚さに形成した後、ＳｉＯ２層１８上にｐｏｌｙ−Ｓｉ
膜を形成する。更にこのｐｏｌｙ−Ｓｉ膜の全面にレジ
ストを形成し、フォトリソグラフィによりＳｉ円錐１６
の形成領域上が開口したレジストパターンを形成する。
このレジストパターンをマスクとしてＲＩＥを行うこと
で、レジスト開口部、つまりＳｉ円錐形成領域上にある
ｐｏｌｙ−Ｓｉ膜が除去され、ゲート電極２０が得られ
る（図７（ｂ））。
厚さに形成した後、ＳｉＯ２層１８上にｐｏｌｙ−Ｓｉ
膜を形成する。更にこのｐｏｌｙ−Ｓｉ膜の全面にレジ
ストを形成し、フォトリソグラフィによりＳｉ円錐１６
の形成領域上が開口したレジストパターンを形成する。
このレジストパターンをマスクとしてＲＩＥを行うこと
で、レジスト開口部、つまりＳｉ円錐形成領域上にある
ｐｏｌｙ−Ｓｉ膜が除去され、ゲート電極２０が得られ
る（図７（ｂ））。
【００４６】次に、ゲート電極２０を形成するために用
いたレジストを除去し、ゲート電極２０の開口部に露出
したＳｉＯ２層１８をＲＩＥによってエッチングする。
これにより、ゲート電極２０の開口部には、基板と同一
材質のＳｉ単結晶からなるＳｉ円錐１６が露出する。
いたレジストを除去し、ゲート電極２０の開口部に露出
したＳｉＯ２層１８をＲＩＥによってエッチングする。
これにより、ゲート電極２０の開口部には、基板と同一
材質のＳｉ単結晶からなるＳｉ円錐１６が露出する。
【００４７】ここで、実施形態１の酸素析出領域形成工
程において（図３（ｂ）参照）、基板１０内の複数箇所
の一定深さに複数の酸素析出領域を形成しておくこと
で、基板１０上には、複数箇所に同一形状の円錐１６が
形成される。そして、このような複数の円錐１６が形成
された基板に対して、上記図７に示すような工程処理が
施されることで、図８（ａ）に示されるような複数のゲ
ート電極開口領域においてＳｉ円錐１６が露出した構造
体３０が得られる。
程において（図３（ｂ）参照）、基板１０内の複数箇所
の一定深さに複数の酸素析出領域を形成しておくこと
で、基板１０上には、複数箇所に同一形状の円錐１６が
形成される。そして、このような複数の円錐１６が形成
された基板に対して、上記図７に示すような工程処理が
施されることで、図８（ａ）に示されるような複数のゲ
ート電極開口領域においてＳｉ円錐１６が露出した構造
体３０が得られる。
【００４８】また、このような構造体３０に向き合うよ
うに、例えばＲＧＢの蛍光材料層４０の形成されたガラ
スなどからなる基板４２を配置すれば、構造体３０を電
界電子放出素子又は微細電子銃等として用いた装置、例
えばカラー平面ディスプレイ（ＦＥＤ）などを構成する
ことができる。なお、このような構成において、所定位
置のゲート電極２０に所定の駆動電圧を印加してＳｉ円
錐１６の先端より電子（ｅ−）を放出させれば、対応す
る領域の蛍光材料層４０を発光させることができ、所望
の表示が行われることとなる。
うに、例えばＲＧＢの蛍光材料層４０の形成されたガラ
スなどからなる基板４２を配置すれば、構造体３０を電
界電子放出素子又は微細電子銃等として用いた装置、例
えばカラー平面ディスプレイ（ＦＥＤ）などを構成する
ことができる。なお、このような構成において、所定位
置のゲート電極２０に所定の駆動電圧を印加してＳｉ円
錐１６の先端より電子（ｅ−）を放出させれば、対応す
る領域の蛍光材料層４０を発光させることができ、所望
の表示が行われることとなる。
【００４９】更に、上記構造体３０は、図８（ａ）のよ
うな構造に限られず、図８（ｂ）に示すように１つのゲ
ート電極開口部領域に複数のＳｉ円錐１６が形成されて
いてもよい。図８（ｂ）に示すような構造体３０は、析
出領域形成時に導入する不純物濃度や、熱処理条件等を
することで、単位面積当たりに形成されるマイクロマス
ク数を制御することで実現され、各ゲート電極開口領域
に形成される円錐数をを等しくできる。
うな構造に限られず、図８（ｂ）に示すように１つのゲ
ート電極開口部領域に複数のＳｉ円錐１６が形成されて
いてもよい。図８（ｂ）に示すような構造体３０は、析
出領域形成時に導入する不純物濃度や、熱処理条件等を
することで、単位面積当たりに形成されるマイクロマス
ク数を制御することで実現され、各ゲート電極開口領域
に形成される円錐数をを等しくできる。
【００５０】なお、本発明の錐体は、上記実施形態２で
例示したようなフィールドエミッタ等に限らず、その他
高周波のスイッチングデバイスや、量子効果デバイス、
或いは走査型顕微鏡の探針等などとして利用することも
可能である。
例示したようなフィールドエミッタ等に限らず、その他
高周波のスイッチングデバイスや、量子効果デバイス、
或いは走査型顕微鏡の探針等などとして利用することも
可能である。
【００５１】
【発明の効果】以上示したように、本発明の半導体装置
又はその製造方法によれば、極めて鋭く細い錐体を形成
することが可能となる。この錐体は、基板中などにマイ
クロマスクとなる析出領域を形成し異方性エッチングを
行うことでこのマイクロマスクを頂点として形成される
ため、例えばフォトリソグラフィなどの露光解像度の限
界よりさらに小さいサイズの円錐等の錐体も容易に作製
することが可能となる。
又はその製造方法によれば、極めて鋭く細い錐体を形成
することが可能となる。この錐体は、基板中などにマイ
クロマスクとなる析出領域を形成し異方性エッチングを
行うことでこのマイクロマスクを頂点として形成される
ため、例えばフォトリソグラフィなどの露光解像度の限
界よりさらに小さいサイズの円錐等の錐体も容易に作製
することが可能となる。
【００５２】また、本発明のような錐体を各種半導体装
置に利用すれば、例えば錐体の先端と所定の駆動電極な
どとの間の寄生容量を小さくでき、高周波スイッチング
デバイス等に利用した場合には、スイッチングの高速化
を図ることができる。また本発明の錐体は先端が細いだ
けでなくアスペクト比が大きく錐体の底面を非常に小さ
く形成できるため、より多くの錐体を単位面積中に形成
することができ、デバイスの高集積化にも非常に有利で
ある。更に、錐体の先端より電子を放出させる場合に
は、錐体先端が非常に細いことから電子の放出が起こり
やすく、電子放出素子として利用する際に、駆動電圧を
低くすることも可能となる。
置に利用すれば、例えば錐体の先端と所定の駆動電極な
どとの間の寄生容量を小さくでき、高周波スイッチング
デバイス等に利用した場合には、スイッチングの高速化
を図ることができる。また本発明の錐体は先端が細いだ
けでなくアスペクト比が大きく錐体の底面を非常に小さ
く形成できるため、より多くの錐体を単位面積中に形成
することができ、デバイスの高集積化にも非常に有利で
ある。更に、錐体の先端より電子を放出させる場合に
は、錐体先端が非常に細いことから電子の放出が起こり
やすく、電子放出素子として利用する際に、駆動電圧を
低くすることも可能となる。
【図１】 本発明の錐体形成原理を模式的に示す図であ
る。
る。
【図２】 本発明で得られる錐体及び従来の突起を示す
図である。
図である。
【図３】 本発明に係る錐体として例えば円錐の作製方
法を説明するための図である。
法を説明するための図である。
【図４】 本発明に係る高選択異方性エッチングによっ
て得られる円錐の顕微鏡写真を示す図である。
て得られる円錐の顕微鏡写真を示す図である。
【図５】 本発明の実施形態に係るＳｉ円錐の形成密度
と基板酸素濃度との関係を示す図である。
と基板酸素濃度との関係を示す図である。
【図６】 本発明の実施形態に係るＢイオン注入濃度と
高選択異方性エッチングによって得られるＳｉ円錐の密
度との関係を説明するための顕微鏡写真を示す図であ
る。
高選択異方性エッチングによって得られるＳｉ円錐の密
度との関係を説明するための顕微鏡写真を示す図であ
る。
【図７】 本発明の錐体を用いた半導体装置の作製方法
を説明するための図である。
を説明するための図である。
【図８】 本発明の実施形態に係る半導体装置の構成を
説明するための図である。
説明するための図である。
１０ 基板（Ｓｉ基板）、１２ レジスト、１４ 酸素
析出物、１６ 円錐、１８ ＳｉＯ２層、２０ ゲート
電極、３０ 構造体、４０ 蛍光材料層、４２基板（ガ
ラス基板）。
析出物、１６ 円錐、１８ ＳｉＯ２層、２０ ゲート
電極、３０ 構造体、４０ 蛍光材料層、４２基板（ガ
ラス基板）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｈ０１Ｊ 1/30 Ｆ // Ｇ０１Ｎ 13/12 Ｈ０１Ｌ 21/302 Ｊ Ｈ０１Ｌ 21/265 21/265 Ｗ (72)発明者 光嶋 康一 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内
Claims (3)
- 【請求項１】 半導体材料基板又は半導体材料層の所定
位置に不純物を導入して不純物析出領域を形成し、 前記不純物析出領域をマイクロマスクとして前記材料基
板又は前記材料層に対して高選択比異方性エッチングを
行い、前記材料基板又は前記材料層のエッチング露出面
にマイクロマスク部分を頂点とする錐体を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 前記析出領域は、 前記材料基板又は材料層の主成分材料と異なるエッチン
グレートを備え、 前記材料基板又は前記材料層の所定位置に導入した不純
物を熱処理によって前記材料基板又は前記材料層の結晶
中に析出させて形成したことを特徴とする半導体装置の
製造方法。 - 【請求項３】 半導体材料基板又は半導体材料層の所定
位置に形成された不純物析出領域をマイクロマスクとし
て該材料基板又は材料層を高選択比異方性エッチングし
て形成した錐体が、 前記不純物析出領域を頂点とし、かつ、先端付近の曲率
半径が数ｎｍ〜十数ｎｍ又は先端付近の直径が概ね１０
ｎｍ〜３０ｎｍで、アスペクト比がおよそ１０又はそれ
以上の錐体形状を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29450999A JP3624283B2 (ja) | 1998-10-16 | 1999-10-15 | 半導体装置の製造方法及び微小突起の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-313976 | 1998-10-16 | ||
| JP31397698 | 1998-10-16 | ||
| JP29450999A JP3624283B2 (ja) | 1998-10-16 | 1999-10-15 | 半導体装置の製造方法及び微小突起の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000188388A true JP2000188388A (ja) | 2000-07-04 |
| JP2000188388A5 JP2000188388A5 (ja) | 2004-10-28 |
| JP3624283B2 JP3624283B2 (ja) | 2005-03-02 |
Family
ID=26559872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29450999A Expired - Lifetime JP3624283B2 (ja) | 1998-10-16 | 1999-10-15 | 半導体装置の製造方法及び微小突起の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624283B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088703A1 (ja) * | 2003-03-28 | 2004-10-14 | Sumitomo Electric Industries Ltd. | 冷極電子源と、これを用いたマイクロ波管及びその製造方法 |
| WO2005093775A1 (ja) * | 2004-03-29 | 2005-10-06 | Sumitomo Electric Industries, Ltd. | 炭素系材料突起の形成方法及び炭素系材料突起 |
| KR100749619B1 (ko) | 2006-08-24 | 2007-08-14 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
| JP2008285695A (ja) * | 2007-05-15 | 2008-11-27 | Canon Inc | 基板の加工方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010278363A (ja) * | 2009-05-29 | 2010-12-09 | Toyota Central R&D Labs Inc | 結晶欠陥検出方法 |
-
1999
- 1999-10-15 JP JP29450999A patent/JP3624283B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088703A1 (ja) * | 2003-03-28 | 2004-10-14 | Sumitomo Electric Industries Ltd. | 冷極電子源と、これを用いたマイクロ波管及びその製造方法 |
| US7391145B2 (en) | 2003-03-28 | 2008-06-24 | Sumitomo Electric Industries, Ltd. | Cold-cathode electron source, microwave tube using it, and production method thereof |
| WO2005093775A1 (ja) * | 2004-03-29 | 2005-10-06 | Sumitomo Electric Industries, Ltd. | 炭素系材料突起の形成方法及び炭素系材料突起 |
| JP2005317893A (ja) * | 2004-03-29 | 2005-11-10 | Sumitomo Electric Ind Ltd | 炭素系材料突起の形成方法及び炭素系材料突起 |
| KR101118847B1 (ko) * | 2004-03-29 | 2012-06-05 | 스미토모덴키고교가부시키가이샤 | 탄소계 재료 돌기의 형성 방법 및 탄소계 재료 돌기 |
| KR100749619B1 (ko) | 2006-08-24 | 2007-08-14 | 동부일렉트로닉스 주식회사 | 반도체 장치 형성 방법 |
| JP2008285695A (ja) * | 2007-05-15 | 2008-11-27 | Canon Inc | 基板の加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624283B2 (ja) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2612153B2 (ja) | 鋭利な先端を有する均一なアレーの形成方法 | |
| US7078249B2 (en) | Process for forming sharp silicon structures | |
| JP3019041B2 (ja) | 電界放出型陰極及びその製造方法 | |
| JP2000188388A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR101018448B1 (ko) | 촉매 구조, 특히 전계 방출 평판 스크린용 촉매 구조 | |
| JP3460618B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR19990038696A (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| JP2004349597A (ja) | 電子ビーム微細加工方法 | |
| US20050255613A1 (en) | Manufacturing of field emission display device using carbon nanotubes | |
| JP2000068493A (ja) | 量子構造体を有する半導体素子とその製造方法 | |
| JP2006511914A (ja) | 保護層の選択的なエッチング技術 | |
| US6444401B1 (en) | Fabrication of field emitting tips | |
| JPH02142041A (ja) | ダイオード、トライオード又は平らで集積された陰極線ルミネセンス表示装置のような要素、及びその作製方法 | |
| US6579735B1 (en) | Method for fabricating GaN field emitter arrays | |
| US6781159B2 (en) | Field emission display device | |
| JP2002324836A (ja) | Ｓｏｎ構造をもつ基板を作製する方法 | |
| US6235545B1 (en) | Methods of treating regions of substantially upright silicon-comprising structures, method of treating silicon-comprising emitter structures, methods of forming field emission display devices, and cathode assemblies | |
| JPH05129200A (ja) | 半導体膜の製造方法 | |
| JP3977142B2 (ja) | 量子ドットの形成方法 | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| KR101067381B1 (ko) | 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법 | |
| KR20010072923A (ko) | 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JPH07169938A (ja) | 量子細線装置及び製法 | |
| JPH10261360A (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3624283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |