KR20010072923A - 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법 - Google Patents

에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법 Download PDF

Info

Publication number
KR20010072923A
KR20010072923A KR1020017002346A KR20017002346A KR20010072923A KR 20010072923 A KR20010072923 A KR 20010072923A KR 1020017002346 A KR1020017002346 A KR 1020017002346A KR 20017002346 A KR20017002346 A KR 20017002346A KR 20010072923 A KR20010072923 A KR 20010072923A
Authority
KR
South Korea
Prior art keywords
columnar
emitter
film
insulating film
crystal
Prior art date
Application number
KR1020017002346A
Other languages
English (en)
Inventor
노리카네데츠야
히라나카고이치
와다나오키
사토야스요
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010072923A publication Critical patent/KR20010072923A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H01J1/3044—Point emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명에 따른 냉전자 방출 소자는 기판(1) 상에 기둥 형상의 결정 입자(4)를 동일 결정축에 따라서 성장시킨 기둥 형상 다결정막(2)에 대하여 에칭를 실시함으로써 형성된 에미터로 이루어진다.
이러한 냉전자 방출 소자에서는, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제하고, 또한 대면적 기판 상에 균일한 방출 특성을 갖는 냉전자 방출 소자를 얻을 수 있다.

Description

에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법{EMITTER, EMITTER FABRICATING METHOD, AND COLD ELECTRON EMITTING DEVICE FABRICATING METHOD}
종래의 전계 방출형 디스플레이 장치 등의 냉전자용 전자원에는, 높이 및 바닥면의 직경이 1㎛ 전후인 원추형의 극미소 에미터를 캐소드 측에 다수 형성한 것이 이용되고 있다. 상기 에미터는 그 선단부에 전계를 집중시킴으로서 방출 전류가 얻어진다. 이 기본 구조는 C. A. Spint 등(Journal of Applied Physics, Vol.47, No.12, p.5248, 1976년)에 의해서 제안되고 있는 방법이 알려져 있다. 그 전자 방출 특성은 에미터 선단부의 형상에 따라 변동하기 때문에, 개개의 에미터에서 전자 방출 특성을 같게 하기 위해서는, 다수 형성한 에미터의 형상, 특히 선단 형상이 균일하게 형성되는 것이 바람직하다.
또한, 이 에미터의 최대의 문제점으로서, 전자 방출량이 시간에 따라 변동하는 경우가 있고, 이것을 해결하기 위한 에미터 제조 방법은 다음의 2가지 방법으로 대별된다.
하나는 유리 기판 상에 금속의 에미터를 형성하여, 이 에미터에 큰 전기 저항을 직렬로 접속하여, 방출 전류량을 안정시키는 것이다. 또한, 다른 방법으로서, 반도체에 의해 에미터와 트랜지스터를 형성하고, 이 트랜지스터에 의해 능동적으로 방출 전류량을 제어하고자 하는 것이다. 이 방법은 소비 전력이 작고 동작 속도도 빠르기 때문에 금후의 발전이 기대되고 있다.
상기 반도체를 이용하여 에미터를 형성하는 경우, 다음에 열거하는 3종류의 에미터 재료막이 고려된다. 하나는 입계(粒界)가 없고, 모든 부분에서 결정 방위를 일정 방향으로 배열시킨 단결정막, 다음에 결정 방위가 제각각인 결정 입자가 모인 다결정막, 그리고, 결정 구조를 갖지 않는 비정질막이다. 상기 3종류의 냉전자 방출 소자 재료 중에서, 우수한 특성의 트랜지스터를 형성하는 것을 고려하면, 단결정막 또는 다결정막을 이용하는 쪽이 좋다.
단결정막을 이용한 경우, 입계가 없이 결정 방위가 일정 방향으로 되어있기 때문에, 습식 에칭 또는 반응성 이온 에칭의 등방성, 또는 이방성 에칭 속도가 동일하며, 균일성이 우수한 에미터를 제조할 수 있다. 그러나, 단결정막은 제조 비용이 비싸고 또한 저렴한 유리 기판 등의 대면적(大面積) 기판 상에 제작할 수 없기 때문에 실용성이 모자란 것이 현 상태이다.
한편, 다결정막은 단결정막을 이용하는 경우에 비하여 제조 비용이 염가이며, 더구나 대면적 기판 상에 저온으로 제조할 수 있기 때문에, 디스플레이 장치등의 미소한 전자원에 적합하다.
도 10은 상기 종래의 다결정막 기판의 단면도를 도시하는 도면이고, 도 11은 도 10의 다결정막을 이용하여 제조한 에미터의 단면도이다.
도 10에 있어서, 참조부호 1은, 예컨대 유리 등의 기판이며, 그 상부에 결정 방위 및 입경이 다른 미소한 결정 입자(13)로 이루어지는 다결정막(14)이 형성되어 있다. 그 다결정막(14) 내에는, 상기 기판(1) 상에 여러 가지 크기와 방향성을 갖는 결정 입자(13)가 존재하기 때문에, 무수한 입계가 존재하고 있다.
또한, 도 11에 나타내는 다결정막(14)을 이용하여 제조한 에미터(15)는 유리 등의 기판(1) 상에 결정 방위 및 입경이 다른 미소한 결정 입자(13)로 이루어지는 다결정막(14)을 에칭 가공하는 것에 의해 형성할 수 있다.
이상과 같이, 상기 종래 기술에 있어서, 기판 상에 다결정막(14)을 형성시켜 에미터(15)를 제조하고 있으므로, 양호한 특성의 트랜지스터와 냉전자 방출 소자를 낮은 프로세스 온도에서 제조할 수 있어, 대면적의 저렴한 유리 기판을 사용할 수 있다. 그 결과, 에미터(15)의 제조 비용을 낮출 수 있다.
그러나, 상기 다결정막(14)을 이용하여 형성한 에미터(15)는 전자 방출 특성에 편차를 발생시킨다고 하는 문제가 있다. 이것은 에칭 가공을 하는 다결정막의 결정 입경의 편차 및 각 결정 입자의 결정 방위 및 결정 배향면이 크게 다르기 때문이며, 에칭에 의한 에미터(15) 형성 시에, 등방성 또는 이방성 에칭 속도가 입계를 경계로 하여 결정 입자마다 다른 것을 들 수 있다.
즉, 종래의 다결정막(14)에서는, 등방성 또는 이방성 에칭 속도가 결정 입자마다 다르기 때문에, 도 11에 도시하는 바와 같이, 에미터(15) 표면에 규칙성이 없는 무수한 요철이 형성되고, 그 결과, 전자 방출 특성에 편차를 발생한다. 더구나, 에칭에 의한 에미터(15)의 형성에 재현성이 얻어지지 않는다. 따라서, 이러한 불규칙성의 다결정막(14)에서는 대면적 기판에 균일한 에미터(15)를 재현성 좋게, 다수 형성하는 것이 곤란하여, 에미터(15)를 이용한 장치의 제조 비용도 높아진다.
본 발명은 이러한 문제점을 해결하기 위해서 된 것으로, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 양호하게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있는 에미터 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 평면형 화상 표시 장치나 각종 센서, 고주파 발진기, 초고속 장치, 전자 현미경, 전자 빔 노광 장치 등 여러 가지의 전자 빔 이용 장치의 전자원으로서 이용되는 냉전자 방출용의 에미터 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 실시예 1에 따른 기둥 형상 다결정 기판의 단면도,
도 2는 도 1에 나타낸 기둥 형상 다결정 기판을 이용한 냉전자 방출 소자의 제조 방법의 공정 단면도,
도 3은 본 발명의 실시예 1에 따른 기둥 형상 다결정 기판의 라만 스펙트럼,
도 4는 본 발명의 실시예 2에 따른 하지층을 마련한 기둥 형상 다결정 기판의 단면도,
도 5는 본 발명의 실시예 3 및 5에 따른 어떤 일정 방향으로 결정 방위 및 결정면이 배열된 기둥 형상 다결정 기판의 단면도,
도 6은 본 발명의 실시예 4에 따른 냉전자 방출 소자의 단면도,
도 7은 본 발명의 실시예 6에 따른 막 구조의 차이에 의한 냉전자 방출 소자로부터의 방출 전자량을 도시하는 도면,
도 8은 {110} 배향한 기둥 형상 다결정 실리콘막의 XRD 스펙트럼,
도 9는 에미터 선단에 따른 전계 강도와 에미터 선단 곡률 반경의 관계를 도시하는 도면,
도 10은 종래 기술에 있어서의 다결정막의 단면도,
도 11은 종래 기술에 있어서의 다결정막을 이용한 에미터의 단면도이다.
본 발명의 청구항 1에 기재된 에미터는 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막에 대하여 에칭을 실시함으로써 형성하는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 2에 기재된 에미터는 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성한 후에, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하고, 상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성하는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 3에 기재된 에미터는 기판 상에 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성한 후에, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하고, 상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성하는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 4에 기재된 에미터는, 청구항 1 내지 청구항 3 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 다결정막을 구성하는 기둥 형상 결정 입자는 기판면에 대하여 어떤 일정한 방향으로 결정 방위 및 결정면이 배열되어 있는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 5에 기재된 에미터는, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 다결정막은 적어도 규소를 포함하는 것을 특징으로 하는 것이다. 이에 따라, 대면적 기판 상에 기둥 형상 다결정을 500℃ 이하의 저온 프로세스로 실현할 수 있다. 따라서, 대면적 기판 상에기둥 형상 다결정을 균일 형상으로 에칭할 수 있어, 대면적 기판 상에 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 6에 기재된 에미터는, 청구항 1 내지 청구항 5 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 다결정막의 배향면은 {110}인 것을 특징으로 하는 것이다. 이에 따라, 결정 방위와 결정면을 쉽게 배열시킬 수 있기 때문에, 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 7에 기재된 에미터는, 청구항 1 내지 청구항 5 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 다결정막의 배향면은 {100}인 것을 특징으로 하는 것이다. 이에 따라, 결정 방위와 결정면을 쉽게 배열시킬 수 있기 때문에, 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다. 또한, 결정 입계의 장벽을 억제할 수 있음과 동시에, 절연막 계면에 형성되는 포획 준위가 보다 적어진다. 따라서, 주행 전자의 이동도가 증대하여, 효율이 좋은 에미터를 실현할 수 있다.
다음에, 본 발명의 청구항 8항에 기재된 에미터는, 청구항 1 내지 청구항 7 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성된 에미터 선단의 곡률 반경이 50㎚ 이하인 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단의 전계 집중을 증가시켜, 저전압으로 전자를 방출시킬 수 있다.
다음에, 본 발명의 청구항 9에 기재된 에미터는, 청구항 1 내지 청구항 8 중 어느 하나에 기재된 에미터에 있어서, 상기 기둥 형상 결정막을 구성하는 기둥 형상 결정 입자는 상기 기둥 형상 결정 입자가 짧은 쪽의 입경이, 적어도 100㎚ 이상인 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단부에 있어서의, 에칭의 편차로 되는 결정 입계의 수를 삭감하고, 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 10에 기재된 에미터는, 청구항 9에 기재된 에미터에 있어서, 상기 기둥 형상 결정 입자와 기판이 이루는 각도는 83° 이상인 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단부에 있어서의, 에칭의 편차로 되는 결정 입계의 수를 삭감하고, 또한 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 11에 기재된 에미터는, 청구항 3에 기재된 에미터에 있어서, 상기 제 2 절연막은 적어도 산소나 또는 질소를 포함하는 것을 특징으로 하는 것이다. 이에 따라, 유리로부터 기둥 형상 다결정으로의 불순물 확산을 억제하여 결정성이 우수한 기둥 형상 다결정을 제공하고, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 12에 기재된 에미터는, 청구항 2 또는 청구항 3에 기재된 에미터에 있어서, 상기 패터닝된 제 1 절연막은 원형상인 것을 특징으로 하는 것이다. 이에 따라, 기둥 형상 다결정막을 에칭하는 것에 의해, 용이하게 선단이 예리한 에미터를 실현할 수 있다.
다음에, 본 발명의 청구항 13에 기재된 에미터는, 청구항 2 또는 청구항 3에 기재된 에미터에 있어서, 상기 패터닝된 제 1 절연막은 다각형상인 것을 특징으로 하는 것이다. 이에 따라, 본 발명의 청구항 12의 효과에 더하여, 포토 리소그래피의 노광 정밀도가 더욱 향상되고 또한 노광 마스크의 비용을 낮출 수 있다.
다음에, 본 발명의 청구항 14에 기재된 에미터 제조 방법은 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성하는 공정과, 상기 기둥 형상 다결정막에 대하여 에칭을 실시하는 공정을 갖는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 15에 기재된 에미터 제조 방법은 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성하는 공정과, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하는 공정과, 상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막을 에칭하는 공정을 갖는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 16에 기재된 에미터 제조 방법은 기판 상에 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성하는 공정과, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하는 공정과, 상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막을 에칭하는 공정을 갖는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 17에 기재된 에미터 제조 방법은, 청구항 14 내지 청구항 16 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 다결정막을 구성하는 기둥 형상 결정 입자는 기판면에 대하여 어떤 일정한 방향으로 결정 방위 및 결정면을 배열시키고 있는 것을 특징으로 하는 것이다. 이에 따라, 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 18에 기재된 에미터의 제조 방법은, 청구항 14 내지 청구항 17 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 다결정막은 적어도 규소를 포함하는 것을 특징으로 하는 것이다. 이에 따라, 대면적 기판 상에 기둥 형상 다결정을 500℃ 이하의 저온 프로세스로 실현할 수 있다.따라서, 대면적 기판 상에 기둥 형상 다결정을 균일 형상으로 에칭할 수 있어, 대면적 기판 상에 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 19에 기재된 에미터 제조 방법은, 청구항 14 내지 청구항 18 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 다결정막의 배향면은 {110}인 것을 특징으로 하는 것이다. 이에 따라, 결정 방위와 결정면을 쉽게 배열시킬 수 있기 때문에, 균일 형상인 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 20에 기재된 에미터 제조 방법은, 청구항 14 내지 청구항 18 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 다결정막의 배향면은 {100}인 것을 특징으로 하는 것이다. 이에 따라, 결정 방위와 결정면을 쉽게 배열시킬 수 있기 때문에, 균일 형상인 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다. 또한, 결정 입계의 장벽을 억제할 수 있음과 동시에, 절연막 계면에 형성되는 포획 준위가 보다 적어진다. 따라서, 주행 전자(電子)의 이동도가 증대하여, 효율이 좋은 에미터를 제조할 수 있다.
다음에, 본 발명의 청구항 21에 기재된 에미터 제조 방법은, 청구항 14 내지 청구항 20 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 에미터 선단의 곡률반경이 50㎚ 이하로 되도록, 상기 기둥 형상 다결정막에 에칭을 실시하는 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단의 전계 집중을 증대시켜, 저전압으로 전자를 방출시킬 수 있다.
다음에, 본 발명의 청구항 22에 기재된 에미터 제조 방법은, 청구항 14 내지 청구항 21 중 어느 하나에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 결정막 중의 기둥 형상 결정 입자는, 상기 기둥 형상 결정 입자가 짧은 쪽의 입경이 적어도 100㎚ 이상인 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단부에 있어서의, 에칭의 편차로 되는 결정 입계의 수를 삭감하고, 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 23에 기재된 에미터 제조 방법은, 청구항 22에 기재된 에미터 제조 방법에 있어서, 상기 기둥 형상 결정 입자와 기판이 이루는 각도는 83° 이상인 것을 특징으로 하는 것이다. 이에 따라, 에미터 선단부에 있어서의, 에칭의 편차로 되는 결정 입계의 수를 삭감하고, 또한 균일 형상의 에칭을 가능하게 하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 24에 기재된 에미터 제조 방법은, 청구항 16에 기재된 에미터 제조 방법에 있어서, 상기 제 2 절연막은 적어도 산소나 또는 질소를 포함하는 것을 특징으로 하는 것이다. 이에 따라, 유리로부터 기둥 형상 다결정으로의 불순물 확산을 억제하여 결정성이 우수한 기둥 형상 다결정을 제공하여, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
다음에, 본 발명의 청구항 25에 기재된 에미터 제조 방법은, 청구항 15 또는 청구항 16에 기재된 에미터 제조 방법에 있어서, 상기 패터닝된 제 1 절연막은 원형상인 것을 특징으로 하는 것이다. 이에 따라, 기둥 형상 다결정막을 에칭하는 것에 의해, 용이하게 선단이 예리한 에미터를 실현할 수 있다.
다음에, 본 발명의 청구항 26에 기재된 에미터 제조 방법은, 청구항 15 또는 청구항 16에 기재된 에미터 제조 방법에 있어서, 상기 패터닝된 제 1 절연막은 다각형상인 것을 특징으로 하는 것이다. 이에 따라, 본 발명의 청구항 25의 효과에 더하여, 포토 리소그래피의 노광 정밀도를 더욱 향상시키고, 또한, 노광 마스크의 비용을 낮출 수 있다.
다음에, 본 발명의 청구항 27에 기재된 냉전자 방출 소자 제조 방법은, 청구항 15 또는 청구항 16에 기재된 에미터 제조 방법에 의해 에미터를 제조하는 공정과, 상기 기둥 형상 다결정막 상에 패터닝된 제 1 절연막을 남긴 채로, 제 3 절연층과 인출 게이트 전극을 형성하는 공정과, 상기 기둥 형상 다결정막 상에 패터닝된 제 1 절연막의 상부만을 제거하여 개구부를 형성하는 공정을 갖는 것이다. 이에 따라, 포토 리소그래피 공정을 이용하지 않고, 용이하게 인출 게이트 전극을 형성할 수 있어, 냉전자 방출 소자의 제조 비용을 낮출 수 있다.
(실시예 1)
이하에, 발명의 실시예 1에 대하여, 도 1, 도 2를 이용하여 설명한다.
도 1은 본 발명의 실시예 1에 따른 기둥 형상 다결정 기판의 단면도이며, 도 2는 본 발명의 실시예 1에 따른 에미터 및 냉전자 방출 소자의 제조 방법의 공정 단면도이다.
도 1에 있어서, 참조부호 1은, 예컨대 유리 등의 기판이다. 참조부호 2는 기둥 형상 다결정막이다. 참조부호 3은 결정 입자간의 경계를 나타내는 결정 입계이다. 참조부호 4는 기둥 형상 결정 입자이다.
이하에, 기둥 형상 다결정막(2)의 형성에 대하여 설명한다. 도 1에 나타내는 유리 등의 기판(1) 상에, 예컨대 재료 가스로서 수소 가스에 의해 희석된 0.1% 내지 3%의 실란 가스를 이용한 플라즈마 화학 기상 성장법(PCVD 법)에 의해, 기판 온도 200℃ 내지 350℃, 성막 압력 0.1Pa 내지 5Pa, RF 전력 300W 내지 1kW의 조건에 있어서 결정 방위 및 결정면이 배열되어 있는 입경 약 100㎚ 내지 140㎚의 기둥 형상의 다결정 실리콘막인 기둥 형상 다결정막(2)을 형성한다. 이 조건으로 성장시킨 막은 주로 {110} 면배향를 갖는 기둥 형상 다결정막(2)으로 된다.
또한, 도 1에 나타내는 유리 등의 기판(1) 상에, 예컨대, 마찬가지로 PCVD법에서 재료 가스로 실란 가스와 4불화 규소 가스의 혼합 가스를 이용하여, 기판 온도 250℃ 내지 450℃, 성막 압력 100Pa 내지 170Pa, RF 전력 50W 내지 500W의 조건에서 제작하면, 주로 {100} 면배향를 갖는 입경 약 250㎚의 기둥 형상 다결정막(2)이 얻어진다.
이와 같이 제작된 {110} 면배향 또는 {100} 면배향을 한 기둥 형상다결정막(2)은 모두 본 발명의 작용인 균일 형상의 에미터를 갖는 냉전자 방출 소자를 실현할 수 있다.
또, 기둥 형상 다결정막(2)에는 비정질층이 포함되지만, 균일 형상의 에미터를 형성하기 위해서는, 다결정과 비정질의 단위 면적에 포함되는 비율인 결정화율이 80% 이상인 것이 바람직하다.
이 결정화율은 예컨대 라만 분광에 의해 측정할 수 있고, 라만 분광법에 의한 결정상(結晶相)의 라만 시프트량 약 520cm-1의 강도 I(520)와 비정질상의 라만 시프트량 480cm-1의 강도 I(480)와의 관계로 표시되는 결정화율 I(520)/{I(520)+I (480)}으로 나타내어진다(도 3참조).
또, 본 실시예에서는 대표적인 성장 조건을 특정한 것이고, 규소를 포함하는 혼합 가스를 이용하여 가스 유량, 가스 혼합비, 기판 온도, 성막 압력, RF 전력 등의 어떤 특정한 범위를 가진 성장 조건에서 기둥 형상 다결정막(2)을 얻을 수 있어, 그 입경이나 크기는 상기 성장 조건에 따라서 변화시킬 수 있다.
예컨대, 도 8에, 실란과 수소의 혼합 가스를 이용한 플라즈마 화학 기상 성장법(PCVD법)에 의해, 기판 온도 300℃, 성막 압력 2Pa, RF 전력 300W의 조건으로 성막한 대표적인 기둥 형상 다결정 실리콘막의 X선 회절(XRD) 스펙트럼을 나타낸다. 상기 조건에 의해 성막한 막은 2θ가 약 47.4°로 강한 피크가 얻어wu, (220)면에 배향하고 있는 것을 안다.
또한, {100}면에 배향하고 있는 기둥 형상 다결정막(2)은 실란 가스와 4불화규소 가스의 혼합 가스를 이용한 PCVD법에 의해, 기판 온도 300℃, 성막 압력 100Pa, RF 전력 300W의 조건으로 성막했을 때에 얻어지고, XRD 스펙트럼의 2θ가 약 63.2°로 (400)의 피크(도시하지 않음)가 나타난다.
다음에, 전술한 기둥 형상 다결정막(2)을 이용하여 제조하는 에미터 및 냉전자 방출 소자의 제조 방법에 대하여 도 2를 이용하여 설명한다.
전술한 바와 같이, 기둥 형상 다결정막(2)을 기판(1) 상에 형성(도 2의 (a))한 후, 도 2의 (b)에 도시하는 바와 같이, PCVD법이나 스퍼터법, 증착법 등에 의해 SiO2등의 제 1 절연막(5)을, 기둥 형상 다결정막 상에, 각 도트가 원형상 또는 다각형상으로 되도록 패터닝한다. 이 패터닝은, 예컨대, 절연막을 200㎚ 정도 퇴적하여, 포토 리소그래피 공정에 의해, 그 절연막을 직경 1㎛ 정도의 원형상 또는 다각형상의 도트 패턴으로 가공한다.
원형상 또는 다각형상의 제 1 절연막(5)을 형성한 후, 도 2의 (c)에 도시하는 바와 같이, 반응성 이온 에칭(RIE)을 실시하는 것에 의해, 기둥 형상 다결정막(2)을 가공하여, 에미터(6)를 얻는다. 에칭 가스로서는, 예컨대 SF6가스 등의 할로겐 가스가 이용된다.
계속해서, 도 2의 (d)에 도시하는 바와 같이, 증착법 등에 의해 SiO2등의 게이트 절연층(7)과 Nb 등의 인출 게이트 전극(8)을 형성한다. 게이트 절연층(7)의 막 두께를 제어하는 것에 의해, 에미터(6) 선단부와 인출 게이트 전극(8) 사이의 거리를 용이하게 변화시켜, 에미터(6) 선단부에 효율적으로 전계를 집중시킬 수있어, 전자 방출 효율이 양호한 냉전자 방출 소자가 얻어진다.
최후에, 도 2의 (e)에 도시하는 바와 같이, 리프트 오프법에 의해 상기 원형상 또는 다각형상 도트 패턴으로 가공된 제 1 절연막(5) 부분으로부터 상부를 제거하여, 개구부를 형성한다. 또, 본 실시예 1에서는, 리프트 오프법에 의해 게이트 절연층(7)과 인출 전극(8)을 제거하여 개구부를 형성하고 있지만, 에치백법에 의해 형성하는 것도 가능하다.
이상과 같이, 본 실시예 1에 의하면, 기둥 형상 다결정막(2)을 이용하여, 에칭을 실시하는 것에 의해 에미터(6)를 제조했으므로, 각 기둥 형상 결정 입자(4) 내의 결정 방위, 결정면이 같기 때문에, 결정 입계(3) 상을 제외한 모든 부분에서, 습식이나 반응성 이온 에칭을 실시했을 때의 등방성 또는 이방성 에칭 속도를 동일하게 할 수 있다. 따라서, 에미터(6)를 재현성 좋게 제조할 수 있고, 광범위하게 다수 형성한 에미터(6)에 있어서, 형상의 균일성을 얻는 것이 가능해진다.
또한, 기둥 형상 다결정막(2)은 적어도 규소(실리콘)를 포함하는 것이고, 구체적으로는, 다결정 규소막이나 다결정 규소 게르마늄이며, 이들 규소를 포함하는 재료를 이용함으로써, 대면적 기판 상에 기둥 형상 다결정막을 500℃ 이하의 저온 프로세스로 형성하는 것이 가능해진다. 따라서, 대면적 기판 상에 기둥 형상 다결정을 균일 형상으로 에칭할 수 있어, 대면적 기판 상에 에미터를 다수 형성한 경우에도, 에미터 형상의 균일성을 재현성 좋게 얻음과 동시에, 에미터 형상의 변동에 기인하는 전자 방출 특성의 편차를 억제할 수 있다.
(실시예 2)
이하에, 본 발명의 실시예 2에 대하여, 도 4를 이용하여 설명한다. 도 4는 본 발명의 실시예 2에 따른 기둥 형상 다결정 기판의 단면도이다. 또, 본 실시예 2에 따른 냉전자 방출 소자는 기판 상에 절연막을 성막한 후에, 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막(2)을 형성하여, 에미터 및 냉전자 방출 소자를 제조하는 점에서만, 기판을 절연막으로 피막하지 않고, 상기 기둥 형상 다결정막(2)을 형성하는 상기 실시예 1에 따른 냉전자 방출 소자와 다르다. 그 때문에, 상술한 실시예 1과 같은 구성 요소에 대해서는 동일 부호를 부여하여 설명을 생략한다.
도 4에 있어서, 유리 기판(1) 상에 제 2 절연막(9)을 성막한다. 이 유리 기판(1) 상에, 제 2 절연막(9)을 성막하는 처리는, 예컨대, 재료 가스로서 실란 가스와 N2O 가스 또는 TEOS와 산소의 혼합 가스를 이용하여, PCVD 법에 의해, 기판 온도200℃ 내지 300℃, 성막 압력 0.1Pa 내지 10Pa, RF 전력 300W 내지 500W의 조건으로, 약 300㎚ 내지 1000㎚의 2산화 규소막 SiO2를 성막한다. 또, 제 2 절연막(9) 형성 이후의 프로세스는 상술한 실시예 1과 마찬가지이기 때문에 생략한다.
이와 같이, 기판(1) 상에 제 2 절연막(9)을 성막하는 것에 의해, 기판(1)에 포함되는 불순물, 예컨대 붕소(boron)나 나트륨 등의 확산을 억제할 수 있어, 기둥 형상 다결정막(2)의 결정성을 향상시킬 수 있다.
또, 제 2 절연막(9)은 적어도 산소나 또는 질소를 포함하는 것이면 되고, 2산화 규소막 SiO2이외에도 예컨대, 질화막 SiNx나 또는 아산화 질화막 또는 이들의 복합막을 이용하더라도 마찬가지의 효과가 얻어진다.
(실시예 3)
이하에, 본 발명의 실시예 3에 대하여, 도 5를 이용하여 설명한다.
도 5는 본 발명의 실시예 3에 따른 어떤 일정 방향으로 배열시킨 기둥 형상 다결정막 기판의 단면도이다. 또, 상술한 실시예 1과 같은 구성 요소에 대해서는 동일 부호를 부여하여 설명을 생략한다.
도 5에 있어서, 기둥 형상 다결정 입자(4)는 기판(1) 면에 대하여 결정 방위 및 결정면이 어떤 일정한 방향으로 되도록 정렬되어 있다. 참조부호 10은 각 결정 입자의 방향을 나타내는 결정 방위이며, 결정면은 이 결정 방위(10)에 수직으로 {110} 또는 {100}으로 배향하고 있다.
이 기둥 형상 다결정막 기둥의 기둥 형상 다결정 입자의 정렬은 기둥 형상 다결정막(2)에 비정질상이 포함되어 있더라도, 그 결정화율이 바람직하게는 80%이상이면, 얻을 수 있다. 또, 이 균일 형상의 기둥 형상 다결정 입자(4)로 이루어지는 기둥 형상 다결정막 기판 형성 이후의 프로세스는 상술한 실시예 1과 마찬가지이기 때문에 생략한다.
이상과 같이, 본 실시예 3에 의하면, 기둥 형상 결정막(2) 내의 기둥 형상결정 입자(4)가 기판(1)에 대하여 어떤 일정한 방향으로 결정 방위 및 결정면이 배열되어 있는 구조로 했기 때문에, 동일 결정 입자내 뿐만 아니라, 결정 입계 이외의 모든 결정 입자 영역에서, 에칭의 등방성 또는 이방성 에칭 속도를 같게 할 수 있다. 따라서, 에미터를 재현성 좋게 제조할 수 있어, 광범위하게 다수 형성한 에미터에 있어서 형상의 균일성을 얻는 것이 가능해진다.
(실시예 4)
이하에, 본 발명의 실시예 4에 대하여, 도 6을 이용하여 설명한다. 도 6은 본 발명의 실시예 4에 따른 기둥 형상 다결정막(2)을 이용하여 제조한 냉전자 방출 소자의 에미터 부분의 단면도이다. 도 6에 있어서, 참조부호 11은 기둥 형상 결정 입자가 짧은 쪽의 입경을 나타낸다. 참조부호 6은 에미터이며, 참조부호 12는 에미터의 선단부이다. 또, 도 6에 있어서, 상술한 실시예 1과 동일한 구성 요소에 대해서는, 동일 부호를 부여하여 설명을 생략한다.
에미터 선단부(12)의 곡률 반경은 일반적으로 곡률 반경이 50㎚ 이상이라면, 인출 게이트 전극(8)(상기 도 2(e)참조)에 의한 에미터 선단부(12)에의 전계 집중이 효율적으로 행하여지지 않고, 실리콘일 경우의 전자 방출에 필요한 전계 강도 106V/mm을 얻기 위해서는, 인출 게이트 전극(8)에 50V 이상의 높은 전압을 인가해야 한다. 구동 회로는 게이트 전압이 50V 이하가 바람직하기 때문에, 에미터 선단부(12)의 곡률 반경을 50㎚ 이하로 하는 것이 바람직하다.
또한, 일반적으로, 규소의 냉전자 방출의 전계 강도는 106V/mm 이상 필요하게 되어, 에미터와 에미터에 대하여 정으로 전압 V(V)를 인가하는 인출 게이트 전극과의 거리를 d, 에미터의 선단 곡률 반경을 r이라고 하면, 에미터 선단에서의 전계 강도 F는 수학식 1로 표시된다.
상기 수학식 1에 있어서, 예컨대, d=0.5×10-6(m), V=60, 80, 100(V)로 했을 때의, 에미터 선단 곡률 반경 r에 대한 전계 강도 F의 관계를 도 9에 나타낸다. 도면에 있어서, F를 106V/mm 이상 얻기 위해서는, V〉80V, r〈50㎚의 조건을 만족해야 한다. 그 때문에, r이 커지면 커질수록, 에미터 선단에 106V/mm 이상의 전계를 걸기 위해서, 불필요한 전압이 필요하고, 반대로, r이 작게 되면, 전압은 낮게 된다. 고전압이 필요하게 되면, 에미터를 제어하는 구동 회로가 복잡하게 되고, 또한, 인출 게이트 전극의 하부 절연층의 내압(耐壓)도 문제가 되기 때문에, 비용이 비싼 냉전자 방출 소자 장치로 된다. 따라서, 선단 곡률을 50㎚ 이하로 하는 것에 의해 저렴한 저전압 구동 회로를 제공할 수 있다.
그런데, 이 에미터 선단부(12)의 곡률 반경은 보통의 할로겐 가스를 이용한 반응성 에칭이나 불소산을 포함하는 습식 에칭법에 의하면, 곡률 반경을 극단적으로 50㎚ 이하, 예컨대 수 ㎚ 이하 정도의 예리한 형상으로 하는 것은 대단히 어렵고, 통상은 50㎚ 정도로 되어 버린다. 그 때문에, 기둥 형상 결정 입자가 짧은 쪽의 입경(11)을 100㎚ 이상으로 형성하는 것에 의해, 균일 형상의 에미터를 갖는 냉전자 방출 소자를 실현할 수 있다.
또한, 에미터 선단부(12)의 곡률 반경을 50㎚ 정도의 크기로 형성한 경우에, 기둥 형상 결정 입자가 짧은 쪽의 입경(11)이 100㎚보다 작으면, 결정 입계(3)가 에미터 선단부에 위치할 확률(가능성)이 높아지고, 곡률 반경(50㎚ 정도를 가지는 에미터 선단부(12)가 입계 때문에 재현성 좋게 형성되지 않는다.
또한, 결정 입계(3)에는 결함이 많고, 결함이 에미터 선단부(12)에 위치하면, 방출 전자량이 감소해 버린다. 이상의 이유로부터, 기둥 형상 결정 입자가 짧은 쪽의 입경(11)은 100㎚ 이상으로 형성하는 것이 좋다.
이상과 같이, 본 실시예 4에 의하면, 상기 기둥 형상 결정 입자가 짧은 쪽의 입경(11)이 적어도 100㎚ 이상인 것으로 했기 때문에, 에미터 선단부(12)에 에칭 속도가 다른 결정 입계가 존재하지 않아, 에미터 선단부(11)를 재현성 좋게 형성할 수 있게 된다.
(실시예 5)
이하에, 본 발명의 실시예 5에 대하여, 도 5 및 도 2의 (e)를 이용하여 설명한다. 또, 도 5에 있어서, 상술한 실시예 3과 동일한 구성에 대해서는, 동일 부호를 이용하고 설명을 생략한다.
도 5에 있어서, 참조부호 10은 각 결정 입자의 방향을 나타내는 결정 방위이다. 각 결정 입자(4)는 기판(1)에 대하여 83° 이상의 각도를 갖고 형성되어 있다. 이것은, 에미터를 형성하기 위해서는, 최저 0.1㎛ 입경의 기둥 형상 다결정막(2)의 두께가 적어도 0.8㎛ 정도 필요하고, 이 때에, 에미터 선단부 부근에 될 수 있는 한 에칭 속도가 다른 결정 입계가 존재하지 않도록 하기 위해서는, tan-1(0.8/0.1)≒83°가 필요하게 된다. 또한, 도 2의 (e)에 도시하는 바와 같이, 에미터 선단부(12)에 전계를 집중시켜, 전자(電子)를 인출하면, 전자는 거의 기판(1)에 대하여 수직 방향으로 흐르기 때문에, 만약 결정 입자가 기판(1)에 대하여 83° 이하라면, 전자가 입계를 횡단하면서 에미터 선단부까지 흘러야 된다. 한편, 83° 이상이면, 전자는 동일 결정 입자를 에미터 선단부까지 흘릴 수 있고, 결함이 많은 입계를 횡단시키지 않아, 방출 전류를 감소시키지 않는다.
이상과 같이, 본 실시예 5에 의하면, 각 결정 입자(4)를 기판(1)에 대하여 83° 이상의 각도를 갖게 형성했기 때문에, 에미터 선단부에 에칭 속도가 다른 결정 입계가 존재하지 않아, 에미터 선단부(11)를 재현성 좋게 형성하는 것이 가능하게 된다. 또한, 전자 방출 특성이 우수한 냉전자 방출 소자를 얻을 수 있다.
(실시예 6)
이하에, 본 발명의 실시예 6에 대하여, 도 1, 도 7을 이용하여 설명한다. 또, 도 1은 상술한 실시예 1에서 설명했기 때문에 각 구성 요소의 설명은 생략한다.
기둥 형상 결정 입자(4)의 결정면은 {110} 또는 {100} 면배향으로 했다. {110} 면배향으로 한 것은 기둥 형상 다결정막(2)의 배향면을 {110}으로 하는 것에 의해, 결정 방위와 결정면이 쉽게 배열되게 되고, 따라서, 균일 형상의 에칭을 가능하게 하여, 대면적 기판 상에 균일성이 우수한 에미터를 갖는 냉전자 방출 소자를 실현하는 것이다.
또한, 배향면을 {110} 또는 {100} 면배향으로 하는 것에 의해, 기둥 형상 다결정막(2) 중의 전자가 반도체층을 주행할 때의 입계에 의한 전자의 운동에너지 장벽을 낮출 수 있어, 이동도가 증대하고, 그 결과 방출 전자량의 증대와 고속 응답을 실현할 수 있다.
또한, {100} 면배향으로 한 것은, {110} 면배향에 비하여 결정 입계의 장벽을 낮추어, 전자를 흐르기 쉽게 하기 위함임과 동시에, {100} 면배향으로 하는 게이트 절연층과 반도체 결정면의 계면에서의 캐리어 트랩이 {110} 면배향에 비하여 적어지고, 반도체-절연층 계면에서의 전자가 더 흐르기 쉽게 되기 때문으로, 보다 이동도가 증가하고, 그 결과 방출 전자량의 증대와 고속 응답을 실현할 수 있다.
본 발명에서 실시한, 결정 구조의 차이에 의한 1000칩의 에미터로부터의 방출 전자량의 측정량을 도 7에 나타낸다. 다만, 인출 게이트 전극에 인가하는 전압은 같게 하고 있다. 도 7에 있어서, 에미터를 배향면 {110} 기둥 형상 다결정막(2)으로 형성한 경우, 비정질(amorphous) 실리콘의 경우에 비하여, 2배 이상의 방출 전자량을 나타내고 있다. 방출 전자량은 형광체로부터의 발광 휘도에 관계하고 있고, 휘도는 방출 전자량에 비례하고 있다. 즉, 동일 방출 전자량(발광휘도)을 얻는 데, 에미터를 배향면 {100} 기둥 형상 다결정막(2)으로 형성한 경우, 비정질 실리콘의 경우에 비하여, 낮은 인출 게이트 전극으로 저전압화를 도모할 수 있다.
또한, 배향면 {110} 기둥 형상 다결정막의 경우에 비하여, 배향면 {100} 쪽이, 냉전자 방출 소자로부터의 전류량이 증가하고 있어 저전압화를 도모할 수 있다.
이상과 같이, 본 실시예 6에 의하면, 기둥 형상 결정 입자의 결정면을 {110} 또는 {100} 면배향이라고 하면, 방출 전자량을 증대시켜, 저전압 구동으로, 효율 좋은 냉전자 방출 소자를 형성하는 것이 가능해진다.
본 발명에 따른 에미터 및 에미터 제조 방법은 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막에 대하여 에칭을 실시하는 것에 의해, 선단 형상이 배열된 에미터를 재현성 좋게 형성할 수 있기 때문에, 대면적 기판 상에 다수의 에미터를 형성한 경우에도, 에미터 형상의 균일성이 얻어진다. 이에 따라, 에미터 형상의 변동에 기인하는 냉전자 방출 소자의 전자 방출 특성의 편차를 억제할 수 있어, 평면형 화상 표시 장치나 각종 센서, 고주파 발진기, 초고속 장치, 전자 현미경, 전자 빔 노광 장치 등 여러 가지의 전자 빔 이용 장치의 전자원으로서 이용할 수 있다.

Claims (27)

  1. 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상(柱狀) 다결정막에 대하여 에칭을 실시함으로써 형성하는 것을 특징으로 하는 에미터.
  2. 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성한 후에, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하고,
    상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성하는 것을 특징으로 하는 에미터.
  3. 기판 상에 제 2 절연막을 형성하고, 상기 제 2 절연막 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성한 후에, 상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하고,
    상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성하는 것을 특징으로 하는 에미터.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막을 구성하는 기둥 형상 결정 입자는 기판면에 대하여 어떤 일정한 방향으로 결정 방위 및 결정면이 배열되어 있는 것을 특징으로 하는 에미터.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막은 적어도 규소를 포함하는 것을 특징으로 하는 에미터.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막의 배향면은 {110}인 것을 특징으로 하는 에미터.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막의 배향면은 {100}인 것을 특징으로 하는 에미터.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막에 에칭을 실시함으로써 형성된 에미터 선단의 곡률 반경이 50㎚ 이하인 것을 특징으로 하는 에미터.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기둥 형상 결정막을 구성하는 기둥 형상 결정 입자는 상기 기둥 형상 결정 입자가 짧은 쪽의 입경이 적어도 100㎚ 이상인 것을 특징으로 하는 에미터.
  10. 제 9 항에 있어서,
    상기 기둥 형상 결정 입자와 기판이 이루는 각도는 83°이상인 것을 특징으로 하는 에미터.
  11. 제 3 항에 있어서,
    상기 제 2 절연막은 적어도 산소나 또는 질소를 포함하는 것을 특징으로 하는 에미터.
  12. 제 2 항 또는 제 3 항에 있어서,
    상기 패터닝된 제 1 절연막은 원형상인 것을 특징으로 하는 에미터.
  13. 제 2 항 또는 제 3 항에 있어서,
    상기 패터닝된 제 1 절연막은 다각형상인 것을 특징으로 하는 에미터.
  14. 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시켜 기둥 형상 다결정막을 형성하는 공정과,
    상기 기둥 형상 다결정막에 대하여 에칭을 실시하는 공정
    을 갖는 것을 특징으로 하는 에미터 제조 방법.
  15. 기판 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시켜 기둥 형상 다결정막을 형성하는 공정과,
    상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하는 공정과,
    상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막을 에칭하는 공정
    을 갖는 것을 특징으로 하는 에미터 제조 방법.
  16. 기판 상에 제 2 절연막을 형성하는 공정과,
    상기 제 2 절연막 상에 기둥 형상의 결정 입자를 동일 결정축에 따라 성장시킨 기둥 형상 다결정막을 형성하는 공정과,
    상기 기둥 형상 다결정막 상에 제 1 절연막을 패터닝하는 공정과,
    상기 패터닝된 제 1 절연막을 이용하여, 상기 기둥 형상 다결정막을 에칭하는 공정
    을 갖는 것을 특징으로 하는 에미터 제조 방법.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막을 구성하는 기둥 형상 결정 입자는 기판면에 대하여 어떤 일정한 방향으로 결정 방위 및 결정면이 배열되어 있는 것을 특징으로 하는 에미터 제조 방법.
  18. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막은 적어도 규소를 포함하는 것을 특징으로 하는 에미터 제조 방법.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막의 배향면은 {110}인 것을 특징으로 하는 에미터 제조 방법.
  20. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 기둥 형상 다결정막의 배향면은 {100}인 것을 특징으로 하는 에미터 제조 방법.
  21. 제 14 항 내지 제 20 항 중 어느 한 항에 있어서,
    에미터 선단의 곡률 반경이 50㎚ 이하로 되도록, 상기 기둥 형상 다결정막에 에칭을 실시하는 것을 특징으로 하는 에미터 제조 방법.
  22. 제 14 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 기둥 형상 결정막 중의 기둥 형상 결정 입자는 상기 기둥 형상 결정 입자가 짧은 쪽의 입경이 적어도 100㎚ 이상인 것을 특징으로 하는 에미터 제조 방법.
  23. 제 22 항에 있어서,
    상기 기둥 형상 결정 입자와 기판이 이루는 각도는 83°이상인 것을 특징으로 하는 에미터 제조 방법.
  24. 제 16 항에 있어서,
    상기 제 2 절연막은 적어도 산소 또는 질소를 포함하는 것을 특징으로 하는 에미터 제조 방법.
  25. 제 15 항 또는 제 16 항에 있어서,
    상기 패터닝된 제 1 절연막은 원형상인 것을 특징으로 하는 에미터 제조 방법.
  26. 제 15 항 또는 제 16 항에 있어서,
    상기 패터닝된 제 1 절연막은 다각형상인 것을 특징으로 하는 에미터 제조 방법.
  27. 청구항 15 또는 청구항 16에 기재한 에미터 제조 방법에 의해 에미터를 제조하는 공정과,
    상기 기둥 형상 다결정막 상에 패터닝된 제 1 절연막을 남긴 채로, 제 3 절연층과 인출 게이트 전극을 형성하는 공정과,
    상기 기둥 형상 다결정막 상에 패터닝된 제 1 절연막의 상부만을 제거하여 개구부를 형성하는 공정
    을 갖는 것을 특징으로 하는 냉전자 방출 소자의 제조 방법.
KR1020017002346A 1999-06-24 2000-06-23 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법 KR20010072923A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP99-178500 1999-06-24
JP17850099 1999-06-24
PCT/JP2000/004114 WO2000079556A1 (fr) 1999-06-24 2000-06-23 Emetteur, procede de fabrication de cet emetteur, et procede de fabrication d'un dispositif d'emission d'electrons froids

Publications (1)

Publication Number Publication Date
KR20010072923A true KR20010072923A (ko) 2001-07-31

Family

ID=16049558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002346A KR20010072923A (ko) 1999-06-24 2000-06-23 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법

Country Status (5)

Country Link
KR (1) KR20010072923A (ko)
CN (1) CN1318203A (ko)
ID (1) ID27523A (ko)
TW (1) TW469463B (ko)
WO (1) WO2000079556A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100926151B1 (ko) * 2007-07-18 2009-11-10 한국원자력연구원 탄소나노튜브-폴리머 복합체를 이용한 탄소나노튜브 대면적 에미터의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792625B2 (ja) * 2000-08-31 2011-10-12 住友電気工業株式会社 電子放出素子の製造方法及び電子デバイス
WO2011121778A1 (ja) * 2010-03-31 2011-10-06 日新電機株式会社 薄膜多結晶シリコン、その製造方法および薄膜多結晶シリコンを製造するプラズマ装置
US9761546B2 (en) 2015-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Trap layer substrate stacking technique to improve performance for RF devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3033178B2 (ja) * 1990-10-30 2000-04-17 ソニー株式会社 電界放出型エミッタ
US5329207A (en) * 1992-05-13 1994-07-12 Micron Technology, Inc. Field emission structures produced on macro-grain polysilicon substrates
JP3460376B2 (ja) * 1995-05-08 2003-10-27 富士電機株式会社 微少冷電子源の製造方法
JP3012517B2 (ja) * 1995-05-11 2000-02-21 凸版印刷株式会社 電子放出素子及びその製造方法
JPH10312736A (ja) * 1997-05-13 1998-11-24 Ricoh Co Ltd 電子放出素子、及びそのカソードの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100926151B1 (ko) * 2007-07-18 2009-11-10 한국원자력연구원 탄소나노튜브-폴리머 복합체를 이용한 탄소나노튜브 대면적 에미터의 제조방법

Also Published As

Publication number Publication date
ID27523A (id) 2001-04-12
WO2000079556A1 (fr) 2000-12-28
TW469463B (en) 2001-12-21
CN1318203A (zh) 2001-10-17

Similar Documents

Publication Publication Date Title
US5976957A (en) Method of making silicon quantum wires on a substrate
US7078249B2 (en) Process for forming sharp silicon structures
US5302238A (en) Plasma dry etch to produce atomically sharp asperities useful as cold cathodes
KR101075807B1 (ko) 전계 방출 장치 및 그 제조 방법
US9058954B2 (en) Carbon nanotube field emission devices and methods of making same
US6960526B1 (en) Method of fabricating sub-100 nanometer field emitter tips comprising group III-nitride semiconductors
KR101030531B1 (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
JPH07176745A (ja) 半導体素子
KR101121195B1 (ko) 캐소드 기판 및 그 제작 방법
JP2012031000A (ja) 配列化ダイヤモンド膜およびその製造方法
JP4792625B2 (ja) 電子放出素子の製造方法及び電子デバイス
JP3903577B2 (ja) 電子放出素子用ダイヤモンド部材、その製造方法及び電子デバイス
CN105810615A (zh) 通过晶振实现对刻蚀样品原位刻蚀监控的方法及系统
US20020011770A1 (en) Thin film type field emission display and method of fabricating the same
KR100250458B1 (ko) 전계 방출 소자의 캐소드 팁 제조 방법
KR20010072923A (ko) 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법
JP2005317893A (ja) 炭素系材料突起の形成方法及び炭素系材料突起
JP3624283B2 (ja) 半導体装置の製造方法及び微小突起の製造方法
US20030104752A1 (en) Method of forming a small gap and its application to the fabrication of a lateral fed
KR0175354B1 (ko) 전계 방출소자의 제조방법
KR100736401B1 (ko) 나노와이어와 양자점의 제조방법
JP4490975B2 (ja) ファイバーを基にした電界放射型ディスプレイ
KR20120096851A (ko) 나노전극 제조 방법
KR960005679B1 (ko) 전자방출 기판의 제조방법
KR100218672B1 (ko) 진공 소자의 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030514

Effective date: 20050331