KR100736401B1 - 나노와이어와 양자점의 제조방법 - Google Patents

나노와이어와 양자점의 제조방법 Download PDF

Info

Publication number
KR100736401B1
KR100736401B1 KR1020050110325A KR20050110325A KR100736401B1 KR 100736401 B1 KR100736401 B1 KR 100736401B1 KR 1020050110325 A KR1020050110325 A KR 1020050110325A KR 20050110325 A KR20050110325 A KR 20050110325A KR 100736401 B1 KR100736401 B1 KR 100736401B1
Authority
KR
South Korea
Prior art keywords
silicon
nanowires
quantum dots
etching
inductively coupled
Prior art date
Application number
KR1020050110325A
Other languages
English (en)
Other versions
KR20070052562A (ko
Inventor
밍츠 양
지엔 시에
치웅치 수
성치에 청
Original Assignee
내셔널 어플라이드 리써치 래버러토리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 어플라이드 리써치 래버러토리즈 filed Critical 내셔널 어플라이드 리써치 래버러토리즈
Priority to KR1020050110325A priority Critical patent/KR100736401B1/ko
Publication of KR20070052562A publication Critical patent/KR20070052562A/ko
Application granted granted Critical
Publication of KR100736401B1 publication Critical patent/KR100736401B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

본 발명은 나노와이어와 양자점의 제조방법에 관한 것으로써 실리콘 기판을 공급하고, 유도결합 플라스마 설비를 공급하며 또한 상기 실리콘 기판을 상기 유도결합 플라스마 설비의 반응실(反應室)에 설치하고, 수소 기체를 상기 반응실에 넣으며, 및 예정된 작동 플라스마 동력을 사용하고, 또한 동시에 상기 실리콘 기판에 적합한 바이어스 전압(bias pressure)을 인가하며 200 ~ 400℃의 온도에서 상기 실리콘 기판을 건식 식각하는 단계를 포함하며, 그 단계로 상기 나노와이어와 상기 양자점을 제조할 수 있다.

Description

나노와이어와 양자점의 제조방법{Method for preparing of nanowire and quantum dots}
도 1(a)는 식각한 후의 실리콘 웨이퍼 표면의 주사전자현미경(SEM)의 조감도를 나타내고; 도 1(b)는 측면도(45℃)를 도시하고;
도 2는 실리콘 웨이퍼를 식각한 후 그 횡단면의 명시야 TEM 영상도이며;
도 3은 도 2중 네모 표시부를 에너지 분산 X선(EDX)으로 분석하여 얻은 결과분석도이고;
도 4는 식각한 후의 실리콘 웨이퍼를 주사터널 전자현미경으로 분석한 후, 얻은 환상(環狀) 암시야 영상도이며;
도 5는 고해상도 투과형 전자현미경（HRTEM）으로 분석한 영상도이고;
도 6은 실리콘과 이산화실리콘을 각각 본 발명의 방법으로 식각한 후의 SEM 영상도이며;
도 7은 게르마늄 박막을 본 발명의 방법으로 식각한 후의 SEM 영상도이고;
도 8은 본 발명의 양자점을 제조하는 방법에 대한 설명도이며;
도 9(a) 및 도 9(b)는 다른 수소 기체 유속으로 식각한 후의 실리콘 웨이퍼 표면의 주사 전자현미경의 영상도로서, 도 9(a)는 200sccm; 도 9(b)는 100sccm를 나타낸다.
<도면 부호의 간단한 설명>
10 실리콘 웨이퍼
12 이산화실리콘 층
14 게르마늄 박막
16 게르마늄 양자점
본 발명은 나노와이어의 제조방법, 특히 수소 플라스마 식각법으로 나노와이어와 양자점을 제조하는 방법에 관한 것이다.
1차원(one-dimensional)나노 재료는 여러가지 기술로 합성할 수 있다고 알려져있고 또한 여러 분야에 응용되고 있는데 예를 들면 전계효과 트랜지스터 (field effect transistors), 레이저, 화학센서, 전계 방출(filed emission) 등이다. 이러한 나노재료는 대부분 금속 혹은 산화 촉매를 사용하고, 기상-액상-고상의 성장(Vapor-Liquid-Solid, VLS)과정을 경과하며 바텀업 (bottom-up)의 방식으로 제조하였다. 그러나 광리소그라피 프로세스(optical lithography process)은 마스크(mask)크기의 제한을 받기 때문에, 탑다운(top-down)의 방식을 위주로 상기 나노재료를 제조하는데 관한 연구는 극히 일부였다.
이전의 연구에서도 산화아연(ZnO) 나노와이어는 이미 자기촉매 (self-catalyzing)의 나노입자의 사용 혹은 수소 처리를 통하여, 무촉매의 상황에서 특수 결정면의 비교적 양호한 성장을 촉진한다고 공개하였다. 실리콘은 핫필라멘트(hot-filament) 화학기상증착을 통하여 무촉매의 상황에서 나노팁 어레이(nanotip array)를 제조할 수 있다. 그러나 이러한 나노팁의 높이와 분포상황은 균일하지 않고 기부(基部)의 직경은 서브마이크로미터 범위 내에 있었다. 그외에 무촉매하에서 나노팁 형성전의 제조프로세스의 메커니즘 (mechanism)도 모두 확실하지 않았다.
또한 양호한 나노 마스크(mask)를 얻어 상기 탑다운(top-down)로의 방식의 한계를 극복하기 위하여, 현재 이미 다공성 양극 산화 알루미나 (porous anodic alumina) 나노입자(nanoparticles)와 나노구(nanospheres)를 마스크(mask) 혹은 형판으로 하여 나노급(級)을 제조하려는 구상이 있다. 예를 들면 제I233161호 대만 발명특허에서 경질(硬質)의 나노클러스터(hard nanocluster)를 마스크(mask)로 하여 나노팁(nanotip)어레이를 제조하는 방법을 개시하고 있다. 상기 나노클러스터(nanocluster)는 전자사이클로트론 공진(electron cyclotron resonance, ECR)의 화학기상증착(chemical vapor deposition, CVD) 제조프로세스의 기상반응(gas phase reaction)에서 형성되었다. 그러나 상기 제조프로세스는 사용중 다음과 같은 문제점이 있다. (1) 마스크(mask)를 제조하여야 하는 별도의 과정이 필요하고, (2) 남은 마스크(mask)의 잔류 불순물 (不純物)을 반드시 처리하여야 하며, 및 (3) 마스크 (mask)가 기판(substrate) 에서의 분포가 불균형하다.
상기 탑다운(top-down) 방식으로 나노와이어를 제조하는 방법의 문제점을 해결하기 위하여, 본 발명에서는 나노와이어의 제조방법을 제공하고, 이 방법은 먼저 마스크(mask)를 제조할 필요없이 하나의 단계만으로 실리콘의 나노팁어레이를 제조할 수 있다. 본 발명의 방법은 수소플라스마 식각(hydrogen plasma etching)기술을 이용하고, 상기의 유도결합 플라스마(inductively coupled plasma, ICP) 설비로 무촉매 조건하에서 기판(substrate)을 식각하여, 기판 (substrate)표면에 많은 나노와이어로 구성된 나노팁 어레이를 형성하는 것을 제공하는 것을 목적으로 한다. 본 발명에서는 이를 나노 그래스(nanograss)라고 부른다.
상기의 목적을 해결하기 위하여, 본 발명은,
실리콘 기판을 공급하는 단계;
유도결합 플라스마 설비를 공급하며, 또한 상기 실리콘 기판을 상기 유도결합 플라스마 설비의 반응실에 설치하는 단계;
수소 기체를 상기 반응실에 넣는 단계; 및
예정된 작동 플라스마 동력을 사용하고, 또한 동시에 상기 실리콘 기판에 적당한 바이어스 전압(bias pressure)을 인가하며, 200 ~ 400℃에서 상기 실리콘 기판을 건식 식각하는 단계를 포함하는 나노와이어의 제조방법을 제공한다.
상기 작동 플라스마 동력은 유도결합 플라스마 동력이고, 유도결합 플라스마 설비가 부담할 수 있는 동력과 식각 효율을 고려하여, 상기 작동 플라스마의 (무선 주파수 플라스마) 공률이 100 ~ 600W가 바람직하고, 300 ~ 500W가 더욱 바람직하다. 또한 비교적 좋은 식각 효과를 얻기 위해 바이어스 전압(bias pressure)의 동력은 50 ~ 400W가 바람직하고, 100 ~ 300W가 더욱 바람직하다. 상기 작동 플라스마 와 바이어스 전압(bias pressure)의 주파수에 대해 본 발명에서는 특별한 제한이 없으며, 일반적으로 사용하는 설비에 의해 결정되지만 플라스마 입자 (particles)를 효과적으로 유도하여 기판에 충돌하게 하기 위해, 상기 바이어스 전압 (bias pressure)의 주파수를 작동플라스마의 주파수보다 낮게 하는 것이 비교적 바람직하다.
본 발명에 따른 나노와이어의 제조방법은 촉매를 요하지 않거나 또는 먼저 실리콘 기판에서 마스크(mask)를 제조할 필요없이, 하나의 단계를 통하여 상기 실리콘 기판 표면에 길이가 균일하고, 밀집되고, 배열이 정연한(well-aligned) 나노와이어 (혹은 나노팁)를 용이하게 제조할 수 있다.
상기 유도결합 플라스마 설비는 유도결합 화학기상증착 (ICPVCD)시스템이다.
본 발명에서 제출한 나노와이어 제조방법으로 제조한 나노와이어의 길이는 인가되는 플라스마동력과 바이어스 전압(bias pressure)의 시간을 필요에 따라 제어하는 것을 통하여 필요한 적당한 길이의 나노와이어를 제조할 수 있다.
이전에 플라스마로 실리콘 기판을 식각할 때에는 사불화탄소(CF₄)를 식각 기체로 사용하였으나 본 발명에서는 수소를 식각기체로 사용하였다. 그 원인은 Si-H결합의 강도는 Si-Si결합의 강도보다 약하고, 또한 수소 기체로 식각하여 얻은 반응 산물(SiH₄)은 실온에서 휘발할 수 있기 때문에 본 발명에서 수소 기체를 사용하여 실리콘을 식각하는 것은 가능하다.
플라스마는 일반적으로 무선주파수(radio frequency, RF)와 결합하여 화학기상증착 중에 소스가스(source gas)를 활성화 한다. 그러나 본 발명에서는 유도결합 플라스마를 사용하여 수소 기체를 유리(遊離)하여 고(高)밀도의 수소원자를 얻고, 또한 웨이퍼에 주파수가 비교적 낮은 바이어스 전압(bias pressure)을 인가하여 이런 수소원자가 기판을 충격(bombard)하게 함으로써 실리콘 기판을 식각하는 목적을 달성한다.
<실시예>
본 발명에서 나노와이어를 제조하는 방법은 유도결합 플라스마 설비(예를들면 유도결합 화학기상증착 시스템)를 이용하여 건식식각 프로세스를 진행한다. 유도결합 플라스마 설비의 반응실(chamber)은 반응을 진행하기 전에 먼저 세정(clean)하게 하는 것이 비교적 바람직하고, 예를 들어 사불화탄소(CF₄)와 산소(O₂) 플라스마를 사용하여 세정한다.
반응시키기 전에 먼저 반응실의 기초 압력(base pressure)이 5ㅧ10-5torr가 되도록 진공으로 만든 후, 예비세정(pre-clean) 단계를 거치지 않은 기판(예를들면 실리콘 기판)을 직접 반응실에 넣는다. 반응실의 기판 홀더(substrate holder)를 200 ~ 400℃까지 가열한 다음, 수 분간(예를 들어, 5분) 그 온도를 유지하여 반응실의 상태가 안정되게 한다.
이어서, 반응실에 수소 기체를 넣어 반응실의 압력이 10m torr로 유지되게 한다. 넣는 수소 기체의 유속(流速)에는 특별한 제한이 없으나, 가공원가와 효율을 고려하여 수소 기체의 유속은 50 ~ 500sccm(standard cubic centimeter per minute, sccm)이 바람직하고, 70 ~ 350sccm이 더욱 바람직하다.
마지막으로, 유도결합 플라스마 설비의 작동 플라스마 동력과 기판에 인가되 는 바이어스 전압을 동시에 작동시켜 플라스마를 점화(ignite)시켜 건식 식각을 진행한다. 이렇게 하면 기판 표면에서 길이가 균일하고, 밀집되고, 배열이 정연(well-aligned)한 나노와이어로 구성된 나노 그래스를 제조할 수 있다.
본 발명의 방법으로 기판에 건식 식각을 진행할 때 일부 실리콘 기판 위의 실리콘을 스퍼터링 (sputtered off)하고, 다시 기판표면에 침적되어 마이크로마스크(micromask)와 유사한 비정질 구조(amorphous structure)를 형성한다. 이로 인하여 수소원자가 기판을 충격할 때 마이크로마스크가 없으면 비교적 빠른 식각 속도를 가진다. 그러므로 식각 시간이 길어짐에 따라 덮개와 덮개 사이의 기판은 더욱 깊게 식각되며, 이로써 기판 위에 나노팁(나노와이어)을 제조할 수 있다.
본 발명의 방법으로 1차원의 나노와이어를 제조할 수 있을 뿐 아니라, 본 발명의 방법으로 박막을 식각하면 영차원의 재료를 제조하는 데도 사용할 수 있는 데, 예를 들면 양자점(quantum dots)이다. 이것은 박막과 기층의 식각 속도가 다른 것을 이용하여 양자점(quantum dots)을 제조한다.
본 발명의 방법은 여러 분야에서 응용할 수 있다. 예를 들면 전계 방출 (field emission)디스플레이, 메모리 소자(memory device)와 태양전지(solar cell)의 제조 등이다.
실시예 1
6인치 실리콘 웨이퍼를 상기 방법으로 주파수가 13.56MHz이고, 동력이 500W인 유도결합 플라스마, 및 주파수가 300kHz이고, 동력이 300W인 바이어스 전압을 인가하여 400℃에서 30분 동안 식각하였다. 식각한 후의 실리콘 웨이퍼 표면은 주 사전자현미경(scanning electron microscopy, SEM)(JEOL, JSM-6500F)으로 분석하였다.
도 1(a) 및 도 1(b)는 식각 이후 실리콘 웨이퍼 표면의 주사전자현미경(SEM)의 영상도를 도시한다. 도 1(a)을 참조하면, 실리콘 웨이퍼 표면에는 균일하고, 밀집되고, 배열이 정연 (well-aligned)한 나노 그래스가 형성되었고 그 직경이 매우 작았다(약 20nm). SEM의 영상에서 상기 나노 그래스의 면적밀도가(areal density) 약 1011cm-2라는 것을 추측할 수 있지만, 이것은 낮은 측정 수치에 불과한데 원인은 일부 나노 그래스가 서로 연결되어 있기 때문이다. 또한 도 1(b)을 참조하면, 나노팁은 높이는 150nm의 균일한 높이를 가졌다. 또한 식각 후 실리콘 웨이퍼 표면의 색깔은 밝은 갈색으로 변화되었다.
실시예 2
나노 그래스의 제조방법과 조건은 실시예 1과 같지만, 식각하는 시간은 20분으로 하였다. 실리콘 웨이퍼 표면에 형성된 나노 그래스에 대하여, 환상(環狀) 암시야(dark-field)정측기와 에너지 분산 X선 (energy-dispersive X-ray, EDX)측정기의 투과 전자현미경(transmission electron microscopy, TEM)(JEOL, JEM-2010F)으로 마이크로구조를 분석하였다.
도 2는 식각후 실리콘 웨이퍼의 횡단면의 명시야(bright-field) TEM영상그림이다. 도 2를 참조하면, 나노 그래스의 기부(실리콘 웨이퍼와 연결된 한끝)는 직경이 20nm보다 작다. 또한 도 2를 참조하면, 이 나노 그래스는 하얀색 덮개층(cap layer)과 바닥 팁(bottom tip)으로 구성되었다. 도 2에서 원으로 선택한 구역의 회절도(좌측 상단의 약도)는 이 덮개가 비정질 구조(이것은 회절 환형도에 근거하여 추측할 수 있음)를 가졌음을 나타낸다. 역시 도면을 참조하면, 나노 그래스 기부(基部)에 인접한 구역은 단결정 다이어몬드(single-crystal diamond)구조를 가졌고, 식각은 웨이퍼 표면에 수직되는 방향으로 형성되었음을 확인할 수 있다.
상기 나노 그래스의 1차원 형태는 실리콘 그래스(silicon grass) 혹은 "블랙 실리콘(black silicon)"의 형태와 비슷하고, 마이크로 마스킹 효과(micoro masking effect)로 실리콘 웨이퍼 표면에 나타나며 광범하게 연구되고 있다. 마이크로 마스크는 일반적으로 비휘발성 입자의 재 침적이 발생되게 하고, 실리콘보다 낮은 식각 속도를 가지기 때문에, 마스크의 역할을 할 수 있다. 그러나 이런 마이크로 마스크의 직경은 본 발명에서 관찰한 덮개의 직경보다 훨씬 크다. 게다가 본 발명의 방법은 나노와이어 제조시 로딩효과(loading effect)를 발생하지 않는다. 예를 들면 반응물 소모가 비교적 많은 구역에서는 식각 속도가 느려져 식각되는 깊이가 불균형하게 된다.
도 3은 에너지 분산 X선(EDX)으로 분석하여 얻은 결과를 나타낸다. 도 3을 참조하면, 본 발명으로 제조한 나노 그래스의 탑(top)에는 금속이 존재하지 않는다. 게다가 나노팁에는 실리콘 이외에도 산소와 탄소가 존재하고, 덮개층의 구역은 더욱 더 그러하다. 이러한 불순물은 실리콘 웨이퍼 위의 자연발생 산화층(native oxide), 에폭시(epoxy), 혹은 공기에 노출된 후의 오염물에서 형성되었을 것이다.
원소의 분포를 확인하기 위하여 본 발명에서는 주사터널현미경(scanning tunneling microscope, STEM)을 사용하여 샘플을 분석하였다. 도 4는 물질의 원자번호에 민감한 환상 암시야(annular dark-field, ADF)영상이다. 실리콘은 산소와 탄소의 원자번호보다 크기 때문에, 도면에서 비교적 밝은 부분은 실리콘이며 이는 실리콘은 본 발명의 나노팁의 탑(top)에도 존재한다 것을 증명한다. 이 결과는 실리콘 기판 위의 실리콘이 스퍼터링(sputtered off)된 후 일부는 실리콘 기판 위에 다시 침적되어 비정질구조를 형성한다는 것을 나타낸다.
그리고 또 전형적인 고해상도 투과 전자현미경(HRTEM)으로 나노 그래스에 대하여 더 분석하였고, 얻은 결과를 도 5에 나타내었다. 도 5를 참조하면, 본 발명의 나노 그래스는 무결함(defect-free) 단결정의 나노팁을 가지고, 탑(top)의 팁에는 촉매가 없다. 그 외 상기 나노팁의 측벽에서는 보호막(passivation film)을 발견하지 못하였으므로, 이것은 폴리머층의 보호로 식각을 대항할 필요가 없고, 상기 식각 단계는 높은 이방성(anisotropic)을 가지고 있다는 것을 나타낸다. 종전의 연구보고에 의하면 실리콘 웨이퍼의 원시 산화층은 플라스마 식각 시(時)에도 천공마스크(perforated mask)의 역할을 할 수 있다고 지적하였다.
실시예 3
산화층의 효과를 평가하기 위하여 본 발명은 이전의 열산화 (thermal oxidation)/ 광학 식각(optical lithography) 제조 프로세스를 통하여 실리콘 웨이퍼 위에 두께가 150nm인 이산화실리콘 도안을 형성하였다. 그 후에 실시예1의 방법과 조건으로 500W의 무선주파수 플라스마와 300W의 바이어스 전압을 사용하여 동시에 실리콘과 이산화실리콘을 20분 식각한다. 그 다음 SEM으로 식각 후의 실리콘 웨 이퍼 표면을 분석하여 얻은 결과는 도 6이다.
도 6에서 얻은 결과는 실리콘 구역과 이산화실리콘 구역 사이에서 선택적으로 식각을 진행한다는 것을 증명한다.
수소이온 플럭스(flux)는 유도결합 플라스마에서 형성되고, 낮은 주파수의 바이어스 전압에 의해 기판을 향해 가속(加速)으로 흐르기 때문에, 실리콘 웨이퍼 위의 일부 원시 산화층은 스퍼터링되며, 실리콘이 플라스마의 충격을 받게 한다. 선택적으로 식각하기 때문에 본 발명의 나노 그래스의 형태를 제조해 낼 수 있었다. 이 메커니즘은 분포가 균일할 수밖에 없는 이유도 설명할 수 있는데 그것은 실리콘 웨이퍼 위에 균일하게 수소이온 "분포하도록(raining down)" 형성한 것이다.
실시예 4
이산화실리콘층을 가진 실시예 3의 실리콘 웨이퍼를 유도결합 화학기상증착(PCVD)법으로 이산화실리콘 층 위에 게르마늄(Ge)박막을 형성한다. 이산화실리콘 층과 게르마늄 층의 두께는 각각 150nm와 60nm이다.
상기의 게르마늄 박막을 실시예 1에서 서술한 방법과 조건에 따라 식각한 후 SEM 분석을 통하여 얻은 영상사진은 도 7과 같다. 도 7을 참조하면, 본 발명의 방법은 게르마늄 박막을 5분 동안 건식 식각한 후, 샘플에는 아주 작은 크기로 분포된 점(dot) 형태를 나타내고 있다. 이 결과는 본 발명의 방법은 나노입자의 제조에 사용가능함을 표시하는데, 예를 들면 양자점이다.
이 결과는 도 8로 더욱 설명할 수 있다. 도 8을 참조하면, 먼저 이산화실리콘층(12)을 가진 실리콘(10)을 유도결합 화학기상증착법으로 이산화실리콘층(12) 위에 게르마늄 박막(14)을 형성한다. 다음 실시예 1에서 서술한 방법과 조건에 따라 게르마늄 박막을 식각한다. 수소 플라스마식각이 게르마늄 박막게르마늄 박막실리콘층(12)에 대한 식각 속도가 다르기 때문에, 쉽게 식각 되지 않는 이산화실리콘층(12) 위에는 개개의 게르마늄 양자점(16)이 형성된다.
실시예 5
나노 그래스의 제조 방식과 조건은 실시예1과 동일하지만 식각시에 각각 100sccm와 200sccm의 유속(流速)으로 반응실에 수소 기체를 넣는다. 그 다음 다시 식각한 후의 실리콘 웨이퍼 표면을 SEM으로 분석하고, 그 결과를 도 9에 나타내었다.
도 9(a) 및 도 9(b)를 참조하면, 수소 기체를 100sccm 혹은 200sccm의 임의의 유속으로 반응실에 넣어도 본 발명의 방법으로 나노 그래스를 제조할 수 있다. 다만, 수소 기체 유속이 비교적 늦을 경우에는 수소 기체 입자 수가 비교적 적기 때문에 제조한 나노 그래스의 직경이 비교적 크고 밀도가 비교적 작게 된다.
본 발명의 제조방법에 따르면, 촉매를 요하지 않거나 또는 먼저 실리콘 기판에서 마스크(mask)를 제조할 필요없이, 하나의 단계를 통하여 상기 실리콘 기판 표면에 길이가 균일하고, 밀집되고, 배열이 잘 정렬된(well-aligned) 나노와이어 (혹은 나노팁)를 용이하게 제조할 수 있다.

Claims (6)

  1. 실리콘 기판을 공급하는 단계;
    유도결합 플라스마 설비를 공급하며, 또한 상기 실리콘 기판을 상기 유도결합 플라스마 설비의 반응실에 설치하는 단계;
    수소 기체를 상기 반응실에 넣는 단계; 및
    예정된 작동 플라스마 동력을 사용하고, 또한 동시에 상기 실리콘 기판에 바이어스 전압(bias pressure)을 인가하며, 200 ~ 400℃에서 상기 실리콘 기판을 건식 식각하는 단계를 포함하는 나노와이어와 양자점의 제조방법에 있어서,
    상기 작동 플라스마 동력은 100 ~ 600W이고, 상기 바이어스 전압의 동력은 50 ~ 400W인 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
  2. 제1항에 있어서,
    상기 기판은 실리콘 웨이퍼인 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
  3. 제2항에 있어서,
    상기 실리콘 웨이퍼에는 게르마늄 박막이 형성되어 있는 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
  4. 제1항에 있어서,
    상기 유도결합 플라스마 설비의 실리콘은 유도결합 화학기상증착(ICPVCD) 시스템인 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
  5. 제1항에 있어서,
    상기 수소를 상기 반응실에 넣기 전에 상기 반응실을 진공으로 만드는 단계를 더 포함하는 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
  6. 제1항에 있어서,
    상기 작동 플라스마의 주파수는 상기 바이어스 전압의 주파수보다 큰 것을 특징으로 하는 나노와이어와 양자점의 제조방법.
KR1020050110325A 2005-11-17 2005-11-17 나노와이어와 양자점의 제조방법 KR100736401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110325A KR100736401B1 (ko) 2005-11-17 2005-11-17 나노와이어와 양자점의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110325A KR100736401B1 (ko) 2005-11-17 2005-11-17 나노와이어와 양자점의 제조방법

Publications (2)

Publication Number Publication Date
KR20070052562A KR20070052562A (ko) 2007-05-22
KR100736401B1 true KR100736401B1 (ko) 2007-07-09

Family

ID=38275198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110325A KR100736401B1 (ko) 2005-11-17 2005-11-17 나노와이어와 양자점의 제조방법

Country Status (1)

Country Link
KR (1) KR100736401B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345432B1 (ko) 2007-12-13 2013-12-27 성균관대학교산학협력단 무촉매 단결정 실리콘 나노와이어의 제조방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114201A (ko) * 2001-12-12 2001-12-29 이강호 강자성 나노와이어의 제조방법과 제조장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114201A (ko) * 2001-12-12 2001-12-29 이강호 강자성 나노와이어의 제조방법과 제조장치

Also Published As

Publication number Publication date
KR20070052562A (ko) 2007-05-22

Similar Documents

Publication Publication Date Title
US6960528B2 (en) Method of forming a nanotip array in a substrate by forming masks on portions of the substrate and etching the unmasked portions
JP4963539B2 (ja) カーボンナノチューブの作製方法及びその方法を実施するプラズマｃｖｄ装置
US20050042800A1 (en) Production method of sic monitor wafer
US20040009115A1 (en) Selective area growth of aligned carbon nanotubes on a modified catalytic surface
US9111775B2 (en) Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
Paramanik et al. Formation of large-area GaN nanostructures with controlled geometry and morphology using top-down fabrication scheme
US11377740B2 (en) Nanofabrication using a new class of electron beam induced surface processing techniques
JP2012031000A (ja) 配列化ダイヤモンド膜およびその製造方法
KR20070119358A (ko) 도넛 형태의 촉매 금속층을 이용한 실리콘 나노튜브 제조방법
JP2007182349A (ja) ナノチューブと量子ドットの製造方法
KR100736401B1 (ko) 나노와이어와 양자점의 제조방법
KR101027315B1 (ko) 나노 와이어의 제조방법
US9761669B1 (en) Seed-mediated growth of patterned graphene nanoribbon arrays
CN104966666A (zh) 一种氮化物纳米线的制作方法
JP5334085B2 (ja) 基板への種付け処理方法、ダイヤモンド微細構造体及びその製造方法
JP2007216369A (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料
Li et al. Large-area and high-density silicon nanocone arrays by Ar+ sputtering at room temperature
JP3387047B2 (ja) 固体選択成長方法
TWI254378B (en) A manufacturing method of nanometer wire and quantum dot
KR100541516B1 (ko) 양자점 형성 방법
KR101067381B1 (ko) 나노선 수평 성장을 위한 금속촉매의 측면 증착방법 및 이를 이용하여 수평 성장된 나노선의 제조방법
JP2005277182A (ja) ナノワイヤ及びその製造方法、半導体装置
KR101199753B1 (ko) 나노전극 제조 방법
JPH09219395A (ja) 半導体基板の表面処理方法，表面処理装置，並びに半導体装置の製造方法
JP2010163662A (ja) ドライプロセス装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee