KR101027315B1 - 나노 와이어의 제조방법 - Google Patents

나노 와이어의 제조방법 Download PDF

Info

Publication number
KR101027315B1
KR101027315B1 KR1020090016717A KR20090016717A KR101027315B1 KR 101027315 B1 KR101027315 B1 KR 101027315B1 KR 1020090016717 A KR1020090016717 A KR 1020090016717A KR 20090016717 A KR20090016717 A KR 20090016717A KR 101027315 B1 KR101027315 B1 KR 101027315B1
Authority
KR
South Korea
Prior art keywords
plasma
silicon substrate
nanowires
silicon
vacuum chamber
Prior art date
Application number
KR1020090016717A
Other languages
English (en)
Other versions
KR20100097859A (ko
Inventor
유원종
임영대
양챙
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020090016717A priority Critical patent/KR101027315B1/ko
Publication of KR20100097859A publication Critical patent/KR20100097859A/ko
Application granted granted Critical
Publication of KR101027315B1 publication Critical patent/KR101027315B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009Forming specific nanostructures
    • B82B3/0014Array or network of similar nanostructural elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

나노 와이어의 제조방법을 개시한다. 상기 방법은 실리콘 기판을 진공 상태의 챔버 안에 제공하는 기판 제공단계, 상기 진공 상태의 챔버 안에 육플루오린화 황(SF6) 및 산소(O2)를 투입하고 상기 진공 상태의 챔버에 전원을 인가하여 플라즈마를 생성시키는 플라즈마 생성단계, 및 상기 플라즈마를 이용하여 상기 실리콘 기판을 식각함으로써 실리콘 나노 와이어를 형성하는 플라즈마 식각단계를 포함한다.
나노, 와이어, 진공, 플라즈마, 식각

Description

나노 와이어의 제조방법{Method for manufacturing nano wire}
본 발명은 나노 분야에 관한 것으로, 특히 나노 와이어의 제조방법에 관한 것이다.
반도체 나노 구조물은 차세대 반도체 기반 광전자 소자로서의 응용과 나노소자 개발의 핵심 소재, 태양열을 이용한 전하 저장 물질로 인식되어 최근 연구자들의 많은 관심의 대상이 되고 있다. 반도체 소재를 기반으로 한 나노미터 크기의 구조물 형성은 플라즈마 증강 화학기상증착법(plasma chemical vapor-deposition), 스퍼터링(sputtering)법, 이온주입(ion implantation)법 등 다양한 방법들이 이용된다. 그 중 플라즈마 증강 화학기상증착법(plasma chemical vapor-deposition)은 자기-조립 성장 기법(self-assemble growth method)을 기반으로 하며, 반응기의 압력, 온도, 플라즈마 조건 등의 성장조건 조절을 통해 반도체 나노구조물을 형성한다.
다양한 반도체 나노 구조물 중 나노 와이어(nano wire)는 나노미터 단위의 크기를 가지는 와이어 구조체를 말한다. 대체로 10nm 미만의 지름을 가지는 것에서부터 수백 nm지름의 나노와이어를 포함해서 일컫는다. 이러한 반도체 나노 와이어 는 탑-다운(top-down) 방식 또는 바톰-업(bottom-up) 방식으로 제조될 수 있다. 그러나, 현재 연구되거나 사용되는 대부분의 반도체 나노 와이어는 바톰-업(bottom-up) 방식 또는 패턴(lithography)공정을 거쳐 제작되고 있다.
대한민국 특허 공개 제2007-0109462호에는 바톰-업(bottom-up) 방식을 이용한 실리콘 나노 와이어의 제조방법이 개시되어 있다. 실리콘 기판상에 원하는 위치에 구덩이를 패터닝하고 구덩이의 바닥에 금속을 증착하며 실리콘 기판 위에 소정 두께의 알루미늄 막을 증착한다. 그런 다음, 상기 알루미늄 막을 양극산화시킴으로써 원하는 위치에 금속이 노출되도록 원통형 구멍이 형성된 알루미늄 산화막을 형성하여 원통형 구멍을 통해 수직형 나노 와이어를 성장시킨다. 상기 방법과 같이 대부분의 반도체 나노 와이어의 제조방법은 마스크(mask)의 사용 또는 패터닝(lithography)공정이 필수적으로 필요하고, 이에 따라 매우 정밀한 조절이 요구되며 시간이 많이 걸리는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 마스크의 제작 및 패터닝공정이 필요없이 넓은 면적을 통한 고 종횡비(high aspect ratio)의 반도체 나노 와이어의 제조방법 및 이에 따른 반도체 나노 와이어를 제공하는 데 있다.
본 발명의 일 양태에 따르면 실리콘 기판을 진공 상태의 챔버 안에 제공하는 기판 제공단계, 상기 진공 상태의 챔버 안에 육플루오린화 황(SF6) 및 산소(O2)를 투입하고 상기 진공 상태의 챔버에 전원을 인가하여 플라즈마를 생성시키는 플라즈마 생성단계, 및 상기 플라즈마를 이용하여 상기 실리콘 기판을 식각함으로써 실리콘 나노 와이어를 형성하는 플라즈마 식각단계를 포함하는 실리콘 나노 와이어의 제조방법을 제공한다.
상기 챔버는 상기 육플루오린화 황(SF6) 및 산소(O2)로부터 플라즈마가 생성되는 플라즈마 생성부와 상기 실리콘 기판을 올려놓는 척부를 포함하며 상기 전원은 상기 플라즈마 생성부에 전원을 인가하는 제1전원 및 상기 척부에 전원을 인가하는 제2전원을 포함할 수 있다.
상기 제2전원은 5 내지 60 W 일 수 있다. 바람직하게는, 20 내지 40 W 일 수 있다.
상기 플라즈마 생성단계에서 투입되는 산소(O2) 대 육플루오린화 황(SF6)의 비는 0.7 내지 2.5 일 수 있다. 바람직하게는, 0.8 내지 1.5 일 수 있다.
상기 플라즈마 식각단계는 50초 내지 600초 동안 진행될 수 있다. 바람직하게는, 60초 내지 150초 동안 진행될 수 있다.
상기 실리콘 기판은 상온으로 유지될 수 있다.
본 발명의 다른 양태에 따르면 상기 방법에 의해 제조된 실리콘 나노 와이어를 제공한다.
상기 실리콘 나노 와이어는 직경이 100 nm 이하일 수 있다. 상기 실리콘 나 노 와이어는 종횡비(aspect ratio)가 40:1 이상일 수 있다.
마스크 없이 고 종횡비를 가진 나노 와이어를 형성할 수 있다. 극 저온이 아닌 온도에서 넓은 면적을 통해 고 종횡비의 나노 와이어를 쉽게 형성할 수 있다. 마스크가 필요없고 극 저온 조건이 요구되지 않으므로 나노 와이어의 생산단가를 획기적으로 절감할 수 있다. 육플루오린화 황(SF6) 및 산소(O2)의 비, 플라즈마 식각 시간, 바이어스 전력 등의 조건 조절을 통해 다양한 길이의 나노 와이어를 형성할 수 있다.
미래의 고성능 센서 제작 및 고효율 태양전지 제작에 적용이 가능하고, 미세 반도체 소자 제작 등에 응용할 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용 된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 실시예에 따른 나노 와이어의 제조방법에 이용되는 장치를 나타내는 도면이다.
도 1을 참조하면, 나노 와이어 제조방법에 이용되는 장치(100)는 제1전원부(110), 안테나(120), 챔버(130), 제2전원부(140) 및 냉각부(150)를 포함한다.
제1전원부(110)는 안테나(120)에 전원을 공급한다. 안테나(120)는 제1전원부(110)로부터 전원을 공급받아 높은 전류가 흐르게 되며 챔버(130) 내로 들어간 가스의 원자에 다양한 충돌현상을 유도함으로써 이온화(ionization), 여기(excitation) 등을 유발시킨다.
챔버(130)는 플라즈마 생성부(131) 및 척(chuck)(133)을 포함한다. 플라즈마 생성부(131)는 챔버(130)내 공간으로서, 진공상태에서 플라즈마 생성부(131) 안으로 들어간 가스가 플라즈마로 형성되며, 플라즈마 내에는 여러 입자 예컨대, 중성자, 래디컬(radical), 양이온, 음이온, 광자들이 존재하게 된다. 여기서, 가스로서는 육플루오린화 황(SF6) 및 산소(O2)를 이용한다. 척(133)은 그 위에 시료를 올려 놓아 플라즈마 생성부(131)내 만들어진 플라즈마(SF6/O2) 내 여러 입자들이 척(133) 위에 놓여진 시료를 에칭한다.
제2전원부(140)는 척(133)에 바이어스 전력(bias power)을 공급한다.
냉각부(150)는 내부에 냉각성분으로 상온의 질소가스, 극저온의 액체 질소(-196℃) 및 증류수를 포함하여 냉각성분을 적절하게 배합하여 챔버(130)내로 투입하여 챔버(130)내 온도를 조절한다.
여기서는, 유도결합형 플라즈마(inductively coupled plasma) 장치를 이용할 수 있다. 유도결합형 플라즈마(inductively coupled plasma) 장치는 플라즈마 밀도를 제어하는 전원과 기판에 입사하는 이온에너지를 제어하는 전원이 분리되어 있다.
도 2는 본 실시예에 따른 나노 와이어의 제조방법을 설명하는 순서도이다.
도 2를 참조하면, 실리콘 기판을 진공상태의 챔버(130) 내 척(133) 위에 제공한다(S210).
그런 다음, 진공상태의 챔버(130) 내 육플루오린화 황(SF6) 및 산소(O2)를 투입하고, 제1전원부(110) 및 제2전원부(140)에 전원을 인가하여 챔버(130) 내 플라즈마(SF6/O2)를 형성한다(S220). 척(133)은 냉각부(150)로부터 조절에 의해 배합된 냉각성분이 투입되어 비 극저온 온도가 아닌 적절한 온도 조건이 유지된다. 여기서, 극저온은 -70℃ 이하의 온도를 말한다. 본 실시예에서 척은 상온으로 유지된다. 하지만, 실리콘 기판의 온도를 낮춤으로써 더 넓은 범위의 조건에서 안정적으 로 실리콘 나노 와이어의 형성이 가능하다. 육플루오린화 황(SF6) 및 산소(O2)은 챔버(130) 내로 일정한 전체 유량(90 sccm)을 유지하면서 투입될 수 있다.
제1전원부(110)는 RF-전력(RF-power)으로 600W을 유지할 수 있다. 챔버(130) 내 압력은 30 내지 60 mTorr로 유지될 수 있다. 바람직하게는 30 내지 40 mTorr로 유지될 수 있다. 제2전원부(140)를 통해 인가되는 바이어스 전력은 60W이하에서 다양할 수 있다.
그런 다음, 챔버(130) 내 척(133) 위에 실리콘 기판을 S220에서 형성된 플라즈마를 이용하여 식각(etching)한다(S230). 식각 시간은 600 s 이하에서 다양할 수 있다. 실리콘 기판을 식각처리하여 남아있는 실리콘 기판 성분은 직경이 나노 크기의 와이어 형태를 띠게 되어 나노 와이어가 자발적 성장을 한다(S240).
도 3은 본 실시예에 따라 식각된 실리콘 기판의 표면을 시간에 따라 보여주는 도면이다.
도 3을 참조하면, 20초 동안 식각되었을 때는 실리콘 기판이 식각되어 낮은 언덕이 생긴 모양이다. 시간이 증가함에 따라, 실리콘 기판 표면의 거칠기는 증가한다. 40초가 경과되었을 때는 실리콘 기판에 형성된 언덕의 높이가 더욱 증가한다.
플라즈마(SF6/O2)에서 육플루오린화 황(SF6)은 실리콘 기판을 식각하는 활성 플루오르 라디칼(F*)의 원천인 반면, 산소(O2)은 식각된 실리콘 기판 표면에 보호막 층을 씌우는 활성 산소 라디칼(O*)의 원천이다. 실리콘 기판이 활성 플루오르 라디칼(F*)의 식각에 의해 생긴 결과인 SiF x 산소(O2)와의 반응으로부터 SiO x F y 보호막층을 형성한다. 시간이 지남에 따라, 실리콘 기판 표면의 거칠기는 증가하고 형성된 표면의 구조물은 더욱 이방성이 된다. 동시에, 구조물의 측벽에서, SiO x F y 보호막층이 형성된다. 이는 플라즈마(SF6/O2)로 인한 이온 충격이 구조물의 측벽상에서 일어나지 않아 측벽은 에칭되지 않기 때문이다. 이는 큰 종횡비(high-aspect ratio)의 나노 와이어를 형성하게 한다. 여기서, 나노 구조물 또는 구조물은 실리콘 기판이 식각되어 형성되는 구조물을 말하고, 플라즈마(SF6/O2) 식각을 통해 최종 형성되는 나노 와이어와 함께 사용될 수 있다.
도 4는 본 실시예에 의해 제조된 나노 와이어의 시간에 따른 평균 높이를 보여주는 그래프이다.
도 4를 참조하면, 60초의 초기단계에서, 나노 구조물들의 평균 높이는 2.19 μm에 달한다. 140초에서 4.77 μm인 최대 높이에 도달하고 더 이상 스스로 지탱할 수 없어 꼭대기로부터 매우 큰 종횡비 나노 구조물들의 붕괴로 인하여 4.1 μm로 감소된다. 처리 시간이 600초까지는 큰 종횡비 나노 구조물이 형성된다. 따라서, 처리 시간은 50 초 내지 600 초 일 수 있다. 바람직하게는 60초 내지 150 초일 수 있다. 여기서, 처리 시간은 대부분 플라즈마를 이용한 식각에 소요되는 시간일 수 있다.
도 5는 본 실시예에 의해 제조된 나노 와이어의 바이어스 전력에 따른 평균 높이를 보여주는 그래프이다.
도 5를 참조하면, 10W에서 나노 구조물의 평균 높이는 420 nm이다. 20W에서 나노구조물의 평균 높이는 3.24 μm에 도달한다. 바이어스 전력이 30 W로 증가하는 경우, 4.77 μm 평균 높이의 나노 구조물이 형성된다.
지나치게 긴 플라즈마 처리에서 얻어진 결과들에 유사하게 형성된 나노 구조물의 평균 높이는 바이어스 전력이 증가함에 따라 최대를 나타낸다. 바이어스 전력이 60W인 경우 나노 구조물의 평균 높이는 4.1 μm로 감소한다. 따라서, 바이어스 전력은 5 내지 60 W일 수 있다. 바람직하게는 10 내지 50 W일 수 있다. 더욱 바람직하게는 20 내지 40 W일 수 있다.
도 6은 본 실시예에서 바이어스 전력에 대한 활성 플루오르 라디칼(F*) 및 활성 산소 라디칼(O*)의 광자 측정(photon count)을 나타내는 그래프이다.
도 6을 참조하면, 0 에서 40 W까지 바이어스 전력이 증가함에 따라 활성 플루오르 라디칼(F*) 및 활성 산소 라디칼(O*)로부터 광자 측정은 증가한다. 따라서, 바이어스 전력의 증가는 보호막층 형성 및 수직방향의 식각에 동일한 영향를 가짐을 확인할 수 있다. 40W 이후에 활성 산소 라디칼(O*)로부터 광자 측정이 바이어스 전력이 증가함에 따라 감소하는데, 이것은 보호막층 형성이 어려워졌다는 것을 보여준다.
도 7은 본 실시예에서 산소(O2) 대 육플루오린화 황(SF6)비에 따른 나노 구조물의 평균 높이를 보여주는 그래프이다. 여기서, 척(133)은 공정 내내 상온으로 유지되고, 실리콘 기판도 상온으로 유지된다.
도 7을 참조하면, O2/SF6 0.64인 경우, 나노 구조물들은 관찰되지 않는다. 이는 산소(O2)의 부족 때문이며, SiO x F y 보호막층은 쉽게 형성될 수 없다. O2/SF6 = 0.8인 경우, 나노 구조물들의 측벽상의 에칭을 위한 이온 충격 및 보호막화 사이의 최적의 균형에 기인하여 3.52 μm의 평균 높이인 고 종횡비 나노구조물 들이 형성된다. O2/SF6 = 1인 경우, 나노 구조물의 평균 높이는 최대인 4.77 μm에 도달한다. 육플루오린화 황(SF6) 농도의 감소는 실리콘의 에칭율 및 구조물의 평균 높이를 감소시킨다. O2/SF6 2.6인 경우, 산소(O2)에 의한 보호막층의 형성은 플루오르(F)에 의한 에칭을 압도하고, 나노 구조물은 더 이상 관찰되지 않는다. 따라서, 산소(O2) 대 육플루오린화 황(SF6)비는 0.7 내지 2.5 일 수 있다. 바람직하게는 0.8 내지 1.5 일 수 있다. 더욱 바람직하게는 0.9 내지 1.2 일 수 있다.
여기서, 실리콘 기판의 공정 온도에 따라 산소(O2) 대 육플루오린화 황(SF6)비는 다양할 수 있다. 예컨대, 상온에서는 O2/SF6 가 높고 좁은 범위에서 고 종횡비의 나노 와이어를 형성할 수 있으며, -50℃ 이하의 저온에서는 O2/SF6 가 상온 보다 훨씬 넓은 범위에서 고 종횡비의 나노 와이어를 형성할 수 있다. 따라서, 실리콘 기판의 공정 온도가 낮아질수록 고 종횡비 나노 와이어를 형성할 수 있는 산소(O2) 대 육플루오린화 황(SF6)비의 범위는 더 넓어진다.
도 8은 본 실시예에 의해 제조된 나노 와이어의 주사전자현미경(SEM) 사진를 보여준다.
도 8을 참조하면, 넓은 면적에 걸쳐 약 100nm 직경의 실리콘 나노 와이어가 고 종횡비(>40:1)를 가지고 동일한 길이로 형성된 것을 확인할 수 있다.
본 실시예를 통하여 육플루오린화 황(SF6) 및 산소(O2)의 비, 플라즈마 식각 시간 및 바이어스 전력을 조절하여 다양한 나노 와이어를 형성할 수 있다.
이상 본 발명에 대하여 실시예를 참조하여 설명하였지만, 해당 기술 분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서 상술한 실시예에 한정되지 않고, 본 발명은 이하의 특허청구범위의 범위 내의 모든 실시예들을 포함한다고 할 것이다.
도 1은 본 실시예에 따른 나노 와이어의 제조방법에 이용되는 장치를 나타내는 도면이다.
도 2는 본 실시예에 따른 나노 와이어의 제조방법을 설명하는 순서도이다.
도 3은 본 실시예에 따라 식각된 실리콘 기판의 표면을 시간에 따라 보여주는 도면이다.
도 4는 본 실시예에 의해 제조된 나노 와이어의 시간에 따른 평균 높이를 보여주는 그래프이다.
도 5는 본 실시예에 의해 제조된 나노 와이어의 바이어스 전력에 따른 평균 높이를 보여주는 그래프이다.
도 6은 본 실시예에서 바이어스 전력에 대한 활성 플루오르 라디칼(F*) 및 활성 산소 라디칼(O*)의 광자 측정(photon count)을 나타내는 그래프이다.
도 7은 본 실시예에서 산소(O2) 대 육플루오린화 황(SF6)비에 따른 나노 구조물의 평균 높이를 보여주는 그래프이다.
도 8은 본 실시예에 의해 제조된 나노 와이어의 주사전자현미경(SEM) 사진를 보여준다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 실리콘 기판을 진공 상태의 챔버 안에 제공하는 기판 제공단계;
    상기 진공 상태의 챔버 안에 육플루오린화 황(SF6) 및 산소(O2)를 투입하고 상기 진공 상태의 챔버에 전원을 인가하여 플라즈마를 생성시키는 플라즈마 생성단계; 및
    상기 플라즈마를 이용하여 상기 실리콘 기판을 식각함으로써 실리콘 나노 와이어를 형성하는 플라즈마 식각단계를 포함하고,
    상기 챔버는 상기 육플루오린화 황(SF6) 및 산소(O2)로부터 플라즈마가 생성되는 플라즈마 생성부와 상기 실리콘 기판을 올려놓는 척부를 포함하며 상기 전원은 상기 플라즈마 생성부에 전원을 인가하는 제1전원 및 상기 척부에 전원을 인가하는 제2전원을 포함하는 것이며,
    상기 제2전원은 5 내지 60 W 인 것을 특징으로 하는 실리콘 나노 와이어의 제조방법.
  4. 제 3 항에 있어서,
    상기 제2전원은 20 내지 40 W 인 것을 특징으로 하는 실리콘 나노 와이어의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 실리콘 기판을 진공 상태의 챔버 안에 제공하는 기판 제공단계;
    상기 진공 상태의 챔버 안에 육플루오린화 황(SF6) 및 산소(O2)를 투입하고 상기 진공 상태의 챔버에 전원을 인가하여 플라즈마를 생성시키는 플라즈마 생성단계; 및
    상기 플라즈마를 이용하여 상기 실리콘 기판을 식각함으로써 실리콘 나노 와이어를 형성하는 플라즈마 식각단계를 포함하고,
    상기 실리콘 기판은 상온으로 유지되는 것을 특징으로 하는 실리콘 나노 와이어의 제조방법.
  11. 제 10항에 있어서,
    상기 상온은 상온의 질소가스 및 극저온의 액체 질소를 이용하여 유지되는 것을 특징으로 하는 실리콘 나노 와이어의 제조방법.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020090016717A 2009-02-27 2009-02-27 나노 와이어의 제조방법 KR101027315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090016717A KR101027315B1 (ko) 2009-02-27 2009-02-27 나노 와이어의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016717A KR101027315B1 (ko) 2009-02-27 2009-02-27 나노 와이어의 제조방법

Publications (2)

Publication Number Publication Date
KR20100097859A KR20100097859A (ko) 2010-09-06
KR101027315B1 true KR101027315B1 (ko) 2011-04-06

Family

ID=43004903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016717A KR101027315B1 (ko) 2009-02-27 2009-02-27 나노 와이어의 제조방법

Country Status (1)

Country Link
KR (1) KR101027315B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653390A (zh) * 2012-04-18 2012-09-05 北京大学 使用混合气体刻蚀制备纳米森林结构的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367754B1 (ko) * 2011-07-07 2014-02-27 주식회사 엘지화학 전기화학소자용 전극 조립체 및 이를 구비한 전기화학소자
US9251934B2 (en) 2013-01-11 2016-02-02 Infineon Technologies Ag Method for manufacturing a plurality of nanowires
KR101533526B1 (ko) * 2014-03-17 2015-07-02 아주대학교산학협력단 플라즈마 식각을 이용한 경사형태의 나노기둥 제작방법
CN104163397B (zh) * 2014-07-17 2018-09-18 北京大学 一种基于等离子刻蚀制备钛纳米柱结构的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142680A (ja) * 2001-10-30 2003-05-16 National Institute For Materials Science 同位体シリコンナノワイヤーとその作製方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142680A (ja) * 2001-10-30 2003-05-16 National Institute For Materials Science 同位体シリコンナノワイヤーとその作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
임영대 외, "SiP 구조에 적용되는 Via 구조 형성 공정 연구", 제15회 한국반도체학술대회, 2008

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653390A (zh) * 2012-04-18 2012-09-05 北京大学 使用混合气体刻蚀制备纳米森林结构的方法

Also Published As

Publication number Publication date
KR20100097859A (ko) 2010-09-06

Similar Documents

Publication Publication Date Title
Seeger et al. Fabrication of silicon cones and pillars using rough metal films as plasma etching masks
US10109484B2 (en) Method for producing nanocrystals with controlled dimensions and density
US8647957B2 (en) Method for making semi-conductor nanocrystals
KR101027315B1 (ko) 나노 와이어의 제조방법
US20150349061A1 (en) Methods for fabricating graphene device topography and devices formed therefrom
US9688540B2 (en) Segmented graphene growth on surfaces of a patterned substrate layer and devices thereof
US9647063B2 (en) Nanoscale chemical templating with oxygen reactive materials
US20080194086A1 (en) Method of Introducing Impurity
US20150004796A1 (en) Methods for forming three dimensional nand structures atop a substrate
TW201318040A (zh) 以離子輔助直接沈積形成的多孔鍍膜的工程
CN112599418B (zh) 一种三维折线纳米线阵列垂直场效应晶体管的制备方法
US20080164577A1 (en) Patterned silicon submicron tubes
TWI739812B (zh) 選擇性蝕刻奈米結構之方法
Tsutsumi et al. Fabrication technology of ultrafine SiO 2 masks and Si nanowires using oxidation of vertical sidewalls of a poly-Si layer
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
WO2014124308A2 (en) Multi-level graphene devices and methods for forming same
Vyacheslavova et al. Formation of SiO2 hard mask using dry etching and nanosphere lithography
US8945794B2 (en) Process for forming silver films on silicon
US20220177313A1 (en) Graphene nanoribbon composite structure and method for making the same
Ball et al. Low pressure plasma assisted silicon nanowire growth from self organised tin catalyst particles
Joshi et al. Black Silicon Photovoltaics: Fabrication methods and properties
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
Liu et al. Hard mask free DRIE of crystalline Si nanobarrel with 6.7 nm wall thickness and 50∶ 1 aspect ratio
KR101213973B1 (ko) 불순물을 이용한 표면 요철부를 갖는 나노 스케일의 구조물 제조 방법
RU2712534C9 (ru) Способ формирования тонких упорядоченных полупроводниковых нитевидных нанокристаллов без участия стороннего катализатора на подложках кремния

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee