KR100749619B1 - 반도체 장치 형성 방법 - Google Patents

반도체 장치 형성 방법 Download PDF

Info

Publication number
KR100749619B1
KR100749619B1 KR1020060080476A KR20060080476A KR100749619B1 KR 100749619 B1 KR100749619 B1 KR 100749619B1 KR 1020060080476 A KR1020060080476 A KR 1020060080476A KR 20060080476 A KR20060080476 A KR 20060080476A KR 100749619 B1 KR100749619 B1 KR 100749619B1
Authority
KR
South Korea
Prior art keywords
hard mask
silicon
mask pattern
substrate
tip
Prior art date
Application number
KR1020060080476A
Other languages
English (en)
Inventor
홍정표
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060080476A priority Critical patent/KR100749619B1/ko
Application granted granted Critical
Publication of KR100749619B1 publication Critical patent/KR100749619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

반도체 기판에 실리콘 팁을 형성함에 있어서,
기판에 하드 마스크 패턴을 형성하는 단계, 상기 하드 마스크 패턴을 이용하여 기판 실리콘을 이방성으로 식각하는 단계, 상기 하드 마스크 패턴을 이용하여 건식 등방성 식각을 실시하는 단계, 기판 표면 산화를 실시하는 단계, 기판 표면 산화막과 하드 마스크 패턴을 제거하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반도체 장치 형성 방법이 개시된다.
본 발명에 따르면, 이방성 식각을 도입하여 실리콘 팁 전체 길이 및 프로파일을 원하는 형태로 조절할 수 있고, 전체 과정을 건식 식각을 이용함으로서 식각 조절이 용이하여 식각 끝점을 조절하는 것도 용이하게 된다. 또한, 이방성 식각에 이은 건식 등방성 식각을 통해 실리콘 팁 형성의 균일도를 개선하고 공정 불량도 줄일 수 있다.

Description

반도체 장치 형성 방법{Method of fabricating semiconductor devices}
도1은 본 발명의 일 실시예에 따라 실리콘 기판 표면에 실리콘 산화막을 형성하고, 이 실리콘 산화막을 이용하여 하드 마스크 패턴을 형성한 상태를 나타내는 공정 단면도이다.
도2 내지 도6은 도1에 이어서 이루어지는 본 발명 방법의 중요 단계를 나타내는 공정 단면도들이다.
본 발명은 반도체 장치 형성 방법에 관한 것으로, 보다 상세하게는 디스플레이 등에 사용되는 실리콘 팁(silicon tip)을 형성하는 방법에 관한 것이다.
실리콘 팁은 평판 표시장치의 일종인 필드 에미션 디스플레이(FED)의 전자 방출 팁이나, 초고속 스위치(ultra speed switches), 필드 에미션 다이오드(field emission diodes), 고감도 센서(highly sensitive sensors) 등 많은 전계 방출 진공 전자 미세 소자(Field emission vacuum microelectronic devices)들과 관련되어 중요한 역할을 하게 된다.
이들 전자 미세 소자에 적용되기 위해 요구되는 실리콘 팁의 공통적인 특성 은 저전압 구동(low operation voltage), 전자 방출의 안정성, 장시간 신뢰성(long durability), 고밀도 방출전류(high emission current density) 등이 된다. 이러한 특성은 실리콘 팁의 곡률반경, 방출 재료, 표면 상태 등과 매우 밀접하게 연관되어 있다.
이러한 특성을 좋도록 하기 위해 실리콘 팁으로는 그 단부가 매우 날카롭게 가공되어진 피라미드 형태의 것이 많이 사용된다. 일반적인 실리콘 팁의 제조 방법을 살펴보면, 먼저, 실리콘 기판에 하드 마스크 패턴을 형성한다.
그리고, 실리콘 산화막으로 이루어지는 하드 마스크 패턴을 식각 마스크로 이용하여 하부 실리콘 기판을 등방성으로 에천트를 이용하여 식각한다. 하드 마스크 패턴 아래에는 언더 컷이 생기면서, 언더컷이 강화되면 주변의 언더컷에 의해 하드 마스크 패턴 아래의 가운데 부분에는 팁이 형성된다. 이 팁을 보다 뾰죽하게 가공하기 이해 표면 산화를 실시하고, 하드 마스크와 팁 표면의 산화막을 제거한다. 이를 통해 뾰죽한 실리콘 팁이 형성된다.
그런데, 종래의 실리콘 팁 형성에서 등방성 식각을 실시할 때 등방성 식각의 특성상 형성될 수 있는 실리콘 팁의 프로파일이 제한되는 문제가 있다. 즉, 팁의 길이가 비교적 작고 하부 폭은 크게 되며, 팁의 말단에서 이루는 각도는 크게 된다.
또한, 종래의 등방석 식각에 의해 실리콘 팁을 형성하는 방법은 식각의 종료점을 검출하기 어렵고, 뾰죽한 정도(sharpness) 조절이 어렵고, 균일도가 떨어진다는 문제점이 있다. 다수의 실리콘 팁을 균일하게 형성해야 적절한 기능을 발휘할 수 있는 상황에서 균일도가 떨어지는 것은 실리콘 팁을 이용하는 전자 기기의 성능과 품위에 심각한 문제를 일으킬 수 있다. 또한, 오버 에칭이 이루어질 경우, 팁 단부가 끊어진 것과 같은 형태의 결과물이 생겨 제품에 적용할 수 없게 된다.
본 발명은 상술한 종래 실리콘 팁 형성 상의 문제점을 제거하기 위한 것으로, 실리콘 팁의 단부 각도, 뾰죽한 정도 및 전체적인 실리콘 팁 형태의 균일도를 높일 수 있는 반도체 장치 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은 실리콘 팁의 길이를 쉽게 조절하여 전체적인 형성 각도를 조절하기 용이한 반도체 장치 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 형성 방법은,
반도체 기판에 실리콘 팁을 형성함에 있어서,
기판에 하드 마스크 패턴을 형성하는 단계, 상기 하드 마스크 패턴을 이용하여 기판 실리콘을 이방성으로 식각하는 단계, 상기 하드 마스크 패턴을 이용하여 건식 등방성 식각을 실시하는 단계, 기판 표면 산화를 실시하는 단계, 기판 표면 산화막과 하드 마스크 패턴을 제거하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명에서 하드 마스크 패턴은 실리콘 기판 표면을 산화하여 표면 산화막 을 형성하고, 그 표면 산화막에 대한 패터닝을 통해 형성할 수 있다. 표면 산화막 패터닝은 표면 산화막 위에 노광 공정을 통해 하드 마스크 패턴과 같은 영역에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 표면 산화막을 식각하여 하드 마스크 패턴을 형성하고, 포토레지스트 패턴을 애싱이나 스트립핑으로 제거하는 과정을 통해 통상 이루어진다.
이하 도면을 참조하면서 한 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도1은 실리콘 기판 표면에 실리콘 산화막을 형성하고, 이 실리콘 산화막을 이용하여 하드 마스크 패턴을 형성한 상태를 나타내는 공정 단면도이다.
하드 마스크 패턴(11)은 실리콘 기판(100) 표면을 산화하여 표면 산화막을 형성하고, 그 표면 산화막에 대한 패터닝을 통해 형성할 수 있다. 표면 산화막 패터닝은 표면 산화막 위에 노광 공정을 통해 하드 마스크 패턴(11)과 같은 영역에 포토레지스트 패턴(20)을 형성하고, 포토레지스트 패턴(20)을 식각 마스크로 표면 산화막을 CF4 플라즈마(plasma)를 이용하여 식각하여 하드 마스크 패턴(11)을 형성하는 일련의 과정을 통해 이루어질 수 있다.
도2는 도1이 상태에서 포토레지스트 패턴(20)을 제거한 결과로 이루어진다.
본 도면의 포토레지스트 패턴(20)은 산소가 공급되는 상황에서 유기물인 포토레지스트를 플라즈마 등을 통해 에너지를 주면서 태우는 애싱이나 포토레지스트를 용해시키는 용액을 이용하는 습식 스트립핑으로 제거할 수 있다.
포토레지스트 패턴이 제거되지 않은 상태에서 실리콘 기판 식각이 이루어지는 경우도 생각할 수 있다. 그러나 이런 경우, 후속 이방성 식각 과정에서 에천트와 포토레지스트 사이의 작용으로 폴리머가 발생하고, 기판 표면이나 기기 표면에 적층되어 많은 문제를 일으킬 수 있다.
도3은 기판에 도2와 같이 하드 마스크 패턴(11)이 형성된 상태에서 기판(100)에 대한 이방성 식각을 실시한 결과로 이루어진다. 실리콘 기판 이방성 식각에는 SF6, CHF3 등 에천트를 플라즈마 상태로 이용할 수 있다. 이방성 식각이므로 하드 마스크 패턴(11) 아래로 언더 컷은 형성되지 않고, 팁의 길이를 이방성 식각을 실시하여 원하는 만큼 길게 할 수 있다.
도4를 참조하면, 이방성 식각이 이루어진 기판에 대해 건식 등방성 식각을 실시한다. 건식 식각이므로 통상 습식 식각에 비해 식각량의 조절이 용이하며, 식각의 끝점(end point)를 조절하기 용이하다. 건식 등방성 식각을 통상의 에천트 흐름을 반영하여 다운 스트림(down stream) 에칭이라 표현할 수도 있다.
이런 과정에서는 등방성 식각이 이루어지므로 하드 마스크 패턴(11) 아래로 언더 컷이 형성되며, 언더컷이 진행되면서 하드 마스크 패턴(11)이 중앙부에만 기판(100) 실리콘이 남아 실리콘 팁을 형성하게 된다.
도5를 참조하면, 도4와 같이 언더 컷이 상당 부분 진행된 상황에서 기판(100) 표면 산화를 실시한다. 표면 산화 과정에 의해 뭉특한 팁의 표면이 산화되면서 내부에 뾰죽한 형태로 산화되지 않은 부분이 존재하게 된다. 하드 마스크 패 턴(11)도 통상 기판 산화를 통해 이루어지므로 표면 산화된 부분(131)과 하드 마스크 패턴(11)은 일체를 이룬다.
도6을 참조하면 하드 마스크 패턴(11)과 표면 산화된 부분(131)을 불산 등을 주로 한 산화물 에천트를 작용시켜 제거한다. 이런 제거 과정을 통해 표면 산화된 부분 내에 남아있던 실리콘이 뾰죽한 부분이 노출되어 날카로운 실리콘 팁(135)을 형성하게 된다. 이방성 식각 과정을 통해 실리콘 팁은 상당한 길이로 형성할 수 있으므로 전체적으로 형성된 실리콘 팁(135)의 길이는 전체적으로 기판(100) 본체로부터 많이 돌출되어 길어지고, 전체적인 팁 각도도 예각에 가깝게 작아진다. 뾰죽한 부분에 전계가 몰리고 외부와 전위차가 크게 되므로 이런 형태를 통해 실리콘 팁에서의 에미션 효율도 향상될 수 있다.
본 발명에 따르면, 이방성 식각을 도입하여 실리콘 팁 전체 길이 및 프로파일을 원하는 형태로 조절할 수 있고, 전체 과정을 건식 식각을 이용함으로서 식각 조절이 용이하여 식각 끝점을 조절하는 것도 용이하게 된다.
또한, 이방성 식각에 이은 건식 등방성 식각을 통해 실리콘 팁 형성의 균일도를 개선하고 공정 불량도 줄일 수 있다.

Claims (3)

  1. 반도체 기판에 실리콘 팁을 형성함에 있어서,
    기판에 하드 마스크 패턴을 형성하는 단계,
    상기 하드 마스크 패턴을 이용하여 기판 실리콘을 이방성으로 식각하는 단계,
    이방성 식각이 이루어진 기판에 대해 상기 하드 마스크 패턴을 이용하여 건식 등방성 식각을 실시하여 실리콘 초기팁을 형성하는 단계,
    초기팁이 형성된 기판에 표면 산화를 실시하여 표면 산화막을 형성하는 단계,
    상기 표면 산화막과 상기 하드 마스크 패턴을 제거하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반도체 장치 형성 방법.
  2. 제 1 항에 있어서,
    상기 표면 산화막과 상기 하드 마스크 패턴을 제거하는 단계는 습식 식각으로 이루어지는 것을 특징으로 하는 반도체 장치 형성 방법.
  3. 제 1 항에 있어서,
    상기 하드 마스크 패턴은 상기 실리콘 기판 표면을 산화하여 하드 마스크용 산화막을 형성하고, 상기 하드 마스크용 산화막에 대한 패터닝을 통해 형성하는 것 을 특징으로 하는 반도체 장치 형성 방법.
KR1020060080476A 2006-08-24 2006-08-24 반도체 장치 형성 방법 KR100749619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060080476A KR100749619B1 (ko) 2006-08-24 2006-08-24 반도체 장치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080476A KR100749619B1 (ko) 2006-08-24 2006-08-24 반도체 장치 형성 방법

Publications (1)

Publication Number Publication Date
KR100749619B1 true KR100749619B1 (ko) 2007-08-14

Family

ID=38602972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080476A KR100749619B1 (ko) 2006-08-24 2006-08-24 반도체 장치 형성 방법

Country Status (1)

Country Link
KR (1) KR100749619B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173444A (ja) 1998-12-04 2000-06-23 Agency Of Ind Science & Technol 電界放出型冷陰極及びその製造方法
JP2000188388A (ja) 1998-10-16 2000-07-04 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法及び半導体装置
KR20040068443A (ko) * 2003-01-25 2004-07-31 삼성전자주식회사 외부입력장치 및 그의 제어신호 처리방법
JP2006084469A (ja) 2004-09-14 2006-03-30 Robert Bosch Gmbh マイクロマシニング型の構成素子及びその製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188388A (ja) 1998-10-16 2000-07-04 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法及び半導体装置
JP2000173444A (ja) 1998-12-04 2000-06-23 Agency Of Ind Science & Technol 電界放出型冷陰極及びその製造方法
KR20040068443A (ko) * 2003-01-25 2004-07-31 삼성전자주식회사 외부입력장치 및 그의 제어신호 처리방법
JP2006084469A (ja) 2004-09-14 2006-03-30 Robert Bosch Gmbh マイクロマシニング型の構成素子及びその製造法

Similar Documents

Publication Publication Date Title
JP4450245B2 (ja) 半導体装置の製造方法
US7078249B2 (en) Process for forming sharp silicon structures
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
KR100480772B1 (ko) 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
KR100749619B1 (ko) 반도체 장치 형성 방법
CN105742153A (zh) 形成级联纳米线的方法
KR100326818B1 (ko) 실리콘층에칭방법및반도체장치형성방법
JP4865361B2 (ja) ドライエッチング方法
CN115410913A (zh) 钝化层蚀刻的改进方法
JP2004259927A (ja) ドライエッチング方法
JP3037780B2 (ja) マイクロエミッタの製造方法
KR19990045272A (ko) 실리콘 산화막으로부터실리콘 질화막을 선택적으로 식각하기 위한 방법
JP5012856B2 (ja) 半導体装置の製造方法
CN117476455A (zh) 形成半导体元件的导电层的方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0175354B1 (ko) 전계 방출소자의 제조방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR20030080767A (ko) 네거티브 홀 형성 방법 이 홀을 갖는 전계 방출 표시 소자
JP2007115564A (ja) 冷電子放出素子の製造方法
KR100517961B1 (ko) 전계 방출 소자 제조 방법
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR19980031042A (ko) 서브-미크론 게이트 홀을 갖는 실리콘 fea 및 그의 제조방법
KR100235307B1 (ko) 포커싱 게이트를 갖는 실리콘 에프이에이 및 그의 제조방법
JPH06290703A (ja) 電子放射素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee